KR101248004B1 - A deposit system for OLED and method of fabricating of OLED using the same - Google Patents

A deposit system for OLED and method of fabricating of OLED using the same Download PDF

Info

Publication number
KR101248004B1
KR101248004B1 KR1020060059349A KR20060059349A KR101248004B1 KR 101248004 B1 KR101248004 B1 KR 101248004B1 KR 1020060059349 A KR1020060059349 A KR 1020060059349A KR 20060059349 A KR20060059349 A KR 20060059349A KR 101248004 B1 KR101248004 B1 KR 101248004B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
layer
substrate
region
Prior art date
Application number
KR1020060059349A
Other languages
Korean (ko)
Other versions
KR20080001184A (en
Inventor
박경민
이석종
허정수
박재희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060059349A priority Critical patent/KR101248004B1/en
Publication of KR20080001184A publication Critical patent/KR20080001184A/en
Application granted granted Critical
Publication of KR101248004B1 publication Critical patent/KR101248004B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material

Abstract

본 발명은 유기전계 발광소자에 관한 것으로 특히, 상부 발광형 유기전계 발광소자의 발광부 증착시스템과, 이를 이용한 유기전계 발광소자의 제조방법에 관한 것이다.The present invention relates to an organic light emitting device, and more particularly, to a light emitting part deposition system of an upper emission organic light emitting device, and a method of manufacturing the organic light emitting device using the same.

본 발명은 음극전극(cathode electrode)과 발광층과 양극전극(anode electrode)순으로 적층된 상부 발광형 유기전계 발광소자를 제작함에 있어, 박막트랜지스터 어레이기판의 상부에 발광부를 형성하는 발광층 증착시스템에 건식식각 시스템(건식식각 챔버)을 더욱 구성하는 것을 특징으로 한다.According to the present invention, in the fabrication of a top emission type organic light emitting device stacked in the order of a cathode electrode, a light emitting layer, and an anode electrode, the present invention is a dry type in a light emitting layer deposition system that forms a light emitting part on a thin film transistor array substrate. It is characterized by further comprising an etching system (dry etching chamber).

이와 같이 하면, 화소 전극(음극 전극)의 표면에 형성된 산화막을 먼저 제거한 후, 발광부를 형성하는 것이 가능하다.In this way, the oxide film formed on the surface of the pixel electrode (cathode electrode) is first removed, and then the light emitting portion can be formed.

따라서, 상기 음극전극의 표면에 형성된 산화막에 의한 유기전계 발광소자의 동작불량을 방지할 수 있다.Therefore, the malfunction of the organic light emitting diode due to the oxide film formed on the surface of the cathode electrode can be prevented.

Description

유기전계 발광소자의 증착 스템과, 이를 이용한 유기전계 발광소자의 제조방법{A deposit system for OLED and method of fabricating of OLED using the same}A deposition system for an organic light emitting device and a method of manufacturing an organic light emitting device using the same {A deposit system for OLED and method of fabricating of OLED using the same}

도 1은 종래에 따른 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,1 is a cross-sectional view schematically showing the configuration of an active matrix organic light emitting diode according to the related art,

도 2는 박막트랜지스터 어레이부의 한 화소를 개략적으로 도시한 평면도이고,2 is a plan view schematically illustrating one pixel of a thin film transistor array unit;

도 3은 종래에 따른 유기전계 발광소자용 어레이 기판의 한 화소를 확대하여 개략적으로 도시한 확대 평면도이고,3 is an enlarged plan view schematically showing an enlarged pixel of an organic light emitting diode array substrate according to the related art;

도 4는 도 3의 Ⅲ-Ⅲ'를 따라 절단한 단면도이고,4 is a cross-sectional view taken along line III-III ′ of FIG. 3,

도 5는 종래에 따른 발광부의 구성을 개략적으로 도시한 단면도이고,5 is a cross-sectional view schematically showing a configuration of a light emitting unit according to the related art;

도 6과 도 7은 본 발명의 제 1 및 제 2 예에 따른 발광부의 구성을 개략적으로 도시한 단면도이고,6 and 7 are cross-sectional views schematically showing the configuration of the light emitting unit according to the first and second examples of the present invention,

도 8은 본 발명에 따른 발광부 증착 시스템을 이용한, 유기전계 발광소자의 제조공정을 순서대로 나타낸 단면도이다. 8 is a cross-sectional view sequentially illustrating a manufacturing process of an organic light emitting device using the light emitting part deposition system according to the present invention.

도 9는 본 발명에 따른 유기전계 발광소자용 어레이 기판의 일부를 확대판 평면도이고,9 is an enlarged plan view of a portion of an array substrate for an organic light emitting device according to the present invention;

도 10a와 도 10b와 도 10c와 도 10d는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단한 단면도이고,10A, 10B, 10C, and 10D are cross-sectional views taken along the line VV, VI-VI, VIII, VIII, and VIII of FIG. 9;

도 11a 내지 도 11e와 도 12a 내지 도 12e와 도 13a 내지 도 13e와 도 14a 내지 도 14e는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.11A to 11E, 12A to 12E, 13A to 13E, and 14A to 14E are cut along VV, VI-VI, VIII-VIII, VIII-VIII of FIG. It is process sectional drawing shown according to a process sequence.

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

100 : 기판 OL : 산화막100: substrate OL: oxide film

200 : 음극 전극 202 : 전자 주입층200 cathode electrode 202 electron injection layer

204 : 전자 수송층 206 : 주 발광층204: electron transport layer 206: main light emitting layer

208 : 홀 수송층 210 : 홀 주입층208: hole transport layer 210: hole injection layer

212 : 버퍼층 214 : 양극전극212: buffer layer 214: anode electrode

220 : 발광층220: light emitting layer

본 발명은 유기전계 발광소자에 관한 것으로 특히, 고휘도를 구현할 수 있는 상부 발광식 유기전계 발광소자의 증착시스템과, 이를 이용한 유기전계 발광소자의 제조방법에 관한 것이다.The present invention relates to an organic light emitting device, and more particularly, to a deposition system of an upper light emitting organic light emitting device capable of realizing high brightness, and a method of manufacturing an organic light emitting device using the same.

일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.In general, organic light emitting diodes inject electrons and holes into the light emitting layer from the electron injection electrodes and the hole injection electrodes, respectively, to inject the injected electrons. ) Is a device that emits light when the exciton, which is a combination of holes and holes, drops from the excited state to the ground state.

이러한 원리로 인해, 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.Due to this principle, unlike the conventional thin film liquid crystal display device, since a separate light source is not required, the volume and weight of the device can be reduced.

또한, 유기전계 발광소자는 고품위 패널특성(저전력, 고휘도, 고반응속도, 저중량)을 나타낸다. 이러한 특성 때문에 OLED는 이동통신 단말기, CNS, PDA, Camcorder, Palm PC등 대부분의 consumer전자 응용제품에 사용될 수 있는 강력한 차세대 디스플레이로 여겨지고 있다.In addition, the organic EL device exhibits high quality panel characteristics (low power, high brightness, high reaction rate, low weight). Due to these characteristics, OLED is considered to be a powerful next generation display that can be used in most consumer electronic applications such as mobile communication terminal, CNS, PDA, Camcorder, Palm PC.

또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.In addition, since the manufacturing process is simple, there is an advantage that can reduce the production cost more than conventional LCD.

이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.A method of driving such an organic electroluminescent device can be classified into a passive matrix type and an active matrix type.

상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.The passive matrix type organic light emitting device has a simple structure and a simple manufacturing method. However, the passive matrix type organic light emitting device has a high power consumption and a large area of the display device, and the opening ratio decreases as the number of wirings increases.

반면, 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있다.On the other hand, an active matrix organic light emitting diode has an advantage of providing high luminous efficiency and high image quality.

도 1은 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.1 is a view schematically showing the configuration of an active matrix organic light emitting display device.

도시한 바와 같이, 유기전계 발광소자(10)는 투명하고 유연성이 있는 제 1 기판(12)의 상부에 박막트랜지스터(T) 어레이부(14)와, 상기 박막트랜지스터 어레이부(14)의 상부에 화소마다 독립적으로 패턴된 제 1 전극(16)과, 유기 발광층(18)과, 유기 발광층 상부의 기판의 전면에 제 2 전극(20)을 구성한다.As shown, the organic light emitting diode 10 is a thin film transistor (T) array portion 14 on the transparent and flexible first substrate 12, and on the thin film transistor array portion 14 The first electrode 16, the organic emission layer 18, and the second electrode 20 are formed on the entire surface of the substrate above the organic emission layer.

이때, 상기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.In this case, the light emitting layer 18 expresses the colors of red (R), green (G), and blue (B). In a general method, a separate light emitting red, green, and blue light is generated for each pixel (P). Organic materials are patterned and used.

상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착됨으로써 유기전계 발광소자(10)가 완성된다.The organic light emitting diode 10 is completed by bonding the first substrate 12 to the second substrate 28 having the moisture absorbent 22 and the sealant 26.

이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분을 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 분말형태의 흡습제(22)를 놓고 테이프(25)를 부착함으로서 흡습제(22)를 고정한다.At this time, the moisture absorbent 22 is for removing moisture that can penetrate into the capsule, and a portion of the substrate 28 is etched, and the powder absorbent 22 is placed on the etched portion and the tape 25 is attached. The moisture absorbent 22 is fixed.

전술한 바와 같은 구성은, 투명한 양극전극(16)이 어레이부에 형성되어 하부 발광식으로 동작하게 된다.In the configuration as described above, the transparent anode electrode 16 is formed in the array portion to operate in the bottom emission type.

전술한 바와 같은 유기전계 발광소자의 한 화소에 대한 구성을 이하, 도 2의 등가회로도를 참조하여 상세히 설명한다.A configuration of one pixel of the organic light emitting diode as described above will be described in detail with reference to the equivalent circuit diagram of FIG. 2.

도 2는 종래의 유기전계 발광소자의 한 화소에 해당하는 등가회로도이다.2 is an equivalent circuit diagram of one pixel of a conventional organic light emitting diode.

도시한 바와 같이, 기판(32)의 일 방향으로 게이트 배선(42)과 이와는 수직 하게 교차하는 데이터 배선(44)이 구성된다.As shown in the drawing, the data line 44 intersects the gate line 42 perpendicularly to the gate line 42 in one direction of the substrate 32.

상기 데이터 배선(44)과 게이트 배선(42)의 교차지점에는 스위칭 소자(TS)가 구성되고, 상기 스위칭 소자(TS)와 전기적으로 연결된 구동 소자(TD)가 구성된다.The switching element T S is formed at the intersection of the data line 44 and the gate line 42, and the driving element T D is electrically connected to the switching element T S.

이때, 상기 구동 소자(TD)는 p타입 박막트랜지스터이기 때문에, 박막트랜지스터의 소스 전극(66)과 게이트 전극(68)사이에 스토리지 캐패시터(CST)가 구성되고, 상기 구동 소자(TD)의 드레인 전극(63)은 유기 발광층(E)의 양극 전극(도 1의 16, anode electrode)과 접촉하여 구성된다.At this time, since the driving device T D is a p-type thin film transistor, a storage capacitor C ST is formed between the source electrode 66 and the gate electrode 68 of the thin film transistor, and the driving device T D The drain electrode 63 is formed in contact with the anode electrode (16 in FIG. 1) of the organic light emitting layer E. In FIG.

전술한 구성에서, 상기 구동소자(TD)의 게이트 전극(68)과 소스 전극(66)사이에 스토리지 캐패시터(CST)가 구성된다.In the above-described configuration, the storage capacitor C ST is configured between the gate electrode 68 and the source electrode 66 of the driving element T D.

상기 구동 소자(TD)의 소스 전극(66)과 전원배선(55)을 연결하여 구성한다.The source electrode 66 and the power line 55 of the driving element T D are connected to each other.

전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.The operation characteristics of the organic light emitting device configured as described above will be briefly described below.

먼저, 상기 스위칭 소자(TS)의 게이트 전극(46)에 게이트 신호가 인가되면 상기 데이터 배선(44)을 흐르는 전류 신호는 상기 스위칭 소자(TS)를 통해 전압 신호로 바뀌어 구동 소자(TD)의 게이트 전극(68)에 인가된다.First, the switching element when the gate electrode 46 of the (T S) is the gate signal is a current signal flowing through the data line 44 is the switching element changes the drive element into a voltage signal via (T S) (T D Is applied to the gate electrode 68 of the.

이와 같이 하면, 상기 구동 소자(TD)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.In this way, the driving element T D is operated to determine the level of the current flowing through the light emitting unit E, thereby enabling the organic light emitting layer to realize gray scale.

이때, 상기 스토리지 캐패시터(CST)에 저장된 신호는 상기 게이트 전극(68)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(TS)가 오프 상태가 되더라도 다음신호가 인가될 때까지 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다. In this case, since the signal stored in the storage capacitor C ST serves to maintain the signal of the gate electrode 68, the light emission is performed until the next signal is applied even when the switching element T S is turned off. The level of the current flowing through the section E can be kept constant.

이하, 도 3을 참조하여 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터 어레이부를 개략적으로 설명한다.Hereinafter, a thin film transistor array unit of an active matrix organic light emitting diode will be described with reference to FIG. 3.

도 3은 유기전계 발광소자에 포함되는 박막트랜지스터 어레이부의 한 화소를 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating one pixel of a thin film transistor array unit included in an organic light emitting diode.

일반적으로, 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터 어레이부는 기판(32)에 정의된 다수의 화소(P)마다 스위칭 소자(TS)와 구동 소자(TD)와 스토리지 캐패시터(storage capacitor : CST)가 구성되며, 동작의 특성에 따라 상기 스위칭 소자(TS) 또는 구동 소자(TD)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.In general, the thin film transistor array unit of the active matrix organic light emitting diode has a switching element T S , a driving element T D , and a storage capacitor C for each of the plurality of pixels P defined in the substrate 32. ST ) is configured, and the switching element T S or the driving element T D may be configured by a combination of one or more thin film transistors, respectively.

이때, 상기 기판(32)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예로 들 수 있다.In this case, the substrate 32 uses a transparent insulating substrate, and the material may be, for example, glass or plastic.

도시한 바와 같이, 기판(32)상에 서로 소정 간격 이격 하여 일 방향으로 구 성된 게이트 배선(42)과, 상기 게이트 배선(42)과 절연막을 사이에 두고 서로 교차하는 데이터 배선(44)이 구성된다.As shown in the drawing, the gate wiring 42 formed in one direction on the substrate 32 at a predetermined interval apart from each other, and the data wiring 44 intersecting with each other with the gate wiring 42 and the insulating film interposed therebetween. do.

동시에, 상기 데이터 배선(44)과 평행하게 이격된 위치에 일 방향으로 전원 배선(55)이 구성된다.At the same time, the power supply wiring 55 is formed in one direction at a position spaced in parallel with the data wiring 44.

상기 스위칭 소자(TS)와 구동 소자(TD)로 각각 게이트 전극(46,68)과 액티브층(50,62)과 소스 전극(56,66) 및 드레인 전극(60,63)을 포함하는 박막트랜지스터가 사용된다.The switching element T S and the driving element T D include gate electrodes 46 and 68, an active layer 50 and 62, a source electrode 56 and 66, and a drain electrode 60 and 63, respectively. Thin film transistors are used.

전술한 구성에서, 상기 스위칭 소자(TS)의 게이트 전극(46)은 상기 게이트 배선(42)과 연결되고, 상기 소스 전극(56)은 상기 데이터 배선(44)과 연결된다.In the above-described configuration, the gate electrode 46 of the switching element T S is connected to the gate line 42, and the source electrode 56 is connected to the data line 44.

상기 스위칭 소자(TS)의 드레인 전극(60)은 상기 구동 소자(TD)의 게이트 전극(68)과 콘택홀(64)을 통해 연결된다.The drain electrode 60 of the switching element T S is connected to the gate electrode 68 of the driving element T D through the contact hole 64.

상기 구동 소자(TD)의 소스 전극(66)은 상기 전원 배선(55)과 콘택홀(58)을 통해 연결된다.The source electrode 66 of the driving element T D is connected to the power line 55 and the contact hole 58.

또한, 상기 구동 소자(TD)의 드레인 전극(63)은 화소부(P)에 구성된 제 1 전극(양극전극, 36)과 접촉하도록 구성된다.In addition, the drain electrode 63 of the driving element T D is configured to contact the first electrode (anode electrode 36) configured in the pixel portion P.

이때, 상기 전원 배선(55)과 그 하부의 다결정 실리콘패턴(35)은 절연막을 사이에 두고 겹쳐져 스토리지 캐패시터(CST)를 형성한다.In this case, the power line 55 and the lower polycrystalline silicon pattern 35 overlap each other with an insulating layer therebetween to form a storage capacitor C ST .

이하, 도면을 참조하여 전술한 바와 같이 구성된 박막트랜지스터 어레이부를 포함하는 유기전계 발광소자의 단면구성을 설명한다.Hereinafter, a cross-sectional structure of an organic light emitting device including a thin film transistor array unit configured as described above with reference to the drawings will be described.

도 4는 도 3의 Ⅲ-Ⅲ을 따라 절단한 유기전계 발광소자의 단면도이다.(구동소자(TD)와 화소(발광부(P))의 단면만을 도시한 도면이다.)FIG. 4 is a cross-sectional view of the organic light emitting device cut along the line III-III of FIG. 3 (only a cross-sectional view of the driving device T D and the pixel (light emitting unit P)).

도시한 바와 같이, 유기전계 발광소자는 게이트 전극(68)과, 액티브층(62)과 소스 전극(66)과 드레인 전극(63)을 포함하는 구동소자인 박막트랜지스터(TD)가 구성되고, 구동소자(TD)의 상부에는 절연막(67)을 사이에 두고 구동소자(TD)의 드레인 전극(63)과 접촉하는 제 1 전극(양극전극, 36)과, 제 1 전극(36)의 상부에 특정한 색의 빛을 발광하는 발광부(38)와, 발광부(38)의 상부에는 제 2 전극(음극전극,80)이 구성된다.As illustrated, the organic light emitting diode includes a thin film transistor T D , which is a driving device including a gate electrode 68, an active layer 62, a source electrode 66, and a drain electrode 63. of the drive element the first electrode (anode electrode 36), a first electrode 36 contacting the drain electrode 63 of the driving device (T D) across the has an insulating film 67, the upper portion of the (T D) A light emitting part 38 emitting light of a specific color on the upper part and a second electrode (cathode electrode 80) are formed on the light emitting part 38.

상기 구동소자(TD)와는 병렬로 스토리지 캐패시터(CST)가 구성되며, 소스 전극(66)은 스토리지 캐패시터(CST)의 제 2 전극(전원배선)(55)과 접촉하여 구성되며, 상기 제 2 전극(55)의 하부에는 상기 다결정 실리콘인 제 1 전극(35)이 구성된다.The storage capacitor C ST is configured in parallel with the driving element T D , and the source electrode 66 is configured to be in contact with the second electrode (power wiring) 55 of the storage capacitor C ST . Under the second electrode 55, a first electrode 35 made of polycrystalline silicon is formed.

이하, 단면도를 참조하여 상기 발광층의 구성을 좀 더 상세히 설명한다.Hereinafter, the configuration of the light emitting layer will be described in more detail with reference to the cross-sectional view.

도 5는 종래에 따른 유기전계 발광소자의 발광부의 구성을 개략적으로 도시한 단면도이다.5 is a cross-sectional view schematically illustrating a configuration of a light emitting unit of an organic light emitting diode according to the related art.

종래에 따른 유기전계 발광소자는, 앞서 언급한 바와 같은 박막트랜지스터 어레이기판(32)에 먼저, 양극 전극(anode electrode,36)을 구성하고 상기 양극전극(36)의 상부에 홀 주입층(HIL,38a)과 홀 수송층(HTL,38b), 발광층(EML,38c), 전 자 수송층(EIL, 38d), 전자 주입층(ETL, 38e)과 음극전극(cathode electrode, 80)을 적층하여 구성한다.In the conventional organic light emitting device, the anode electrode 36 is formed on the thin film transistor array substrate 32 as described above, and the hole injection layer HIL is formed on the anode electrode 36. 38a), a hole transport layer (HTL, 38b), a light emitting layer (EML, 38c), an electron transport layer (EIL, 38d), an electron injection layer (ETL, 38e) and a cathode electrode (80) are laminated.

전술한 구성에서, 일반적인 유기물질의 경우 정공과 전자의 이동도가 크게 차이가 나기 때문에, 상기 전공 수송층(38a)과 전자 수송층(38d)을 더욱 구성함으로써, 정공(hole)과 전자(electron)가 상기 발광층(38c)으로 좀 더 효과적으로 전달될 수 있도록 한다.In the above-described configuration, since the mobility of holes and electrons is greatly different in the case of a general organic material, holes and electrons are formed by further configuring the hole transport layer 38a and the electron transport layer 38d. It can be more effectively transferred to the light emitting layer 38c.

이와 같이 하면, 정공(hole)과 전자(electron)의 밀도가 균형을 이루도록 하여 발광효율을 높일 수 있다.In this way, the light emission efficiency can be improved by balancing the density of holes and electrons.

또한, 상기 양극 전극(36)과 정공 수송층(38b)사이에 상기 정공 주입층(38a)을 더욱 구성하고, 상기 음극 전극(80)과 전자 수송층(38d)사이에 전자 주입층(38e)을 더욱 구성하게 되면, 상기 삽입된 층으로 인해 정공 주입에너지 및 전자 주입에너지의 장벽을 낮추는 역할을 하여, 발광효율을 증가시키고 구동 전압을 낮추게 하는 장점이 있다.Further, the hole injection layer 38a is further configured between the anode electrode 36 and the hole transport layer 38b, and an electron injection layer 38e is further provided between the cathode electrode 80 and the electron transport layer 38d. When configured, the inserted layer serves to lower the barrier between the hole injection energy and the electron injection energy, thereby increasing the luminous efficiency and lowering the driving voltage.

그런데, 일반적으로 상기 음극전극(80)으로 사용되는 물질은 비교적 일함수가 낮은 물질 중, 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 리튬(Li)과 같은 물질을 사용한다.However, generally, the material used as the cathode electrode 80 is a material having a relatively low work function, such as calcium (Ca), aluminum (Al), magnesium (Mg), silver (Ag), or lithium (Li). Use

상기 양극전극으로는 ITO,IZO와 같은 투명 전극을 사용한다.As the anode electrode, a transparent electrode such as ITO or IZO is used.

현재로서는 음극전극(80)으로 사용하는 물질로는 투명한 물질이 없고, 상기 양극전극(36)으로 순수하게 투명한 금속물질로인 상기 ITO가 일반화 되어 사용되고 있다.At present, there is no transparent material as the material used for the cathode electrode 80, and the ITO, which is a purely transparent metal material for the anode electrode 36, is generally used.

그런데, 상기 양극전극(36)으로 사용되는 ITO 및 IZO는 스퍼터링을 이용한 증착공정을 사용하는 것이 일반화 되었기 때문에, 자칫 하부층에 심각한 데미지를 입히면서 증착되는 특성이 있기 때문에 유기 발광층의 상부에 상기 ITO를 형성한다는 것은 좀 힘든 문제이다.However, since ITO and IZO used as the anode electrode 36 have been generally used to use a deposition process using sputtering, the ITO is deposited on the organic light emitting layer because it has a characteristic of being deposited while seriously damaging the lower layer. Forming is a difficult problem.

따라서, 종래에는 개구영역의 심각한 저하를 감안하면서, 상기 양극전극(36)을 박막트랜지스터 어레이기판(32)의 상부에 제 1 층으로 구성하였다.Accordingly, conventionally, the anode electrode 36 is formed as a first layer on the thin film transistor array substrate 32 while taking seriously the opening area into consideration.

결과적으로, 종래의 유기전계 발광소자는 상기 박막트랜지스터 어레이기판(32)을 중심으로 하부 발광을 하는 구성이기 때문에, 어레이부에 의한 심각한 휘도저하 현상이 있어 왔고, 개구영역의 손실을 최소화하기 위해 박막트랜지스터 어레이기판의 설계 또한 자유롭지 못한 단점이 있었다.As a result, since the conventional organic EL device emits light based on the thin film transistor array substrate 32, there has been a serious decrease in luminance due to the array portion, and the thin film is minimized to minimize the loss of the opening area. The design of the transistor array substrate also had a disadvantage of not free.

또한, 전술한 형태는 상기 양극전극(36)이 구동소자와 직접 접촉하는 구성이기 때문에, 상기 박막트랜지스터 또한 P타입인 다결정 박막트랜지스터를 기반으로 하게 되어 공정상 복잡함이 있어 생산수율을 저하하는 문제가 있다. In addition, since the anode electrode 36 is in direct contact with the driving device, the thin film transistor is also based on a P-type polycrystalline thin film transistor. have.

따라서, 본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 상부 발광형 유기전계 발광소자를 제작하는 것을 제 1 목적으로 한다.Therefore, the present invention has been proposed to solve the above problems, and an object of the present invention is to manufacture a top emission organic light emitting device.

또한, 상부 발광형으로 제작함으로써 개구영역을 확보하여 휘도를 개선하고, 박막트랜지스터 어레이기판을 설계함에 있어, 설계의 자유도를 확보할 수 있도록 하는 것을 제 2 목적으로 한다.In addition, the second object of the present invention is to secure an opening area to improve luminance by manufacturing the upper emission type, and to secure a degree of freedom in designing a thin film transistor array substrate.

또한, n형 박막트랜지스터를 기반으로 한 구동회로(CMOS 회로)와 스위칭 소자와 구동 소자를 구성하는 것이 가능하여, 공정 단순화를 통한 비용절감을 제 3 목적으로 한다.In addition, since it is possible to configure a driving circuit (CMOS circuit), a switching element and a driving element based on the n-type thin film transistor, the third purpose is to reduce the cost by simplifying the process.

또한, 음극전극이 형성된 박막트랜지스터 어레이기판에 발광부를 형성하기 위한 발광층 증착 시스템에 건식식각 시스템(건식식각 챔버)를 더욱 구성함으로써, 상기 발광부를 형성하기 전, 상기 음극전극 표면의 산화막을 제거하는 공정을 진행함으로써, 음극전극과 발광부의 콘택특성이 원활하도록 하여 유기전계 발광소자의 동작불량을 방지하는 것을 제 4 목적으로 한다. In addition, by forming a dry etching system (dry etching chamber) in the light emitting layer deposition system for forming the light emitting portion on the thin film transistor array substrate on which the cathode electrode is formed, removing the oxide film on the surface of the cathode electrode before forming the light emitting portion The fourth object of the present invention is to prevent the malfunction of the organic EL device by smoothly contacting the cathode electrode and the light emitting part.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는 The organic light emitting device according to the present invention for achieving the above object is

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments according to the present invention will be described with reference to the accompanying drawings.

-- 실시예 -- Example

본 발명의 특징은 발광부를 구성함에 있어, 음극전극을 하부에 구성하고 양극전극을 상부에 구성하는 것을 특징으로 하며 동시에, 상기 음극전극과 양극 전극 사이의 발광층을 형성하는 발광층 증착시스템에 건식식각 시스템(챔버)를 더욱 구비한 발광층 증착 시스템을 제안하는 것을 특징으로 한다.A feature of the present invention is that in the light emitting unit, the cathode electrode is configured at the bottom and the anode electrode is configured at the same time, and at the same time, the dry etching system in the light emitting layer deposition system for forming a light emitting layer between the cathode electrode and the anode electrode. A light emitting layer vapor deposition system further comprising a (chamber) is proposed.

도 6은 본 발명에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이다. 6 is a cross-sectional view schematically showing the configuration of an organic light emitting device according to the present invention.

도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(OLED)는 박막트랜지스터 어레이기판(100)에 음극전극(cathode electrode, 200)과 전자 주입층(EIL,202)과 전자 수송층(ETL,204)과, 발광층(EML,206)과, 상기 발광층(EML,206)의 상부에 홀 수송층(208)과 홀 주입층(210)과 양극전극(214)을 구성한다.As shown, an organic light emitting diode (OLED) according to the present invention is a cathode electrode (200), an electron injection layer (EIL, 202) and an electron transport layer (ETL, 204) on the thin film transistor array substrate 100 And a light emitting layer EML 206, a hole transport layer 208, a hole injection layer 210, and an anode electrode 214 on the light emitting layer EML 206.

이때, 상기 정공 주입층(210)과 양극 전극(214) 사이에 버퍼층(212)을 더욱 구성 한다.In this case, a buffer layer 212 is further configured between the hole injection layer 210 and the anode electrode 214.

상기 정공 주입층(210)의 상부에 버퍼층(212)을 더욱 구성하는 이유는, 상기 양극전극(214)인 ITO 또는 IZO를 스퍼터링 방법으로 증착할 때, 상기 하부의 정공 주입층(210)에 데미지를 입히지 않도록 하기 위한 것이다.The reason why the buffer layer 212 is further formed on the hole injection layer 210 is that when the ITO or IZO, which is the anode electrode 214, is deposited by a sputtering method, damage is caused to the lower hole injection layer 210. It is to avoid wearing.

이를 위해, 상기 버퍼층(212)은 상기 정공 주입층(210)의 특성을 가짐과 동시에, 좀 더 강한특성을 가져야 하므로 CuPC(Copper Phthalocyanine, 구리 페로사이닌)와 같이 결정성이 잘 이루어지는 물질이나, V2O5(바나듐산 무스물)과 같은 산화물질 등을 사용한다.To this end, the buffer layer 212 has the characteristics of the hole injection layer 210 and at the same time have a more strong characteristics, such as CuPC (Copper Phthalocyanine, copper ferrocyanine) is a material that is well crystallized, An oxide such as V 2 O 5 (Vanadium acid mousse) is used.

특히, 상기 CuPC는 얇게 증착하는 것이 가능하고, 낮은 문턱전압과 높은 이동도를 갖는 특성을 가지며 특히, 유연성을 가지기 때문에 표시장치에 사용하는데 좋은 장점을 가진다.In particular, the CuPC can be deposited thinly, has low threshold voltage and high mobility, and in particular, has flexibility, which is advantageous for use in a display device.

따라서, CuPC나 V2O5와 같은 물질을 단독으로 사용할 경우에는, 버퍼층(212) 을 별도로 사용할 필요 없이 전술한 물질을 정공 주입층(210)으로 사용하면 된다.Therefore, when using a material such as CuPC or V 2 O 5 alone, the above-described material may be used as the hole injection layer 210 without using the buffer layer 212 separately.

이때, 상기 양극전극(214)으로는 앞서 언급한 바와 같이, 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속을 사용하고, 상기 음극전극(200)으로는 칼슘(Ca), 알루미늄(Al),알루미늄합금(AlNd),마그네슘(Mg), 은(Ag), 리튬(Li)과 같은 물질 그룹 중 선택하여 사용한다.In this case, as the anode electrode 214, as described above, a transparent conductive metal including indium tin oxide (ITO) and indium zinc oxide (IZO) is used. Is selected from the group of materials such as calcium (Ca), aluminum (Al), aluminum alloy (AlNd), magnesium (Mg), silver (Ag), lithium (Li).

전술한 바와 같은 유기전계 발광소자는 상기 발광부와 이를 구동하기 위한 박막트랜지스터 어레이기판의 형성공정을 별도의 시스템에서 진행하게 된다.In the organic light emitting device as described above, a process of forming the light emitting part and the thin film transistor array substrate for driving the same is performed in a separate system.

일반적으로, 유기전계 발광소자를 제작할 때는 상기 음극전극(화소 전극,200)까지 형성된 박막트랜지스터 어레이기판(100)을 이미 다수 제작한 후, 이를 발광층 증착시스템으로 운반하여 전술한 다수의 발광층을 차례로 증착하게 된다.In general, when fabricating an organic light emitting device, a plurality of thin film transistor array substrates 100 formed up to the cathode electrode (pixel electrode) 200 are already manufactured, and then transported to a light emitting layer deposition system to deposit the plurality of light emitting layers in sequence. Done.

그런데, 상기 음극전극(200)은 비용및 상용화 면에서 유리한 알루미늄(Al) 또는 알루미늄합금(AlNd)을 이용하여 형성되는데, 이들 금속은 외부로 노출되었을 경우 산소와의 반응성이 매우 좋은 편이다.However, the cathode electrode 200 is formed using aluminum (Al) or aluminum alloy (AlNd), which is advantageous in terms of cost and commercialization, and these metals are highly reactive with oxygen when exposed to the outside.

특히, 상기 발광층(220)을 형성하기 전까지 상기 음극전극(200)은 장시간 노출되기 때문에 실제로, 상기 음극전극(200)의 표면에는 수십 ??의 얇은 산화막(미도시)이 생성된다.In particular, since the cathode electrode 200 is exposed for a long time until the emission layer 220 is formed, several tens of thin oxide films (not shown) are actually formed on the surface of the cathode electrode 200.

상기 산화막으로 인해, 상기 음극전극(200)과 발광층(220)과의 사이에는 오믹 콘택(ohmic contact)이 거의 이루어지지 않아, 사실상 구동이 불가능한 상태가 될 수 있다.Due to the oxide film, ohmic contact is hardly made between the cathode electrode 200 and the light emitting layer 220, so that the driving may be impossible.

따라서, 이를 해결하기 위한 새로운 발광층 증착시스템을 제안한다.Therefore, we propose a new light emitting layer deposition system to solve this problem.

도 7은 본 발명에 따른 발광층 증착 시스템(300)을 개략적으로 도시한 도면이다.7 is a view schematically showing a light emitting layer deposition system 300 according to the present invention.

도시한 바와 같이, 본 발명에 따른 발광층 증착 시스템(300)은 건식식각 챔버(dry etch chamber, D/E), 플라즈마 트리트먼트 챔버(plasma treatment chamber, P/T), 유기물 증착 챔버(EIL chamber, EIL)로 이루어지는 것을 특징으로 한다.As shown, the light emitting layer deposition system 300 according to the present invention includes a dry etch chamber (D / E), a plasma treatment chamber (P / T), an organic material deposition chamber (EIL chamber, EIL).

통상의 진공 챔버는, 이물질이 존재하지 않은 상태에서 원하는 물질을 증착하거나 식각하는 작업을 진행하게 되는 공간이며, 대략 챔버의 상.하에 캐소드 전극과 애노드 전극이 구비되고, 진공을 잡기 위한 배기구 및 가스를 유입하기 위한 가스 유입구 등이 구비된다.In general, a vacuum chamber is a space in which a process of depositing or etching a desired material is performed in the absence of foreign matter, and a cathode electrode and an anode electrode are provided above and below the chamber, and an exhaust port and a gas for catching a vacuum are provided. It is provided with a gas inlet for introducing the.

한편, 상기 건식식각 챔버(D/E)는 식각 가스를 이용하여, 기판(100)의 표면에 증착된 물질을 제거하는 기능을 하는 장치이다.On the other hand, the dry etching chamber (D / E) is a device that functions to remove the material deposited on the surface of the substrate 100 by using an etching gas.

즉, 상기 건식식각 챔버(D/E)내에서 식각용 가스를 플라즈마화 하고, 상기 플라즈마화된 식각용 가스를 기판에 충돌시키는 방법인 RIE(reactive ion etching)방법을 사용할 수 있다.That is, a reactive ion etching (RIE) method, which is a method of plasmalizing an etching gas in the dry etching chamber D / E and colliding the plasmalized etching gas with a substrate, may be used.

상기, 플라즈마 트리트먼트 챔버(P/T)는, 소정의 가스를 플라즈마화 하여 상기 기판의 표면에 이물질을 제거하거나, 기판의 표면특성을 활성화 하여 이후, 증착물질의 부착특성을 개선하는 기능을 하게 된다.The plasma treatment chamber P / T converts a predetermined gas to remove foreign substances on the surface of the substrate, or activates surface characteristics of the substrate, thereby improving adhesion characteristics of the deposition material. do.

상기 유기물 증착 챔버(EIL)는, 상기 발광층을 이루는 유기물층 만큼의 다수의 챔버로 구성되며, 각 챔버내에서 각각의 특성에 맞는 유기물을 증착하게 된다.The organic material deposition chamber (EIL) is composed of as many chambers as the organic material layers constituting the light emitting layer, and in each chamber to deposit an organic material for each characteristic.

이때, 각 챔버(D/E, P/T, EIL)는 각각 제 1 및 제 2 기판 이송통로(310a,310b)를 통해 연속하여 구성되는 것을 특징으로 함으로, 상기 박막트랜지스터 어레이기판은 발광층을 형성하기 까지 외부로 노출되지 않게 되는 공정상 장점을 가진다.In this case, each of the chambers D / E, P / T, and EIL is continuously configured through the first and second substrate transfer passages 310a and 310b, respectively, so that the thin film transistor array substrate forms an emission layer. It has the advantage of the process that is not exposed to the outside until.

이하, 도면을 참조하여 전술한 발광층 증착 시스템 내에서 이루어지는 식각공정과 유기물 증착공정을 설명한다.Hereinafter, an etching process and an organic material deposition process in the above-described light emitting layer deposition system will be described with reference to the drawings.

도 8은 본 발명에 따른 발광부 증착 시스템을 이용한, 유기전계 발광소자의 제조공정을 순서대로 나타낸 단면도이다. (도 7를 참조하여 설명한다.)8 is a cross-sectional view sequentially illustrating a manufacturing process of an organic light emitting device using the light emitting part deposition system according to the present invention. (It is demonstrated with reference to FIG. 7).

도시한 바와 같이, 음극전극이 형성된 박막트랜지스터 어레이기판(100)을 상기 건식식각 챔버(D/E) 내로 이송한다.As illustrated, the thin film transistor array substrate 100 on which the cathode electrode is formed is transferred into the dry etching chamber D / E.

다음으로, 건식식각 공정을 진행하여 상기 음극전극(200)표면의 산화막(OL)을 제거하여 하부의 음극전극(200)을 노출하는 공정을 진행한다.Next, a dry etching process is performed to remove the oxide layer OL on the surface of the cathode electrode 200 to expose the lower cathode electrode 200.

다음으로, 건식식각 챔버에서(D/E)의 식각공정이 완료되면 외부로 노출되지 않은 상태에서, 상기 이송통로(310a)를 통해 플라즈마 트리트먼트 챔버(P/T)로 이송하게 되고, 상기 플라즈마 트리트먼트 챔버(P/T)내에서 기판을(100) 표면처리하여, 상기 음극전극(200) 표면의 이물질을 제거하는 동시에, 유기물의 증착이 잘 되도록 표면특성을 완화시키는 공정을 진행한다.Next, when the etching process of the dry etching chamber (D / E) is completed, the substrate is transferred to the plasma treatment chamber (P / T) through the transfer passage (310a) in the state that is not exposed to the outside, the plasma The substrate 100 is surface treated in the treatment chamber P / T to remove foreign substances on the surface of the cathode electrode 200 and to relax surface characteristics so as to deposit organic materials.

다음으로, 상기 플라즈마 트리트먼트 챔버(P/T)에서 이송통로(310b)를 통해 유기물 증착챔버(EIL)로 이송된다.Next, the plasma treatment chamber P / T is transferred to the organic material deposition chamber EIL through the transfer passage 310b.

상기 유기물 증착 챔버(EIL)는 다수의 챔버로 구성되며, 각각의 챔버를 이동 하면서, 상기 음극전극(200)의 상부에 전자 주입층(EIL, 202)과 전자 수송층(ETL,204)과 주 발광층(EML)과 홀 수송층(HTL)과 홀 주입층(HIL)을 증착하게 된다.The organic material deposition chamber (EIL) is composed of a plurality of chambers, while moving each chamber, the electron injection layer (EIL, 202), the electron transport layer (ETL, 204) and the main light emitting layer on the cathode electrode 200 (EML), hole transport layer (HTL) and hole injection layer (HIL) are deposited.

다음으로, 상기 발광층의 상부에 양극전극(214)을 형성한다.Next, an anode electrode 214 is formed on the light emitting layer.

전술한 공정을 통해, 본 발명에 따른 발광층 증착시스템을 이용하여, 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.Through the above-described process, by using the light emitting layer deposition system according to the present invention, it is possible to manufacture an organic light emitting device according to the present invention.

전술한 본 발명에 따른 증착시스템(300)은, 건식식각 챔버(D/T)를 구비하고 있기 때문에. 상기 음극전극(200)표면의 산화막을 제거한 후 발광층을 형성하는 것이 가능하다.Since the vapor deposition system 300 which concerns on this invention mentioned above is equipped with the dry etching chamber D / T. It is possible to form the light emitting layer after removing the oxide film on the surface of the cathode electrode 200.

따라서, 상기 발광층(220)과 음극전(200)극간 콘택 불량을 방지할 수 있으므로, 유기전계 발광소자의 구동불량을 방지할 수 있다. Therefore, the contact failure between the light emitting layer 220 and the negative electrode 200 can be prevented, so that the driving failure of the organic light emitting device can be prevented.

이상으로, 본 발명에 따른 유기 전계 발광 소자의 개략적인 구성과, 발광층 증착 시스템에 대해 설명하였다.In the above, the schematic structure of the organic electroluminescent element which concerns on this invention, and the light emitting layer vapor deposition system were demonstrated.

이하, 도면을 참조하여 앞서 설명하지 않은 본 발명에 따른 유기전계 발광소자용 어레이기판의 구성과, 이를 참조로 한 유기전계 발광소자의 자세한 단면구성과, 상기 유기전계 발광소자의 제조방법을 설명한다.Hereinafter, with reference to the drawings will be described the configuration of the array substrate for an organic light emitting device according to the present invention, a detailed cross-sectional configuration of the organic light emitting device with reference to it, and a method of manufacturing the organic light emitting device. .

도 9는 본 발명에 따른 유기전계 발광소자용 박막트랜지스터 어레이기판의 일부를 확대하여 개략적으로 도시한 확대 평면도이다.9 is an enlarged plan view schematically showing an enlarged portion of a thin film transistor array substrate for an organic light emitting device according to the present invention.

본 발명에 따른 유기전계 발광소자용 어레이 기판(100)은, 기판(100)상에 다수의 화소영역(P)을 정의하고, 상기 화소 영역(P)마다 스위칭 소자(TS)와 이에 연결된 구동소자(TD)를 구성한다.The array substrate 100 for an organic light emitting device according to the present invention defines a plurality of pixel regions P on the substrate 100, and drives the switching elements T S and connected thereto for each pixel region P. FIG. The element T D is constituted.

상기 스위칭 소자(TS)와 구동소자(TD)는 n형 박막트랜지스터이고, 각각은 게이트 전극(102,104)과, 액티브층(118a,120a)과, 오믹 콘택층(미도시) 소스 전극(122a,124a)과 드레인 전극(122b,124b)을 포함하며, 상기 스위칭 소자(TS)의 드레인 전극(122b)은 상기 구동소자(TD)의 게이트 전극(104)과 연결되도록 구성한다.The switching element T S and the driving element T D are n-type thin film transistors, each of the gate electrodes 102 and 104, the active layers 118a and 120a, and an ohmic contact layer (not shown) source electrode 122a. And a drain electrode 122b and a 124b, and the drain electrode 122b of the switching element T S is connected to the gate electrode 104 of the driving element T D.

상기 화소 영역(P)의 일 측에는 상기 스위칭 소자(TS)의 게이트 전극(102)에 신호를 전달하는 게이트 배선(106)을 구성하고, 상기 게이트 배선(106)과 수직한 방향의 상기 화소 영역(P)의 타 측에는 데이터 배선(126)을 구성하고, 게이트 배선(106)과 평행하게 이격하여 전원 배선(110)을 구성한다.One side of the pixel region P constitutes a gate wiring 106 that transmits a signal to the gate electrode 102 of the switching element T S , and the pixel region in a direction perpendicular to the gate wiring 106. On the other side of P, a data line 126 is formed, and the power line 110 is formed to be spaced in parallel with the gate line 106.

상기 게이트 배선(106)과 데이터 배선(126)과 상기 전원배선(110)의 끝단에는 게이트 패드(108)와 데이터 패드(128)와 전원 패드(114)를 구성하고, 상기 게이트 패드(108)와 접촉하는 게이트 패드 전극(134)과, 상기 데이터 패드(128)와 접촉하는 데이터 패드 전극(138)과, 상기 전원패드(114)와 접촉하는 전원 패드 전극(136)을 구성한다.At the ends of the gate wiring 106, the data wiring 126, and the power wiring 110, a gate pad 108, a data pad 128, and a power pad 114 are formed. The gate pad electrode 134 is in contact with each other, the data pad electrode 138 is in contact with the data pad 128, and the power pad electrode 136 is in contact with the power pad 114.

상기 화소 영역(P)에는 상기 스위칭 소자(TS)의 드레인 전극(122b)에서 연장된 연장부(122c)를 제 1 전극으로 하고, 상기 제 1 전극의 상부에 전원 배선(110)에서 연장된 연장부(112)를 제 2 전극으로 하는 스토리지 캐패시터(CST)를 형성한 다.An extension part 122c extending from the drain electrode 122b of the switching element T S is used as the first electrode in the pixel region P, and is extended from the power supply line 110 on the first electrode. A storage capacitor C ST having the extension 112 as the second electrode is formed.

또한, 상기 화소 영역(P)의 전면에 대응하여, 상기 구동소자(TD)의 드레인 전극(124b)과 접촉하는 화소 전극(음극전극,132)을 구성한다.In addition, a pixel electrode (cathode electrode 132) in contact with the drain electrode 124b of the driving element T D is formed to correspond to the entire surface of the pixel region P. FIG.

상기 화소 전극(132)의 상부에 발광층(미도시)과 양극전극(미도시)을 구성한다.A light emitting layer (not shown) and an anode electrode (not shown) are formed on the pixel electrode 132.

이때, 스위칭 소자(TS)와 구동 소자(TD)는 비정질 실리콘을 액티브층(118a,120a)으로 사용하는 비정질 박막트랜지스터이며, 상기 소스 전극(122a,124a)과 드레인 전극(122b,124b)은 구동특성을 개선하기 위한 형태로 구성하는 것을 특징으로 한다.In this case, the switching element T S and the driving element T D are amorphous thin film transistors using amorphous silicon as the active layers 118a and 120a, and the source electrodes 122a and 124a and the drain electrodes 122b and 124b, respectively. It is characterized in that the configuration in the form for improving the driving characteristics.

예를 들어, 도시한 바와 같이 스위칭 소자(TS)는 소스 전극(122a)을 "U"형상으로 구성하고, 드레인 전극(122b)은 상기 소스 전극(122a)의 내부에 이와 이격된 형태의 막대 형상으로 구성할 수 있으며, 상기 구동 소자(TD)는 소스 및 드레인 전극(124a,124b)을 링 형상 및 원형상으로 구성할 수 있다.For example, as illustrated, the switching element T S configures the source electrode 122 a in a “U” shape, and the drain electrode 122 b has a bar spaced apart from the inside of the source electrode 122 a. The driving element T D may be configured to form the source and drain electrodes 124a and 124b in a ring shape and a circular shape.

전술한 구성들은 상기 소스 전극(122a,124a)과 드레인 전극(122b,124b) 사이의 거리에 해당하는 액티브층(118a,120a)의 체널 길이를 짧게 하고 너비를 넓게 가져갈 수 있는 구성으로 특히, 전류구동하는 특성상 상기 구동 소자(TD)의 구성은 액티브층(120a)의 채널너비를 극대화 할 수 있어 소자의 열화를 최소화 할 있는 장점이 있다.The above-described configuration is a configuration capable of shortening the channel length of the active layers 118a and 120a corresponding to the distance between the source electrodes 122a and 124a and the drain electrodes 122b and 124b and making the width wide. Due to the driving characteristics, the configuration of the driving device T D may maximize the channel width of the active layer 120a, thereby minimizing deterioration of the device.

이하, 도 10a와 도 10b와 도 10c와 도 10d를 참조하여, 본 발명에 따른 유기전계 발광소자의 단면구성을 설명한다.Hereinafter, a cross-sectional structure of an organic light emitting diode according to the present invention will be described with reference to FIGS. 10A, 10B, 10C, and 10D.

도 10a와 도 10b와 도 10c와 도10d는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단하여 이를 참조로 구성한 단면도이다.10A, 10B, 10C, and 10D are cross-sectional views cut along the lines VV, VI-VI, V-V, V-V of FIG.

도시한 바와 같이, 기판(100)은 화소 영역(P)과 화소 영역(P)의 내부에 스위칭 영역(S)과 구동 영역(D)과 스토리지 영역(C)을 구성하고, 화소 영역(P)의 일 측에는 게이트 영역(GA)과, 이에 평행한 방향에 전원 영역(VA)과, 상기 게이트 영역및 전원 영역(GA,VA)과 수직한 방향으로 데이터 영역(DA)을 정의한다.As illustrated, the substrate 100 configures the switching region S, the driving region D, and the storage region C inside the pixel region P and the pixel region P, and the pixel region P On one side of the gate region GA, a power region VA in a direction parallel to the gate region GA, and a data region DA in a direction perpendicular to the gate regions and the power regions GA and VA are defined.

상기 스위칭 영역(S)과 구동 영역(D)에는 n형 박막트랜지스터인 스위칭 소자(TS)와 구동 소자(TD)를 구성하고, 상기 스토리지 영역(C)은 상기 스위칭 소자(TS)의 드레인 전극(122b)에서 연장된 연장부(122c)를 제 1 전극으로 하고, 상기 제 1 전극 상부의 게이트 절연막(116)을 유전체로 하고, 상기 전원 배선(도 9의 110)에서 상기 게이트 절연막(116)의 상부로 연장된 연장부(112)를 제 2 전극으로 하는 스토리지 캐패시터(CST)를 구성한다.In the switching region S and the driving region D, a switching element T S and a driving element T D , which are n-type thin film transistors, are configured, and the storage region C is formed of the switching element T S. The extension 122c extending from the drain electrode 122b is a first electrode, the gate insulating film 116 on the first electrode is a dielectric, and the gate insulating film (110) in the power line (110 in FIG. 9) is used. A storage capacitor C ST having an extension 112 extended to the top of 116 as a second electrode is configured.

상기 화소 영역(P)에는 상기 구동 소자(TD)의 드레인 전극(124b)과 접촉하면서 화소 영역(P)의 전면에 구성된 불투명한 음극전극(화소전극,132)을 구성하고, 상기 음극전극(132)의 상부에는 앞서 언급한 제 1 및 제 2 예에 따른 구성으로, 주입층(142)을 더욱 구성하고, 발광층(144)와, 발광층(144)의 상부에 양극전극(148)을 구성한다.(검게 해칭된 부분은 산화막(OL)을 표현한 것이다.)In the pixel region P, an opaque cathode electrode (pixel electrode) 132 formed on the entire surface of the pixel region P is formed while contacting the drain electrode 124b of the driving element T D , and the cathode electrode ( In the upper portion of the 132, the injection layer 142 is further configured, and the light emitting layer 144 and the anode electrode 148 are formed on the light emitting layer 144. (The black hatched parts represent the oxide film OL.)

이때, 상기 스위칭 소자(TS)와 구동 소자(TD)의 제 1 전극으로 게이트 전극(102,104)을 구성하고, 상기 게이트 전극(102,104)의 상부에 게이트 절연막(116)을 사이에 두고 액티브층(118a,120a)을 구성하고, 상기 액티브층(118a,120a)의 상부에는 소스 전극(122a,124a)과 드레인 전극(122b,124b)을 구성한다.In this case, gate electrodes 102 and 104 are formed of the first electrode of the switching element T S and the driving element T D , and an active layer is disposed between the gate electrodes 102 and 104 with the gate insulating layer 116 interposed therebetween. Source electrodes 122a and 124a and drain electrodes 122b and 124b are formed on the active layers 118a and 120a.

이때, 상기 액티브층(118a,120a)을 형성하기 전 또는 후에 상기 게이트 절연막(116)에 콘택홀(미도시)을 형성한 후, 상기 스위칭 소자(TS)의 드레인 전극(122b)과 상기 구동 소자(TD)의 게이트 전극(104)이 접촉하도록 구성하고, 상기 구동소자(TD)의 드레인 전극(124b)과 상기 전원 배선(110)이 접촉하도록 구성한다.In this case, after forming contact holes (not shown) in the gate insulating layer 116 before or after forming the active layers 118a and 120a, the drain electrode 122b and the driving of the switching element T S are formed. The gate electrode 104 of the element T D is configured to be in contact with each other, and the drain electrode 124b of the driving element T D is configured to be in contact with the power source wiring 110.

전술한 구성에서, 상기 음극전극(132)을 형성한 후, 화소영역(P)의 경계에 대응하는 부분에 제 2 보호막(뱅크,140)를 구성함으로써, 상기 화소영역(P)간 상기 발광층(142)이 콘택되는 것을 방지하도록 한다.In the above-described configuration, after the cathode electrode 132 is formed, a second passivation layer (bank) 140 is formed at a portion corresponding to the boundary of the pixel region P, thereby forming the light emitting layer between the pixel regions P. 142 to prevent contact.

상기 게이트 영역(GA)과 전원 영역(VA)과 상기 데이터 영역(DA)의 맨 끝단에는 게이트 패드(108)와 이와 접촉하는 게이트 패드 전극(134)과, 전원 패드(114)와 이와 접촉하는 전원 패드 전극(136)과, 데이터 패드(128)와 이와 접촉하는 데이터 패드 전극(138)을 구성한다. The gate pad GA, the gate pad electrode 134 contacting the gate pad electrode 134, and the power pad 114, the power source contacting the gate area GA, the power supply area VA, and the last end of the data area DA. The pad electrode 136, the data pad 128, and the data pad electrode 138 in contact therewith are configured.

이하, 공정단면도를 참조하여, 본 발명에 따른 유기전계 발광소자의 제조공정을 설명한다.Hereinafter, a manufacturing process of the organic light emitting device according to the present invention will be described with reference to the process cross section.

도 11a 내지 도 11e와 도 12a 내지 도 12e와 도 13a 내지 도 13e와 도 14a 내지 도 14e는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.11A to 11E, 12A to 12E, 13A to 13E, and 14A to 14E are cut along VV, VI-VI, VIII-VIII, VIII-VIII of FIG. It is process sectional drawing shown according to a process sequence.

도 11a와 도 12a와 도 13a와 도 14a에 도시한 바와 같이, 기판(100)상에 다수의 화소 영역(P)과, 상기 화소 영역(P)마다 스위칭 영역(S)과 구동영역(D)과 스토리지 영역(C)을 정의하고, 상기 화소 영역(P)의 일측과 타측에 게이트 영역(GA)과 데이터 영역(DA)을 정의하고, 상기 게이트 영역(GA)과 평행한 영역에 전원영역(VA)을 정의한다.As shown in FIGS. 11A, 12A, 13A, and 14A, a plurality of pixel regions P and a switching region S and a driving region D for each pixel region P on the substrate 100. And a storage area C, a gate area GA and a data area DA on one side and the other side of the pixel area P, and a power source area in an area parallel to the gate area GA. VA).

상기 다수의 영역(S,D,C,GA,VA,DA)이 정의된 기판(100)의 전면에 알루미늄(Al)과 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti)등을 포함하는 도전성금속 그룹 중 선택된 하나 또는 하나 이상을 증착하고 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)에 각각 게이트 전극(102,104)을 형성하고, 상기 게이트 영역(G)에는 일 끝단에 게이트 패드(108)를 포함하는 게이트 배선(도 9의 106)을 형성하고, 상기 전원 영역(VD)에는 일 끝단에 전원 패드(114)를 포함하는 전원 배선(110)과, 상기 전원 배선(110)에서 상기 스토리지 영역(C)으로 연장된 연장부(112)를 형성한다.Aluminum (Al), aluminum alloy (AlNd), chromium (Cr), molybdenum (Mo), and copper (Al) on the entire surface of the substrate 100 in which the plurality of regions S, D, C, GA, VA, DA are defined. Depositing and patterning at least one selected from the group of conductive metals including Cu), titanium (Ti), etc., and forming gate electrodes 102 and 104 in the switching region S and the driving region D, respectively. A gate line 106 (see FIG. 9) including a gate pad 108 is formed at one end of the gate region G, and a power line including a power pad 114 at one end of the power region VD. 110 and an extension part 112 extending from the power line 110 to the storage area C.

다음으로, 상기 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하여, 게이트 절연막(116)을 형성한다. Next, the gate insulating layer 116 is formed by depositing one or more materials selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) on the entire surface of the substrate 100. .

다음으로, 상기 게이트 절연막(116)의 상부에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 상기 스위칭 영역(S)과 구 동 영역(D)에 구성한 게이트 전극(102,104)의 상부에 각각 액티브층(118a,120a)과 오믹 콘택층(118b,120b)을 형성한다. Next, pure amorphous silicon (a-Si: H) and impurity amorphous silicon (n + a-Si: H) are deposited and patterned on the gate insulating layer 116 to drive the switching region S. FIG. The active layers 118a and 120a and the ohmic contact layers 118b and 120b are formed on the gate electrodes 102 and 104 formed in the region D, respectively.

다음으로, 상기 게이트 절연막(116)을 패턴하여, 상기 구동 영역(D)의 게이트 전극(104)과, 상기 전원 배선 또는 스토리지 영역(C)의 전원 배선의 연장부(112)를 노출하는 제 1 콘택홀(CH1)과 제 2 콘택홀(CH2)을 형성한다.Next, the gate insulating layer 116 is patterned to expose the gate electrode 104 of the driving region D and the extension part 112 of the power wiring or the power wiring of the storage region C. The contact hole CH1 and the second contact hole CH2 are formed.

다음으로, 도 11b와 도 12b와 도 13b와 도 14b에 도시한 바와 같이, 액티브층(118a,120a)과 오믹 콘택층(118b,120b)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속 그룹 중 선택된 하나 또는 하나 이상의 금속을 증착하고 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)에 이격된 소스 전극(122a,124a)과 드레인 전극(122b,124b)을 형성하고, 상기 데이터 영역(D)에는 일 끝단에 데이터 패드(128)를 포함하는 데이터 배선(도 9의 126)을 형성한다.Next, as shown in FIGS. 11B, 12B, 13B, and 14B, the aforementioned conductive metal on the entire surface of the substrate 100 on which the active layers 118a and 120a and the ohmic contact layers 118b and 120b are formed. Depositing and patterning one or more selected metals from the group to form source electrodes 122a and 124a and drain electrodes 122b and 124b spaced apart from the switching region S and the driving region D, and the data In the region D, a data line (126 in FIG. 9) including a data pad 128 is formed at one end.

이때, 상기 스위칭 영역(S)의 드레인 전극(122b)은 상기 스토리지 영역(C)으로 연장된 연장부(122c)를 포함하며 동시에, 상기 구동 영역(D)의 게이트 전극(104)과 접촉하도록 구성하고, 상기 구동 영역(D)의 드레인 전극(124b)은 상기 전원배선 또는 전원배선의 연장부(112)와 접촉하도록 구성한다.In this case, the drain electrode 122b of the switching region S includes an extension 122c extending to the storage region C and is configured to contact the gate electrode 104 of the driving region D. The drain electrode 124b of the driving region D is configured to contact the power line or the extension 112 of the power line.

다음으로, 상기 소스 전극(122a,124a)과 드레인 전극(122b,124b) 사이로 노출된 오믹 콘택층(118b,120b)을 제거하여 하부의 액티브층(118a,120a)을 노출하는 공정을 진행한다.Next, the ohmic contact layers 118b and 120b exposed between the source electrodes 122a and 124a and the drain electrodes 122b and 124b are removed to expose the lower active layers 118a and 120a.

이때, 상기 노출된 액티브층(118a,120a)은 액티브채널(active channel)로서의 기능을 하게 되며 따라서, 상기 액티브 채널(active channel)의 길이(length)를 짧게 하거 너비(width)를 넓게 하기 위해, 상기 소스 전극을 "U"형상 또는 링형상으로 구성할 수 있으며 이러한 경우, 상기 드레인 전극(122b,124b)은 각각 상기 소스 전극(122a,124a)의 내부에 위치하여 막대 형상 또는 원형상으로 구성하면 된다.In this case, the exposed active layers 118a and 120a function as an active channel, and thus, to shorten the length of the active channel or widen the width of the active channel, The source electrode may be configured in a “U” shape or a ring shape. In this case, when the drain electrodes 122b and 124b are positioned inside the source electrodes 122a and 124a, respectively, they may be formed in a rod shape or a circular shape. do.

다음으로, 도 11c와 도 12c와 도 13c와 도 14c에 도시한 바와 같이, 소스 및 드레인 전극(122a,124a,122b,124b)이 형성된 기판(100)의 전면에 앞서 언급한 무기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하여 보호막(130)을 형성하고, 상기 보호막(130)을 패턴하여 상기 구동 영역(D)의 드레인 전극(124b)을 노출하는 제 3 콘택홀(CH3)을 형성한다.Next, as shown in FIGS. 11C, 12C, 13C, and 14C, one of the aforementioned inorganic insulating material groups on the front surface of the substrate 100 on which the source and drain electrodes 122a, 124a, 122b, and 124b are formed. The passivation layer 130 is formed by depositing one or more selected materials, and the passivation layer 130 is patterned to form a third contact hole CH3 exposing the drain electrode 124b of the driving region D. .

동시에, 상기 게이트 패드(108)와 전원 패드(114)와 상기 데이터 패드(128)를 노출하는 제 4 콘택홀(CH4)과 제 5 콘택홀(CH5)과 제 6 콘택홀(CH6)을 형성한다.At the same time, the fourth contact hole CH4, the fifth contact hole CH5, and the sixth contact hole CH6 exposing the gate pad 108, the power pad 114, and the data pad 128 are formed. .

도 11d와 도 12d와 도 13d와 도 14d에 도시한 바와 같이, 상기 보호막(130)이 형성된 기판(100)의 전면에 알루미늄(Al)또는 알루미늄 합금(AlNd)을 증착하고 패턴하여, 상기 구동영역(D)의 드레인 전극(124b)과 접촉하는 음극전극(cathode electrode, 화소 전극,132)을 상기 화소 영역(P)마다 형성한다.As shown in FIGS. 11D, 12D, 13D, and 14D, aluminum (Al) or an aluminum alloy (AlNd) is deposited and patterned on the entire surface of the substrate 100 on which the passivation layer 130 is formed, thereby driving the region. A cathode electrode (pixel electrode) 132 in contact with the drain electrode 124b of (D) is formed for each pixel region P. As shown in FIG.

동시에, 상기 게이트 패드(108)와 접촉하는 게이트 패드 전극(134)과, 상기 전원 패드(114)와 접촉하는 전원 패드 전극(136)과, 상기 데이터 패드(128)와 접촉하는 데이터 패드 전극(138)을 형성한다.At the same time, the gate pad electrode 134 in contact with the gate pad 108, the power pad electrode 136 in contact with the power pad 114, and the data pad electrode 138 in contact with the data pad 128. ).

이때, 음극전극(138)을 형성한 후 이후의 공정을 진행하기 전 장시간 외부로 노출되어 있기 때문에, 상기 음극전극(200)의 표면에 산화막(OL)이 수십 ??생성된 다.At this time, since the cathode electrode 138 is exposed to the outside for a long time before the subsequent process, an oxide film OL is formed on the surface of the cathode electrode 200.

다음으로, 상기 음극전극(132)이 형성된 기판(100)의 전면에 앞서 언급한 무기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하거나, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)등을 포함하는 유기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 도포하여 보호막(140)을 형성한다.Next, one or more materials selected from the above-mentioned inorganic insulating material group are deposited on the entire surface of the substrate 100 on which the cathode electrode 132 is formed, or in some cases, benzocyclobutene (BCB) and acryl The protective layer 140 is formed by coating one or more materials selected from the group of organic insulating materials including resin).

다음으로, 상기 보호막(140)을 패턴하여, 상기 음극전극(132)과 게이트 패드 전극(134)과 전원 패드 전극(136)과 데이터 패드 전극(138)을 노출하는 공정을 진행한다.Next, the passivation layer 140 is patterned to expose the cathode electrode 132, the gate pad electrode 134, the power pad electrode 136, and the data pad electrode 138.

전술한 바와 같은 공정을 통해 본 발명에 따른 박막트랜지스터 어레이 기판을 제작할 수 있다.Through the process as described above it can be produced a thin film transistor array substrate according to the present invention.

전술한 바와 같이 제작된 박막트랜지스터 어레이기판은, 앞서 언급한 발광층 증착시스템으로 이송되며 처음, 발광층 증착시스템(도 7의 310)의 건식식각 챔버(D/E)로 이송된다.The thin film transistor array substrate fabricated as described above is transferred to the aforementioned light emitting layer deposition system and firstly transferred to the dry etching chamber D / E of the light emitting layer deposition system 310 of FIG. 7.

다음으로, 상기 건식식각 챔버(도 7의 D/E)내에서, 식각공정을 진행하여 상기 음극전극(화소 전극,132)과 게이트 패드 전극(108)과 전원 패드 전극(114)과 데이터 패드 전극(128)의 표면에 발생한 산화막(OL)을 제거하는 공정을 진행한다.Next, in the dry etching chamber (D / E of FIG. 7), an etching process is performed to form the cathode electrode (pixel electrode 132), the gate pad electrode 108, the power pad electrode 114, and the data pad electrode. A process of removing the oxide film OL generated on the surface of 128 is performed.

다음으로, 상기 산화막(OL)이 제거된 기판(100)을 상기 플라즈마 트리트먼드 챔버(P/T)로 이송하여, 상기 음극전극(132)을 표면처리 하는 공정을 진행한다.Next, the substrate 100 from which the oxide film OL has been removed is transferred to the plasma treatment chamber P / T to perform a surface treatment of the cathode electrode 132.

다음으로, 도 11e와 도 12e와 도 13e와 도 14e에 도시한 바와 같이, 상기 표면처리된 기판(100)을 발광층 증착 챔버(도 7의 EIL)로 이송하여, 상기 음극전극(200)의 상부에 발광층(142)을 형성한다. Next, as shown in FIGS. 11E, 12E, 13E, and 14E, the surface-treated substrate 100 is transferred to an emission layer deposition chamber (EIL of FIG. 7), and an upper portion of the cathode electrode 200 is provided. The light emitting layer 142 is formed on the substrate.

상기 발광층(142)은 앞서 언급한 바와 같이, 상기 음극전극(132)의 상부에 전자 주입(EIL)과 전자 수송층(ETL)과 주 발광층(EML)과 홀 수송층(HTL)과 홀 주입층(EIL)과 버퍼층(146)을 포함하며, 경우에 따라서는 상기 버퍼층(146)을 생략할 수 있다.As described above, the emission layer 142 includes an electron injection (EIL), an electron transport layer (ETL), a main emission layer (EML), a hole transport layer (HTL), and a hole injection layer (EIL) on the cathode electrode 132. ) And the buffer layer 146, and in some cases, the buffer layer 146 may be omitted.

다음으로, 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 화소 영역(P)마다 양극전극(148)을 형성한다. Next, a selected one of a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO) is deposited and patterned on the entire surface of the substrate 100 to form each pixel area P. An anode electrode 148 is formed.

전술한 공정을 통해, 본 발명에 따른 상부 발광형 유기전계 발광소자를 제작할 수 있다.Through the above-described process, it is possible to manufacture a top emission organic light emitting device according to the present invention.

본 발명에 따른 상부 발광형 유기전계 발광소자는, 음극전극을 하부에 구성하고 투명한 양극전극을 상부에 구성하는 인버티드(inverted)구조임으로, 상부 발광이 가능하다.The top emission type organic light emitting device according to the present invention has an inverted structure in which a cathode electrode is formed at the bottom and a transparent anode electrode is formed at the top, so that top emission is possible.

따라서, 하부 어레이기판의 형상에 영향을 받지 않아 개구율 확보를 통해 고휘도를 구현할 수 있는 효과가 있다.Therefore, it is not affected by the shape of the lower array substrate, it is possible to achieve high brightness through the opening ratio secured.

또한, n타입 비정질 박막트랜지스터를 기반으로, 구동회로(CMOS소자)와 스위 칭 소자와 구동소자를 구성할 수 있기 때문에 공정이 단순화를 통한 비용절감 및, 회로적으로 안정성을 꾀할 수 있는 효과가 있다.In addition, since the driving circuit (CMOS device), the switching device, and the driving device can be configured based on the n-type amorphous thin film transistor, the process can be simplified and cost-effectively, resulting in circuit stability. .

또한, 새로운 발광층 증착시스템을 통해, 발광층을 형성하기 전 음극전극 표면의 산화막을 제거할 수 있으므로, 음극전극과 발광층사이에 콘택불량이 발생하지 않아, 유기전계 발광소자가 구동되지 않는 불량을 방지할 수 있는 효과가 있다.In addition, through the new light emitting layer deposition system, the oxide film on the surface of the cathode electrode can be removed before forming the light emitting layer, so that contact defects do not occur between the cathode electrode and the light emitting layer, thereby preventing the organic EL device from driving. It can be effective.

Claims (10)

화소 마다 구동소자와 스위칭 소자와 음극전극(화소전극)이 구성된 박막트랜지스터 어레이기판에 유기 발광부를 형성하는 발광층 증착시스템에 있어서,A light emitting layer deposition system in which an organic light emitting part is formed on a thin film transistor array substrate including a driving element, a switching element, and a cathode electrode (pixel electrode) for each pixel, 상기 음극전극 표면의 산화막을 제거하는 건식식각 챔버와;A dry etching chamber for removing an oxide film on the surface of the cathode electrode; 상기 산화막이 제거된 기판을 표면 처리하는 플라즈마 트리트먼트 챔버와;A plasma treatment chamber for surface treating the substrate from which the oxide film has been removed; 상기 음극전극의 표면에 발광층을 형성하는 발광층 증착 챔버와;A light emitting layer deposition chamber forming a light emitting layer on a surface of the cathode electrode; 상기 건식식각 챔버와 플라즈마 트리트먼트 챔버를 연결하는 제 1 기판 이송통로와;A first substrate transfer passage connecting the dry etching chamber and the plasma treatment chamber; 상기 플라즈마 트리트먼트 챔버와 상기 발광층 증착챔버를 연결하는 제 2 기판 이송통로를 A second substrate transfer passage connecting the plasma treatment chamber and the light emitting layer deposition chamber 포함하는 유기전계 발광소자용 발광층 증착 시스템.Emission layer deposition system for an organic light emitting device comprising a. 건식식각 챔버와, 플라즈마 트리트먼트 챔버와, 발광층 증착 챔버로 구성된 유기전계 발광소자용 발광층 증착 시스템을 이용한 유기전계 발광소자 제조방법은,Organic light emitting device manufacturing method using a light emitting layer deposition system for an organic light emitting device consisting of a dry etching chamber, a plasma treatment chamber, and a light emitting layer deposition chamber, 음극전극(화소 전극)을 포함하는 박막트랜지스터 어레이기판을 제작하는 단계와;Manufacturing a thin film transistor array substrate including a cathode electrode (pixel electrode); 상기 건식식각 챔버의 내부로, 상기 박막트랜지스터 어레이 기판을 이송하는 단계와;Transferring the thin film transistor array substrate into the dry etching chamber; 상기 이송된 박막트랜지스터 어레이기판에 구성된 상기 음극전극 표면의 산화막을 건식식각 공정으로 제거하는 단계와;Removing the oxide film on the surface of the cathode electrode formed on the transferred thin film transistor array substrate by a dry etching process; 상기 건식식각 공정이 완료된 기판을 상기 플라즈마 트리트먼트 챔버로 이송하는 단계와;Transferring the substrate on which the dry etching process is completed, to the plasma treatment chamber; 상기 음극전극을 표면처리하는 단계와;Surface treating the cathode electrode; 상기 음극전극이 표면 처리된 기판을 상기 발광층 증착 챔버로 이송하는 단계와;Transferring the substrate on which the cathode electrode is surface treated to the emission layer deposition chamber; 상기 음극전극의 상부에 발광층을 형성하는 단계와;Forming a light emitting layer on the cathode; 상기 발광층의 상부에 양극전극을 형성하는 단계Forming an anode on the light emitting layer 를 포함하는 유기전계 발광소자 제조방법.Organic electroluminescent device manufacturing method comprising a. 제 2 항에 있어서,The method of claim 2, 상기 음극전극을 표면처리하는 단계는, 플라즈마를 이용하여 음극전극의 표면에 있는 이물질을 제거하는 동시에, 음극전극의 표면이 반응성이 좋은 특성을 가지도록 하는 단계인 것을 특징으로 하는 유기전계 발광소자 제조방법.The surface treatment of the cathode electrode is a step of removing foreign substances on the surface of the cathode electrode using a plasma, and at the same time to ensure that the surface of the cathode electrode has a good reactivity characteristics. Way. 제 2 항에 있어서,The method of claim 2, 상기 박막트랜지스터 어레이 기판을 제작하는 단계는,Producing the thin film transistor array substrate, 기판을 준비하는 단계와;Preparing a substrate; 상기 기판의 전면에 다수의 화소 영역과, 화소 영역마다 스위칭 영역과 구동영역과 스토리지 영역을 정의하는 단계와;Defining a plurality of pixel regions, a switching region, a driving region, and a storage region in front of the substrate; 상기 기판의 전면에 제 1 도전성 금속층을 형성하고 패턴하여, 상기 스위칭 영역과 구동영역에 각각 게이트 전극을 형성하고, 상기 스토리지 영역에 전원 배선을 형성하는 단계와;Forming and patterning a first conductive metal layer on the entire surface of the substrate to form gate electrodes in the switching region and the driving region, respectively, and forming power wirings in the storage region; 상기 스위칭 영역과 구동 영역에 대응하여, 상기 각 게이트 전극에 대응하는 게이트 절연막의 상부에 액티브층과 오믹 콘택층을 형성하는 단계와;Forming an active layer and an ohmic contact layer on an upper portion of a gate insulating layer corresponding to each gate electrode, corresponding to the switching region and the driving region; 상기 게이트 절연막을 패턴하여, 상기 구동 영역의 게이트 전극과 상기 전원 배선을 노출하는 단계와;Patterning the gate insulating film to expose a gate electrode of the driving region and the power wiring; 상기 기판의 전면에 제 2 도전성 금속층을 형성하고 패턴하여, 상기 스위칭 영역과 구동영역에 각각 소스 전극과 드레인 전극을 형성하고, 상기 스위칭 영역의 드레인 전극은 상기 구동영역의 게이트 전극과 접촉하도록 하고, 상기 구동 영역의 소스 전극은 상기 전원 배선과 접촉하도록 형성하는 단계와;Forming and patterning a second conductive metal layer on the front surface of the substrate to form a source electrode and a drain electrode in the switching region and the driving region, respectively, wherein the drain electrode of the switching region is in contact with the gate electrode of the driving region, Forming a source electrode of the driving region in contact with the power line; 상기 기판의 전면에 제 1 보호막을 형성하고, 상기 구동 영역의 드레인 전극을 노출하는 단계와;Forming a first passivation layer on the entire surface of the substrate and exposing a drain electrode of the driving region; 상기 화소 영역에 상기 구동영역의 드레인 전극과 접촉하는 음극전극을 형성하는 단계와;Forming a cathode electrode in contact with the drain electrode of the driving region in the pixel region; 상기 음극전극의 상부에 제 2 보호막을 형성하고 패턴하여, 상기 음극전극을 노출하는 단계Forming and patterning a second passivation layer on the cathode, thereby exposing the cathode; 를 포함하는 유기전계 발광소자 제조방법.Organic electroluminescent device manufacturing method comprising a. 제 2 항에 있어서,The method of claim 2, 상기 양극전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹중 선택된 하나로 형성하고, 상기 음극전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 리튬(Li) 중 선택된 하나로 형성하는 것을 특징으로 하는 유기전계 발광소자 제조방법.The anode electrode is formed of one selected from a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO), and the cathode electrode is made of calcium (Ca), aluminum (Al), and magnesium ( Mg), a method of manufacturing an organic light emitting device, characterized in that it is formed of one selected from silver (Ag), lithium (Li). 제 4 항에 있어서,5. The method of claim 4, 상기 스위칭 소자및 구동소자의 소스 전극은 "U"형상이거나 링 형상이고, 상기 드레인 전극은 상기 소스 전극의 내부에 이와 이격하게 구성된 막대 형상이거나 원형상인 것을 특징으로 하는 유기전계 발광소자 제조방법.The source electrode of the switching element and the driving element is a "U" shape or a ring shape, the drain electrode is an organic electroluminescent device manufacturing method, characterized in that the rod-shaped or circular shape formed spaced apart from the inside of the source electrode. 제 4 항에 있어서,5. The method of claim 4, 상기 스위칭 소자의 게이트 전극과 접촉하고, 일 끝단에 게이트 패드를 포함하는 게이트 배선과, 상기 스위칭 소자의 드레인 전극과 접촉하고 일 끝단에 데이 터 패드를 포함하는 데이터 배선을 형성하는 단계를 더욱 포함하는 유기전계 발광소자 제조방법.Forming a gate wiring in contact with the gate electrode of the switching element, the gate wiring including a gate pad at one end thereof, and a data wiring in contact with the drain electrode of the switching element and at one end of the data wiring; Organic electroluminescent device manufacturing method. 제 4 항에 있어서,5. The method of claim 4, 상기 전원 배선에서 연장된 연장부를 제 1 전극으로 하고, 상기 스위칭 소자의 드레인 전극에서 연장된 연장부를 제 2 전극으로 하는 스토리지 캐패시터를 더욱 포함하는 유기전계 발광소자 제조방법.And a storage capacitor including an extension portion extending from the power supply line as a first electrode and an extension portion extending from the drain electrode of the switching element as a second electrode. 제 2 항에 있어서,The method of claim 2, 상기 발광층은, 상기 음극전극 상부에 순차 적층된 전자 주입층과, 전자 수송층과, 주 발광층과, 홀 수송층과, 홀 주입층과, 버퍼층으로 형성되는 것을 특징으로 하는 유기전계 발광소자 제조방법.And the light emitting layer is formed of an electron injection layer, an electron transport layer, a main light emitting layer, a hole transport layer, a hole injection layer, and a buffer layer sequentially stacked on the cathode electrode. 제 9 항에 있어서,The method of claim 9, 상기 버퍼층은 CuPC와 같은 결정성장이 이루어지는 유기물질 또는 V2O5를 포함하는 산화물인 것을 특징으로 하는 유기전계 발광소자 제조방법. The buffer layer is a method of manufacturing an organic light emitting device, characterized in that the organic material or the oxide containing V 2 O 5 crystals such as CuPC.
KR1020060059349A 2006-06-29 2006-06-29 A deposit system for OLED and method of fabricating of OLED using the same KR101248004B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059349A KR101248004B1 (en) 2006-06-29 2006-06-29 A deposit system for OLED and method of fabricating of OLED using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059349A KR101248004B1 (en) 2006-06-29 2006-06-29 A deposit system for OLED and method of fabricating of OLED using the same

Publications (2)

Publication Number Publication Date
KR20080001184A KR20080001184A (en) 2008-01-03
KR101248004B1 true KR101248004B1 (en) 2013-03-27

Family

ID=39213233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059349A KR101248004B1 (en) 2006-06-29 2006-06-29 A deposit system for OLED and method of fabricating of OLED using the same

Country Status (1)

Country Link
KR (1) KR101248004B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380753B2 (en) 2019-07-09 2022-07-05 Samsung Display Co., Ltd. Display device

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5623786B2 (en) 2009-05-22 2014-11-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． Thin film deposition equipment
TWI472639B (en) 2009-05-22 2015-02-11 Samsung Display Co Ltd Thin film deposition apparatus
US8882920B2 (en) 2009-06-05 2014-11-11 Samsung Display Co., Ltd. Thin film deposition apparatus
US8882921B2 (en) 2009-06-08 2014-11-11 Samsung Display Co., Ltd. Thin film deposition apparatus
US9174250B2 (en) 2009-06-09 2015-11-03 Samsung Display Co., Ltd. Method and apparatus for cleaning organic deposition materials
US8802200B2 (en) 2009-06-09 2014-08-12 Samsung Display Co., Ltd. Method and apparatus for cleaning organic deposition materials
KR101097311B1 (en) 2009-06-24 2011-12-21 삼성모바일디스플레이주식회사 Organic light emitting display apparatus and apparatus for thin layer deposition for manufacturing the same
KR101127575B1 (en) 2009-08-10 2012-03-23 삼성모바일디스플레이주식회사 Apparatus for thin film deposition having a deposition blade
KR101127578B1 (en) 2009-08-24 2012-03-23 삼성모바일디스플레이주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
JP5328726B2 (en) 2009-08-25 2013-10-30 三星ディスプレイ株式會社 Thin film deposition apparatus and organic light emitting display device manufacturing method using the same
US8486737B2 (en) 2009-08-25 2013-07-16 Samsung Display Co., Ltd. Thin film deposition apparatus and method of manufacturing organic light-emitting display device by using the same
JP5677785B2 (en) 2009-08-27 2015-02-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． Thin film deposition apparatus and organic light emitting display device manufacturing method using the same
US8696815B2 (en) 2009-09-01 2014-04-15 Samsung Display Co., Ltd. Thin film deposition apparatus
US8876975B2 (en) 2009-10-19 2014-11-04 Samsung Display Co., Ltd. Thin film deposition apparatus
KR101146982B1 (en) 2009-11-20 2012-05-22 삼성모바일디스플레이주식회사 Aapparatus for thin layer deposition and method of manufacturing organic light emitting display apparatus
KR101084184B1 (en) 2010-01-11 2011-11-17 삼성모바일디스플레이주식회사 Apparatus for thin layer deposition
KR101182441B1 (en) 2010-01-13 2012-09-12 삼성디스플레이 주식회사 manufacturing method for organic thin film pattern and the manufacturing method for organic light emitting display apparatus
KR101174875B1 (en) 2010-01-14 2012-08-17 삼성디스플레이 주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR101193186B1 (en) 2010-02-01 2012-10-19 삼성디스플레이 주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR101156441B1 (en) 2010-03-11 2012-06-18 삼성모바일디스플레이주식회사 Apparatus for thin layer deposition
KR101649608B1 (en) * 2010-03-12 2016-08-22 엘지디스플레이 주식회사 Method of fabricating an organic electro luminescent device
KR101202348B1 (en) 2010-04-06 2012-11-16 삼성디스플레이 주식회사 Apparatus for thin layer deposition and method for manufacturing of organic light emitting display apparatus using the same
US8894458B2 (en) 2010-04-28 2014-11-25 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
KR101223723B1 (en) 2010-07-07 2013-01-18 삼성디스플레이 주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR101146996B1 (en) * 2010-07-12 2012-05-23 삼성모바일디스플레이주식회사 Method for manufacturing of organic light emitting display apparatus
KR101673017B1 (en) 2010-07-30 2016-11-07 삼성디스플레이 주식회사 Apparatus for thin layer deposition and method for manufacturing of organic light emitting display apparatus using the same
KR20120029166A (en) 2010-09-16 2012-03-26 삼성모바일디스플레이주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR101678056B1 (en) 2010-09-16 2016-11-22 삼성디스플레이 주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR101738531B1 (en) 2010-10-22 2017-05-23 삼성디스플레이 주식회사 Method for manufacturing of organic light emitting display apparatus, and organic light emitting display apparatus manufactured by the method
KR101723506B1 (en) 2010-10-22 2017-04-19 삼성디스플레이 주식회사 Apparatus for organic layer deposition and method for manufacturing of organic light emitting display apparatus using the same
KR20120045865A (en) 2010-11-01 2012-05-09 삼성모바일디스플레이주식회사 Apparatus for organic layer deposition
KR20120065789A (en) 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 Apparatus for organic layer deposition
KR101760897B1 (en) 2011-01-12 2017-07-25 삼성디스플레이 주식회사 Deposition source and apparatus for organic layer deposition having the same
KR101923174B1 (en) 2011-05-11 2018-11-29 삼성디스플레이 주식회사 ESC, apparatus for thin layer deposition therewith, and method for manufacturing of organic light emitting display apparatus using the same
KR101840654B1 (en) 2011-05-25 2018-03-22 삼성디스플레이 주식회사 Apparatus for organic layer deposition and method for manufacturing of organic light emitting display apparatus using the same
KR101857992B1 (en) 2011-05-25 2018-05-16 삼성디스플레이 주식회사 Patterning slit sheet assembly, apparatus for organic layer deposition, method for manufacturing organic light emitting display apparatus and organic light emitting display apparatus
KR101852517B1 (en) 2011-05-25 2018-04-27 삼성디스플레이 주식회사 Apparatus for organic layer deposition and method for manufacturing of organic light emitting display apparatus using the same
KR101857249B1 (en) 2011-05-27 2018-05-14 삼성디스플레이 주식회사 Patterning slit sheet assembly, apparatus for organic layer deposition, method for manufacturing organic light emitting display apparatus and organic light emitting display apparatus
KR20130004830A (en) 2011-07-04 2013-01-14 삼성디스플레이 주식회사 Apparatus for thin layer deposition and method for manufacturing of organic light emitting display apparatus using the same
KR101826068B1 (en) 2011-07-04 2018-02-07 삼성디스플레이 주식회사 Apparatus for thin layer deposition
KR20130010730A (en) 2011-07-19 2013-01-29 삼성디스플레이 주식회사 Deposition source and deposition apparatus with the same
KR20130015144A (en) 2011-08-02 2013-02-13 삼성디스플레이 주식회사 Deposition source, apparatus for organic layer deposition and method for manufacturing of organic light emitting display apparatus using the same
KR20130069037A (en) 2011-12-16 2013-06-26 삼성디스플레이 주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus
KR102015872B1 (en) 2012-06-22 2019-10-22 삼성디스플레이 주식회사 Apparatus for organic layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR101959974B1 (en) 2012-07-10 2019-07-16 삼성디스플레이 주식회사 Apparatus for organic layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
CN103545460B (en) 2012-07-10 2017-04-12 三星显示有限公司 Organic light-emitting display device, organic light-emitting display apparatus, and method of manufacturing organic light-emitting display apparatus
US9461277B2 (en) 2012-07-10 2016-10-04 Samsung Display Co., Ltd. Organic light emitting display apparatus
KR102013315B1 (en) 2012-07-10 2019-08-23 삼성디스플레이 주식회사 Method for manufacturing of organic light emitting display apparatus and organic light emitting display apparatus manufactured by the method
KR101632298B1 (en) 2012-07-16 2016-06-22 삼성디스플레이 주식회사 Flat panel display device and manufacturing method thereof
KR102013318B1 (en) 2012-09-20 2019-08-23 삼성디스플레이 주식회사 Apparatus for thin layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus
KR101994838B1 (en) 2012-09-24 2019-10-01 삼성디스플레이 주식회사 Apparatus for organic layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR20140050994A (en) 2012-10-22 2014-04-30 삼성디스플레이 주식회사 Organic light emitting display apparatus and method for manufacturing the same
KR102052069B1 (en) 2012-11-09 2019-12-05 삼성디스플레이 주식회사 Apparatus for organic layer deposition, method for manufacturing of organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR20140112260A (en) 2013-03-13 2014-09-23 삼성디스플레이 주식회사 Organic light emitting diode display and manufacturing method thereof
KR102075525B1 (en) 2013-03-20 2020-02-11 삼성디스플레이 주식회사 Deposition apparatus for organic layer, method for manufacturing organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the method
KR20140118551A (en) 2013-03-29 2014-10-08 삼성디스플레이 주식회사 Deposition apparatus, method for manufacturing organic light emitting display apparatus and organic light emitting display apparatus
KR102081284B1 (en) 2013-04-18 2020-02-26 삼성디스플레이 주식회사 Deposition apparatus, method for manufacturing organic light emitting display apparatus using the same, and organic light emitting display apparatus manufactured by the same
KR102037376B1 (en) 2013-04-18 2019-10-29 삼성디스플레이 주식회사 Patterning slit sheet, deposition apparatus comprising the same, method for manufacturing organic light emitting display apparatus using the same, organic light emitting display apparatus manufacture by the method
KR102107104B1 (en) 2013-06-17 2020-05-07 삼성디스플레이 주식회사 Apparatus for organic layer deposition, and method for manufacturing of organic light emitting display apparatus using the same
KR102108361B1 (en) 2013-06-24 2020-05-11 삼성디스플레이 주식회사 Apparatus for monitoring deposition rate, apparatus for organic layer deposition using the same, method for monitoring deposition rate, and method for manufacturing of organic light emitting display apparatus using the same
KR102162797B1 (en) 2013-12-23 2020-10-08 삼성디스플레이 주식회사 Method for manufacturing of organic light emitting display apparatus
KR102623557B1 (en) 2016-08-18 2024-01-10 삼성디스플레이 주식회사 Organic light emitting diode and organic light emitting diode display including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214682A (en) 1997-01-30 1998-08-11 Mitsubishi Chem Corp Manufacturing device and manufacture of organic electroluminescent element
JP2000277256A (en) 1999-03-23 2000-10-06 Toyota Central Res & Dev Lab Inc Method and device for manufacture of organic electroluminescent element
KR100560792B1 (en) 2004-03-23 2006-03-13 삼성에스디아이 주식회사 Top-emission type organic electroluminescence display device and method for fabricating of the same
KR20060031968A (en) * 2004-10-11 2006-04-14 두산디앤디 주식회사 Apparatus for manufacturing oled

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214682A (en) 1997-01-30 1998-08-11 Mitsubishi Chem Corp Manufacturing device and manufacture of organic electroluminescent element
JP2000277256A (en) 1999-03-23 2000-10-06 Toyota Central Res & Dev Lab Inc Method and device for manufacture of organic electroluminescent element
KR100560792B1 (en) 2004-03-23 2006-03-13 삼성에스디아이 주식회사 Top-emission type organic electroluminescence display device and method for fabricating of the same
KR20060031968A (en) * 2004-10-11 2006-04-14 두산디앤디 주식회사 Apparatus for manufacturing oled

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380753B2 (en) 2019-07-09 2022-07-05 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20080001184A (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101248004B1 (en) A deposit system for OLED and method of fabricating of OLED using the same
KR101295192B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR101254589B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR101254560B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR100465883B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR101276662B1 (en) The organic electro-luminescence device and method for fabricating of the same
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
KR101269227B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR100473999B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR100554494B1 (en) The organic electro-luminescence device and method for fabricating of the same
KR20080023498A (en) An array substrate for organic electro-luminescence device and method for fabricating of the same
KR100591254B1 (en) The organic electro-luminescence device and method for fabricating of the same
CN115606328A (en) Display substrate, preparation method thereof and display device
KR100544122B1 (en) Organic electro luminescence display device and manufacturing method thereof
KR100528914B1 (en) Organic electro luminescence display device
KR100632214B1 (en) Organic EL device and method of manufacturing the same
KR100625996B1 (en) Electro-luminescence display device
CN115606333A (en) Display substrate, preparation method thereof and display device
CN115606332A (en) Display substrate, preparation method thereof and display device
KR20040079169A (en) The organic electro-luminescence device and method for fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8