KR101248004B1

KR101248004B1 - 유기전계 발광소자의 증착 스템과, 이를 이용한 유기전계발광소자의 제조방법

Info

Publication number: KR101248004B1
Application number: KR1020060059349A
Authority: KR
Inventors: 박경민; 이석종; 허정수; 박재희
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-06-29
Filing date: 2006-06-29
Publication date: 2013-03-27
Also published as: KR20080001184A

Abstract

본 발명은 유기전계 발광소자에 관한 것으로 특히, 상부 발광형 유기전계 발광소자의 발광부 증착시스템과, 이를 이용한 유기전계 발광소자의 제조방법에 관한 것이다.

본 발명은 음극전극(cathode electrode)과 발광층과 양극전극(anode electrode)순으로 적층된 상부 발광형 유기전계 발광소자를 제작함에 있어, 박막트랜지스터 어레이기판의 상부에 발광부를 형성하는 발광층 증착시스템에 건식식각 시스템(건식식각 챔버)을 더욱 구성하는 것을 특징으로 한다.

이와 같이 하면, 화소 전극(음극 전극)의 표면에 형성된 산화막을 먼저 제거한 후, 발광부를 형성하는 것이 가능하다.

따라서, 상기 음극전극의 표면에 형성된 산화막에 의한 유기전계 발광소자의 동작불량을 방지할 수 있다.

Description

유기전계 발광소자의 증착 스템과, 이를 이용한 유기전계 발광소자의 제조방법{A deposit system for OLED and method of fabricating of OLED using the same}

도 1은 종래에 따른 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,

도 2는 박막트랜지스터 어레이부의 한 화소를 개략적으로 도시한 평면도이고,

도 3은 종래에 따른 유기전계 발광소자용 어레이 기판의 한 화소를 확대하여 개략적으로 도시한 확대 평면도이고,

도 4는 도 3의 Ⅲ-Ⅲ'를 따라 절단한 단면도이고,

도 5는 종래에 따른 발광부의 구성을 개략적으로 도시한 단면도이고,

도 6과 도 7은 본 발명의 제 1 및 제 2 예에 따른 발광부의 구성을 개략적으로 도시한 단면도이고,

도 8은 본 발명에 따른 발광부 증착 시스템을 이용한, 유기전계 발광소자의 제조공정을 순서대로 나타낸 단면도이다.

도 9는 본 발명에 따른 유기전계 발광소자용 어레이 기판의 일부를 확대판 평면도이고,

도 10a와 도 10b와 도 10c와 도 10d는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단한 단면도이고,

도 11a 내지 도 11e와 도 12a 내지 도 12e와 도 13a 내지 도 13e와 도 14a 내지 도 14e는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.

<도면의 주요부분에 대한 간단한 설명>

100 : 기판 OL : 산화막

200 : 음극 전극 202 : 전자 주입층

204 : 전자 수송층 206 : 주 발광층

208 : 홀 수송층 210 : 홀 주입층

212 : 버퍼층 214 : 양극전극

220 : 발광층

본 발명은 유기전계 발광소자에 관한 것으로 특히, 고휘도를 구현할 수 있는 상부 발광식 유기전계 발광소자의 증착시스템과, 이를 이용한 유기전계 발광소자의 제조방법에 관한 것이다.

일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.

이러한 원리로 인해, 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.

또한, 유기전계 발광소자는 고품위 패널특성(저전력, 고휘도, 고반응속도, 저중량)을 나타낸다. 이러한 특성 때문에 OLED는 이동통신 단말기, CNS, PDA, Camcorder, Palm PC등 대부분의 consumer전자 응용제품에 사용될 수 있는 강력한 차세대 디스플레이로 여겨지고 있다.

또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.

이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.

상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.

반면, 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있다.

도 1은 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.

도시한 바와 같이, 유기전계 발광소자(10)는 투명하고 유연성이 있는 제 1 기판(12)의 상부에 박막트랜지스터(T) 어레이부(14)와, 상기 박막트랜지스터 어레이부(14)의 상부에 화소마다 독립적으로 패턴된 제 1 전극(16)과, 유기 발광층(18)과, 유기 발광층 상부의 기판의 전면에 제 2 전극(20)을 구성한다.

이때, 상기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.

상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착됨으로써 유기전계 발광소자(10)가 완성된다.

이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분을 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 분말형태의 흡습제(22)를 놓고 테이프(25)를 부착함으로서 흡습제(22)를 고정한다.

전술한 바와 같은 구성은, 투명한 양극전극(16)이 어레이부에 형성되어 하부 발광식으로 동작하게 된다.

전술한 바와 같은 유기전계 발광소자의 한 화소에 대한 구성을 이하, 도 2의 등가회로도를 참조하여 상세히 설명한다.

도 2는 종래의 유기전계 발광소자의 한 화소에 해당하는 등가회로도이다.

도시한 바와 같이, 기판(32)의 일 방향으로 게이트 배선(42)과 이와는 수직 하게 교차하는 데이터 배선(44)이 구성된다.

상기 데이터 배선(44)과 게이트 배선(42)의 교차지점에는 스위칭 소자(T_S)가 구성되고, 상기 스위칭 소자(T_S)와 전기적으로 연결된 구동 소자(T_D)가 구성된다.

이때, 상기 구동 소자(T_D)는 p타입 박막트랜지스터이기 때문에, 박막트랜지스터의 소스 전극(66)과 게이트 전극(68)사이에 스토리지 캐패시터(C_ST)가 구성되고, 상기 구동 소자(T_D)의 드레인 전극(63)은 유기 발광층(E)의 양극 전극(도 1의 16, anode electrode)과 접촉하여 구성된다.

전술한 구성에서, 상기 구동소자(T_D)의 게이트 전극(68)과 소스 전극(66)사이에 스토리지 캐패시터(C_ST)가 구성된다.

상기 구동 소자(T_D)의 소스 전극(66)과 전원배선(55)을 연결하여 구성한다.

전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.

먼저, 상기 스위칭 소자(T_S)의 게이트 전극(46)에 게이트 신호가 인가되면 상기 데이터 배선(44)을 흐르는 전류 신호는 상기 스위칭 소자(T_S)를 통해 전압 신호로 바뀌어 구동 소자(T_D)의 게이트 전극(68)에 인가된다.

이와 같이 하면, 상기 구동 소자(T_D)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.

이때, 상기 스토리지 캐패시터(C_ST)에 저장된 신호는 상기 게이트 전극(68)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(T_S)가 오프 상태가 되더라도 다음신호가 인가될 때까지 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.

이하, 도 3을 참조하여 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터 어레이부를 개략적으로 설명한다.

도 3은 유기전계 발광소자에 포함되는 박막트랜지스터 어레이부의 한 화소를 개략적으로 도시한 평면도이다.

일반적으로, 능동 매트릭스형 유기전계 발광소자의 박막트랜지스터 어레이부는 기판(32)에 정의된 다수의 화소(P)마다 스위칭 소자(T_S)와 구동 소자(T_D)와 스토리지 캐패시터(storage capacitor : C_ST)가 구성되며, 동작의 특성에 따라 상기 스위칭 소자(T_S) 또는 구동 소자(T_D)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.

이때, 상기 기판(32)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예로 들 수 있다.

도시한 바와 같이, 기판(32)상에 서로 소정 간격 이격 하여 일 방향으로 구 성된 게이트 배선(42)과, 상기 게이트 배선(42)과 절연막을 사이에 두고 서로 교차하는 데이터 배선(44)이 구성된다.

동시에, 상기 데이터 배선(44)과 평행하게 이격된 위치에 일 방향으로 전원 배선(55)이 구성된다.

상기 스위칭 소자(T_S)와 구동 소자(T_D)로 각각 게이트 전극(46,68)과 액티브층(50,62)과 소스 전극(56,66) 및 드레인 전극(60,63)을 포함하는 박막트랜지스터가 사용된다.

전술한 구성에서, 상기 스위칭 소자(T_S)의 게이트 전극(46)은 상기 게이트 배선(42)과 연결되고, 상기 소스 전극(56)은 상기 데이터 배선(44)과 연결된다.

상기 스위칭 소자(T_S)의 드레인 전극(60)은 상기 구동 소자(T_D)의 게이트 전극(68)과 콘택홀(64)을 통해 연결된다.

상기 구동 소자(T_D)의 소스 전극(66)은 상기 전원 배선(55)과 콘택홀(58)을 통해 연결된다.

또한, 상기 구동 소자(T_D)의 드레인 전극(63)은 화소부(P)에 구성된 제 1 전극(양극전극, 36)과 접촉하도록 구성된다.

이때, 상기 전원 배선(55)과 그 하부의 다결정 실리콘패턴(35)은 절연막을 사이에 두고 겹쳐져 스토리지 캐패시터(C_ST)를 형성한다.

이하, 도면을 참조하여 전술한 바와 같이 구성된 박막트랜지스터 어레이부를 포함하는 유기전계 발광소자의 단면구성을 설명한다.

도 4는 도 3의 Ⅲ-Ⅲ을 따라 절단한 유기전계 발광소자의 단면도이다.(구동소자(T_D)와 화소(발광부(P))의 단면만을 도시한 도면이다.)

도시한 바와 같이, 유기전계 발광소자는 게이트 전극(68)과, 액티브층(62)과 소스 전극(66)과 드레인 전극(63)을 포함하는 구동소자인 박막트랜지스터(T_D)가 구성되고, 구동소자(T_D)의 상부에는 절연막(67)을 사이에 두고 구동소자(T_D)의 드레인 전극(63)과 접촉하는 제 1 전극(양극전극, 36)과, 제 1 전극(36)의 상부에 특정한 색의 빛을 발광하는 발광부(38)와, 발광부(38)의 상부에는 제 2 전극(음극전극,80)이 구성된다.

상기 구동소자(T_D)와는 병렬로 스토리지 캐패시터(C_ST)가 구성되며, 소스 전극(66)은 스토리지 캐패시터(C_ST)의 제 2 전극(전원배선)(55)과 접촉하여 구성되며, 상기 제 2 전극(55)의 하부에는 상기 다결정 실리콘인 제 1 전극(35)이 구성된다.

이하, 단면도를 참조하여 상기 발광층의 구성을 좀 더 상세히 설명한다.

도 5는 종래에 따른 유기전계 발광소자의 발광부의 구성을 개략적으로 도시한 단면도이다.

종래에 따른 유기전계 발광소자는, 앞서 언급한 바와 같은 박막트랜지스터 어레이기판(32)에 먼저, 양극 전극(anode electrode,36)을 구성하고 상기 양극전극(36)의 상부에 홀 주입층(HIL,38a)과 홀 수송층(HTL,38b), 발광층(EML,38c), 전 자 수송층(EIL, 38d), 전자 주입층(ETL, 38e)과 음극전극(cathode electrode, 80)을 적층하여 구성한다.

전술한 구성에서, 일반적인 유기물질의 경우 정공과 전자의 이동도가 크게 차이가 나기 때문에, 상기 전공 수송층(38a)과 전자 수송층(38d)을 더욱 구성함으로써, 정공(hole)과 전자(electron)가 상기 발광층(38c)으로 좀 더 효과적으로 전달될 수 있도록 한다.

이와 같이 하면, 정공(hole)과 전자(electron)의 밀도가 균형을 이루도록 하여 발광효율을 높일 수 있다.

또한, 상기 양극 전극(36)과 정공 수송층(38b)사이에 상기 정공 주입층(38a)을 더욱 구성하고, 상기 음극 전극(80)과 전자 수송층(38d)사이에 전자 주입층(38e)을 더욱 구성하게 되면, 상기 삽입된 층으로 인해 정공 주입에너지 및 전자 주입에너지의 장벽을 낮추는 역할을 하여, 발광효율을 증가시키고 구동 전압을 낮추게 하는 장점이 있다.

그런데, 일반적으로 상기 음극전극(80)으로 사용되는 물질은 비교적 일함수가 낮은 물질 중, 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 리튬(Li)과 같은 물질을 사용한다.

상기 양극전극으로는 ITO,IZO와 같은 투명 전극을 사용한다.

현재로서는 음극전극(80)으로 사용하는 물질로는 투명한 물질이 없고, 상기 양극전극(36)으로 순수하게 투명한 금속물질로인 상기 ITO가 일반화 되어 사용되고 있다.

그런데, 상기 양극전극(36)으로 사용되는 ITO 및 IZO는 스퍼터링을 이용한 증착공정을 사용하는 것이 일반화 되었기 때문에, 자칫 하부층에 심각한 데미지를 입히면서 증착되는 특성이 있기 때문에 유기 발광층의 상부에 상기 ITO를 형성한다는 것은 좀 힘든 문제이다.

따라서, 종래에는 개구영역의 심각한 저하를 감안하면서, 상기 양극전극(36)을 박막트랜지스터 어레이기판(32)의 상부에 제 1 층으로 구성하였다.

결과적으로, 종래의 유기전계 발광소자는 상기 박막트랜지스터 어레이기판(32)을 중심으로 하부 발광을 하는 구성이기 때문에, 어레이부에 의한 심각한 휘도저하 현상이 있어 왔고, 개구영역의 손실을 최소화하기 위해 박막트랜지스터 어레이기판의 설계 또한 자유롭지 못한 단점이 있었다.

또한, 전술한 형태는 상기 양극전극(36)이 구동소자와 직접 접촉하는 구성이기 때문에, 상기 박막트랜지스터 또한 P타입인 다결정 박막트랜지스터를 기반으로 하게 되어 공정상 복잡함이 있어 생산수율을 저하하는 문제가 있다.

따라서, 본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 본 발명의 목적은 상부 발광형 유기전계 발광소자를 제작하는 것을 제 1 목적으로 한다.

또한, 상부 발광형으로 제작함으로써 개구영역을 확보하여 휘도를 개선하고, 박막트랜지스터 어레이기판을 설계함에 있어, 설계의 자유도를 확보할 수 있도록 하는 것을 제 2 목적으로 한다.

또한, n형 박막트랜지스터를 기반으로 한 구동회로(CMOS 회로)와 스위칭 소자와 구동 소자를 구성하는 것이 가능하여, 공정 단순화를 통한 비용절감을 제 3 목적으로 한다.

또한, 음극전극이 형성된 박막트랜지스터 어레이기판에 발광부를 형성하기 위한 발광층 증착 시스템에 건식식각 시스템(건식식각 챔버)를 더욱 구성함으로써, 상기 발광부를 형성하기 전, 상기 음극전극 표면의 산화막을 제거하는 공정을 진행함으로써, 음극전극과 발광부의 콘택특성이 원활하도록 하여 유기전계 발광소자의 동작불량을 방지하는 것을 제 4 목적으로 한다.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 실시예 --

본 발명의 특징은 발광부를 구성함에 있어, 음극전극을 하부에 구성하고 양극전극을 상부에 구성하는 것을 특징으로 하며 동시에, 상기 음극전극과 양극 전극 사이의 발광층을 형성하는 발광층 증착시스템에 건식식각 시스템(챔버)를 더욱 구비한 발광층 증착 시스템을 제안하는 것을 특징으로 한다.

도 6은 본 발명에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이다.

도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(OLED)는 박막트랜지스터 어레이기판(100)에 음극전극(cathode electrode, 200)과 전자 주입층(EIL,202)과 전자 수송층(ETL,204)과, 발광층(EML,206)과, 상기 발광층(EML,206)의 상부에 홀 수송층(208)과 홀 주입층(210)과 양극전극(214)을 구성한다.

이때, 상기 정공 주입층(210)과 양극 전극(214) 사이에 버퍼층(212)을 더욱 구성 한다.

상기 정공 주입층(210)의 상부에 버퍼층(212)을 더욱 구성하는 이유는, 상기 양극전극(214)인 ITO 또는 IZO를 스퍼터링 방법으로 증착할 때, 상기 하부의 정공 주입층(210)에 데미지를 입히지 않도록 하기 위한 것이다.

이를 위해, 상기 버퍼층(212)은 상기 정공 주입층(210)의 특성을 가짐과 동시에, 좀 더 강한특성을 가져야 하므로 CuPC(Copper Phthalocyanine, 구리 페로사이닌)와 같이 결정성이 잘 이루어지는 물질이나, V₂O₅(바나듐산 무스물)과 같은 산화물질 등을 사용한다.

특히, 상기 CuPC는 얇게 증착하는 것이 가능하고, 낮은 문턱전압과 높은 이동도를 갖는 특성을 가지며 특히, 유연성을 가지기 때문에 표시장치에 사용하는데 좋은 장점을 가진다.

따라서, CuPC나 V₂O₅와 같은 물질을 단독으로 사용할 경우에는, 버퍼층(212) 을 별도로 사용할 필요 없이 전술한 물질을 정공 주입층(210)으로 사용하면 된다.

이때, 상기 양극전극(214)으로는 앞서 언급한 바와 같이, 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속을 사용하고, 상기 음극전극(200)으로는 칼슘(Ca), 알루미늄(Al),알루미늄합금(AlNd),마그네슘(Mg), 은(Ag), 리튬(Li)과 같은 물질 그룹 중 선택하여 사용한다.

전술한 바와 같은 유기전계 발광소자는 상기 발광부와 이를 구동하기 위한 박막트랜지스터 어레이기판의 형성공정을 별도의 시스템에서 진행하게 된다.

일반적으로, 유기전계 발광소자를 제작할 때는 상기 음극전극(화소 전극,200)까지 형성된 박막트랜지스터 어레이기판(100)을 이미 다수 제작한 후, 이를 발광층 증착시스템으로 운반하여 전술한 다수의 발광층을 차례로 증착하게 된다.

그런데, 상기 음극전극(200)은 비용및 상용화 면에서 유리한 알루미늄(Al) 또는 알루미늄합금(AlNd)을 이용하여 형성되는데, 이들 금속은 외부로 노출되었을 경우 산소와의 반응성이 매우 좋은 편이다.

특히, 상기 발광층(220)을 형성하기 전까지 상기 음극전극(200)은 장시간 노출되기 때문에 실제로, 상기 음극전극(200)의 표면에는 수십 ??의 얇은 산화막(미도시)이 생성된다.

상기 산화막으로 인해, 상기 음극전극(200)과 발광층(220)과의 사이에는 오믹 콘택(ohmic contact)이 거의 이루어지지 않아, 사실상 구동이 불가능한 상태가 될 수 있다.

따라서, 이를 해결하기 위한 새로운 발광층 증착시스템을 제안한다.

도 7은 본 발명에 따른 발광층 증착 시스템(300)을 개략적으로 도시한 도면이다.

도시한 바와 같이, 본 발명에 따른 발광층 증착 시스템(300)은 건식식각 챔버(dry etch chamber, D/E), 플라즈마 트리트먼트 챔버(plasma treatment chamber, P/T), 유기물 증착 챔버(EIL chamber, EIL)로 이루어지는 것을 특징으로 한다.

통상의 진공 챔버는, 이물질이 존재하지 않은 상태에서 원하는 물질을 증착하거나 식각하는 작업을 진행하게 되는 공간이며, 대략 챔버의 상.하에 캐소드 전극과 애노드 전극이 구비되고, 진공을 잡기 위한 배기구 및 가스를 유입하기 위한 가스 유입구 등이 구비된다.

한편, 상기 건식식각 챔버(D/E)는 식각 가스를 이용하여, 기판(100)의 표면에 증착된 물질을 제거하는 기능을 하는 장치이다.

즉, 상기 건식식각 챔버(D/E)내에서 식각용 가스를 플라즈마화 하고, 상기 플라즈마화된 식각용 가스를 기판에 충돌시키는 방법인 RIE(reactive ion etching)방법을 사용할 수 있다.

상기, 플라즈마 트리트먼트 챔버(P/T)는, 소정의 가스를 플라즈마화 하여 상기 기판의 표면에 이물질을 제거하거나, 기판의 표면특성을 활성화 하여 이후, 증착물질의 부착특성을 개선하는 기능을 하게 된다.

상기 유기물 증착 챔버(EIL)는, 상기 발광층을 이루는 유기물층 만큼의 다수의 챔버로 구성되며, 각 챔버내에서 각각의 특성에 맞는 유기물을 증착하게 된다.

이때, 각 챔버(D/E, P/T, EIL)는 각각 제 1 및 제 2 기판 이송통로(310a,310b)를 통해 연속하여 구성되는 것을 특징으로 함으로, 상기 박막트랜지스터 어레이기판은 발광층을 형성하기 까지 외부로 노출되지 않게 되는 공정상 장점을 가진다.

이하, 도면을 참조하여 전술한 발광층 증착 시스템 내에서 이루어지는 식각공정과 유기물 증착공정을 설명한다.

도 8은 본 발명에 따른 발광부 증착 시스템을 이용한, 유기전계 발광소자의 제조공정을 순서대로 나타낸 단면도이다. (도 7를 참조하여 설명한다.)

도시한 바와 같이, 음극전극이 형성된 박막트랜지스터 어레이기판(100)을 상기 건식식각 챔버(D/E) 내로 이송한다.

다음으로, 건식식각 공정을 진행하여 상기 음극전극(200)표면의 산화막(OL)을 제거하여 하부의 음극전극(200)을 노출하는 공정을 진행한다.

다음으로, 건식식각 챔버에서(D/E)의 식각공정이 완료되면 외부로 노출되지 않은 상태에서, 상기 이송통로(310a)를 통해 플라즈마 트리트먼트 챔버(P/T)로 이송하게 되고, 상기 플라즈마 트리트먼트 챔버(P/T)내에서 기판을(100) 표면처리하여, 상기 음극전극(200) 표면의 이물질을 제거하는 동시에, 유기물의 증착이 잘 되도록 표면특성을 완화시키는 공정을 진행한다.

다음으로, 상기 플라즈마 트리트먼트 챔버(P/T)에서 이송통로(310b)를 통해 유기물 증착챔버(EIL)로 이송된다.

상기 유기물 증착 챔버(EIL)는 다수의 챔버로 구성되며, 각각의 챔버를 이동 하면서, 상기 음극전극(200)의 상부에 전자 주입층(EIL, 202)과 전자 수송층(ETL,204)과 주 발광층(EML)과 홀 수송층(HTL)과 홀 주입층(HIL)을 증착하게 된다.

다음으로, 상기 발광층의 상부에 양극전극(214)을 형성한다.

전술한 공정을 통해, 본 발명에 따른 발광층 증착시스템을 이용하여, 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.

전술한 본 발명에 따른 증착시스템(300)은, 건식식각 챔버(D/T)를 구비하고 있기 때문에. 상기 음극전극(200)표면의 산화막을 제거한 후 발광층을 형성하는 것이 가능하다.

따라서, 상기 발광층(220)과 음극전(200)극간 콘택 불량을 방지할 수 있으므로, 유기전계 발광소자의 구동불량을 방지할 수 있다.

이상으로, 본 발명에 따른 유기 전계 발광 소자의 개략적인 구성과, 발광층 증착 시스템에 대해 설명하였다.

이하, 도면을 참조하여 앞서 설명하지 않은 본 발명에 따른 유기전계 발광소자용 어레이기판의 구성과, 이를 참조로 한 유기전계 발광소자의 자세한 단면구성과, 상기 유기전계 발광소자의 제조방법을 설명한다.

도 9는 본 발명에 따른 유기전계 발광소자용 박막트랜지스터 어레이기판의 일부를 확대하여 개략적으로 도시한 확대 평면도이다.

본 발명에 따른 유기전계 발광소자용 어레이 기판(100)은, 기판(100)상에 다수의 화소영역(P)을 정의하고, 상기 화소 영역(P)마다 스위칭 소자(T_S)와 이에 연결된 구동소자(T_D)를 구성한다.

상기 스위칭 소자(T_S)와 구동소자(T_D)는 n형 박막트랜지스터이고, 각각은 게이트 전극(102,104)과, 액티브층(118a,120a)과, 오믹 콘택층(미도시) 소스 전극(122a,124a)과 드레인 전극(122b,124b)을 포함하며, 상기 스위칭 소자(T_S)의 드레인 전극(122b)은 상기 구동소자(T_D)의 게이트 전극(104)과 연결되도록 구성한다.

상기 화소 영역(P)의 일 측에는 상기 스위칭 소자(T_S)의 게이트 전극(102)에 신호를 전달하는 게이트 배선(106)을 구성하고, 상기 게이트 배선(106)과 수직한 방향의 상기 화소 영역(P)의 타 측에는 데이터 배선(126)을 구성하고, 게이트 배선(106)과 평행하게 이격하여 전원 배선(110)을 구성한다.

상기 게이트 배선(106)과 데이터 배선(126)과 상기 전원배선(110)의 끝단에는 게이트 패드(108)와 데이터 패드(128)와 전원 패드(114)를 구성하고, 상기 게이트 패드(108)와 접촉하는 게이트 패드 전극(134)과, 상기 데이터 패드(128)와 접촉하는 데이터 패드 전극(138)과, 상기 전원패드(114)와 접촉하는 전원 패드 전극(136)을 구성한다.

상기 화소 영역(P)에는 상기 스위칭 소자(T_S)의 드레인 전극(122b)에서 연장된 연장부(122c)를 제 1 전극으로 하고, 상기 제 1 전극의 상부에 전원 배선(110)에서 연장된 연장부(112)를 제 2 전극으로 하는 스토리지 캐패시터(C_ST)를 형성한 다.

또한, 상기 화소 영역(P)의 전면에 대응하여, 상기 구동소자(T_D)의 드레인 전극(124b)과 접촉하는 화소 전극(음극전극,132)을 구성한다.

상기 화소 전극(132)의 상부에 발광층(미도시)과 양극전극(미도시)을 구성한다.

이때, 스위칭 소자(T_S)와 구동 소자(T_D)는 비정질 실리콘을 액티브층(118a,120a)으로 사용하는 비정질 박막트랜지스터이며, 상기 소스 전극(122a,124a)과 드레인 전극(122b,124b)은 구동특성을 개선하기 위한 형태로 구성하는 것을 특징으로 한다.

예를 들어, 도시한 바와 같이 스위칭 소자(T_S)는 소스 전극(122a)을 "U"형상으로 구성하고, 드레인 전극(122b)은 상기 소스 전극(122a)의 내부에 이와 이격된 형태의 막대 형상으로 구성할 수 있으며, 상기 구동 소자(T_D)는 소스 및 드레인 전극(124a,124b)을 링 형상 및 원형상으로 구성할 수 있다.

전술한 구성들은 상기 소스 전극(122a,124a)과 드레인 전극(122b,124b) 사이의 거리에 해당하는 액티브층(118a,120a)의 체널 길이를 짧게 하고 너비를 넓게 가져갈 수 있는 구성으로 특히, 전류구동하는 특성상 상기 구동 소자(T_D)의 구성은 액티브층(120a)의 채널너비를 극대화 할 수 있어 소자의 열화를 최소화 할 있는 장점이 있다.

이하, 도 10a와 도 10b와 도 10c와 도 10d를 참조하여, 본 발명에 따른 유기전계 발광소자의 단면구성을 설명한다.

도 10a와 도 10b와 도 10c와 도10d는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단하여 이를 참조로 구성한 단면도이다.

도시한 바와 같이, 기판(100)은 화소 영역(P)과 화소 영역(P)의 내부에 스위칭 영역(S)과 구동 영역(D)과 스토리지 영역(C)을 구성하고, 화소 영역(P)의 일 측에는 게이트 영역(GA)과, 이에 평행한 방향에 전원 영역(VA)과, 상기 게이트 영역및 전원 영역(GA,VA)과 수직한 방향으로 데이터 영역(DA)을 정의한다.

상기 스위칭 영역(S)과 구동 영역(D)에는 n형 박막트랜지스터인 스위칭 소자(T_S)와 구동 소자(T_D)를 구성하고, 상기 스토리지 영역(C)은 상기 스위칭 소자(T_S)의 드레인 전극(122b)에서 연장된 연장부(122c)를 제 1 전극으로 하고, 상기 제 1 전극 상부의 게이트 절연막(116)을 유전체로 하고, 상기 전원 배선(도 9의 110)에서 상기 게이트 절연막(116)의 상부로 연장된 연장부(112)를 제 2 전극으로 하는 스토리지 캐패시터(C_ST)를 구성한다.

상기 화소 영역(P)에는 상기 구동 소자(T_D)의 드레인 전극(124b)과 접촉하면서 화소 영역(P)의 전면에 구성된 불투명한 음극전극(화소전극,132)을 구성하고, 상기 음극전극(132)의 상부에는 앞서 언급한 제 1 및 제 2 예에 따른 구성으로, 주입층(142)을 더욱 구성하고, 발광층(144)와, 발광층(144)의 상부에 양극전극(148)을 구성한다.(검게 해칭된 부분은 산화막(OL)을 표현한 것이다.)

이때, 상기 스위칭 소자(T_S)와 구동 소자(T_D)의 제 1 전극으로 게이트 전극(102,104)을 구성하고, 상기 게이트 전극(102,104)의 상부에 게이트 절연막(116)을 사이에 두고 액티브층(118a,120a)을 구성하고, 상기 액티브층(118a,120a)의 상부에는 소스 전극(122a,124a)과 드레인 전극(122b,124b)을 구성한다.

이때, 상기 액티브층(118a,120a)을 형성하기 전 또는 후에 상기 게이트 절연막(116)에 콘택홀(미도시)을 형성한 후, 상기 스위칭 소자(T_S)의 드레인 전극(122b)과 상기 구동 소자(T_D)의 게이트 전극(104)이 접촉하도록 구성하고, 상기 구동소자(T_D)의 드레인 전극(124b)과 상기 전원 배선(110)이 접촉하도록 구성한다.

전술한 구성에서, 상기 음극전극(132)을 형성한 후, 화소영역(P)의 경계에 대응하는 부분에 제 2 보호막(뱅크,140)를 구성함으로써, 상기 화소영역(P)간 상기 발광층(142)이 콘택되는 것을 방지하도록 한다.

상기 게이트 영역(GA)과 전원 영역(VA)과 상기 데이터 영역(DA)의 맨 끝단에는 게이트 패드(108)와 이와 접촉하는 게이트 패드 전극(134)과, 전원 패드(114)와 이와 접촉하는 전원 패드 전극(136)과, 데이터 패드(128)와 이와 접촉하는 데이터 패드 전극(138)을 구성한다.

이하, 공정단면도를 참조하여, 본 발명에 따른 유기전계 발광소자의 제조공정을 설명한다.

도 11a 내지 도 11e와 도 12a 내지 도 12e와 도 13a 내지 도 13e와 도 14a 내지 도 14e는 도 9의 Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.

도 11a와 도 12a와 도 13a와 도 14a에 도시한 바와 같이, 기판(100)상에 다수의 화소 영역(P)과, 상기 화소 영역(P)마다 스위칭 영역(S)과 구동영역(D)과 스토리지 영역(C)을 정의하고, 상기 화소 영역(P)의 일측과 타측에 게이트 영역(GA)과 데이터 영역(DA)을 정의하고, 상기 게이트 영역(GA)과 평행한 영역에 전원영역(VA)을 정의한다.

상기 다수의 영역(S,D,C,GA,VA,DA)이 정의된 기판(100)의 전면에 알루미늄(Al)과 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 티타늄(Ti)등을 포함하는 도전성금속 그룹 중 선택된 하나 또는 하나 이상을 증착하고 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)에 각각 게이트 전극(102,104)을 형성하고, 상기 게이트 영역(G)에는 일 끝단에 게이트 패드(108)를 포함하는 게이트 배선(도 9의 106)을 형성하고, 상기 전원 영역(VD)에는 일 끝단에 전원 패드(114)를 포함하는 전원 배선(110)과, 상기 전원 배선(110)에서 상기 스토리지 영역(C)으로 연장된 연장부(112)를 형성한다.

다음으로, 상기 기판(100)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하여, 게이트 절연막(116)을 형성한다.

다음으로, 상기 게이트 절연막(116)의 상부에 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 상기 스위칭 영역(S)과 구 동 영역(D)에 구성한 게이트 전극(102,104)의 상부에 각각 액티브층(118a,120a)과 오믹 콘택층(118b,120b)을 형성한다.

다음으로, 상기 게이트 절연막(116)을 패턴하여, 상기 구동 영역(D)의 게이트 전극(104)과, 상기 전원 배선 또는 스토리지 영역(C)의 전원 배선의 연장부(112)를 노출하는 제 1 콘택홀(CH1)과 제 2 콘택홀(CH2)을 형성한다.

다음으로, 도 11b와 도 12b와 도 13b와 도 14b에 도시한 바와 같이, 액티브층(118a,120a)과 오믹 콘택층(118b,120b)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속 그룹 중 선택된 하나 또는 하나 이상의 금속을 증착하고 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)에 이격된 소스 전극(122a,124a)과 드레인 전극(122b,124b)을 형성하고, 상기 데이터 영역(D)에는 일 끝단에 데이터 패드(128)를 포함하는 데이터 배선(도 9의 126)을 형성한다.

이때, 상기 스위칭 영역(S)의 드레인 전극(122b)은 상기 스토리지 영역(C)으로 연장된 연장부(122c)를 포함하며 동시에, 상기 구동 영역(D)의 게이트 전극(104)과 접촉하도록 구성하고, 상기 구동 영역(D)의 드레인 전극(124b)은 상기 전원배선 또는 전원배선의 연장부(112)와 접촉하도록 구성한다.

다음으로, 상기 소스 전극(122a,124a)과 드레인 전극(122b,124b) 사이로 노출된 오믹 콘택층(118b,120b)을 제거하여 하부의 액티브층(118a,120a)을 노출하는 공정을 진행한다.

이때, 상기 노출된 액티브층(118a,120a)은 액티브채널(active channel)로서의 기능을 하게 되며 따라서, 상기 액티브 채널(active channel)의 길이(length)를 짧게 하거 너비(width)를 넓게 하기 위해, 상기 소스 전극을 "U"형상 또는 링형상으로 구성할 수 있으며 이러한 경우, 상기 드레인 전극(122b,124b)은 각각 상기 소스 전극(122a,124a)의 내부에 위치하여 막대 형상 또는 원형상으로 구성하면 된다.

다음으로, 도 11c와 도 12c와 도 13c와 도 14c에 도시한 바와 같이, 소스 및 드레인 전극(122a,124a,122b,124b)이 형성된 기판(100)의 전면에 앞서 언급한 무기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하여 보호막(130)을 형성하고, 상기 보호막(130)을 패턴하여 상기 구동 영역(D)의 드레인 전극(124b)을 노출하는 제 3 콘택홀(CH3)을 형성한다.

동시에, 상기 게이트 패드(108)와 전원 패드(114)와 상기 데이터 패드(128)를 노출하는 제 4 콘택홀(CH4)과 제 5 콘택홀(CH5)과 제 6 콘택홀(CH6)을 형성한다.

도 11d와 도 12d와 도 13d와 도 14d에 도시한 바와 같이, 상기 보호막(130)이 형성된 기판(100)의 전면에 알루미늄(Al)또는 알루미늄 합금(AlNd)을 증착하고 패턴하여, 상기 구동영역(D)의 드레인 전극(124b)과 접촉하는 음극전극(cathode electrode, 화소 전극,132)을 상기 화소 영역(P)마다 형성한다.

동시에, 상기 게이트 패드(108)와 접촉하는 게이트 패드 전극(134)과, 상기 전원 패드(114)와 접촉하는 전원 패드 전극(136)과, 상기 데이터 패드(128)와 접촉하는 데이터 패드 전극(138)을 형성한다.

이때, 음극전극(138)을 형성한 후 이후의 공정을 진행하기 전 장시간 외부로 노출되어 있기 때문에, 상기 음극전극(200)의 표면에 산화막(OL)이 수십 ??생성된 다.

다음으로, 상기 음극전극(132)이 형성된 기판(100)의 전면에 앞서 언급한 무기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하거나, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)등을 포함하는 유기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 도포하여 보호막(140)을 형성한다.

다음으로, 상기 보호막(140)을 패턴하여, 상기 음극전극(132)과 게이트 패드 전극(134)과 전원 패드 전극(136)과 데이터 패드 전극(138)을 노출하는 공정을 진행한다.

전술한 바와 같은 공정을 통해 본 발명에 따른 박막트랜지스터 어레이 기판을 제작할 수 있다.

전술한 바와 같이 제작된 박막트랜지스터 어레이기판은, 앞서 언급한 발광층 증착시스템으로 이송되며 처음, 발광층 증착시스템(도 7의 310)의 건식식각 챔버(D/E)로 이송된다.

다음으로, 상기 건식식각 챔버(도 7의 D/E)내에서, 식각공정을 진행하여 상기 음극전극(화소 전극,132)과 게이트 패드 전극(108)과 전원 패드 전극(114)과 데이터 패드 전극(128)의 표면에 발생한 산화막(OL)을 제거하는 공정을 진행한다.

다음으로, 상기 산화막(OL)이 제거된 기판(100)을 상기 플라즈마 트리트먼드 챔버(P/T)로 이송하여, 상기 음극전극(132)을 표면처리 하는 공정을 진행한다.

다음으로, 도 11e와 도 12e와 도 13e와 도 14e에 도시한 바와 같이, 상기 표면처리된 기판(100)을 발광층 증착 챔버(도 7의 EIL)로 이송하여, 상기 음극전극(200)의 상부에 발광층(142)을 형성한다.

상기 발광층(142)은 앞서 언급한 바와 같이, 상기 음극전극(132)의 상부에 전자 주입(EIL)과 전자 수송층(ETL)과 주 발광층(EML)과 홀 수송층(HTL)과 홀 주입층(EIL)과 버퍼층(146)을 포함하며, 경우에 따라서는 상기 버퍼층(146)을 생략할 수 있다.

다음으로, 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 화소 영역(P)마다 양극전극(148)을 형성한다.

전술한 공정을 통해, 본 발명에 따른 상부 발광형 유기전계 발광소자를 제작할 수 있다.

본 발명에 따른 상부 발광형 유기전계 발광소자는, 음극전극을 하부에 구성하고 투명한 양극전극을 상부에 구성하는 인버티드(inverted)구조임으로, 상부 발광이 가능하다.

따라서, 하부 어레이기판의 형상에 영향을 받지 않아 개구율 확보를 통해 고휘도를 구현할 수 있는 효과가 있다.

또한, n타입 비정질 박막트랜지스터를 기반으로, 구동회로(CMOS소자)와 스위 칭 소자와 구동소자를 구성할 수 있기 때문에 공정이 단순화를 통한 비용절감 및, 회로적으로 안정성을 꾀할 수 있는 효과가 있다.

또한, 새로운 발광층 증착시스템을 통해, 발광층을 형성하기 전 음극전극 표면의 산화막을 제거할 수 있으므로, 음극전극과 발광층사이에 콘택불량이 발생하지 않아, 유기전계 발광소자가 구동되지 않는 불량을 방지할 수 있는 효과가 있다.

Claims

화소 마다 구동소자와 스위칭 소자와 음극전극(화소전극)이 구성된 박막트랜지스터 어레이기판에 유기 발광부를 형성하는 발광층 증착시스템에 있어서,

상기 음극전극 표면의 산화막을 제거하는 건식식각 챔버와;

상기 산화막이 제거된 기판을 표면 처리하는 플라즈마 트리트먼트 챔버와;

상기 음극전극의 표면에 발광층을 형성하는 발광층 증착 챔버와;

상기 건식식각 챔버와 플라즈마 트리트먼트 챔버를 연결하는 제 1 기판 이송통로와;

상기 플라즈마 트리트먼트 챔버와 상기 발광층 증착챔버를 연결하는 제 2 기판 이송통로를

포함하는 유기전계 발광소자용 발광층 증착 시스템.
건식식각 챔버와, 플라즈마 트리트먼트 챔버와, 발광층 증착 챔버로 구성된 유기전계 발광소자용 발광층 증착 시스템을 이용한 유기전계 발광소자 제조방법은,

음극전극(화소 전극)을 포함하는 박막트랜지스터 어레이기판을 제작하는 단계와;

상기 건식식각 챔버의 내부로, 상기 박막트랜지스터 어레이 기판을 이송하는 단계와;

상기 이송된 박막트랜지스터 어레이기판에 구성된 상기 음극전극 표면의 산화막을 건식식각 공정으로 제거하는 단계와;

상기 건식식각 공정이 완료된 기판을 상기 플라즈마 트리트먼트 챔버로 이송하는 단계와;

상기 음극전극을 표면처리하는 단계와;

상기 음극전극이 표면 처리된 기판을 상기 발광층 증착 챔버로 이송하는 단계와;

상기 음극전극의 상부에 발광층을 형성하는 단계와;

상기 발광층의 상부에 양극전극을 형성하는 단계

를 포함하는 유기전계 발광소자 제조방법.
제 2 항에 있어서,

상기 음극전극을 표면처리하는 단계는, 플라즈마를 이용하여 음극전극의 표면에 있는 이물질을 제거하는 동시에, 음극전극의 표면이 반응성이 좋은 특성을 가지도록 하는 단계인 것을 특징으로 하는 유기전계 발광소자 제조방법.
제 2 항에 있어서,

상기 박막트랜지스터 어레이 기판을 제작하는 단계는,

기판을 준비하는 단계와;

상기 기판의 전면에 다수의 화소 영역과, 화소 영역마다 스위칭 영역과 구동영역과 스토리지 영역을 정의하는 단계와;

상기 기판의 전면에 제 1 도전성 금속층을 형성하고 패턴하여, 상기 스위칭 영역과 구동영역에 각각 게이트 전극을 형성하고, 상기 스토리지 영역에 전원 배선을 형성하는 단계와;

상기 스위칭 영역과 구동 영역에 대응하여, 상기 각 게이트 전극에 대응하는 게이트 절연막의 상부에 액티브층과 오믹 콘택층을 형성하는 단계와;

상기 게이트 절연막을 패턴하여, 상기 구동 영역의 게이트 전극과 상기 전원 배선을 노출하는 단계와;

상기 기판의 전면에 제 2 도전성 금속층을 형성하고 패턴하여, 상기 스위칭 영역과 구동영역에 각각 소스 전극과 드레인 전극을 형성하고, 상기 스위칭 영역의 드레인 전극은 상기 구동영역의 게이트 전극과 접촉하도록 하고, 상기 구동 영역의 소스 전극은 상기 전원 배선과 접촉하도록 형성하는 단계와;

상기 기판의 전면에 제 1 보호막을 형성하고, 상기 구동 영역의 드레인 전극을 노출하는 단계와;

상기 화소 영역에 상기 구동영역의 드레인 전극과 접촉하는 음극전극을 형성하는 단계와;

상기 음극전극의 상부에 제 2 보호막을 형성하고 패턴하여, 상기 음극전극을 노출하는 단계

를 포함하는 유기전계 발광소자 제조방법.
제 2 항에 있어서,

상기 양극전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹중 선택된 하나로 형성하고, 상기 음극전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 리튬(Li) 중 선택된 하나로 형성하는 것을 특징으로 하는 유기전계 발광소자 제조방법.
제 4 항에 있어서,

상기 스위칭 소자및 구동소자의 소스 전극은 "U"형상이거나 링 형상이고, 상기 드레인 전극은 상기 소스 전극의 내부에 이와 이격하게 구성된 막대 형상이거나 원형상인 것을 특징으로 하는 유기전계 발광소자 제조방법.
제 4 항에 있어서,

상기 스위칭 소자의 게이트 전극과 접촉하고, 일 끝단에 게이트 패드를 포함하는 게이트 배선과, 상기 스위칭 소자의 드레인 전극과 접촉하고 일 끝단에 데이 터 패드를 포함하는 데이터 배선을 형성하는 단계를 더욱 포함하는 유기전계 발광소자 제조방법.
제 4 항에 있어서,

상기 전원 배선에서 연장된 연장부를 제 1 전극으로 하고, 상기 스위칭 소자의 드레인 전극에서 연장된 연장부를 제 2 전극으로 하는 스토리지 캐패시터를 더욱 포함하는 유기전계 발광소자 제조방법.
제 2 항에 있어서,

상기 발광층은, 상기 음극전극 상부에 순차 적층된 전자 주입층과, 전자 수송층과, 주 발광층과, 홀 수송층과, 홀 주입층과, 버퍼층으로 형성되는 것을 특징으로 하는 유기전계 발광소자 제조방법.
제 9 항에 있어서,

상기 버퍼층은 CuPC와 같은 결정성장이 이루어지는 유기물질 또는 V₂O₅를 포함하는 산화물인 것을 특징으로 하는 유기전계 발광소자 제조방법.