KR101236460B1 - 박막 전자 장치를 제조하는 인­라인 공정 - Google Patents

박막 전자 장치를 제조하는 인­라인 공정 Download PDF

Info

Publication number
KR101236460B1
KR101236460B1 KR1020077006433A KR20077006433A KR101236460B1 KR 101236460 B1 KR101236460 B1 KR 101236460B1 KR 1020077006433 A KR1020077006433 A KR 1020077006433A KR 20077006433 A KR20077006433 A KR 20077006433A KR 101236460 B1 KR101236460 B1 KR 101236460B1
Authority
KR
South Korea
Prior art keywords
layer
line process
substrate
patternable material
pattern
Prior art date
Application number
KR1020077006433A
Other languages
English (en)
Other versions
KR20070051341A (ko
Inventor
로날더스 요아네스 코르넬리스 마리아 코크
마리누스 프란시스쿠스 요하네스 에버스
프란시스쿠스 코르넬리스 딩스
Original Assignee
로스 앤 라우 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로스 앤 라우 비.브이. filed Critical 로스 앤 라우 비.브이.
Publication of KR20070051341A publication Critical patent/KR20070051341A/ko
Application granted granted Critical
Publication of KR101236460B1 publication Critical patent/KR101236460B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 a) 구조화가능한 층을 기판 위로 증착시키는 단계; b) 패턴화될 수 있는 재료를 구조화가능한 층 위에 제1 패턴으로 증착시키는 단계; 및 c) 패턴화될 수 있는 재료에 의해 덮히지 않은 영역에서 구조화가능한 층을 에칭시키는 단계를 포함하여, 기판상에 박막 전자 장치를 제조하는 인-라인 공정에 관한 것이다. 상기 단계들은 기판을 주위 공기에 중간 노출시키지 않고 수행된다.

Description

박막 전자 장치를 제조하는 인­라인 공정 {IN-LINE PROCESS FOR MAKING THIN FILM ELECTRONIC DEVICES}
본 발명은 기판 위에 박막 전자 장치를 제조하기 위한 인-라인 공정에 관한 것이다. 바람직한 구체예에서, 박막 전자 장치는 박막 트랜지스터이다. 보다 바람직한 구체예에서, 상기 공정은 평판 디스플레이를 제조하는 공정 및 이의 인-라인 공정에 통합된다.
매우 다양한 용도의 평판 디스플레이에 대한 시장은 증가 추세이다. 소형의 평판 디스플레이는 예를 들어 휴대폰 및 디지털 카메라에 사용된다. 보다 큰 패널은 휴대용 컴퓨터의 스크린으로서 사용된다. 또한 예를 들어 대각선 치수가 13 또는 17 인치인 더 큰 패널은 데스크탑 퍼스널 컴퓨터의 모니터로서 매우 대중적이 되었다. 여전히 더 큰 패널은 텔레비젼 수상기에서의 사용이 증가되고 있다.
본질적으로, 평판 디스플레이는 기판상에 픽셀의 정렬을 포함한다. 픽셀은 액정, 또는 유기 발광 다이오드, 또는 OLED를 포함할 수 있다. 두 경우 모두에서, 사진은 그리드(grid) 내에서 픽셀을 선택적으로 활성화시킴에 의해 형성된다. 사진의 품질 및 해상도는 대부분 픽셀을 구동시키는 시스템의 정교함 정도에 의해 결정된다.
세그먼트 구동 방법은 동시에 별개의 픽셀 그룹에 전압을 가하도록 고안된다. 상기 방법은 계산기에서의 것들과 같은 단순한 디스플레이에 적합하나, 비교적 좋지 않은 해상도 때문에 더욱 정교한 디스플레이에는 적합하지 않다.
더 높은 해상도 디스플레이를 위해서는, 매트릭스 구동 방법의 형태가 요구된다. 두 유형의 구동 방법이 매트릭스 디스플레이에 이용된다. 정적 또는 직접 구동 방법에서, 각 픽셀은 드라이버에 개별적으로 와이어링된다. 이것은 단순한 구동 방법이긴 하나, 픽셀의 수가 증가함에 따라, 와이어링이 매우 복잡해진다. 대안적인 방법은 멀티플렉스 방법이며, 여기서 픽셀은 매트릭스 포맷에 배열되고 와이어링된다. 수동 매트릭스 및 능동 매트릭스의 두 유형의 매트릭스 포맷이 존재한다.
수동 매트릭스 디스플레이에서, 스위칭 장치는 존재하지 않으며, 각각의 픽셀은 1 이상의 프레임 시간 동안 활성화된다. 픽셀에 가해지는 효과적인 전압은 몇 번의 프레임 시간에 걸친 평균 시그날 펄스여야 하며, 이것은 느린 반응 시간 및 최대 명도비의 감소를 초래한다. 또한 수동 매트릭스 디스플레이의 어드레싱은 선택되지 않은 픽셀이 2차 시그널 전압 경로를 통해 구동되기 때문에 흐려진 이미지를 생성하는 혼선을 초래한다.
능동 매트릭스 디스플레이에서, 스위칭 장치 및 조합된 저장 커패시터는 전극의 각 교차점에서 통합될 수 있어서, 각 픽셀은 하나 이상의 스위칭 장치를 지닌다. 능동 매트릭스 디스플레이는 스캔 라인의 수에 있어서 본래 제한이 없으며, 혼선 문제가 더 적다. 가장 능동적인 매트릭스 디스플레이는 박막 트랜지스터 또 는 TFT로 공지된 증착된 박막으로 제조된 트랜지스터인 스위칭 장치를 이용한다.
모든 TFT의 필수 부분은 반도체 재료의 얇은 층이다. 적합한 반도체 재료는 도핑된 규소이다. 도핑된 규소를 사용하는 경우, 이것은 일반적으로 무정형 규소 (a-Si)의 형태이다. 무정형 규소 TFT는 비교적 낮은 온도 (300 내지 400℃)에서 큰 면적 구성(large area fabrication)으로 제조될 수 있다.
다결정질 규소 (p-Si) 또는 미세결정질 규소 (mc-Si)는 이것이 무정형 규소 보다 10 또는 100배 큰 전자 이동성을 지닌다는 점에서 무정형 규소 보다 우수하다. 그러나, 다결정질 및 미세결정질 규소는 제조 단가가 비싸며 특히 큰 면적 디스플레이를 제조할 때 구성이 곤란하다.
TFT의 생성은 상당히 많은 수의 개별적인 공정 단계를 요구하며, 이들 각각은 오염을 피하기 위해 진공 또는 제어된 대기에서 수행될 필요가 있다. 비록 소량의 오염이라도 TFT의 기능을 심각하게 훼손하거나 심지어 파괴할 수 있다. 평판 디스플레이의 생성은 디스플레이 본래 재료 및 주위 영향으로부터 TFT 및 디스플레이 재료를 보호하는 캡슐화 층과 같은 재료를 증착시키는 추가의 단계를 필요로 한다.
현재 관례는 분리된 전용 기계에서 상기 개별적인 공정 단계를 수행하는 것이다. 이것은 평판 디스플레이를 제조하기 위해 필요한 모든 개별적인 기계가 청정실에서 어셈블링되고, 기판을 하나의 기계에서 다음으로 이동시킬 것이 요구된다. 제조 논리상, 공정 단계 사이의 다소의 기간 동안 기판이 저장될 필요가 종종 있다. 오염을 피하기 위해, 이러한 저장은 또한 청정실 환경에서 이루어질 필요가 있다.
평판 디스플레이의 제조자들은 수 개의 평판 디스플레이가 한 번에 제조될 수 있는 큰 기판 패널을 이용함에 의해 상기 제조 공정 고유의 원가 부담을 덜고자 하였다. 비록 이러한 접근법은 특정 규모의 절감을 가능하게 하였으나, 제조 공정의 단계들을 수행하고 기판 패널을 하나의 공정 단계에서 다음으로 운반하기 위해 값비싼 장비를 요구하는 부대 비용을 지니는 더 큰 기판 패널을 항상 취급할 필요가 있다.
따라서, 본 발명의 목적은 기판상에 박막 트랜지스터를 제조하기 위한 인-라인 공정을 제공하는 것이다. 또한, 본 발명의 목적은 박막 트랜지스터를 제조하는 인-라인 공정을 평판 디스플레이를 제조하는 인-라인 공정에 통합시키는 것이다.
제1 구체예에서, 본 발명은
a) 구조화가능한 층을 기판 위에 증착시키는 단계;
b) 패턴화될 수 있는 재료를 구조화가능한 층 위에 제1 패턴으로 증착시키는 단계; 및
c) 패턴화될 수 있는 재료에 의해 덮히지 않은 영역에 있는 구조화가능한 층을 에칭시키는 단계를 포함하며, 상기 단계들은 기판을 주위 공기에 중간 노출시키지 않고 수행되는, 기판 위에 박막 전자 장치를 제조하는 인-라인 공정에 관한 것이다.
패턴화될 수 있는 재료가 증착되는 제1 패턴은 구조화가능한 층을 완전히 덮는 층일 수 있다. 이렇게 완전한 층은, 예를 들어 층을 마스크로 덮고 패턴화될 수 있는 층의 노출된 영역을 예를 들어 조사에 의해 경화시킴에 의해 후속하여 제2 패턴으로 현상될 수 있다.
대안적인 구체예에서, 패턴화될 수 있는 재료는 상기 제2 패턴과 비슷한 제1 패턴으로 증착되고, 후속하여 제1 패턴 내에 새겨지는 요망되는 제2 패턴으로 경화된다. 추가의 구체예에서, 제2 패턴은 제1 패턴의 일부를 제거하여 형성될 수 있다.
바람직한 구체예에서, 박막 전자 장치는 박막 트랜지스터이다.
추가의 바람직한 구체예에서, 본 발명은 기판 위에 박막 트랜지스터를 제조하는 인-라인 공정을 평판 디스플레이를 제조하는 공정에 통합시켜 TFT를 픽셀 패턴으로 배열된 기판 위에 형성하고,
d) 기판 위로 OLED 재료의 분리된 입자를 정위시켜 입자가 상기 픽셀과 결합되도록 하는 단계;
e) OLED 입자의 윗면에 양극을 정위시켜 OLED 장치를 형성하는 단계;
f) OLED를 캡슐화하는 단계에 따라 박막 트랜지스터를 형성시키는, 평판 디스플레이를 제조하는 공정에 관한 것이다.
OLED 재료 대신에, 두 유리 플레이트 사이에 있는 액정이 TFT 상에 증착될 수 있다.
본원에서 사용된 "인-라인 공정"이라는 용어는, 진공 또는 제어된 대기에서 수행될 필요가 있는 수 개의 공정 단계를 포함하는 공정을 의미하며, 이에 따라 상기 공정 단계들이 상호연계된 공정 조건하에 수행됨으로써, 기판이 공정 단계 동안 또는 그 사이에 주위 공기에 노출되지 않는다. 바람직한 박막 전자 장치는 박막 트랜지스터이다.
문맥에서의 "기판"이라는 용어는 본 발명의 인-라인 공정이 수행될 수 있는 공지된 유리 및 규소 기판 뿐만 아니라 중합체 기판 및 다른 적합한 재료를 포함하도록 의도된다.
인-라인 공정은 후속하는 공정 단계들이 단기간 저장되는 소량 완충액 외에는 기판의 중간 저장 없이 서로의 뒤를 잇는다는 점에서 연속적인 것이 바람직하다.
본원에서 사용된 "주위 공기"라는 용어는 사람이 호흡하는데 적합한 공기를 의미한다. 상기 용어가 외부 공기를 포함하기 때문에, 조건화된 공기가 빌딩 내부에서 발견될 수 있고, 조건화되고 정화된 공기가 청정실에서 발견될 수 있다.
구조화가능한 층은 박막 전자 장치의 일부를 형성하기 위해 적합하게 구조화될 수 있는 절연층, 금속층, 투명한 전도성 산화물 (TCO) 층, 반도체층 또는 임의의 다른 층일 수 있다. 구조화가능한 층에 바람직한 반도체 재료는 도핑된 규소이다.
구조화가능한 층은 증발 공정, 바람직하게는 플라즈마 화학 기상 증착(PECVD) 공정, 또는 스퍼터링 공정을 이용하여 증착될 수 있다.
"에칭"이라는 용어는 재료를 제거하거나 이의 특성을 달리 변화시키는 임의의 적합한 기술을 의미한다.
"패턴화될 수 있는 층"이란 용어는 구조화가능한 층 위에 가해지거나 형성될 수 있고 패턴을 형성할 수 있거나 패턴을 형성하도록 처리될 수 있는 임의의 층을 의미한다. 바람직한 형태의 패턴화될 수 있는 재료는 예컨대 빛에 노출시켜 경화된 다음 현상될 수 있는 포토레지스트 재료이다. 예컨대 활성 층의 일부가 레이져 절제에 의해 제거되는 패턴화될 수 있는 다른 형태가 또한 공지되어 있다. 상기 공정은 비공개 PCT 출원 PCT/IL2004/000792호에 공지되어 있으며, 이의 전체 내용이 본원에 참조로서 포함된다. 추가로, 층에 미세한 패턴을 형성시킬 수 있는 대안적인 공정들을 또한 사용할 수 있으며, 특히 표면 에너지 패턴화 기술 및, 예컨대 조명의 작용하에 패턴화될 수 있는 층의 표면 특성을 개질시키는 다른 방법이 있다.
패턴화될 수 있는 재료는 구조화가능한 층을 선택적으로 덮도록 사용되며, 상기 층은, 예를 들어 구조화가능한 층의 노출된 부분을 에칭시킴에 의해 구조화될 수 있다. 그 끝에, 패턴화될 수 있는 재료를 제1 패턴으로 증착시키고, 후속하여 제1 패턴내에서 새겨지는 제2 패턴으로 후속하여 선택적으로 경화시킬 수 있다. 이와 관련하여, "경화된다"는 용어는 패턴화될 수 있는 층의 일부 특성을 분별할 수 있는 임의의 공정을 포함하며, 통상적인 네거티브 및 포지티브 포토레지스트 및 제2 패턴을 형성하기 위한 레이져 절제 기술을 또한 포함한다.
제1 패턴은 구조화가능한 층을 완전히 덮고 있는 전체 층일 수 있다. 임의의 공지된 기술을 이용하여 패턴화될 수 있는 재료의 층을 증착시킬 수 있다. 포토레지스트 재료를 이용하기 위해, 상기 층의 선택된 영역을 마스크를 통한 조사에 의해 경화시킬 수 있다. 이후 경화되지 않은 포토레지스트 재료를 현상 단계에서 제거시켜, 요망되는 제2 패턴을 수득한다.
또한 패턴화될 수 있는 재료의 선택적인 패턴화를 직접 화상(imaging) 기술을 이용하여 달성할 수 있다.
바람직한 구체예에서, 제1 패턴은 전체 층이 아니나, 구조화가능한 층의 요망되는 구조와 유사하다. 패턴화될 수 있는 재료를 선택적으로 제거하여 요망되는 제2 패턴을 형성한다. 제1 패턴은, 제2 패턴이 제1 패턴 내에 새겨질 수 있도록 하는 것임이 명백할 것이다.
패턴화될 수 있는 재료를 전체 층보다 적은 제1 패턴으로 증착시키는 바람직한 기술은 프린팅 기술이며, 이로써 패턴화될 수 있는 재료가 프린트헤드를 이용하여 증착된다. 상기 기술의 장점은, 패턴화될 수 있는 재료가 덜 이용되고, 더 적은 패턴화될 수 있는 재료가 다음 단계에서 제거될 필요가 있다는 것이다.
바람직한 구체예에서, 패턴화될 수 있는 재료를 통합된 프린트헤드/경화 헤드 어셈블리를 이용하여 증착 및 경화시킨다. 보다 바람직하게는, 프린트헤드/경화 헤드 어셈블리가 스캔 헤드도 포함한다.
본 발명의 인-라인 공정은 연속 공정인 것이 바람직하다. 보다 바람직하게는, 공정이 인-라인 품질 검사, 및 상기 인-라인 품질 검사에 기초하여 선택된 공정 파라미터를 조정하는 피드백 루프를 포함한다.
상기 기술된 공정 단계에 추가하여, 본 공정은 세척 단계; 패턴화될 수 있는 층의 사전-베이킹 단계; 패턴화될 수 있는 층의 후-베이킹 단계; 구조화된 층의 어닐링 단계; 및 이들의 조합의 군으로부터 선택된 공정 단계를 포함하거나 포함하지 않는다.
박막 전자 장치를 제조하는 공정은 평판 디스플레이를 제조하는 공정에 통합될 수 있다.
바람직한 구체예에서, 본 발명의 인-라인 공정은 기판 상에 픽셀로서 배열된 박막 트랜지스터를 증착시키는데 이용된다. 바람직하게는 상기 공정이 이러한 픽셀과 결합된 별개의 영역에서 유기 발광 재료를 프린팅하는 인-라인 공정과 통합된다. 바람직하게는, 상기 공정 다음에 양극을 유기 발광 재료에 제공하여 OLED 장치를 형성하고, 상기 OLED 장치를 캡슐화 층으로 덮는 인-라인 공정이 온다.
상이한 색채의 빛을 발산할 수 있는 픽셀을 생성하는 것이 바람직하다. 이것은 각 픽셀에서 상이한 색채의 빛을 발산시킬 수 있는 유기 발광 재료를 조합시킴에 의해 달성될 수 있다. 또 다른 가능성은 한가지 색, 바람직하게는 흰색의 빛을 발산시키는 유기 발광 재료를 제공하고, 색채 필터 또는 인광 재료를 제공하는 것이다.
유기 발광 재료는 증발 기술 또는 프린팅 기술을 이용하여 증착될 수 있다. 색채 필터 및 인광 재료는 프린팅 기술을 이용하여 적용되는 것이 바람직하다.
본 공정은 인-라인 품질 검사에 기초한 피드백 루프를 포함할 수 있다.
본 발명의 인-라인 공정에 대해서, 기판 가공용 어셈블리를 이용하는 것이 바람직하고, 기판 가공용 어셈블리는 진공 로드 록(load lock) 및 하나 이상의 공정실을 포함한다. 이와 관련하여, "진공"이라는 용어는 대기압으로부터 매우 감소된 공기압 뿐만 아니라, 신중하게 정제된 공기 및 비활성 기체와 같은 조절되고 특화된 환경 둘 모두를 포함한다.
바람직하게는, 기판 가공용 어셈블리가 일련의 공정실을 포함하고, 각각의 공정실은 특정 공정 단계에 전용된다. 기판 가공용 어셈블리는 이웃하는 공정실 간에 기판을 운반하는 운반 수단을 추가로 포함하는 것이 바람직하다.
바람직한 구체예에서, 본 발명의 공정을 수행하기 위한 장치는 부품집합(modular)이며, 기판 위에 박막 트랜지스터를 제조하는 인-라인 모듈, 기판 위로 발광 재료를 프린팅하는 인-라인 모듈, 및 양극을 제공하고 층을 캡슐화하는 인-라인 모듈을 포함한다.
요망되는 대로, 장치는 색채 필터를 적용시키기 위한 인-라인 모듈, 또는 인광 재료를 적용시키기 위한 인-라인 모듈을 추가로 포함할 수 있다.
다양한 모듈은 자체로 완비된 모듈일 수 있으며, 이 경우에 이들은 공통의 청정실에서 어셈블링될 수 있다. 바람직하게는, 다양한 모듈은 연결용 진공실에 의해 연결되며, 각 연결용 진공실은 기판을 이웃하는 모듈에 운반하기 위한 운반 수단을 지닌다.
기판 가공용 어셈블리에는 기판을 진공 록으로부터 공정실로 이동시키는 운반 장치가 제공되는 것이 바람직하다. 상기 기판 가공용 어셈블리는 공개된 미국특허출원 US 2004/0049308호에 개시되어 있으며, 이의 기술이 본원에 참조로서 포함된다.
바람직한 구체예에서, 기판 가공용 어셈블리는 다수의 공정실을 포함하며, 각각은 특정 공정 단계에 전용된다. 운반 장치는 기판을 진공 록으로부터 제1 공정실 및 연속하여 후속하는 공정실로 이동시키기 위해 제공된다. 마지막 공정실에서의 최종 공정 단계가 완료된 후, 기판은 이것이 기판 가공용 어셈블리로부터 제거될 수 있는 곳으로부터 진공 록으로 이동된다. 바람직한 기판 가공용 어셈블리가 2003년 9월 3일 출원된 네덜란드 특허출원 102 4215호에 기술되어 있고, 이의 기술이 본원에 참조로서 포함된다.
본 발명의 인-라인 공정은 질화규소의 증착을 수반하는 하나 이상의 단계를 포함하는 것이 바람직하다. 질화규소를 높은 증착 속도로 증착시킬 수 있는 공급원을 이용하는 것이 바람직하며, 그렇지 않으면 상기 공정 단계가 전체 인-라인 공정의 속도 결정 단계가 될 수 있었다. 유럽특허 EP 0 297 637호는 질화규소를 1초당 수십 nm의 속도로 증착시킬 수 있는 플라즈마 공급원에 대해 기술하고 있다. 상기 플라즈마 공급원은 본 발명의 인-라인 공정의 질화규소 증착 단계에 사용하기에 특히 적합하다. 유럽 특허 EP 0 297 637호의 기술이 본원에 전체로서 포함된다. 특히 바람직한 플라즈마 공급원이 2003년 5월 21일 출원된 네덜란드 특허출원 102 3491호에 기술되어 있고, 이의 기술이 본원에 참조로서 포함된다.
도면의 간단한 설명
도 1은 배치 공정, 반-배치 공정 및 본 발명의 인-라인 공정을 도식적으로 비교한다.
도 1A는 배치 또는 반-배치 공정에 이용될 수 있는 공정 단계 상황의 보다 상세한 도식이다.
도 2는 본 발명의 공정에 의해 제조된 장치의 도식적인 단면도이다.
도 3은 구조화된 층을 제조하기 위한 공정 단계의 개요 도식이다.
도 4는 통합된 프린트헤드/경화 헤드/스캔 헤드 어셈블리의 개요 도식이다.
도 5는 기판 위에 구조화된 층을 증착시키는 모듈의 일부를 도시한다.
도 6은 편평한 스크린 디스플레이 패널을 제조하는 완전한 부품집합 장치를 도시한다.
도 1은 예를 들어 TFT를 제조하기 위한 배치 공정의 원리를 반-배치 공정으로 고려될 수 있는 공정 및 본 발명의 인-라인 공정과 비교한다. 하기에서, 포토레지스트 층을 이용하는 기술과 관련된 공정을 기술하나, 이것은 다른 패턴화될 수 있는 층에 동등하게 적용되는 것으로 해석되어야 한다.
도 1의 섹션 A는 배치 공정의 개요 도식이다. 제조 공정의 다양한 단계들이 전용 장치에서 수행되며, 각각이 직각 블록으로 표시된다. 장치는 공통의 청정실(10) 내에 위치한다. 장치(11a, 11b 및 11c)는 동일하며, 동시에 작업될 수 있다. 화살표는 도식적으로 제조 공정을 통과하는 생성물의 흐름을 나타낸다.
배치 제조 공정의 중요한 특징은 화살표 (12a 및 12b)를 교차시킴에 의해 설명된 대로, 한 "어셈블리 라인"에서 또 다른 쪽으로의 생성물의 교차이다.
또 다른 중요한 특징은 제조 공정의 특정 단계에서 과다한 수용력의 존재이며, 이것은 개개 장치의 수용력이 항상 서로에 대해 동반되는 것은 아니라는 사실을 초래한다. 또한, 배치 공정의 설계자는 공정 논리학의 불균형 및 임시적인 장치 고장을 다룰 수 있도록 여분의 수용력을 이들의 공정에 확립할 필요가 있을 수 있다.
배치 공정의 이러한 특징은 입력 또는 출력 화살표가 표시되지 않은 직각 블록에 의해 설명된다.
배치 공정의 양태는 기판의 배치식 로드 록(loadlocking)의 이용이며, 이는 기판이 가공되기 전에 이력의 편차를 야기한다.
배치 공정의 또 다른 특징은 생성물이 다음 공정 단계를 위한 장치가 이용가능하게 될 것을 대기하면서 청정실(10)에 다소의 기간 동안 저장될 필요가 있을 수 있다는 사실이다. 이러한 특징은 도 1에 도시되어 있지 않다.
도 1의 섹션 B는 "반-배치" 공정으로 고려될 수 있는 공정을 도시한다. 배치 공정에서와 같이, 직각 박스로 표시된 전용 장치는 공통의 청정실에 함께 위치한다. 반-배치 공정에서는 통상적으로 각각의 공정 단계를 위한 하나의 그러한 장치가 존재한다. 생성물은 화살표로 도시된 바와 같이 한 장치에서 다음으로 흐른다.
배치 공정에서와 같이, 생성물은 다음 공정 단계를 위한 장치가 이용가능하게 될 것을 대기하면서 청정실에 다소의 기간 동안 저장될 수 있다. 이것은 도 1에 도시되어 있지 않다.
도 1의 섹션 C는 본 발명에 따른 인-라인 공정을 도식적으로 나타낸다. 직각 박스는 통합된 제조 유닛의 모듈을 나타낸다. 모듈은 상호연계되며, 생성물은 운반 수단(도시되지 않음)에 의해 하나의 모듈로부터 다음으로 운반된다. 로드 록은 제조 유닛에 통합된다. 모듈이 상호연계되기 때문에, 청정실 환경에 모듈을 위치시킬 필요가 없다. 생성물이 공정 단계 사이에서 주위 환경에 노출되지 않으므로, 개개의 후속하는 공정 단계에 대해 생성물을 제조하는데 있어서의 시간 손실이 배치 및 반-배치 공정 둘 모두에 비해 훨씬 줄어든다.
개별적인 모듈의 생산 수용력이 서로에 대해 조율되므로, 공정 단계 사이에 헛도는 시간의 양은 배치 및 반-배치 공정 둘 모두에 비해 훨씬 감소된다.
인-라인 공정의 또 다른 장점은 모든 기판이 동일한 공정 이력을 지녀서 배치 공정 또는 반-배치 공정에 의해 제조된 생성물에 비해 훨씬 감소된 생성물 편차를 초래한다는 것이다.
도 1A는 모듈(11a, 11b, 11c) 중 하나를 보다 상세하게 도시한다.
모듈(11)은 도킹 스테이션(13a, 13b); 로드 록(14a 및 14b); 및 공정실(15)을 포함한다.
도 1A의 부분 b는 소위 자동화 가이드 비히클(AGC)(16)을 도시하며, 이것은 수송 컨테이너(18)용으로 이용되며, 기판(17) 더미를 유지한다.
기판(17)을 공정실(15)의 과정에 맡기기 위하여, AGV(16)를 도킹 스테이션(13a)으로 이동시키고, 여기에서 로드 록(14a)까지 이동시킨다. 로드 록(14a)에서, 기판은 미리 조건화되며, 이후 하나씩 공정실(15)로 운반되어 특정 공정 단계를 밟게 된다. 각 기판이 공정실(15)의 공정 단계를 겪은 후, 로드 록(14b)에서 대기하고 있는 AGV로 운반된다. 모든 기판이 공정실(15)의 공정 단계를 겪은 후, AGV를 로드 록(14b)에서 도킹 스테이션(13b)으로 이동시키고, 여기에서 청정실 환경(도시되지 않음)으로 이동시킨다.
상기 설명으로부터, 로드 록(14a 및 14b)에서의 개별적인 체류 시간이 매우 다를 수 있으므로, 상기 공정이 상이한 공정 이력을 지니는 각각의 기판을 초래함이 명백할 것이다.
도 1의 섹션 B의 반-배치 공정은 유사한 모듈을 사용하여, 개별적인 기판 사이의 공정 이력에서 동일한 종류의 편차를 초래한다. 이러한 차이는 다양한 공정 단계 동안 축적되어 비록 한 배치의 기판일지라도 생성물 품질에 있어서 현저한 차이를 초래할 수 있다.
도 2는 본 발명의 공정에 의해 제조된 평판 디스플레이에 사용하기 적합한 바람직한 발광 장치(20)의 단면도를 도시한다. 기판(21)은 당 분야에 공지된 임의의 적합한 기판일 수 있다. 바람직한 기판은 투명한, 예를 들어 유리 박판 또는 투명한 중합체이다.
기판(21) 위에 증착된 것은 게이트(22)이다. 바람직한 게이트 조성은 두께가 100 내지 500 nm인 금속, TCO 또는 둘의 조합물의 스퍼터링된 층이다. 기판 및 게이트를 질화규소(23)의 층으로 덮는다. 질화규소 층의 윗면에서, 게이트(22)의 바로 위는 반도체 재료(24)의 층이다. 반도체 층(24)은 도핑된 형태의 무정형 규소, 미세결정질 규소, 또는 다결정질 규소와 미세결정질 규소의 혼합물로 구성될 수 있다. 질화규소 층(23) 윗면에 있는 것이 반도체 층과 접촉하는 공급원 층(25)이다. 예를 들어 Al, Ag, Au, Mo, Cr, Ti와 같은 금속, 또는 ZnO 또는 TCO와 같은 산화물의 스퍼터링된 층일 수 있는 공급원 층(25)은 반도체 층의 영역에 개구를 지닌다. 전체 구조의 윗면에는 평탄화 층(26)이 존재한다. 평탄화 층(26)의 윗면은 음극(27)이며, 이것은 평탄화 층을 관통하여 공급원 층(25)과 전기적으로 접촉하게 된다. 음극 재료는 공지된 기술에 의해 용이하게 증착될 수 있는 임의의 전도성 재료일 수 있다. 바람직하게는, 음극이 Al, Ag, Au, Mo, Cr, Ti, ZnO 또는 TCO의 광-반사 층이다. 알루미늄이 특히 바람직하다.
발광 재료(28)는 음극(27)의 윗면에 증착된다. 발광 재료는 유기 발광 재료인 것이 바람직하다. 유기 발광 재료는 소위 "소형 분자"(즉, 비중합체) 재료일 수 있거나, 중합체 발광 재료일 수 있다. 소형 분자 재료의 예로는 형광성 금속 킬레이트, 예를 들어 8-히드록시퀴놀린 알루미늄(Alq3)이 있다. 중합체 재료의 예는 미국특허 제 5,247,190호에 개시된 컨쥬게이션된 중합체를 포함하며, 이의 기술이 본원에 참조로서 포함된다. 상기 중합체 중에서, 폴리(p-페닐렌비닐렌)("PPV")이 특히 바람직하다.
양극(29)은 TFT의 바로 위에 있는 영역에서 발광 재료(28)의 윗면에 위치한다. 도 2에는 빛이 TFT에 도달하지 못하게 하여 이의 작업에 영향을 미치지 않도록 하는 차단층(30)도 도시되어 있다. 상기 차단층은 임의적이다.
게이트(22), 규소 층(24), 공급원 층(25), 평탄화 층(26), 음극(27), 및 차단층(30)은 구조화된 층들이다.
TFT, 음극, 양극 및 발광 재료는 발광 디스플레이 장치의 기능부를 형성한다. 장치는 다수의 캡슐화 층으로 덮혀 있어서 주위 산소 및 수증기의 유해한 영향으로부터 장치를 보호한다. 캡슐화 층(31)의 윗면에는 접착제 층(32)이 존재하며, 이것은 장치와 앞 유리 층(33) 사이에 결합을 형성한다. 유리 기판 및 보호하는 앞 유리 층을 지니는 것은 안정한 대칭 구조를 수득하는 장점을 지닌다.
발광 장치를 제조하기 위해 사용된 박층 더미에는 다양한 차이가 존재할 수 있다. 순서가 다를 수 있고, 생성되는 장치의 특성에 따라 층이 첨가되거나 제거될 수 있다.
도 3은 기판 상에 전자 장치, 예컨대 박막 트랜지스터를 증착시키는 공정의 개요 도식이다. 도 3a에 도시된 유리 기판(30)을 유럽 특허 EP 0 297 637호에 개시된 플라즈마 화학 기상 증착 (PECVD) 공정을 이용하여 도핑된 규소층과 같은 구조화가능한 층(31)(도 3b)으로 덮는다. 이후 구조화가능한 층을 제1 패턴으로 포토레지스트 재료(32)로 코팅한다. 도시된 제1 패턴은 구조화가능한 층을 전부 덮는 완전한 층이나, 제1 패턴은 후속 단계에서 형성되는 대략 근사치의 제2 패턴과 같이, 완전한 층 보다 적은 것이 편리할 수 있다.
단계 d에서, 포토레지스트 코팅(32)은 마스크를 통해 광원에 노출된다. 마스크는 제1 패턴 내에 새겨지는 제2 패턴을 제공하도록 설계된다. 광원은 요망되는 영역에 포토레지스트 재료를 경화시키는데 적합한 임의의 공급원일 수 있다.
현상 단계에서, 경화되지 않은 포토레지스트 재료를 제거시켜 구조화가능한 층이 별개의 소정 영역에 존재하도록 한다. 구조화가능한 층의 노출된 부분을 에칭(단계 c)에 의해 제거시켜, 요구되는 트랜지스터의 구조 형성부를 초래한다. 에칭 단계 후, 포토레지스트 재료를 박리시킨다.
상기 공정을 반복하여 완전한 트랜지스터를 형성한다.
도 3에 기술된 공정 및 이에 수반된 본문은 기판의 전체 작업 영역을 덮고 있는 포토레지스트 재료의 완전한 층을 제공한 후 선택적으로 제거하는 일반적인 접근법을 이용한다. 바람직한 구체예에서, 박막 트랜지스터 구조를 도 4의 통합된 프린팅 및 경화 헤드에 의해 생성한다. 상기 통합된 프린팅 및 경화 헤드(40)는 프린트헤드(41), 제1 경화 스캔 헤드(42), 제1 스캔 헤드(43), 제2 경화 스캔 헤드(44) 및 제2 스캔 헤드(45)를 포함한다. 프린트헤드/경화 헤드 어셈블리는 가동성 프레임(46)에 부착되며, 이것은 기판(47) 위에서 X- 및 Y-방향으로의 이동을 제공한다. 통합된 프린팅 및 경화 헤드(30)의 조작은 2004년 4월 23일 출원된 네덜란드 특허 출원 NL 1026013호에 상세하게 개시되어 있다. 프린팅 헤드(41) 및 제1 경화 및 스캔 헤드(42)를 조합시킴에 의해, 통합된 프린팅 및 경화 헤드는 포토레지스트 재료의 경화 패턴이 마스크를 정렬시킬 필요 없이 미세하게 조정되도록 할 수 있다. 프린팅 및 경화 헤드의 조작이 컴퓨터-조절되기 때문에, 요구되는 패턴으로의 임의의 개질은, 마스크가 사용되는 경우 필요할 임의의 하드웨어 변경을 요구하지 않고 컴퓨터의 프로그램을 다시 작성함에 의해 간단하게 이루어질 수 있다.
박막 트랜지스터를 형성한 후, 요구되는 영역을 유기 발광 디스플레이 또는 OLED 재료와 같은 발광 재료로 채운다. 발광 재료의 바람직한 증착 방법은 잉크 젯 프린트 헤드를 이용하는 것이다. 상기 기술은 공개된 특허출원 US 2003/0218645호에 상세하게 개시되어 있고, 이의 기술이 본원에서 참조로서 포함된다.
도 5는 기판 위에 박막 트랜지스터를 제조하기 위한 인-라인 모듈(50)의 개요 도식이다. 이것은 2003년 9월 3일 출원된 네덜란드 특허출원 1024215호에 기술된 유형의 기판 가공용 어셈블리이며, 이의 기술이 본원에 참조로서 포함된다. 기판은 로드 록 챔버(도시되지 않음)에 도입된다. 로드 록 챔버로부터 기판을 운반 수단(도시되지 않음)에 의해 일련의 공정실을 통해 이동시킨다. 기판을 조건화한 후, 이를 공정실(51)로 운반하고, 금속 층, TCO 층, 반도체 층 또는/및 절연층과 같이 구조화되어야 하는 층을 증착시키기 위한 장치를 제공한다. 이후 기판을 공정실(52)로 이동시키고, 상기 기술된 유형의 통합된 프린팅 및 경화 헤드를 제공한다. 증착된 포토레지스트 재료를 공정실(53)로 진행시킨다. 상기 공정 동안, 임의의 경화되지 않은 포토레지스트 재료를 제거한다. 이는 밑에 있는 층의 별개의 영역을 에칭 단계에 노출시키며, 이것은 공정실(54)에서 일어난다. 남아있는 포토레지스트 재료를 챔버(55)의 박리/애싱(ashing) 단계에서 제거한다. 이후 기판을 챔버(56)에서 청정 단계로 처리하고, CO2 스노우 세정시킬 수 있다. 상기 모듈은 생성되는 장치가 요구하는 대로 수 회 반복할 수 있다.
상기 모듈은 자체로 부품집합이며, 인-라인 제조 공정은 기술된 PECVD 모듈 대신 스퍼터링, 잉크-젯 프린팅 또는 스핀-코팅 모듈을 사용함에 의해 변화될 수 있음을 이해할 것이다.
도 6은 완전한 평판 디스플레이를 제조하기 위한 인-라인 장치의 부품집합 설계를 도시한다. 제1 모듈(70)은 박막 트랜지스터를 인-라인 형성하기 위한 모듈이고, 상기에 보다 상세하게 기술되어 있다. 도 6에 도시된 대로, 상기 모듈은 운반 챔버(71)에 의해 연결된 두 열의 공정실에 의해 실행된다. 이러한 구성은 때로 작업장 공간을 줄이는데 바람직하나, 다른 점에서는 도 5에 도시된 모듈과 유사한 기능을 지닌다. 제2 모듈(72)은 연속된 제2 공정실을 포함하며 유기 발광 재료의 인-라인 프린팅에 전용된다. 상이한 색채의 빛을 발산시키는 OLED을 함께 접근시켜 프린팅함으로써 단일의 픽셀을 형성할 수 있거나, 대안적으로 한 가지 색의 발광 재료를 분리된 영역 또는 전체 영역의 픽셀에 프린팅시켜 각각에 상이한 색채의 색채 필터를 제공할 수 있다.
모듈(73)은 양극 재료 및 캡슐화 층, 및 임의로 접착제 층 및 앞 유리 패널을 제공하기 위해 설계된 연속된 제3 공정실을 지닌다.
세 개의 모듈은 각각 독립적일 수 있고, 예를 들어 청정실 환경에 함께 정위된다. 그러나, 본 발명의 바람직한 구체예에서, 세 개의 모듈은 진공실에 의해 상호연계되며 기판을 하나의 모듈에서 다음으로 운반하기 위한 운반 수단이 제공된다.
본 발명은 디스플레이용 TFT 구조의 생성에 제한되지 않는다. 동일한 방법이 전자 장치에서 모든 종류의 구조화된 층의 생성에 적용될 수 있다. 일 구체예는 수동 매트릭스 디스플레이의 TCO 또는 ITO 층의 생성이다. 유리 또는 중합체 기판 위에서, ITO 층은 예를 들어 스퍼터링에 의해 증착되며, 상기 층은 그 윗면에 포토레지스트 층을 증착시키고, 포토레지스트를 구성하고, ITO 층을 에칭시킴에 의해 구조화된다.
본 발명의 방법에 따라 생성될 수 있는 다른 전자 장치의 예로는, 발광 다이오드, 사인용 디스플레이, 센서, 유기 전자공학, 마이크로 전자 기계 시스템(MEMS), 옵토-전자 장치, 및 마이크로칩 생성에서의 구조물이 있다.

Claims (36)

  1. a) 구조화 가능한(structurable) 층을 기판 위에 증착시키는 단계;
    b) 프린트헤드(printhead)와 경화 헤드(cured head)가 통합된 어셈블리를 이용하여, 패턴화될 수 있는 재료를 구조화 가능한 층 위에 제1 패턴으로 증착시키고, 제1 패턴 내에 제2 패턴을 생성시키기 위해 상기 패턴화될 수 있는 재료를 선택적으로 처리하는 단계, 여기서 상기 선택적으로 처리하는 단계는 선택적으로 경화시키는 단계를 포함하며;
    c) 패턴화될 수 있는 재료에 의해 덮이지 않은 영역에서 구조화 가능한 층을 에칭시키는 단계를 포함하며,
    상기 단계들은 기판을 주위 공기에 중간(intermediate) 노출시키지 않고 수행되는, 기판상에 박막 전자 장치를 제조하는 인-라인 공정.
  2. 제 1항에 있어서, 상기 구조화 가능한 층이 절연층, 금속층, TCO 층 또는 반도체층임을 특징으로 하는 인-라인 공정.
  3. 제 1항 또는 제 2항에 있어서, 상기 박막 전자 장치가 박막 트랜지스터임을 특징으로 하는 인-라인 공정.
  4. 제 1항 또는 제 2항에 있어서, 상기 단계 a)가 플라즈마 화학 기상 증착 공정을 포함함을 특징으로 하는 인-라인 공정.
  5. 제 1항 또는 제 2항에 있어서, 상기 단계 a)가 금속 및 TCO로 구성된 군으로부터 선택된 재료의 스퍼터링(sputtering)을 포함함을 특징으로 하는 인-라인 공정.
  6. 제 1항 또는 제 2항에 있어서, 상기 단계 a)가 금속 및 TCO로 구성된 군으로부터 선택된 재료의 증발을 포함함을 특징으로 하는 인-라인 공정.
  7. 삭제
  8. 제 1항 또는 제 2항에 있어서, 상기 패턴화될 수 있는 재료를 선택적으로 경화시키는 단계가 마스크를 이용한 조사(irradiation)에 의해 수행됨을 특징으로 하는 인-라인 공정.
  9. 제 1항 또는 제 2항에 있어서, 상기 패턴화될 수 있는 재료를 선택적으로 경화시키는 단계가 직접 화상법(imaging)을 이용한 조사에 의해 수행됨을 특징으로 하는 인-라인 공정.
  10. 삭제
  11. 삭제
  12. 제 1항 또는 제 2항에 있어서, 상기 프린트헤드와 경화 헤드가 통합된 어셈블리가 스캔 헤드를 추가로 포함함을 특징으로 하는 인-라인 공정.
  13. 제 1항 또는 제 2항에 있어서, 상기 단계 a) 내지 단계 c)를 포함하는 공정이 연속 공정임을 특징으로 하는 인-라인 공정.
  14. 삭제
  15. 제 1항 또는 제 2항에 있어서, 에칭 후에, 상기 패턴화될 수 있는 모든 재료를 제거하는 것을 추가로 포함함을 특징으로 하는 인-라인 공정.
  16. 제 1항에 있어서, 상기 패턴화될 수 있는 재료를 선택적으로 처리하는 단계 b) 후에, 및 상기 구조화 가능한 층을 에칭시키는 단계 c) 전에, 세척 단계, 패턴화될 수 있는 재료의 사전-베이킹 단계, 패턴화될 수 있는 재료의 후-베이킹 단계, 구조화 가능한 층의 어닐링(annealing) 단계 및 이들의 조합으로 구성된 군으로부터 선택된 공정 단계를 추가로 포함함을 특징으로 하는 인-라인 공정.
  17. 제 1항 또는 제 2항에 있어서, 상기 선택적으로 경화시키는 단계가 상기 패턴화될 수 있는 재료를 레이져 절제에 의해 제거하는 것을 포함함을 특징으로 하는 인-라인 공정.
  18. 제 1항 또는 제 2항에 있어서, 상기 패턴화될 수 있는 재료가 네거티브 포토레지스트이고, 상기 공정이 비경화된 포토레지스트 재료를 에칭 전에 제거하는 것을 추가로 포함함을 특징으로 하는 인-라인 공정.
  19. 제 1항 또는 제 2항에 있어서, 상기 패턴화될 수 있는 재료가 포지티브 포토레지스트이고, 상기 공정이 비경화된 포토레지스트 재료를 에칭 전에 현상하는 것을 추가로 포함함을 특징으로 하는 인-라인 공정.
  20. 제 1항 또는 제 2항에 있어서, 상기 패턴화될 수 있는 재료가 표면 에너지에 반응함을 특징으로 하는 인-라인 공정.
  21. 삭제
  22. 제 1항 또는 제 2항의 인-라인 공정을 포함하는 평판 디스플레이를 제조하는 인-라인 공정.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. a) 진공 로드 록(load lock); b) 패턴화될 수 있는 재료를 구조화 가능한 층 위에 제1 패턴으로 증착시키고 패턴화될 수 있는 재료를 선택적으로 처리하여 제1 패턴 내에 제2 패턴을 생성시키기 위해 프린트헤드(printhead)와 경화 헤드(cured head)가 통합된 어셈블리를 포함하는 하나 이상의 공정실; 및 c) 기판을 진공 로드 록에서 공정실까지 운반하기 위한 운반 수단을 포함하는, 제 1항 또는 제 2항에 따른 공정을 수행하기 위한 장치.
  32. 제 31항에 있어서, 상기 장치가 특정 공정 단계에 각각 전용되는 일련의 공정실을 포함하고, 이웃하는 공정실 사이에서 기판을 운반하기 위한 운반 수단을 추가로 포함함을 특징으로 하는 장치.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020077006433A 2004-08-24 2005-08-24 박막 전자 장치를 제조하는 인­라인 공정 KR101236460B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/923,792 2004-08-24
US10/923,792 US7354845B2 (en) 2004-08-24 2004-08-24 In-line process for making thin film electronic devices
EP05101618 2005-03-02
EP05101618.6 2005-03-02
PCT/EP2005/054157 WO2006021568A1 (en) 2004-08-24 2005-08-24 In-line process for making thin film electronic devices

Publications (2)

Publication Number Publication Date
KR20070051341A KR20070051341A (ko) 2007-05-17
KR101236460B1 true KR101236460B1 (ko) 2013-02-22

Family

ID=35943789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006433A KR101236460B1 (ko) 2004-08-24 2005-08-24 박막 전자 장치를 제조하는 인­라인 공정

Country Status (7)

Country Link
US (2) US7354845B2 (ko)
EP (1) EP1789996A1 (ko)
JP (1) JP2008511146A (ko)
KR (1) KR101236460B1 (ko)
CN (1) CN101088141A (ko)
TW (1) TWI389315B (ko)
WO (1) WO2006021568A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354845B2 (en) * 2004-08-24 2008-04-08 Otb Group B.V. In-line process for making thin film electronic devices
EP1839883B1 (de) * 2006-03-08 2016-08-24 Homag Holzbearbeitungssysteme AG Verfahren und vorrichtung zum bedrucken plattförmiger werkstücke
DE502006005293D1 (de) * 2006-08-25 2009-12-17 Homag Holzbearbeitungssysteme Vorrichtung zum Bemustern von Werkstücken
CN101177074B (zh) * 2006-11-07 2011-07-20 豪迈木材加工***公司 在工件上制作图案的设备及使用该设备制作图案的方法
US8608972B2 (en) * 2006-12-05 2013-12-17 Nano Terra Inc. Method for patterning a surface
TW200839432A (en) * 2006-12-05 2008-10-01 Nano Terra Inc Method for patterning a surface
EP1935657B1 (de) * 2006-12-20 2013-02-13 Homag Holzbearbeitungssysteme AG Vorrichtung und Verfahren zum Beschichten von Werkstücken
WO2008115530A2 (en) * 2007-03-20 2008-09-25 Nano Terra Inc. Polymer composition for preparing electronic devices by microcontact printing processes and products prepared by the processes
EP1974928B1 (de) * 2007-03-27 2009-11-18 Homag Holzbearbeitungssysteme AG Verfahren zum Bedrucken eines dreidimensionalen Behälters
EP1983072A1 (en) * 2007-04-20 2008-10-22 Applied Materials, Inc. Processing device and method for processing a subtrate
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
ES2564242T3 (es) * 2007-05-10 2016-03-21 Homag Holzbearbeitungssysteme Ag Procedimiento y dispositivo para el revestimiento de una superficie
US20080314513A1 (en) * 2007-06-19 2008-12-25 Achim Gauss Device for imparting a pattern onto the surface of work pieces
US20090120249A1 (en) * 2007-11-14 2009-05-14 Achim Gauss Device For Refining Workpieces
US8899171B2 (en) 2008-06-13 2014-12-02 Kateeva, Inc. Gas enclosure assembly and system
US9048344B2 (en) 2008-06-13 2015-06-02 Kateeva, Inc. Gas enclosure assembly and system
US9604245B2 (en) 2008-06-13 2017-03-28 Kateeva, Inc. Gas enclosure systems and methods utilizing an auxiliary enclosure
US10434804B2 (en) 2008-06-13 2019-10-08 Kateeva, Inc. Low particle gas enclosure systems and methods
US12018857B2 (en) 2008-06-13 2024-06-25 Kateeva, Inc. Gas enclosure assembly and system
US10442226B2 (en) 2008-06-13 2019-10-15 Kateeva, Inc. Gas enclosure assembly and system
US11975546B2 (en) 2008-06-13 2024-05-07 Kateeva, Inc. Gas enclosure assembly and system
US8383202B2 (en) 2008-06-13 2013-02-26 Kateeva, Inc. Method and apparatus for load-locked printing
KR100965259B1 (ko) 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
CN102184708A (zh) * 2011-05-11 2011-09-14 冠捷显示科技（厦门）有限公司 一种用于局部背光调节的新型被动矩阵驱动装置
KR102016871B1 (ko) 2011-08-09 2019-08-30 카티바, 인크. 하향 인쇄 장치 및 방법
US9120344B2 (en) 2011-08-09 2015-09-01 Kateeva, Inc. Apparatus and method for control of print gap
CN203666124U (zh) * 2011-12-22 2014-06-25 科迪华公司 气体封闭***
KR102064391B1 (ko) * 2012-08-31 2020-01-10 삼성디스플레이 주식회사 기판 처리 장치
DE102012111114B4 (de) * 2012-11-19 2018-10-04 Ev Group E. Thallner Gmbh Halbleiterbearbeitungsvorrichtung und -verfahren
KR102280282B1 (ko) * 2012-11-30 2021-07-21 카티바, 인크. 산업용 프린팅 시스템의 유지 방법
TWI618901B (zh) * 2012-11-30 2018-03-21 凱特伊夫公司 用於維護工業用列印系統的方法
CN105818540B (zh) * 2012-12-19 2018-06-05 科迪华公司 气体封闭组件和***
EP3474317B1 (en) * 2013-03-13 2022-06-22 Kateeva, Inc. Gas enclosure systems and methods utilizing an auxiliary enclosure
DE102013216113A1 (de) 2013-08-14 2015-03-05 Homag Holzbearbeitungssysteme Gmbh Beschichtungsaggregat
KR101878084B1 (ko) 2013-12-26 2018-07-12 카티바, 인크. 전자 장치의 열 처리를 위한 장치 및 기술
EP3975229A1 (en) 2014-01-21 2022-03-30 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
US9343678B2 (en) 2014-01-21 2016-05-17 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
CN110265326B (zh) 2014-04-30 2024-03-08 科迪华公司 用于衬底涂覆的气垫设备和技术
AU2015258768A1 (en) 2014-05-16 2016-12-01 Ccl Secure Pty Ltd Hybrid security device for security document or token
JP6570147B2 (ja) 2014-11-26 2019-09-04 カティーバ， インコーポレイテッド 環境的に制御されたコーティングシステム
KR20170021589A (ko) * 2015-08-18 2017-02-28 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN117242559A (zh) * 2021-03-11 2023-12-15 应用材料公司 用于制造微型led显示器的***及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190571A (ja) * 1991-06-24 1993-07-30 General Electric Co <Ge> マスク工程数を減らした薄膜トランジスタ装置の製造方法
JP2001308345A (ja) 2000-03-31 2001-11-02 Internatl Business Mach Corp <Ibm> 薄膜トランジスタのために自己ドーピング層を使用してオーム接触部を形成する方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701530A (nl) 1987-06-30 1989-01-16 Stichting Fund Ond Material Werkwijze voor het behandelen van oppervlakken van substraten met behulp van een plasma en reactor voor het uitvoeren van die werkwijze.
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH04118925A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd 複合型処理装置
US5932012A (en) 1995-06-23 1999-08-03 Hitachi Techno Engineering Co., Ltd. Paste applicator having positioning means
JP3100901B2 (ja) 1996-04-25 2000-10-23 三菱電機株式会社 薄膜シリコン太陽電池の製造方法
US5814530A (en) * 1996-09-27 1998-09-29 Xerox Corporation Producing a sensor with doped microcrystalline silicon channel leads
US6174377B1 (en) 1997-03-03 2001-01-16 Genus, Inc. Processing chamber for atomic layer deposition processes
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JPH11204411A (ja) * 1998-01-19 1999-07-30 Nikon Corp 塗布現像露光装置
US6517303B1 (en) 1998-05-20 2003-02-11 Applied Komatsu Technology, Inc. Substrate transfer shuttle
US6697694B2 (en) * 1998-08-26 2004-02-24 Electronic Materials, L.L.C. Apparatus and method for creating flexible circuits
US6277199B1 (en) 1999-01-19 2001-08-21 Applied Materials, Inc. Chamber design for modular manufacturing and flexible onsite servicing
GB2350321A (en) 1999-05-27 2000-11-29 Patterning Technologies Ltd Method of forming a masking or spacer pattern on a substrate using inkjet droplet deposition
US6165658A (en) 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
US6460369B2 (en) 1999-11-03 2002-10-08 Applied Materials, Inc. Consecutive deposition system
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
US6709522B1 (en) 2000-07-11 2004-03-23 Nordson Corporation Material handling system and methods for a multichamber plasma treatment system
EP1223615A1 (en) 2001-01-10 2002-07-17 Eidgenössische Technische Hochschule Zürich A method for producing a structure using nanoparticles
AU2002346740A1 (en) 2001-06-01 2002-12-16 Litrex Corporation Interchangeable microdeposition head apparatus and method
US20030014146A1 (en) * 2001-07-12 2003-01-16 Kabushiki Kaisha Toshiba Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
JP4192456B2 (ja) 2001-10-22 2008-12-10 セイコーエプソン株式会社 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
AU2002360361A1 (en) * 2001-11-09 2003-06-10 Biomicroarrays, Inc. High surface area substrates for microarrays and methods to make same
NL1020312C2 (nl) 2002-04-05 2003-10-07 Otb Groep B V Werkwijze en inrichting voor het vervaardigen van een display, zoals bijvoorbeeld een polymere OLED display, een display en een substraat ten gebruike bij de werkwijze.
NL1020633C2 (nl) 2002-05-21 2003-11-24 Otb Group Bv Samenstel voor het behandelen van substraten.
JP2004012902A (ja) 2002-06-07 2004-01-15 Fuji Photo Film Co Ltd 描画装置及びこの描画装置を用いた描画方法
JP4619116B2 (ja) 2002-06-21 2011-01-26 アプライド マテリアルズ インコーポレイテッド 真空処理システムのための搬送チャンバ
US7575406B2 (en) 2002-07-22 2009-08-18 Brooks Automation, Inc. Substrate processing apparatus
JP4510623B2 (ja) 2002-07-24 2010-07-28 アプライド マテリアルズ インコーポレイテッド 加熱チャンバの熱絶縁装置及び方法
US20040055637A1 (en) * 2002-09-21 2004-03-25 Bossom Bernie Jon Vacuum rescue devices, systems, and methods
NL1021760C2 (nl) 2002-10-28 2004-05-03 Otb Groep B V Moederplaat voor het fabriceren van een stempelplaat alsmede een stempelplaat en opslagmedium en een werkwijze voor het fabriceren van de moederplaat, stempelplaat en opslagmedium.
GB0230129D0 (en) 2002-12-24 2003-01-29 Koninkl Philips Electronics Nv Method of fabricating a device
US20040141832A1 (en) 2003-01-10 2004-07-22 Jang Geun-Ha Cluster device having dual structure
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
JP4437544B2 (ja) * 2003-02-05 2010-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
NL1023491C2 (nl) 2003-05-21 2004-11-24 Otb Groep B V Cascadebron.
KR100556349B1 (ko) * 2003-10-28 2006-03-03 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이 기판의 제조방법
US7354845B2 (en) * 2004-08-24 2008-04-08 Otb Group B.V. In-line process for making thin film electronic devices
US7259106B2 (en) * 2004-09-10 2007-08-21 Versatilis Llc Method of making a microelectronic and/or optoelectronic circuitry sheet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190571A (ja) * 1991-06-24 1993-07-30 General Electric Co <Ge> マスク工程数を減らした薄膜トランジスタ装置の製造方法
JP2001308345A (ja) 2000-03-31 2001-11-02 Internatl Business Mach Corp <Ibm> 薄膜トランジスタのために自己ドーピング層を使用してオーム接触部を形成する方法

Also Published As

Publication number Publication date
KR20070051341A (ko) 2007-05-17
US20070238054A1 (en) 2007-10-11
WO2006021568A1 (en) 2006-03-02
US20060046326A1 (en) 2006-03-02
JP2008511146A (ja) 2008-04-10
EP1789996A1 (en) 2007-05-30
TWI389315B (zh) 2013-03-11
CN101088141A (zh) 2007-12-12
TW200618308A (en) 2006-06-01
US8080366B2 (en) 2011-12-20
US7354845B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
KR101236460B1 (ko) 박막 전자 장치를 제조하는 인­라인 공정
CN100437976C (zh) 显示装置的制造方法及电视机
KR100713032B1 (ko) 전기광학장치
KR100913927B1 (ko) 발광 디바이스 및 그 제조 방법
CN100565909C (zh) 半导体装置、电子装置及半导体装置的制造方法
CN100456526C (zh) 一种有机电致发光器件及其制造方法
US9196664B2 (en) Display device and method for fabricating the same
US8932889B2 (en) Display, method of manufacturing the same, and electronic unit
CN1306556C (zh) 薄膜装置的制造方法
US20090267075A1 (en) Oganic thin film transistor and pixel structure and method for manufacturing the same and display panel
EP1826738A1 (en) Display device and display device manufacturing method
JP2007173200A (ja) 有機電界発光表示装置及びその製造方法
JP2003015548A (ja) 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
US8004184B2 (en) Electro-luminescent display device
KR100759557B1 (ko) 유기 발광 디스플레이 장치
CN1873999B (zh) 平板显示器及其制造方法
KR100753569B1 (ko) 유기전계발광표시소자의 제조방법
CN110620133A (zh) 一种透明显示面板及其制备方法和显示装置
CN101013719A (zh) 发光装置、发光装置的制造方法、曝光装置及电子设备
CN116867314B (zh) 显示面板制作方法、显示面板与显示终端
US20220020830A1 (en) Patterning of Organic Light Emitting Diode Device and the OLED Displays Manufactured Therefrom
CN112164765A (zh) 一种显示面板及制作方法
Prat et al. Flexible OLED Displays Made with the EPLaR Process
JP2005166526A (ja) 有機ｅｌパネルの製造方法
KR20050077371A (ko) 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200214

Year of fee payment: 8