KR101226074B1 - Ｅｓｄ 보호 장치를 구비한 ｒｆｉｄ 태그 칩 - Google Patents

Ｅｓｄ 보호 장치를 구비한 ｒｆｉｄ 태그 칩 Download PDF

Info

Publication number
KR101226074B1
KR101226074B1 KR1020090060041A KR20090060041A KR101226074B1 KR 101226074 B1 KR101226074 B1 KR 101226074B1 KR 1020090060041 A KR1020090060041 A KR 1020090060041A KR 20090060041 A KR20090060041 A KR 20090060041A KR 101226074 B1 KR101226074 B1 KR 101226074B1
Authority
KR
South Korea
Prior art keywords
rfid tag
conductivity type
tag chip
antenna pad
voltage
Prior art date
Application number
KR1020090060041A
Other languages
English (en)
Other versions
KR20110002538A (ko
Inventor
정연우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020090060041A priority Critical patent/KR101226074B1/ko
Publication of KR20110002538A publication Critical patent/KR20110002538A/ko
Application granted granted Critical
Publication of KR101226074B1 publication Critical patent/KR101226074B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 일 측면에 따른 RFID 태그 칩은, 안테나를 통해 수신되는 무선 주파수 신호를 증폭하여 RFID의 동작 전압으로 사용되는 전원 전압을 생성하는 전압 멀티플라이어; 및 안테나 패드를 통해 인가되는 정전기로부터 내부 회로를 보호하고 상기 전압 멀티플라이어와 병렬로 연결되는 ESD 보호부를 포함한다.
RFID 태그 칩

Description

ＥＳＤ 보호 장치를 구비한 ＲＦＩＤ 태그 칩{RFID Tag Chip having ESD Protecting Device}
본 발명은 RFID 태그 칩에 관한 것으로서, 보다 상세하게는 ESD 보호 장치를 구비한 RFID 태그 칩에 관한 것이다.
일반적으로 정전기 방전(ESD: electrostatic discharge)은 반도체 칩의 신뢰성을 좌우하는 중요한 요소 중의 하나이며 이러한 정전기 방전은 반도체 칩을 취급하거나 시스템에 장착하는 경우 발생되어 반도체 칩을 손상시킨다. 대전된 인체나 기계에 반도체 칩이 접촉하면 인체나 기계에 대전되어 있던 정전기가 반도체 장치 내부로 방전되면서 큰 에너지를 가진 과도 정전기 전류 또는 과전압이 반도체 장치의 내부 회로에 큰 손상을 가할 수 있다.
ESD에 의한 내부 회로 손상은 RFID 태그 칩에서도 문제가 될 수 있다. AC 안테나 타입의 안테나 회로와 결합되는 RFID 태그 칩의 경우에는, 안테나 양단이 도체로 연결되어 ESD 문제가 크게 문제되지 않는다. 그러나, DC 안테나 타입의 안테 나 회로를 사용하는 경우에는 안테나 양단이 도체로 연결되어 있지 않아서 ESD로 인한 RFID 태그 칩 내부 회로의 손상 문제가 대두된다.
도 1a는 종래의 RFID 태그 칩의 단면도이고, 도 1b는 안테나에 연결된 종래 RFID 태그 칩을 개략적으로 나타낸 단면도이다. 도 1a 및 1b를 참조하면, 반도체 기판(101)에 소자 분리막(102)과 불순물 영역(103)이 형성되어 있고, 기판(101) 상에는 게이트 구조(104)와 메탈층(110, 120, 130, 131, 132)과 컨택(111, 112, 113, 114, 115)과 커패시터(125)가 형성되어 RFID 태그 칩 내부 회로의 일부를 구성한다. 메탈층은 레벨에 따라 제1 메탈층(110), 제2 메탈층(120) 및 제3 메탈층(130, 131, 132)으로 구분될 수 있다. 제3 메탈층(130~132) 상에 형성된 패시베이션층(140)은 제3 메탈층(131, 132)의 일부를 오픈(open)시키고, 오픈된 영역에는 안테나 노드인 그라운드 안테나 패드(141)와 신호 입력 안테나 패드(142)가 형성되어 있다. RFID 태그 칩(100)의 그라운드 안테나 패드(141)와 신호 입력 안테나 패드(142)는 플립 칩 본딩 또는 와이어 본딩을 통해 안테나 전극들(10, 20)에 각각 연결되고 패키징 된다.
이러한 종래 RFID 태그 칩(100)에서, 정전기가 외부 핀을 통해 패드(141, 142)를 거쳐 칩 내부 회로로 방전되면서 과도 전류파가 칩(100)의 내부 회로(예컨대, 아날로그 블록, 디지털 블록, 메모리 블록 등)에 큰 손상을 가할 수 있다. 기존의 ESD 보호 회로를 별도로 설치하여 입출력 패드에 연결할 수 있으나, 이 경우 추가적인 회로 구성으로 인해 RFID 회로 레이아웃을 위한 면적 확보에 어려움이 생길 수 있다. 또한, RFID 태그 칩에 있어서 ESD로 인해 과전압이 내부 회로에 인가되는 것을 더 효과적으로 방지할 수 있도록 ESD 특성을 더 개선할 필요가 있다.
본 발명의 과제 중 하나는 ESD 특성을 향상시키고 과전류이나 과전압으로 인한 내부 회로 소자의 열화를 방지할 수 있는 RFID 태그 칩을 제공하는 것이다. 또한 본 발명의 다른 과제는 ESD 특성 향상과 함께 칩 전체의 크기의 증가를 억제할 수 있고 칩 집적도 향상에 유리한 RFID 태그 칩을 제공하는 것이다.
본 발명의 일 측면에 따른 RFID 태그 칩은, 안테나를 통해 수신되는 무선 주파수 신호를 증폭하여 RFID 태그 칩의 동작 전압으로 사용되는 전원 전압을 생성하는 전압 멀티플라이어; 및 안테나 패드를 통해 인가되는 정전기로부터 내부 회로를 보호하고 상기 전압 멀티플라이어와 병렬로 연결되는 ESD 보호부를 포함한다. 상기 ESD 보호부는 상기 RFID 태그 칩의 기판의 배면측에 형성될 수 있다.
본 발명의 실시형태에 따르면, 상기 전압 멀티플라이어는, 안테나를 통해 인가되는 무선 주파수 신호를 정류하여 출력하는 복수의 다이오드; 및 상기 복수의 다이오드에서 정류된 전압을 승압하여 전하를 저장하고 RFID 태그 칩의 동작 전압으로 사용되는 전원 전압을 생성하는 복수의 커패시터를 포함할 수 있다.
상기 전압 멀티플라이어는, 상기 복수의 커패시터에 임계전압 이상의 전압 스트레스가 인가되는 것을 방지하는 스트레스 방지 회로부를 더 포함할 수 있다. 상기 스트레스 방지 회로부는, 상기 전원 전압의 최종 출력단과 접지 전압단 사이에 직렬로 연결되어 전압을 차지하여 전하를 저장하는 복수의 커패시터를 구비할 수 있다.
본 발명의 실시형태에 따르면, 상기 다이오드는 쇼트키 다이오드이고, 상기 커패시터는 상유전체를 사용한 커패시터(상유전체 커패시터)일 수 있다. 다른 실시형태에 따르면, 상기 다이오드는 쇼트키 다이오드이고, 상기 커패시터는 강유전체를 사용한 커패시터(강유전체 커패시터)일 수 있다.
상기 안테나 패드는 상기 RFID 태그 칩의 기판 배면 상에 형성될 수 있다. 상기 안테나 패드는 그라운드 안테나 패드와 신호 입력 안테나 패드를 포함할 수 있다. 상기 RFID 태그 칩은 그라운드 안테나 노드 접속용 메탈층과 신호 입력 안테나 노드 접속용 메탈층을 포함하되, 상기 그라운드 안테나 노드 접속용 메탈층은 상기 기판을 관통하는 제1 딥 컨택(deep contact)을 통해 상기 그라운드 안테나 패드에 연결될 수 있다. 상기 신호 입력 안테나 노드 접속용 메탈층은 상기 기판을 관통하는 제2 딥 컨택을 통해 상기 신호 입력 안테나 패드에 연결될 수 있다.
본 발명의 실시형태에 따르면, 상기 ESD 보호부는 PN 접합 소자를 포함할 수 있다. 상기 ESD 보호부는, 상기 기판 배면측에 형성된 저농도 제1 도전형 영역; 상 기 저농도 제1 도전형 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 하나와 연결되며 상기 저농도 제1 도전형 영역보다 고농도로 도핑된 고농도 제1 도전형 접합 영역; 및 상기 저농도 제1 도전형 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 다른 하나와 연결되며 상기 저농도 제1 도전형 영역보다 고농도로 도핑된 고농도 제2 도전형 접합 영역을 포함할 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 ESD 보호부는 PNP 또는 NPN BJT 소자를 포함할 수 있다. 상기 ESD 보호부는, 상기 기판 배면측에 형성된 저농도 제1 도전형 영역; 상기 저농도 제1 도전형 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 하나와 연결되며 상기 저농도 제1 도전형 영역보다 고농도로 도핑된 고농도 제1 도전형의 제1 접합 영역; 상기 저농도 제1 도전형 영역 내에 형성된 저농도 제2 도전형의 제2 접합 영역; 및 상기 제2 접합 영역으로부터 이격되어 상기 제2 도전형 접합 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 다른 하나와 연결되며 상기 저농도 제2 도전형 접합 영역보다 고농도로 도핑된 고농도 제1 도전형의 제3 접합 영역을 포함할 수 있다.
본 발명의 실시형태에 따르면, 상기 저농도 제1 도전형 영역은 기판 배면 상에 성장된 에피택셜층일 수 있다. 상기 ESD 보호부에 포함된 접합 소자나 BJP 소자 는 라인 형태로 일렬로 배치된 PN, PNP 또는 NPN 접합 구조를 가질 수 있다. 다른 실시예로서, 상기 ESD 보호부에 포함된 접합 소자나 BJT 소자는 환상의 형태로 배치된 PN, PNP 또는 NPN 접합 구조를 가질 수 있다.
본 발명에 따르면, RFID 태그 칩의 ESD 특성을 향상시키고 과전류로 인한 소자의 열화를 효과적으로 방지할 수 있다. 또한, 칩 내장형 ESD 보호부를 기판 배면측에 형성함으로써 ESD 보호 수단으로 인한 칩 사이즈의 실질적 증가 없이 ESD 특성을 높일 수 있어 전체적인 칩 크기를 줄일 수 있고 칩의 집적도를 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 실시형태에 따른 RFID 태그 칩을 설명하기 위한 회로도이다. 도 2를 참조하면, RFID 태그 칩은, 전압 멀티플라이어(170)와 이에 병렬로 연결된 ESD 보호부(150)를 포함한다. 도 2에서 VDD는 RFID 태그 칩의 동작전압으로 사용되는 DC 전원 전압(또는 전원 전압의 출력단)에 해당하고 GND는 접지 전압(또는 접지 전압단)에 해당한다.
전압 멀티플라이어(170)는 안테나 패드를 통해 수신되는 무선 주파수 신호를 증폭하여 RFID의 동작 전압으로 사용되는 전원 전압을 생성한다. 전압 멀티플라이어(170)는 안테나 패드(AN1, AN2)로부터 무선 주파수(RF) 신호가 인가될 경우, 복수의 다이오드(D11, D12, ..., DN1, DN2)의 정류작용과 복수의 커패시터(C11, C12, ..., CN1, CN2)의 차지 펌핑(charge pumping) 동작에 의해 RFID 태그 칩의 동작 전압인 전원 전압(VDD)을 DC 전원 출력단에 출력한다.
즉, 다이오드(D11, D12)의 정류작용에 의해 커패시터(C12)에 차지를 저장하고, 다이오드(D21, D22)의 정류작용에 의해 커패시터(C12)에 저장된 차지를 펌핑하여(승압) 커패시터(C22)에 저장한다. 그리고, 이러한 정류동작과 펌핑 동작을 순차적으로 수행하여 최종단의 다이오드(DN1, DN2)를 통해 전원 전압(VDD)를 생성하게 된다.
ESD 보호부(150)는 상술한 전압 멀티플라이어(170)와 병렬로 연결되어 있으며, 안테나를 통해 유입되는 정전기로부터 전압 멀티플라이(170)를 비롯한 RFID 태그 칩의 내부 회로(아날로그 블록, 디지털 블록, 메모리 등)를 보호한다. ESD 보호부(150)는 신호 입력 안테나 패드(AN1) 및 그라운드 안테나 패드(AN2)에 연결되어, 패드(AN1, AN2)를 통해 인가되는 정전기를 접지단으로 방전시킴으로써 칩의 내부 회로를 보호한다.
ESD 보호부(150)는 칩 내장형으로서 후술하는 바와 같이 RFID 태그 칩의 기판 배면측에 형성되고(도 6a, 7 및 8 참조), PN 접합 구조 또는 PNP나 NPN BJT 구조를 구비하여 패드(AN1, AN2)를 통해 칩 내부로 가해지는 정전기를 적절한 경로를 통해 방전시킨다. 특히, ESD 보호부(150)는 전원 전압과 접지 전압 사이의 정전기 전압 인가 뿐만 아니라, 전원 전압 이상의 오버 슈트(overshoot) 전압 또는 접지 전압 이하의 언더슈트(undershoot) 전압이 인가될 경우에도 내부 회로를 인가된 정전기로부터 보호할 수 있도록 구성될 수 있다.
도 2에 도시된 바와 같이, 전압 멀티플라이어(170)는 어레이로 연결된 복수개의 기본 블록(B1, B2, B3 ... BN)을 구비하며, 각각의 기본 블록은 제1 다이오드(Dm1), 제2 다이오드(Dm2), 제1 커패시터(Cm1) 및 제2 커패시터(Cm2)를 갖는다(m은 1부터 N까지의 정수, N은 기본 블록의 개수).
각각의 기본 블록 내에서, 제1 커패시터(Cm1)의 일단은 신호 입력 안테나 패드(AN1)에 연결되고, 제1 커패시터(Cm1)의 타단은 제1 다이오드(Dm1)의 애노드에 연결된다. 또한 제2 커패시터(Cm2)의 일단은 그라운드 안테나 노드(AN2)에 연결되고, 제2 커패시터(Cm2)의 타단은 제1 다이오드(Dm1)의 캐소드에 연결된다. 제2 다 이오드(Dm2)의 캐소드는 제1 커패시터(Cm1)와 제1 다이오드(Dm1) 간의 연결 접점에 연결된다.
복수개의 기본 블록(B1~BN)에 있어서는, 제2 기본 블록(B2)의 제2 다이오드(D22)의 애노드는 제1 기본 블록(B1)의 제1 다이오드(D11)와 제2 커패시터(C12) 간의 연결 접점에 연결된다. 제3 기본 블록(B3)과 제2 기본 블록(B2) 간의 연결 관계도 마찬가지의 방식으로 설명되며, 일반적으로 제(k+1) 기본 블록(B(k+1))의 제2 다이오드(D(k+1)2)의 애노드는 제k 기본 블록(Bk)의 제1 다이오드(Dk1)와 제2 커패시터(Ck2) 간의 연결 접점에 연결된다(k는 1부터 N-1까지의 정수). 또한, 제1 기본 블록(B1)의 제2 다이오드(D12)의 애노드는 그라운드 안테나 패드(AN2)에 연결된다. 제N 기본 블록(BN)의 제1 다이오드(DN1)의 캐소드는 칩 내부 회로의 전원 전압 출력단(VDD)에 연결된다. 상술한 실시형태에서는 2개의 다이오드와 2개의 커패시터를 갖는 기본 블록(B1~BN)이 복수개로서 어레이로 연결되어 있지만 본 발명이 이에 한정되는 것은 아니다.
전압 멀티플라이어(170) 내의 다이오드(D11~DN2) 및 커패시터(C11~CN2)는 칩 기판 상에 형성된 쇼트키 다이오드 및 상유전체 커패시터로서 구현될 수 있다. 쇼트키 다이오드는 실리콘 반도체와 쇼트키 장벽을 형성하는 적절한 금속 물질을 사용하여 형성할 수 있고 상유전체 커패시터는 메탈층 상이에 개재된 실리콘 산화물 또는 그외 다른 상유전체 재료를 사용할 수 있다.
도 3의 실시형태에서는, 전압 멀티플라이어(170)에 포함된 커패시터(FC11~FCN2)를 강유전체 커패시터로 구성한 점에서 도 2의 실시형태와 다르다. 강유전체로서는 PZT 등의 강유전체 재료를 사용하여 형성될 수 있다. 특히, RFID 태그 칩의 내부 회로에 포함된 FeRAM 소자의 스토리지 커패시터의 강유전체와 동일한 재료를 사용하여 내부 회로(특히, 메모리 블록) 제작 과정과 연계시킬 수도 있다.
도 4는 다른 실시형태에 따른 RFID 칩에 관한 회로도로서, 전압 멀티플라이어(170)가 스트레스 방지회로부(190)를 추가로 구비하고 있다. 이 스트레스 방지회로부(190)는 복수의 커패시터(C11~CN2)에 임계전압 이상의 전압이 가해지지 않도록 전압 스트레스의 인가를 억제한다. 커패시터(C11~CN2)에 임계전압 이상의 전압이 인가될 경우, 전압 스트레스에 의해 복수개의 커패시터(C11~CN2)의 유전체에 손상이 발생하여 누설전류가 증가할 위험이 있다. 스트레스 방지 회로부(190)는 전원전압(VDD)의 최종 출력단과 접지전압단 사이에서 일정 전압을 갖는(즉, 소정의 전압을 차지하여 전하를 저장하는) 복수의 커패시터(C1~CM)를 직렬로 연결하여 임계전압 이상의 전압 스트레스가 커패시터(C11~CN2)에 인가되는 것을 방지함으로써 전원 전압(VDD)이 안정된 구간에서 동작할 수 있도록 한다. 이러한 스트레스 방지 회로부(190)는 도 4에 도시된 된 바와 같이 제N 블록(BN) 내에 직렬로 배치될 수 있다.
도 5는 본 발명의 또 다른 실시형태에 따른 RFID 태그 칩을 설명하기 위한 회로도이다. 도 5의 실시형태에서는, 전압 멀티플라이어(170)가 상술한 바와 마찬가지인 스트레스 방지 회로부(190)를 구비할 뿐만 아니라, 전압 멀티플라이어(170) 내에서 차지 펌핑 등을 수행하는 커패시터들(FC11~FCN2, FC1~FCM)이 강유전체 커패시터로 되어 있다. 도 5의 실시형태는, 도 3의 전압 멀티플라이어에 스트레스 방지 회로부(190)를 추가한 구성에 해당한다. 도 5의 실시형태에서는, 스트레스 방지 회로부(190)가 직렬 연결된 강유전체 커패시터(FC1~FCM)로 되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 도 5의 스트레스 방지 회로부(190)를 상유전체 커패시터들로 구성할 수도 있다. 또한 도 4의 스트레스 방지 회로부(190)도 강유전체 커패시터들로 구성할 수 있다.
도 6a는 본 발명의 실시형태에 따른 ESD 보호 장치의 칩 내장형 ESD 보호부를 설명하기 위한 RFID 태그 칩(200)의 단면도이다. 도 6a는 RFID 태그 칩(200)의 기판 배면이 위를 향하도록 칩을 뒤집은 형태로 도시되어 있다. 도 6b는 도 6a의 RFID 태그 칩(200)이 안테나 전극(10, 20)에 연결된 상태를 개략적으로 나타낸 단면도이다.
도 6a를 참조하면, 예를 들어 실리콘 등의 기판(101)에는 소자 분리막(102)과 불순물 영역(103)이 형성되어 있고, 기판(101) 상에는 게이트 구조(104)와 메탈층(110, 120, 130, 131, 132)과 컨택(111, 112, 113, 114, 115)과 커패시터(125)가 형성되어 있다. 메탈층과 컨택은 층간절연막들 사이 또는 층간절연막 내에 형성될 수 있다. 메탈층은 레벨에 따라 제1 메탈층(110), 제2 메탈층(120) 및 제3 메탈층(130, 131, 132)으로 구분될 수 있다. 제3 메탈층 상에 형성되어 칩 전면(front face)을 보호하는 패시베이션층(140)은 절연체로 되어 있다. 제3 메탈층 중 일부 메탈층은 그라운드에 접속되어 그라운드 안테나 노드 접속용 메탈층(131)이 되고, 다른 일부 메탈층은 신호 입력단에 접속되어 신호 입력 안테나 노드 접속용 메탈층(132)이 된다.
RFID 태그 칩(200)의 그라운드 안테나 노드인 '그라운드 안테나 패드'(181)와 신호 입력 안테나 노드인 '신호 입력 안테나 패드'(182)는 기판(101)의 배면 상에 배치된다. 배면측에 배치된 그라운드 및 신호 입력 안테나 패드(181, 182)는 기판(101)을 관통하는 제1 및 제2 딥 컨택(151, 152)을 통해서 그라운드 및 신호 입력 안테나 노드 접속용 메탈층(131, 132)에 각각 연결된다. 그라운드 및 신호 입력 안테나 패드(181, 182)는 와이어 본딩 또는 플립 칩 본딩을 통해 RFID 태그 칩(200) 외측에 배치되는 안테나 전극(10, 20)에 연결될 수 있다.
도 6a를 참조하면, RFID 태그 칩(200)에 내장된 ESD 보호부는 PN 접합 구조를 구비하며 기판(101)의 배면측에 형성되어 있다. 도 6에서 ESD 보호부는 기판(101) 배면측에 형성된 P- 영역(173)과, P- 영역(173) 내에 형성된 P+ 접합 영역(174)과, P- 영역(173) 내에 형성된 N+ 접합 영역(175)를 포함한다. P+ 접합 영 역(174)은 접속용 컨택(161)을 통해 그라운드 안테나 패드(181)에 연결되고, N+ 접합 영역(175)은 접속용 컨택(162)을 통해 신호 입력 안테나 패드(182)에 연결된다. 안테나 패드(181, 182)에 연결되는 고농도 도핑 영역들(174, 175) 사이에 도핑 농도가 상대적으로 낮은 저농도의 P- 영역(173)을 비교적 넓은 폭으로 형성함으로써, 패드(181,182)를 통해 정전기와 같은 외부 비정상 전압(예컨대, VDD 이상의 오버슈트 전압 또는 접지 전압 이하의 언더슈트 전압) 인가시 공핍층 영역을 확대시킬 수 있고 이에 따라 ESD 성능을 향상시킬 수 있다. ESD 보호부 구조 내의 도전형(N형 또는 P형)은 실시예에 따라서 반대로 할 수 있다.
저농도의 P- 영역(173)은 기판(101) 배면에 성장된 에피택셜층으로 형성할 수 있다. 양질의 결정성을 갖는 에피택셜층 성장을 위해 저농도의 P- 영역(173)과 기판(101) 배면 사이에는 버퍼층(171)을 형성할 수 있다.
상술한 바와 같이 칩 내장형 ESD 보호부를 기판 배면측에 형성함으로써, 다소 면적을 차지하는 ESD 보호 장치의 상당부분을 칩의 내부 회로가 배치되는 영역과 다른 영역(기판 배면측)에 구현하게 되고 이에 따라 칩 사이즈의 축소와 칩의 집적도 향상에 유리하게 된다. 또한, 기판 배면측에 안테나 노드인 패드를 배치함으로써 기판 배면측(back side)의 ESD 보호부와의 접속을 용이하게 할 수 있을 뿐만 아니라 웨이퍼 기판 상에 구현되는 RFID 내부 회로 레이아웃 면적을 감소시킬 수 있다.
도 7은 본 발명의 다른 실시형태에 따른 ESD 보호 장치의 칩 내장형 ESD 보호부를 설명하기 위한 RFID 태그 칩(300)의 단면도이다. 도 5의 실시형태에서, ESD 보호부는 기판(101) 배면측에 형성되어 있으며 PNP 접합 구조의 BJT 소자를 구비한다.
도 7을 참조하면, ESD 보호부는 기판(101) 배면측에 형성된 P- 영역(173)과, P- 영역(173) 내에 형성된 P+ 접합 영역(174)과, P- 영역(173) 내에 형성된 N- 접합 영역(176)과, N- 접합 영역(176) 내에 형성된 P+ 접합 영역(177)을 포함한다. P- 영역(173)과 N- 접합 영역(176)은 P+ 접합 영역(174, 177)보다 농도가 더 낮다. P+ 접합 영역(174)은 접속용 컨택(161)을 통해 기판 배면 상의 그라운드 안테나 패드(181)에 연결되고, 다른 P+ 접합 영역(177)은 접속용 컨택(162)을 통해 기판 배면 상의 신호 입력 안테나 패드(182)에 연결된다. 고농도의 P+ 접합 영역들(174, 177) 사이에 저농도의 P- 영역(173) 및 N- 접합 영역(176)을 형성함으로써 패드(181, 182)를 통한 정전기 인가시 공핍 영역 확장에 적합하고 ESD 특성을 높이게 된다.
도 8은 또 다른 실시형태에 따른 칩 내장형 ESD 보호부의 접합 구조를 보여주는 RFID 태그 칩(400)의 단면도이다. 도 8의 실시형태에 따른 ESD 보호부의 접합 구조는 도 7의 실시형태에서의 ESD 보호부의 접합 구조와는 반대의 도전형으로 되 어 있다. 따라서, RFID 태그 칩(400)의 기판 배면측에 형성된 ESD 보호부는 NPN 접합 구조의 BJT 소자를 구비한다. 도 8에 도시된 바와 같이, ESD 보호부는, 기판 배면측에 형성된 N- 영역(193)과, N- 영역(193) 내에 형성된 상대적으로 고농도의 N+ 접합 영역(194)과, N+ 영역(194)로부터 이격되어 N- 영역(193) 내에 형성된 P- 접합 영역(196)과, P- 접합 영역(196) 내에 형성된 상대적으로 고농도의 N+ 접합 영역(197)을 포함한다. N+ 접합 영역(194)은 접속용 컨택(161)을 통해 기판 배면 상의 그라운드 안테나 패드(181)에 연결되고, 다른 N+ 접합 영역(197)은 접속용 컨택(162)을 통해 기판 배면 상의 신호 입력 안테나 패드(182)에 연결된다. N- 영역(193)은 기판 배면측의 버퍼층(173) 상에 에피택셜 성장된 에피택셜층으로 구성될 수 있다.
도 9 및 10은 본 발명의 실시형태들에 따른 칩 내장형 ESD 보호부의 접합 구조를 나타내는 평면도이다. 도 9에 도시된 바와 같이, ESD 보호부의 PNP 접합 구조(도 7의 도면부호 173, 174, 176, 177 참조)는 라인 또는 바(bar) 형태로 일렬로 배치될 수 있다. 다른 실시예로서, 도 10에 도시된 바와 같이, ESD 보호부의 PNP 접합 구조는 환상의 형태로 배치될 수 있다. 이와 같이 환상형의 접합 구조를 이용함으로써, ESD 경로(도 10에서, 방사상의 형태로 그려진 화살표 참조)를 보다 균일하게 할 수 있어 소자 신뢰성을 추가적으로 높일 수 있다.
중심의 P+ 영역은 원형이고 그 주위의 각 도핑 영역(N-, P- 및 P+ 영역)은 링형상으로 안쪽에서 바깥쪽으로 배열되어 있다. 도 10에서 맨 바깥 부분(70)은 실드링(shield ring) 또는 가드링(guard ring)에 해당한다. 상술한 P+/P-/N-/P+ 의 PNP 접합 구조에 대해서 뿐만 아니라, 도 6a의 ESD 보호부의 PN 접합 구조 혹은 도 8의 ESD 보호부의 NPN 접합 구조에 대해서도 라인 혹은 바 형태나 환상형의 접합 구조 배치를 사용할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1a는 종래의 RFID 태그 칩의 단면도이고, 도 1b는 안테나에 연결된 도 1a의 RFID 태그 칩을 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 실시형태에 따른 RFID 태그 칩을 설명하기 위한 회로도이다.
도 3은 본 발명의 다른 실시형태에 따른 RFID 태그 칩을 설명하기 위한 회로도이다.
도 4는 본 발명의 또 다른 실시형태에 따른 RFID 태그 칩을 설명하기 위한 회로도이다.
도 5는 본 발명의 또 다른 실시형태에 따른 RFID 태그 칩을 설명하기 위한 회로도이다.
도 6a는 본 발명의 실시형태에 따른 RFID 태그 칩의 단면도이고, 도 6b는 안테나에 연결된 도 6a의 RFID 태그 칩을 개략적으로 나타낸 도면이다.
도 7은 본 발명의 다른 실시형태에 따른 RFID 태그 칩의 단면도이다.
도 8은 본 발명의 또 다른 실시형태에 따른 FRID 태그 칩의 단면도이다.
도 9는 본 발명의 실시형태에 따른 RFID 태그 칩에 구비되는 ESD 보호부를 설명하기 위한 평면도이다.
도 10은 본 발명의 다른 실시형태에 따른 RFID 태그 칩에 구비되는 ESD 보호부를 설명하기 위한 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
10, 20: 안테나 전극 100, 200, 300, 400: RFID 태그 칩
101: 기판 102: 소자 분리막
103: 불순물 영역 104: 게이트 구조
110, 120, 130: 메탈층 111, 112, 113, 114, 115: 컨택
131: 그라운드 안테나 노드 접속용 메탈층
132: 신호 입력 안테나 노드 접속용 메탈층
150: ESD 보호부 151, 152: 딥 컨택
170: 전압 멀티플라이더 171: 버퍼층
173: P- 영역 174, 177: P+ 접합 영역
175: N+ 접합 영역 176: N- 접합 영역
181: 그라운드 안테나 패드 182: 신호 입력 안테나 패드
190: 스트레스 방지 회로부 193: N- 영역
194, 197: N+ 접합 영역 196: P- 접합 영역

Claims (16)

  1. 안테나를 통해 수신되는 무선 주파수 신호를 증폭하여 RFID 태그 칩의 동작 전압으로 사용되는 전원 전압을 생성하는 전압 멀티플라이어; 및
    안테나 패드를 통해 인가되는 정전기로부터 내부 회로를 보호하고 상기 전압 멀티플라이어와 병렬로 연결되며 기판의 배면측에 형성되는 ESD 보호부
    를 포함하는 RFID 태그 칩.
  2. 삭제
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 전압 멀티플라이어는,
    안테나를 통해 인가되는 무선 주파수 신호를 정류하여 출력하는 복수의 다이오드; 및
    상기 복수의 다이오드에서 정류된 전압을 승압하여 전하를 저장하고 RFID 태그 칩의 동작 전압으로 사용되는 전원 전압을 생성하는 복수의 커패시터를 포함하 는 것을 특징으로 하는 RFID 태그 칩.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 전압 멀티플라이어는,
    상기 복수의 커패시터에 임계전압 이상의 전압 스트레스가 인가되는 것을 방지하는 스트레스 방지 회로부를 더 포함하는 것을 특징으로 하는 RFID 태그 칩.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제4항에 있어서,
    상기 스트레스 방지 회로부는, 상기 전원 전압의 최종 출력단과 접지 전압단 사이에 직렬로 연결되어 전압을 차지하여 전하를 저장하는 복수의 커패시터를 구비하는 것을 특징으로 하는 RFID 태그 칩.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제3항에 있어서,
    상기 다이오드는 쇼트키 다이오드이고, 상기 커패시터는 상유전체 커패시터인 것을 특징으로 하는 RFID 태그 칩.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    상기 다이오드는 쇼트키 다이오드이고, 상기 커패시터는 강유전체 커패시터인 것을 특징으로 하는 RFID 태그 칩.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 안테나 패드는 상기 RFID 태그 칩의 기판 배면 상에 형성된 것을 특징으로 하는 RFID 태그 칩.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제8항에 있어서,
    상기 안테나 패드는 그라운드 안테나 패드와 신호 입력 안테나 패드를 포함하고,
    상기 RFID 태그 칩은,
    상기 기판을 관통하는 제1 딥 컨택을 통해 상기 그라운드 안테나 패드에 연결된 그라운드 안테나 노드 접속용 메탈층; 및
    상기 기판을 관통하는 제2 딥 컨택을 통해 상기 신호 입력 안테나 패드에 연결된 신호 입력 안테나 노드 접속용 메탈층을 더 포함하는 것을 특징으로 하는 RFID 태그 칩.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 ESD 보호부는 PN 접합 소자를 포함하는 것을 특징으로 하는 RFID 태그 칩.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제10항에 있어서,
    상기 안테나 패드는 그라운드 안테나 패드와 신호 입력 안테나 패드를 포함하고,
    상기 ESD 보호부는,
    상기 RFID 태그 칩의 기판 배면측에 형성된 저농도 제1 도전형 영역;
    상기 저농도 제1 도전형 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 하나와 연결되며 상기 저농도 제1 도전형 영역보다 고농도로 도핑된 고농도 제1 도전형 접합 영역; 및
    상기 저농도 제1 도전형 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 다른 하나와 연결되며 상기 저농도 제1 도전형 영역보다 고농도로 도핑된 고농도 제2 도전형 접합 영역을 포함하는 것을 특징으로 하는 RFID 태그 칩.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    상기 ESD 보호부는 PNP 또는 NPN BJT 소자를 포함하는 것을 특징으로 하는 RFID 태그 칩.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서,
    상기 안테나 패드는 그라운드 안테나 패드와 신호 입력 안테나 패드를 포함하고,
    상기 ESD 보호부는,
    상기 RFID 태그 칩의 기판 배면측에 형성된 저농도 제1 도전형 영역;
    상기 저농도 제1 도전형 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 하나와 연결되며 상기 저농도 제1 도전형 영역보다 고농도로 도핑된 고농도 제1 도전형의 제1 접합 영역;
    상기 제1 접합 영역으로부터 이격되어 상기 저농도 제1 도전형 영역 내에 형성된 저농도 제2 도전형의 제2 접합 영역; 및
    상기 제2 도전형 접합 영역 내에 형성되고 상기 그라운드 안테나 패드와 신호 입력 안테나 패드 중 다른 하나와 연결되며 상기 저농도 제2 도전형의 제2 접합 영역보다 고농도로 도핑된 고농도 제1 도전형의 제3 접합 영역을 포함하는 것을 특징으로 하는 RFID 태그 칩.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제11항 또는 제13항에 있어서,
    상기 저농도 제1 도전형 영역은 상기 기판 배면 상에 성장된 에피택셜층인 것을 특징으로 하는 RFID 태그 칩.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 ESD 보호부는 라인 형태로 일렬로 배치된 PN, PNP 및 NPN 접합 구조 중 어느 하나를 갖는 것을 특징으로 하는 RFID 태그 칩.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 ESD 보호부는 환상의 형태로 배치된 PN, PNP 및 NPN 접합 구조 중 어느 하나를 갖는 것을 특징으로 하는 RFID 태그 칩.
KR1020090060041A 2009-07-02 2009-07-02 Ｅｓｄ 보호 장치를 구비한 ｒｆｉｄ 태그 칩 KR101226074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090060041A KR101226074B1 (ko) 2009-07-02 2009-07-02 Ｅｓｄ 보호 장치를 구비한 ｒｆｉｄ 태그 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090060041A KR101226074B1 (ko) 2009-07-02 2009-07-02 Ｅｓｄ 보호 장치를 구비한 ｒｆｉｄ 태그 칩

Publications (2)

Publication Number Publication Date
KR20110002538A KR20110002538A (ko) 2011-01-10
KR101226074B1 true KR101226074B1 (ko) 2013-01-28

Family

ID=43610721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090060041A KR101226074B1 (ko) 2009-07-02 2009-07-02 Ｅｓｄ 보호 장치를 구비한 ｒｆｉｄ 태그 칩

Country Status (1)

Country Link
KR (1) KR101226074B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085367B1 (ko) 2013-05-27 2020-03-06 삼성디스플레이 주식회사 게이트 구동부 및 그것을 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659272B1 (ko) * 2005-12-15 2006-12-20 삼성전자주식회사 과전압 제어가 가능한 무선인증용 태그 및 그의 과전압제어 방법
KR20070006997A (ko) * 2006-11-28 2007-01-12 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 전압멀티플라이어

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659272B1 (ko) * 2005-12-15 2006-12-20 삼성전자주식회사 과전압 제어가 가능한 무선인증용 태그 및 그의 과전압제어 방법
KR20070006997A (ko) * 2006-11-28 2007-01-12 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 전압멀티플라이어

Also Published As

Publication number Publication date
KR20110002538A (ko) 2011-01-10

Similar Documents

Publication Publication Date Title
US7615826B2 (en) Electrostatic discharge protection semiconductor structure
CN101506974B (zh) 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构
US8039899B2 (en) Electrostatic discharge protection device
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US10163891B2 (en) High voltage ESD protection apparatus
US20060258067A1 (en) Device for protecting against electrostatic discharge
US20140131765A1 (en) ESD Devices Comprising Semiconductor Fins
TW201010054A (en) Electrostatic discharge protection circuit
US8963288B2 (en) ESD protection circuit
US11476243B2 (en) Floating base silicon controlled rectifier
US20050006706A1 (en) Symmetrical high frequency SCR structure and method
US20100207163A1 (en) Semiconductor device including electrostatic-discharge protection circuit
KR101043737B1 (ko) 정전기 방전 보호 소자
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
US10147716B2 (en) Electrostatic discharge protection apparatus and applications thereof
CN104851880B (zh) 基于iii族氮化物的esd保护器件
US8866228B2 (en) Diode and electrostatic discharge protection circuit including the same
US7969697B2 (en) Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers
KR101226074B1 (ko) Ｅｓｄ 보호 장치를 구비한 ｒｆｉｄ 태그 칩
CN107359158B (zh) 一种混合型瞬态电压抑制器
US6479871B2 (en) Electrostatic discharge (ESD) latch-up protective circuit for an integrated circuit
US12027846B2 (en) Electrostatic protection structure and electrostatic protection circuit
KR100664377B1 (ko) 반도체-제어 정류기 정전 방전 보호회로
CN219513104U (zh) 静电防护二极管
US11201144B2 (en) Electrostatic discharge handling for sense IGBT using Zener diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110422

Effective date: 20121123

GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee