KR101043737B1 - 정전기 방전 보호 소자 - Google Patents
정전기 방전 보호 소자 Download PDFInfo
- Publication number
- KR101043737B1 KR101043737B1 KR1020070016256A KR20070016256A KR101043737B1 KR 101043737 B1 KR101043737 B1 KR 101043737B1 KR 1020070016256 A KR1020070016256 A KR 1020070016256A KR 20070016256 A KR20070016256 A KR 20070016256A KR 101043737 B1 KR101043737 B1 KR 101043737B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- type impurity
- electrostatic discharge
- discharge protection
- voltage terminal
- Prior art date
Links
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims 11
- 230000015556 catabolic process Effects 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전기 전류로부터 내부 회로를 보호하는 정전기 방전 보호 소자에 관하여 개시한다. 개시된 본 발명은 P형 다이오드가 형성되는 N웰 영역과 GGNMOS 트랜지스터가 형성되는 P웰 영역 내에 소정의 불순물 영역을 추가하여 내장형 LVTSCR을 형성함으로써 정전기 방전 보호 소자의 면적을 개선하고 P형 다이오드와 LVTSCR의 거리를 줄여 저항을 최소화시켜 동작 전압을 낮추어 고속 동작하는 정전기 방전 보호 소자를 제공한다.
Description
도 1은 종래 기술에 따른 정전기 방전 보호 회로를 나타내는 블록도.
도 2는 본 발명의 제1실시예에 따른 정전기 방전 보호 소자의 구조를 나타내는 레이아웃도.
도 3은 도 2의 정전기 방전 보호 소자를 A1-A2 라인으로 절단한 단면도.
도 4a는 입출력 패드로 유입된 정전기 전류가 접지 전압단으로 방전되는 정전기 방전 경로를 나타내는 도면.
도 4b는 입출력 패드로 유입된 정전기 전류가 전원 전압단으로 방전되는 정전기 방전 경로를 나타내는 도면.
도 5은 본 발명의 제2실시예에 따른 정전기 방전 보호 소자의 구조를 나타내는 단면도.
본 발명은 반도메 메모리 장치에 관한 것으로 더욱 상세하게는 정전기 전류로부터 내부 회로를 보호하는 정전기 방전 보호 소자에 관한 것이다.
일반적으로, 반도체 메모리 장치는 대전된 인체나 기계로부터 반도체 메모리 장치의 내부로 유입되는 정전기 전류 또는 반도체 메모리 장치 내부에 대전되어 있다가 기계를 통해 흘러나오는 정전기 전류에 의한 내부 회로의 손상을 방지하기 위해 입출력 패드와 내부 회로 사이에 정전기 방전(Electrostatic Discharge) 보호 소자를 설치한다.
정전기 방전 보호 소자로는 다이오드(diode), 금속 산화막 반도체(metal oxide scilicon : MOS) 트랜지스터, 트리거 전압을 낮춘 실리콘 제어 정류기(scilicon controlled rectifier : SCR) 등이 널리 이용되고 있다.
이중에서, 다이오드는 단위 면적당 소화할 수 있는 정전기 전류가 높고 접합 캐패시턴스가 작아서 고집적, 고속화에 적합한 반면 역방향 턴온(reverse turn on) 전압이 크고 역방향 상태에서 정전기 방전 보호 성능이 낮아 독자적으로 사용하는데 제약이 있다.
그리고, SCR은 단위 면적당 방전시키는 전류 소비량은 큰 반면 높은 트리거(trigger) 전압으로 인하여 정전기 전류 발생시 정전기 방전 보호 소자가 동작하기 전에 반도체 내부 소자의 게이트 산화막이 손상될 수 있는 문제점이 있다.
도 1을 참조하면, 종래의 정전기 방전 보호 소자는 입출력 패드(PAD)를 중심으로 P형 다이오드(10)와 GGNMOS(Gate Ground NMOS) 트랜지스터(20)를 배치하고 전압 라인(VCC, VSS) 사이에 파워클램프(30)를 추가로 배치하여 다이오드의 순방향 특성을 모든 방전 경로에 제공하며 정전기 방전 보호 성능을 높였다. 여기서, 파워클램프(30)는 다이오드, MOS 트랜지스터, SCR로 구현될 수 있다.
그러나, 상술한 종래의 정전기 방전 보호 소자는 파워클램프(30)로 인한 면 적이 증가하는 문제가 있다.
또한, 다이오드(10)의 순방향 특성을 유도하기 위해 파워클램프(30)와 다이오드(10) 사이의 저항(register) 성분을 줄여야 하므로 파워클램프(30)가 다이오드(10)와 최대한 가까이 배치되어야 한다. 그러나, 입출력 패드(PAD)의 크기와 입출력 패드(PAD) 사이의 간격이 줄어드는 상황에서 면적이 큰 파워클램프(30)를 다이오드(10)에 가까이 배치하기 어려운 문제점이 있다.
따라서, 본 발명의 목적은 파워클램프를 다이오드 영역과 GGNMOS 트랜지스터 영역 내에 내장시켜 면적을 개선하는 정전기 방전 보호 소자를 제공하는 데 있다.
본 발명의 다른 목적은 다이오드와 파워클램프 사이의 거리를 단축시켜 다이오드와 파워클램프 사이에 존재하는 저항 성분을 줄임으로써 파워클램프의 트리거 전압을 낮추어 정전기 방전 효율을 개선하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 정전기 방전 보호 소자는 반도체 기판; 상기 기판의 소정 영역에 형성되는 N웰 영역; 상기 N웰 영역과 인접하여 형성되는 P웰 영역; 상기 N웰 영역 내에 형성되는 다이오드 영역; 상기 다이오드 영역의 측면으로부터 소정간격 이격되어 상기 다이오드 영역을 둘러싸고 형성되는 P형 불순물 영역; 상기 N웰 영역과 상기 P웰 영역에 걸쳐서 형성되는 MOS 트랜지스터 영역; 및 상기 MOS 트랜지스터의 일측면으로부터 소정간격 이격되어 형성되는 가드링 영역;을 포함하여 구성됨을 특징으로 한다.
상기 다이오드 영역은 상기 다이오드 영역의 중심부에 형성되어 입출력 패드와 연결되는 P형 불순물 영역; 및 상기 P형 불순물 영역의 양측면으로부터 소정 간격 이격되어 형성되며 전원 전압단에 연결되는 N형 불순물 영역;을 포함하여 구성된다.
상기 P형 불순물 영역은 전원 전압단에 연결됨이 바람직하다.
상기 MOS 트랜지스터 영역은 상기 N웰 영역과 상기 P웰 영역에 걸쳐서 형성되는 제1 N형 불순물 영역; 상기 제1 N형 불순물 영역으로부터 소정간격 이격되어 상기 P웰 영역 내에 생성되는 다수의 제2 N형 불순물 영역; 및 상기 제1 및 제2 N형 불순물 영역들의 상부에 교차하여 형성되는 다수의 게이트;를 포함하여 구성됨을 특징으로 한다.
상기 제2 N형 불순물 영역들과, 상기 게이트들은 접지 전압단에 연결됨이 바람직하다.
상기 가드링 영역은 P형 불순물이며, 접지 전압단에 연결됨이 바람직하다.
상기 정전기 방전 보호 소자는 정전기 발생 초기에 대응하여 검출 전압을 출력하는 보조 트리거부를 더 포함하여 구성되며, 상기 검출 전압은 상기 제1 N 불순물 영역으로 인가됨이 바람직하다.
상기 보조 트리거부는 전원 전압단과 접지 전압단 사이에 연결되는 RC 회로이며, 상기 RC 회로는 직렬 연결된 저항과 캐패시터임이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
본 발명은 다이오드와 GGNMOS 트랜지스터 내에 파워클램프를 내장시킴으로써 다이오드와 파워클램프 사이의 거리를 줄이고 면적을 개선하는 정전기 방전 보호 소자에 관한 것으로 바람직한 실시예가 도 2와 같이 제시된다.
도 2를 참조하면, 본 발명의 제1실시예에 따른 정전기 방전 보호 소자는 N웰 영역(202) 내에 P형 다이오드(204)가 형성되고, N웰 영역(202)과 P웰 영역(214)에 걸쳐서 GGNMOS 트랜지스터(210)가 형성된다.
그리고, N웰 영역(202) 내에는 P형 다이오드(204)를 감싸고 소정간격 이격되어 P형 불순물 영역(206)이 형성되어 LVTSCR의 애노드(anode)로 동작하고, P웰 영역(214) 내에는 GGNMOS 트랜지스터(210)와 소정간격 이격되어 P형 가드링(212)이 형성되어 픽업(pick up) 역할과 동시에 LVTSCR의 캐소드(cathode)로 동작한다.
여기서, N웰 영역(202)과 P웰 영역(214)에 교차되게 형성된 N형 불순물 영역(208)이 LVTSCR의 중간 접합 영역에서의 파괴전압을 낮추는 역할한다.
도 3을 참조하여 본 발명의 제1실시예에 따른 정전기 방전 보호 소자의 단면을 살펴보면, P형 다이오드(204)는 중심부에 입출력 패드(PAD)로 연결되는 P형 불순물 영역(304)이 형성되고, P형 불순물 영역(304)의 측면으로부터 소정간격 이격되어 전원 전압단(VDD)에 연결되는 N형 불순물 영역(302, 306)이 형성된다.
GGNMOS 트랜지스터(210)는 N웰 영역(202)과 P웰 영역(214)에 교차되게 N형 불순물 영역(208)을 형성하고, N형 불순물 영역(208)의 측면으로부터 소정간격 이격되어 접지 전압단(VSS)에 연결되는 N형 불순물 영역(308)과, N형 불순물 영역(308)의 측면으로부터 소정간격 이격되어 입출력 패드(PAD)로 연결되는 N형 불순 물 영역(310)이 형성되며, 이들 N형 불순물 영역(<208, 308>, <308, 310>) 사이 상부에는 접지 전압단(VSS)로 연결되는 N형 게이트(312, 314)가 형성된다.
여기서, GGNMOS 트랜지스터(210)는 접지 전압단(VSS)으로 연결되는 N형 불순물 영역(208)과 입출력 패드(PAD)로 연결되는 N형 불순물 영역(310) 및 이들 상부에 형성되어 접지 전압단(VSS)으로 연결되는 N형 게이트(314)를 다수개 포함할 수 있다.
그리고, N웰 영역(202) 내에 P형 다이오드(204)를 감싸고 소정 간격 이격되어 형성된 P형 불순물 영역(206)은 전원 전압단(VDD)에 연결되어 LVTSCR의 애노드가 되며, N웰 영역(202)과 P웰 영역(214)에 교차되게 형성된 N형 불순물 영역(208)은 LVTSCR의 파괴전압을 낮추는 역할을 하며, P웰 영역(214) 내에 GGNMOS 트랜지스터(210)의 측면으로부터 소정간격 이격되어 형성된 P형 가드링(212)은 접지 전압단(VSS)에 연결되어 LVTSCR의 캐소드(cathode)가 된다.
본 발명의 제1실시예와 같이 P형 다이오드(204)가 형성되는 N웰 영역(202)과 GGNMOS 트랜지스터(210)가 형성되는 P웰 영역(214) 내에 추가적으로 P형 불순물 영역(206)과 N형 불순물 영역(208)을 형성하여 LVTSCR를 내장시킴으로써 면적이 개선된다.
도 4a를 참조하여 입출력 패드(PAD)로부터 유입되는 정전기 전류를 접지 전압단(VSS)으로 방전시키는 경로를 살펴보면, 양(positive)의 정전기는 P형 다이오드(204)를 통해 전원 전압단(VDD)으로 유입되고 LVTSCR의 애노드에 해당하는 P형 불순물 영역(206), N웰(202), P웰(214) 및 LVTSCR의 캐소드에 해당하는 P형 가드 링(207)을 통해 접지 전압단(VSS)으로 방전된다. 그리고, 음(negative)의 정전기는 접지 전압단(VSS)으로부터 GGNMOS 트랜지스터(210)를 통해 입출력 패드(PAD)로 전류 경로가 형성되어 방전된다.
도 4b를 참조하여 입출력 패드(PAD)로부터 유입되는 정전기 전류를 전원 전압단(VDD)으로 방전시키는 경로를 살펴보면, 양의 정전기는 P형 다이오드(204)를 통해 전원 전압단(VDD)로 전류 경로가 형성되어 방전된다. 그리고, 음의 정전기는 전원 전압단(VDD)으로부터 내장된 LVTSCR을 통해 접지 전원단(VSS)으로 유입되고 GGNMOS 트랜지스터(210)를 통해 입출력 패드(PAD)로 전류 경로가 형성되어 방전된다.
도 5을 참조하면, 본 발명의 제2실시예에 따른 정전기 방전 보호 소자는 제1실시예와 동일한 단면 구성을 갖는다. 다만, 제2실시예는 정전기 전류에 따른 전압을 검출하여 내장된 LVTSCR의 파괴전압을 낮추는 N형 불순물 영역(208)으로 인가하는 트리거 보조부(330)를 더 구비한다.
트리거 보조부(330)는 전원 전압단(VDD)과 접지 전압단(VSS) 사이에 직렬 연결된 저항(R)과 캐패시터(C)로 구현될 수 있다. 그리고, 정전기 전류의 교류 성분에 대응하여 저항(R)과 캐패시터(C) 사이에 발생하는 전압 강하를 검출하여 제1실시예에서 플로팅(floating) 상태로 존재하던 N형 불순물 영역(208)으로 인가하여 N웰(202), P웰(214) 사이에 존재하는 N형 불순물 영역(208)과 P웰(214) 사이의 내압전압을 감소시키며, 이 효과로 인해 제 1실시예인 LVTSCR 에 비교해 낮은 트리거 전압을 얻을 수 있다.
따라서, 본 발명에 의하면 파워클램프 소자인 LVTSCR을 다이오드를 형성하는 영역과 GGNMOS 트랜지스터를 형성하는 영역에 내장시킴으로써 정전기 방전 보호 소자의 면적을 개선하는 효과가 있다.
또한, 본 발명에 의하면 다이오드와 파워클램프 사이의 거리를 단축시켜 기생 저항에 의한 파워클램프의 방전 효율이 낮아지는 현상을 방지하는 효과가 있다.
Claims (12)
- 반도체 기판;상기 기판의 소정 영역에 형성되는 N웰 영역;상기 N웰 영역과 인접하여 형성되는 P웰 영역;상기 N웰 영역 내에 형성되는 다이오드 영역;상기 다이오드 영역의 측면으로부터 소정간격 이격되어 상기 다이오드 영역을 둘러싸고 형성되는 P형 불순물 영역;상기 N웰 영역과 상기 P웰 영역에 걸쳐서 형성되는 MOS 트랜지스터 영역; 및상기 MOS 트랜지스터의 일측면으로부터 소정간격 이격되어 형성되는 가드링 영역;을 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 다이오드 영역은상기 다이오드 영역의 중심부에 형성되어 입출력 패드와 연결되는 P형 불순물 영역; 및상기 P형 불순물 영역의 양측면으로부터 소정 간격 이격되어 형성되며 전원 전압단에 연결되는 N형 불순물 영역;을 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 P형 불순물 영역은 전원 전압단에 연결됨을 특징으로 하는 정전기 방전 보호 소자.을 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 1 항에 있어서,상기 MOS 트랜지스터 영역은상기 N웰 영역과 상기 P웰 영역에 걸쳐서 형성되는 제1 N형 불순물 영역;상기 제1 N형 불순물 영역으로부터 소정간격 이격되어 상기 P웰 영역 내에 셩성되는 다수의 제2 N형 불순물 영역; 및상기 제1 및 제2 N형 불순물 영역들의 상부에 교차하여 형성되는 다수의 게이트;를 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 4 항에 있어서,상기 제2 N형 불순물 영역들은 접지 전압단에 연결됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 4 항에 있어서,상기 게이트들은 접지 전압단에 연결됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 4 항에 있어서,상기 가드링 영역은 P형 불순물임을 특징으로 하는 정전기 방전 보호 소자.
- 제 4 항에 있어서,상기 가드링 영역은 접지 전압단에 연결됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 4 항에 있어서,상기 정전기 방전 보호 소자는 정전기 발생 초기에 대응하여 검출 전압을 출력하는 보조 트리거부를 더 포함하여 구성됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 9 항에 있어서,상기 검출 전압은 상기 제1 N형 불순물 영역으로 인가됨을 특징으로 하는 정전기 방전 보호 소자.
- 제 9 항에 있어서,상기 보조 트리거부는 전원 전압단과 접지 전압단 사이에 연결되는 RC 회로임을 특징으로 하는 정전기 방전 보호 소자.
- 제 11 항에 있어서,상기 RC 회로는 직렬 연결된 저항과 캐패시터임을 특징으로 하는 정전기 방전 보호 소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070016256A KR101043737B1 (ko) | 2007-02-15 | 2007-02-15 | 정전기 방전 보호 소자 |
US12/031,235 US20080198519A1 (en) | 2007-02-15 | 2008-02-14 | Electrostatic discharge protection element having an improved area efficiency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070016256A KR101043737B1 (ko) | 2007-02-15 | 2007-02-15 | 정전기 방전 보호 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080076403A KR20080076403A (ko) | 2008-08-20 |
KR101043737B1 true KR101043737B1 (ko) | 2011-06-24 |
Family
ID=39706451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070016256A KR101043737B1 (ko) | 2007-02-15 | 2007-02-15 | 정전기 방전 보호 소자 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080198519A1 (ko) |
KR (1) | KR101043737B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8198651B2 (en) * | 2008-10-13 | 2012-06-12 | Infineon Technologies Ag | Electro static discharge protection device |
KR101050456B1 (ko) * | 2008-11-10 | 2011-07-19 | 주식회사 하이닉스반도체 | 정전기 보호소자 |
CN102711642B (zh) | 2009-09-22 | 2015-04-29 | 麦迪尼治疗公司 | 用于控制一类不同治疗装置的使用和操作的***和方法 |
US8456785B2 (en) * | 2010-10-25 | 2013-06-04 | Infineon Technologies Ag | Semiconductor ESD device and method |
CN103745976A (zh) * | 2014-01-15 | 2014-04-23 | 帝奥微电子有限公司 | 一种静电放电保护结构 |
CN104505399B (zh) * | 2014-12-18 | 2018-01-02 | 杭州捷茂微电子有限公司 | 一种用于栅极接地nmos结构esd保护器件 |
CN111370401B (zh) * | 2020-02-12 | 2023-01-17 | 中国科学院微电子研究所 | 一种esd保护结构、集成电路及电子设备 |
CN112038337A (zh) * | 2020-07-15 | 2020-12-04 | 上海遨申电子科技有限公司 | 用于高电压容限电路的静电保护结构 |
CN117790500B (zh) * | 2024-02-19 | 2024-05-10 | 成都芯翼科技有限公司 | 一种用于m-lvds端口的静电放电保护结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004507A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | Esd 소자를 구비하는 반도체장치 |
KR20000045443A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 필드 바이폴라 트랜지스터를 이용하는 esd보호장치 |
KR20020013124A (ko) * | 2000-08-11 | 2002-02-20 | 박종섭 | 이에스디(esd) 보호회로 |
KR20060001305A (ko) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 펌핑 회로에 이용되는 펌핑 캐패시터 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3276091D1 (en) * | 1981-12-24 | 1987-05-21 | Nippon Denso Co | Semiconductor device including overvoltage protection diode |
JPH1065020A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | 半導体装置 |
KR100220385B1 (ko) * | 1996-11-02 | 1999-09-15 | 윤종용 | 정전기 보호 소자 |
TW511268B (en) * | 2000-04-21 | 2002-11-21 | Winbond Electronics Corp | Output buffer with excellent electrostatic discharge protection effect |
TW578290B (en) * | 2002-03-04 | 2004-03-01 | Winbond Electronics Corp | Electrostatic discharged protection device |
-
2007
- 2007-02-15 KR KR1020070016256A patent/KR101043737B1/ko not_active IP Right Cessation
-
2008
- 2008-02-14 US US12/031,235 patent/US20080198519A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000004507A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | Esd 소자를 구비하는 반도체장치 |
KR20000045443A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 필드 바이폴라 트랜지스터를 이용하는 esd보호장치 |
KR20020013124A (ko) * | 2000-08-11 | 2002-02-20 | 박종섭 | 이에스디(esd) 보호회로 |
KR20060001305A (ko) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 펌핑 회로에 이용되는 펌핑 캐패시터 |
Also Published As
Publication number | Publication date |
---|---|
US20080198519A1 (en) | 2008-08-21 |
KR20080076403A (ko) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101043737B1 (ko) | 정전기 방전 보호 소자 | |
US7825473B2 (en) | Initial-on SCR device for on-chip ESD protection | |
CN106898606B (zh) | 具有低触发电压的静电放电保护器件 | |
US7915638B2 (en) | Symmetric bidirectional silicon-controlled rectifier | |
US20090236631A1 (en) | Bidirectional PNPN silicon-controlled rectifier | |
US7763908B2 (en) | Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices | |
US8350329B2 (en) | Low trigger voltage electrostatic discharge NFET in triple well CMOS technology | |
US20070069310A1 (en) | Semiconductor controlled rectifiers for electrostatic discharge protection | |
TWI422005B (zh) | 靜電放電保護元件結構 | |
CN108701693A (zh) | 用于静电放电(esd)保护的具有抑制环的嵌入式pmos-触发可控硅整流器(scr) | |
JP2006319330A (ja) | 静電気放電保護装置 | |
US20130119433A1 (en) | Isolation structure for esd device | |
EP3116027A1 (en) | An electrostatic discharge protection device comprising a silicon controlled rectifier | |
US7323752B2 (en) | ESD protection circuit with floating diffusion regions | |
US11239229B2 (en) | Self-biased bidirectional ESD protection circuit | |
US20140167169A1 (en) | Esd protection circuit | |
CN109712971B (zh) | 半导体静电放电保护元件 | |
US9502399B1 (en) | Diode string circuit configurations with improved parasitic silicon-controlled rectifier (SCR) conduction during electrostatic discharge (ESD) events | |
US7068482B2 (en) | BiCMOS electrostatic discharge power clamp | |
KR101626613B1 (ko) | 반도체 장치 | |
US10147716B2 (en) | Electrostatic discharge protection apparatus and applications thereof | |
US8866228B2 (en) | Diode and electrostatic discharge protection circuit including the same | |
CN108987393B (zh) | 用于功率集成电路输出ldmos器件保护的双向esd结构 | |
US7589359B1 (en) | Silicon controlled rectifier | |
JP2008172216A (ja) | ウェル電位トリガによるesd保護 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |