KR101221131B1 - Method of manufacturing polysilicon semiconductor device - Google Patents

Method of manufacturing polysilicon semiconductor device Download PDF

Info

Publication number
KR101221131B1
KR101221131B1 KR1020060119525A KR20060119525A KR101221131B1 KR 101221131 B1 KR101221131 B1 KR 101221131B1 KR 1020060119525 A KR1020060119525 A KR 1020060119525A KR 20060119525 A KR20060119525 A KR 20060119525A KR 101221131 B1 KR101221131 B1 KR 101221131B1
Authority
KR
South Korea
Prior art keywords
layer
polysilicon
forming
preliminary
amorphous silicon
Prior art date
Application number
KR1020060119525A
Other languages
Korean (ko)
Other versions
KR20080049212A (en
Inventor
이기홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119525A priority Critical patent/KR101221131B1/en
Publication of KR20080049212A publication Critical patent/KR20080049212A/en
Application granted granted Critical
Publication of KR101221131B1 publication Critical patent/KR101221131B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

폴리실리콘 반도체 소자의 제조 방법이 개시되어 있다. 폴리실리콘 반도체 소자의 제조 방법은 기판상에 아몰퍼스 실리콘층을 형성하는 단계, 상기 아몰퍼스 실리콘층 상에 금속 씨드층을 형성하는 단계, 상기 금속 씨드층을 매개로 상기 아몰퍼스 실리콘층을 열처리하여 상기 아몰퍼스 실리콘층을 예비 폴리실리콘층으로 결정화하는 단계, 상기 예비 폴리실리콘층의 표면의 결정구조를 손상시켜 상기 예비 폴리실리콘층의 표면에 손상층을 형성하는 단계 및 상기 예비 폴리실리콘층으로부터 상기 손상층을 제거하여 폴리실리콘층을 형성하는 단계를 포함한다.A method of manufacturing a polysilicon semiconductor device is disclosed. A method of manufacturing a polysilicon semiconductor device may include forming an amorphous silicon layer on a substrate, forming a metal seed layer on the amorphous silicon layer, and heat treating the amorphous silicon layer through the metal seed layer. Crystallizing the layer with a preliminary polysilicon layer, damaging the crystal structure of the surface of the preliminary polysilicon layer to form a damage layer on the surface of the preliminary polysilicon layer, and removing the damage layer from the preliminary polysilicon layer To form a polysilicon layer.

Description

폴리실리콘 반도체 소자의 제조 방법{METHOD OF MANUFACTURING POLYSILICON SEMICONDUCTOR DEVICE}Method of manufacturing polysilicon semiconductor device {METHOD OF MANUFACTURING POLYSILICON SEMICONDUCTOR DEVICE}

도 1은 본 발명의 일실시예에 따라 기판 상에 버퍼층 및 아몰퍼스 실리콘층을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view of a buffer layer and an amorphous silicon layer formed on a substrate according to an embodiment of the present invention.

도 2는 도 1에 도시된 아몰퍼스 실리콘층 상에 금속 씨드층을 형성한 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of a metal seed layer on the amorphous silicon layer illustrated in FIG. 1.

도 3은 도 2에 도시된 금속 씨드층을 열처리하는 것을 도시한 단면도이다.3 is a cross-sectional view illustrating heat treatment of the metal seed layer illustrated in FIG. 2.

도 4는 도 3에 도시된 예비 폴리실리콘층의 표면에 손상층을 형성하는 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a damage layer on the surface of the preliminary polysilicon layer illustrated in FIG. 3.

도 5는 도 4에 도시된 손상층을 산화시켜 산화막을 형성한 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating the formation of an oxide film by oxidizing the damage layer illustrated in FIG. 4.

도 6은 폴리실리콘층 상면에 포토레지스트 패턴을 형성한 것을 도시한 단면도이다.6 is a cross-sectional view illustrating a photoresist pattern formed on an upper surface of a polysilicon layer.

도 7은 도 6의 폴리실리콘층을 패터닝하여 폴리실리콘 패턴을 형성한 것을 도시한 단면도이다.FIG. 7 is a cross-sectional view illustrating a polysilicon pattern formed by patterning the polysilicon layer of FIG. 6.

도 8은 도 7에 도시된 폴리실리콘 패턴을 이용하여 박막 트랜지스터를 형성한 것을 도시한 단면도이다.8 is a cross-sectional view illustrating a thin film transistor formed using the polysilicon pattern illustrated in FIG. 7.

본 발명은 폴리실리콘 반도체 소자의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 금속 유도 결정화법을 이용하여 제조된 폴리실리콘 패턴을 갖는 폴리실리콘 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for producing a polysilicon semiconductor device. More specifically, the present invention relates to a method of manufacturing a polysilicon semiconductor device having a polysilicon pattern manufactured using a metal induced crystallization method.

일반적으로, 폴리 실리콘 박막을 이용한 반도체 소자는 아몰퍼스 실리콘 박막을 이용한 반도체 소자에 비해 전자 이동도가 크기 때문에 고속으로 작동할 수 있는 장점을 갖는다. In general, a semiconductor device using a polysilicon thin film has an advantage that it can operate at a high speed because the electron mobility is greater than a semiconductor device using an amorphous silicon thin film.

이러한 폴리 실리콘 박막을 이용한 반도체 소자를 제조하기 위해서는 기판상에 아몰퍼스 실리콘 박막을 증착한 후 고온에서 장시간 열처리 또는 레이저 등을 이용하여 저온에서 제조된다.In order to manufacture a semiconductor device using such a polysilicon thin film, an amorphous silicon thin film is deposited on a substrate, and then manufactured at low temperature using a heat treatment or a laser for a long time at high temperature.

그러나, 아몰퍼스 실리콘 박막을 약 600℃ 이상의 고온에서 열처리하여 폴리실리콘 박막을 제조할 경우, 고온에 의하여 기판의 변형이 발생되는 문제점을 갖는다.However, when the amorphous silicon thin film is heat-treated at a high temperature of about 600 ° C. or more to produce a polysilicon thin film, the substrate is deformed due to the high temperature.

한편, 저온에서 아몰퍼스 실리콘 박막을 폴리실리콘 박막으로 상 변화시키기 위해서는 엑시머 레이저(Excimer Laser)를 이용하여 결정화하거나, 금속을 이용하여 결정화시키는 방법(금속유도 결정화법 : Metal Enduced Crystallization)이 사용된다.On the other hand, in order to phase change the amorphous silicon thin film into a polysilicon thin film at low temperature, a crystallization using an excimer laser or a metal crystallization method (Metal Induced Crystallization) is used.

종래 알려진 금속 유도 결정화법은 기판상에 아몰퍼스 실리콘층을 형성한 후, 기판상에 금속층을 형성한 후 열처리하여 금속을 매개로 아몰퍼스 실리콘층을 폴리 실리콘층으로 상변화 시킨다.In the known metal induction crystallization method, an amorphous silicon layer is formed on a substrate, a metal layer is formed on a substrate, and then heat-treated to change the amorphous silicon layer into a polysilicon layer through a metal.

아몰퍼스 실리콘층을 폴리실리콘층으로 상변화하는 공정 중 폴리실리콘층의 표면에는 실리사이드가 형성되고, 금속의 일부는 폴리실리콘층의 표면으로 침투하기 때문에 폴리실리콘층이 제조된 후, 폴리실리콘층의 표면에 배치된 실리사이드 및 폴리실리콘층의 내부로 침투한 금속을 제거해야만 한다.During the phase change of the amorphous silicon layer to the polysilicon layer, silicide is formed on the surface of the polysilicon layer, and a part of the metal penetrates into the surface of the polysilicon layer, so that the polysilicon layer is manufactured and then the surface of the polysilicon layer. The metal penetrated into the silicide and polysilicon layers disposed therein must be removed.

실리사이드 및 침투된 금속을 제거하기 위해서 일반적으로 폴리실리콘층의 표면을 산화시켜 산화막을 형성한 후 산화막을 제거하는 방법이 사용된다.In order to remove the silicide and the penetrated metal, generally, a method of oxidizing the surface of the polysilicon layer to form an oxide film and then removing the oxide film.

그러나, 폴리실리콘층을 산화시키는데 필요한 온도가 기판의 용융 온도보다 높기 때문에 폴리실리콘층을 산화시키기 어려운 문제점을 갖고, 폴리실리콘층을 산화시키기 위해서는 매우 긴 시간이 요구된다.However, since the temperature required to oxidize the polysilicon layer is higher than the melting temperature of the substrate, it is difficult to oxidize the polysilicon layer, and very long time is required to oxidize the polysilicon layer.

본 발명의 하나의 목적은 기판 용융 온도보다 낮은 온도에서 신속하게 폴리실리콘층에 포함된 금속을 제거할 수 있도록 한 폴리실리콘 반도체 소자의 제조 방법을 제공함에 있다.One object of the present invention is to provide a method for manufacturing a polysilicon semiconductor device capable of quickly removing a metal contained in the polysilicon layer at a temperature lower than the substrate melting temperature.

본 발명의 목적을 구현하기 위한 폴리실리콘 반도체 소자의 제조 방법은 기판상에 아몰퍼스 실리콘층을 형성하는 단계, 상기 아몰퍼스 실리콘층 상에 금속 씨드층을 형성하는 단계, 상기 금속 씨드층을 매개로 상기 아몰퍼스 실리콘층을 열처리하여 상기 아몰퍼스 실리콘층을 예비 폴리실리콘층으로 결정화하는 단계, 상기 예비 폴리실리콘층의 표면의 결정구조를 손상시켜 상기 예비 폴리실리콘층의 표면에 손상층을 형성하는 단계 및 상기 예비 폴리실리콘층으로부터 상기 손상층을 제거하여 폴리실리콘층을 형성하는 단계를 포함한다.A method of manufacturing a polysilicon semiconductor device for realizing an object of the present invention comprises the steps of forming an amorphous silicon layer on a substrate, forming a metal seed layer on the amorphous silicon layer, the amorphous through the metal seed layer Heat-treating the silicon layer to crystallize the amorphous silicon layer into a preliminary polysilicon layer, damaging the crystal structure of the surface of the preliminary polysilicon layer to form a damage layer on the surface of the preliminary polysilicon layer, and the preliminary poly Removing the damage layer from the silicon layer to form a polysilicon layer.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 폴리실리콘 반도체 소자의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a method of manufacturing a polysilicon semiconductor device according to embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and is commonly known in the art. Persons having the present invention may implement the present invention in various other forms without departing from the spirit of the present invention.

도 1 내지 도 8들은 본 발명의 일실시예에 의한 폴리실리콘 반도체 소자의 제조 방법을 도시한 단면도들이다.1 to 8 are cross-sectional views illustrating a method of manufacturing a polysilicon semiconductor device according to an embodiment of the present invention.

도 1은 본 발명의 일실시예에 따라 기판 상에 버퍼층 및 아몰퍼스 실리콘층을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view of a buffer layer and an amorphous silicon layer formed on a substrate according to an embodiment of the present invention.

도 1을 참조하면, 기판(10), 예를 들면, 투명한 유리 기판(glass substrate)상에는 전면적에 걸쳐 버퍼층(buffer layer; 20)이 형성된다. 본 실시예에서 버퍼층(20)은 유리 기판에 포함된 알칼리성 이온, 예를 들면, 나트륨 이온 등이 기판(10)의 표면으로 용출되는 것을 방지한다. 본 실시예에서, 기판(10)이 무알칼리성 기판일 경우, 버퍼층(20)을 형성하지 않아도 무방하다.Referring to FIG. 1, a buffer layer 20 is formed over an entire surface of a substrate 10, for example, a transparent glass substrate. In the present embodiment, the buffer layer 20 prevents alkaline ions, for example, sodium ions, etc. contained in the glass substrate from eluting to the surface of the substrate 10. In the present embodiment, when the substrate 10 is an alkali free substrate, the buffer layer 20 may not be formed.

기판(10)상에 버퍼층(20)이 형성된 후, 버퍼층(20) 상에는 전면적에 걸쳐 아몰퍼스 실리콘층(amorphous silicon layer; 30)이 형성된다. 본 실시예에서, 아몰퍼스 실리콘층(30)은 화학기상증착(chemical vapor deposition, CVD) 공정에 의하 여 형성될 수 있다.After the buffer layer 20 is formed on the substrate 10, an amorphous silicon layer 30 is formed over the entire surface of the buffer layer 20. In this embodiment, the amorphous silicon layer 30 may be formed by a chemical vapor deposition (CVD) process.

도 2는 도 1에 도시된 아몰퍼스 실리콘층 상에 금속 씨드층을 형성한 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of a metal seed layer on the amorphous silicon layer illustrated in FIG. 1.

도 2를 참조하면, 버퍼층(20) 상에 아몰퍼스 실리콘층(30)이 형성된 후, 아몰퍼스 실리콘층(30) 상에는 금속 씨드층(metal-seed layer; 40)이 형성된다. 본 실시예에서, 금속 씨드층(40)은 전이 금속을 포함할 수 있다. 구체적으로, 금속 씨드층(40)으로서 사용될 수 있는 물질의 예로서는 니켈, 티타늄, 텅스텐 등을 들 수 있다.Referring to FIG. 2, after the amorphous silicon layer 30 is formed on the buffer layer 20, a metal seed layer 40 is formed on the amorphous silicon layer 30. In the present embodiment, the metal seed layer 40 may include a transition metal. Specifically, examples of the material that can be used as the metal seed layer 40 include nickel, titanium, tungsten, and the like.

도 3은 도 2에 도시된 금속 씨드층을 열처리하는 것을 도시한 단면도이다.3 is a cross-sectional view illustrating heat treatment of the metal seed layer illustrated in FIG. 2.

도 3을 참조하면, 아몰퍼스 실리콘층(30) 상에 금속 씨드층(40)이 형성된 후, 금속 씨드층(40) 및 아몰퍼스 실리콘층(40)은 급속 열처리 공정(rapid thermal process, RTP) 등에 의하여 열처리 된다. 이때, 급속 열처리 공정 온도는 기판(10)의 용융 온도 미만인 것이 바람직하다.Referring to FIG. 3, after the metal seed layer 40 is formed on the amorphous silicon layer 30, the metal seed layer 40 and the amorphous silicon layer 40 may be formed by a rapid thermal process (RTP) or the like. Heat treatment. At this time, the rapid heat treatment process temperature is preferably less than the melting temperature of the substrate 10.

금속 씨드층(40) 및 아몰퍼스 실리콘층(40)이 열처리됨에 따라 아몰퍼스 실리콘층(40)의 표면에는 실리콘-금속 화합물인 실리사이드(silicide;37)가 형성되고, 실리사이드(37)를 이용하여 아몰퍼스 실리콘층(40)에 포함된 실리콘은 결정 성장하여, 아몰퍼스 실리콘층(40)은 예비 폴리실리콘층(preliminary polysilicon layer;35)으로 결정화된다.As the metal seed layer 40 and the amorphous silicon layer 40 are heat-treated, a silicide 37, which is a silicon-metal compound, is formed on the surface of the amorphous silicon layer 40, and the amorphous silicon is formed using the silicide 37. Silicon contained in the layer 40 is crystal grown, and the amorphous silicon layer 40 is crystallized into a preliminary polysilicon layer 35.

예비 폴리실리콘층(35)의 내부로는 결정 성장 도중 금속이 침투할 수 있고, 침투되는 금속의 양은 예비 폴리실리콘층(35)의 표면으로부터 내부로 갈수록 연속 적으로 감소된다.Inside the preliminary polysilicon layer 35, metal may penetrate during crystal growth, and the amount of penetrated metal is continuously reduced from the surface of the preliminary polysilicon layer 35 toward the inside.

도 4는 도 3에 도시된 예비 폴리실리콘층의 표면에 손상층을 형성하는 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a damage layer on the surface of the preliminary polysilicon layer illustrated in FIG. 3.

도 4를 참조하면, 예비 폴리실리콘층(35)을 형성하는 도중 예비 폴리실리콘층(35)의 표면에 침투한 금속을 제거하기 위해서 예비 폴리실리콘층(35)의 표면에는 손상층(damaged layer;38)이 형성된다. 본 실시예에서, 손상층의 두께는 예비 폴리실리콘층(35)의 표면으로부터 약 200Å 이내인 것이 바람직하며, 손상층의 두께는 불활성 이온의 종류에 따라서 다양하게 변경될 수 있다.Referring to FIG. 4, in order to remove metal penetrating the surface of the preliminary polysilicon layer 35 while forming the preliminary polysilicon layer 35, a damaged layer may be formed on the surface of the preliminary polysilicon layer 35. 38) is formed. In this embodiment, the thickness of the damage layer is preferably within about 200 kPa from the surface of the preliminary polysilicon layer 35, and the thickness of the damage layer may be variously changed according to the type of inert ions.

예비 폴리실리콘층(35)의 표면에 손상층(38)을 형성하기 위해 예비 폴리실리콘층(35)에는 이온주입공정에 의하여 이온들이 이온 주입된다. 본 실시예에서, 이온 주입 공정에 의하여 예비 폴리실리콘층(35)의 고유한 물리적 특성 변화를 방지하기 위해서 예비 폴리실리콘층(35)의 표면에는 불활성 이온이 이온 주입된다. 예를 들어, 예비 폴리실리콘층(35)의 표면에는 아르곤 이온이 이온 주입될 수 있다.In order to form the damage layer 38 on the surface of the preliminary polysilicon layer 35, ions are implanted into the preliminary polysilicon layer 35 by an ion implantation process. In this embodiment, inert ions are implanted into the surface of the preliminary polysilicon layer 35 in order to prevent a change in inherent physical properties of the preliminary polysilicon layer 35 by an ion implantation process. For example, argon ions may be ion implanted into the surface of the preliminary polysilicon layer 35.

예비 폴리실리콘층(35)의 표면에 불활성 이온을 이온 주입할 경우, 예비 폴리실리콘층(35)의 표면의 결정 구조는 이온 주입된 불활성 이온에 의하여 크게 손상되어 손상층(38)이 형성되고, 손상층(38)은 손상된 결정 구조에 의하여 표면적이 크게 증가 된다.When inert ions are implanted into the surface of the preliminary polysilicon layer 35, the crystal structure of the surface of the preliminary polysilicon layer 35 is largely damaged by the implanted inert ions, thereby forming a damaged layer 38. The damaged layer 38 has a large surface area due to the damaged crystal structure.

도 5는 도 4에 도시된 손상층을 산화시켜 산화막을 형성한 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating the formation of an oxide film by oxidizing the damage layer illustrated in FIG. 4.

도 5를 참조하면, 예비 폴리실리콘층(35)상에 손상층을 형성한 후, 손상 층(38)은 산화된다. 본 실시예에서, 손상층(38)은 열산화 방식에 의하여 산화되어 예비 폴리실리콘층(35) 상에는 산화막(39a)이 형성된다.Referring to FIG. 5, after forming a damage layer on the preliminary polysilicon layer 35, the damage layer 38 is oxidized. In this embodiment, the damage layer 38 is oxidized by a thermal oxidation method so that an oxide film 39a is formed on the preliminary polysilicon layer 35.

본 실시예에서, 손상층(38)을 형성하지 않은 상태에서 예비 폴리실리콘층(35)을 산화시켜 산화막을 형성할 경우, 예비 폴리실리콘층(35)을 산화시키기 위해 요구되는 온도는 기판(10)의 용융 온도보다 높아 기판(10)이 손상될 뿐만 아니라 산화막을 형성하는데 필요한 시간이 크게 증가된다. 그러나, 본 실시예에서와 같이 예비 폴리실리콘층(35) 상에 손상층(38)을 먼저 형성할 경우, 예비 폴리실리콘층(35)에 포함된 폴리실리콘과 산소의 접촉면적이 크게 증가되기 때문에 기판(10)의 용융 온도보다 낮은 온도에서 산화막(39a)을 형성할 수 있을 뿐만 아니라 산화막(39a)을 형성하는데 소요되는 시간도 감소시킬 수 있다. 또한, 예비 폴리실리콘층(35)에 주입되는 불활성 이온의 이온 주입 에너지를 증가시킴으로서 손상층(38)의 두께를 쉽게 증가시킬 수 있기 때문에 예비 폴리실리콘층(35) 상에 후박한 산화막(39a)을 쉽게 형성할 수 있다.In the present embodiment, when the preliminary polysilicon layer 35 is formed by oxidizing the preliminary polysilicon layer 35 without the damage layer 38 being formed, the temperature required to oxidize the preliminary polysilicon layer 35 is increased by the substrate 10. Not only damages the substrate 10 but also increases the time required to form an oxide film. However, when the damage layer 38 is first formed on the preliminary polysilicon layer 35 as in the present embodiment, the contact area of polysilicon and oxygen included in the preliminary polysilicon layer 35 is greatly increased. Not only can the oxide film 39a be formed at a temperature lower than the melting temperature of the substrate 10, but the time required to form the oxide film 39a can be reduced. In addition, since the thickness of the damage layer 38 can be easily increased by increasing the ion implantation energy of the inert ions injected into the preliminary polysilicon layer 35, the thick oxide film 39a thin on the preliminary polysilicon layer 35. Can be easily formed.

한편, 산화막(39a)에는 예비 폴리실리콘층(35)을 형성하기 위한 금속이 포함되어 있다. 금속을 포함하는 산화막(39a)은 예비 폴리실리콘층(35)으로부터 제거된다.On the other hand, the oxide film 39a contains a metal for forming the preliminary polysilicon layer 35. The oxide film 39a containing the metal is removed from the preliminary polysilicon layer 35.

도 6은 폴리실리콘층 상면에 포토레지스트 패턴을 형성한 것을 도시한 단면도이다.6 is a cross-sectional view illustrating a photoresist pattern formed on an upper surface of a polysilicon layer.

도 5 및 도 6을 참조하면, 본 실시예에서 금속을 포함하는 산화막(39a)은 예비 폴리실리콘층(35)으로부터 제거되어, 기판(10) 상에는 폴리실리콘층(39)이 형성 된다.5 and 6, in the present embodiment, the oxide film 39a including the metal is removed from the preliminary polysilicon layer 35 to form a polysilicon layer 39 on the substrate 10.

예비 폴리실리콘층(35)상에 배치된 산화막(39a)은, 예를 들어, 에천트를 이용하는 습식 식각 공정에 의하여 제거될 수 있다. 이와 다르게, 산화막(39a)는 플라즈마를 이용하는 건식 식각 공정에 의하여 제거될 수 있다. 이와 다르게, 산화막(39a)는 화학적 기계적 연마(CMP) 공정에 의하여 제거될 수 있다.The oxide film 39a disposed on the preliminary polysilicon layer 35 may be removed by, for example, a wet etching process using an etchant. Alternatively, the oxide film 39a may be removed by a dry etching process using plasma. Alternatively, the oxide film 39a may be removed by a chemical mechanical polishing (CMP) process.

산화막(39a)가 예비 폴리실리콘층(35)으로부터 제거되어 기판(10) 상에 형성된 폴리실리콘층(39)을 패터닝하기 위하여, 폴리실리콘층(39) 상에는 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 본 실시예에서, 포토레지스트 필름은 스핀 코팅 공정 또는 슬릿 코팅 공정 등을 통하여 형성될 수 있다.In order to pattern the polysilicon layer 39 formed on the substrate 10 by removing the oxide film 39a from the preliminary polysilicon layer 35, a photoresist film (not shown) over the entire surface of the polysilicon layer 39 is formed. Is formed. In this embodiment, the photoresist film may be formed through a spin coating process or a slit coating process.

포토레지스트 필름이 형성된 후, 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정에 의하여 패터닝되어 폴리실리콘층(39) 상에는 포토레지스트 패턴(40)이 형성된다.After the photoresist film is formed, the photoresist film is patterned by a photo process including an exposure process and a development process to form a photoresist pattern 40 on the polysilicon layer 39.

도 7은 도 6의 폴리실리콘층을 패터닝하여 폴리실리콘 패턴을 형성한 것을 도시한 단면도이다.FIG. 7 is a cross-sectional view illustrating a polysilicon pattern formed by patterning the polysilicon layer of FIG. 6.

도 7을 참조하면, 포토레지스트 패턴(40)을 폴리실리콘층(39) 상에 형성한 후, 폴리실리콘층(39)은 포토레지스트 패턴(40)을 식각 마스크로 이용하여 패터닝되어 기판(10) 상에는 폴리실리콘 패턴(50)이 형성된다. 본 실시예에서, 폴리실리콘층(39)은 에천트를 이용한 습식 식각 공정 또는 플라즈마를 이용하는 건식 식각 공정에 의하여 패터닝 될 수 있다.Referring to FIG. 7, after the photoresist pattern 40 is formed on the polysilicon layer 39, the polysilicon layer 39 is patterned by using the photoresist pattern 40 as an etching mask to form the substrate 10. On the polysilicon pattern 50 is formed. In the present embodiment, the polysilicon layer 39 may be patterned by a wet etching process using an etchant or a dry etching process using a plasma.

도 8은 도 7에 도시된 폴리실리콘 패턴을 이용하여 박막 트랜지스터를 형성 한 것을 도시한 단면도이다.FIG. 8 is a cross-sectional view illustrating a thin film transistor formed using the polysilicon pattern illustrated in FIG. 7.

도 8을 참조하면, 기판(10) 상에 폴리실리콘 패턴(50)이 형성된 후, 기판(10) 상에는 제1 절연막(또는 게이트 절연막,55)이 형성되어 폴리실리콘 패턴(50)은 제1 절연막(55)에 의하여 덮인다. 본 실시예에서, 제1 절연막(55)은 화학기상증착(CVD) 공정에 의하여 형성될 수 있다. 제1 절연막(55)으로 사용될 수 있는 박막의 예로서는 산화막 또는 질화막 등을 들 수 있다.Referring to FIG. 8, after the polysilicon pattern 50 is formed on the substrate 10, a first insulating film (or a gate insulating film 55) is formed on the substrate 10 so that the polysilicon pattern 50 is formed of the first insulating film. Covered by (55). In the present embodiment, the first insulating film 55 may be formed by a chemical vapor deposition (CVD) process. Examples of the thin film that can be used as the first insulating film 55 include an oxide film or a nitride film.

제1 절연막(55)이 기판(10) 상에 형성된 후, 제1 절연막(55) 상에는 전면적에 걸쳐 게이트 금속막(미도시)이 형성된다. 게이트 금속막으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 등을 들 수 있다.After the first insulating film 55 is formed on the substrate 10, a gate metal film (not shown) is formed over the entire surface of the first insulating film 55. Examples of the material that can be used as the gate metal film include aluminum and aluminum alloys.

게이트 금속막 상에는 포토 레지스트 필름이 배치되고, 포토레지스트 필름은 포토 공정에 의하여 패터닝 되어 게이트 금속막 상에는 포토레지스트 필름이 배치된다. 게이트 금속막은 포토레지스트 필름을 식각 마스크로 이용하여 패터닝 되어 제1 절연막(55) 상에는 게이트 전극(60)이 형성된다.A photoresist film is disposed on the gate metal film, the photoresist film is patterned by a photo process, and a photoresist film is disposed on the gate metal film. The gate metal layer is patterned by using the photoresist film as an etching mask, so that the gate electrode 60 is formed on the first insulating layer 55.

제1 절연막(55) 상에 게이트 전극(60)이 형성된 후, 기판(10)에는 다시 제2 절연막(65)이 형성되어 게이트 전극(60)은 제2 절연막(65)에 의하여 덮인다.After the gate electrode 60 is formed on the first insulating film 55, the second insulating film 65 is formed on the substrate 10 again, so that the gate electrode 60 is covered by the second insulating film 65.

제2 절연막(65)이 게이트 전극(60)을 덮은 후, 제1 절연막(55) 및 제2 절연막(65)은 패터닝되어 폴리실리콘 패턴(50)을 노출하는 제1 콘택홀(66) 및 제2 콘택홀(67)이 형성된다.After the second insulating layer 65 covers the gate electrode 60, the first insulating layer 55 and the second insulating layer 65 are patterned to expose the polysilicon pattern 50. 2 contact holes 67 are formed.

제1 및 제2 절연막(55,65)들에 제1 및 제2 콘택홀(66,67)이 형성된 후, 제2 절연막(65) 상에는 다시 소오스/드레인 금속막(미도시)이 형성된 후, 소오스/드레 인 금속막은 포토리소그라피 공정에 의하여 패터닝 되어 제2 절연막(65) 상에는 제1 콘택홀(66)을 통해 폴리실리콘 패턴(50)에 전기적으로 연결된 소오스 전극(70) 및 제2 콘택홀(67)을 통해 폴리실리콘 패턴(50)에 전기적으로 연결된 드레인 전극(70)이 형성된다.After the first and second contact holes 66 and 67 are formed in the first and second insulating films 55 and 65, the source / drain metal film (not shown) is formed on the second insulating film 65. The source / drain metal film is patterned by a photolithography process and is electrically connected to the polysilicon pattern 50 through the first contact hole 66 on the second insulating film 65. A drain electrode 70 electrically connected to the polysilicon pattern 50 is formed through 67.

도시되지는 않았지만, 드레인 전극(70)이 형성된 후, 드레인 전극(70)에는 투명하면서 도전성인 화소전극이 전기적으로 연결될 수 있다.Although not shown, after the drain electrode 70 is formed, a transparent and conductive pixel electrode may be electrically connected to the drain electrode 70.

이와 다르게, 드레인 전극(70)이 형성된 후, 드레인 전극(70)에는 애노드 전극, 유기 발광층, 캐소드 전극을 갖는 유기 발광 소자가 전기적으로 연결될 수 있다.Alternatively, after the drain electrode 70 is formed, an organic light emitting device having an anode, an organic light emitting layer, and a cathode may be electrically connected to the drain electrode 70.

이상에서 상세하게 설명한 바에 의하면, 아몰퍼스 실리콘층 상에 금속 씨드막을 형성한 후 금속 씨드막을 이용하여 아몰퍼스 실리콘층을 예비 폴리실리콘층으로 변경한 후 예비 폴리실리콘층의 상면에 불활성 이온을 이온 주입하여 손상층을 형성하고, 손상층을 산화시켜 산화막을 형성한 후 산화막을 제거하여 폴리실리콘을 형성함으로써 기판의 용융온도보다 낮은 온도에서 기판에 폴리실리콘 패턴을 형성할 수 있는 장점을 갖는다.As described in detail above, after forming the metal seed film on the amorphous silicon layer, the amorphous silicon layer is changed to the preliminary polysilicon layer by using the metal seed film, and then inert ions are implanted into the upper surface of the preliminary polysilicon layer to damage it. Forming a layer, oxidizing a damaged layer to form an oxide film, and then removing the oxide film to form polysilicon has the advantage of forming a polysilicon pattern on the substrate at a temperature lower than the melting temperature of the substrate.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이 해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the art.

Claims (9)

기판상에 아몰퍼스 실리콘층을 형성하는 단계;Forming an amorphous silicon layer on the substrate; 상기 아몰퍼스 실리콘층 상에 금속 씨드층을 형성하는 단계;Forming a metal seed layer on the amorphous silicon layer; 상기 금속 씨드층을 매개로 상기 아몰퍼스 실리콘층을 열처리하여 상기 아몰퍼스 실리콘층을 예비 폴리실리콘층으로 결정화하는 단계;Heat-treating the amorphous silicon layer through the metal seed layer to crystallize the amorphous silicon layer into a preliminary polysilicon layer; 상기 예비 폴리실리콘층의 표면의 결정구조를 손상시켜 상기 예비 폴리실리콘층의 표면에 손상층을 형성하는 단계; 및Damaging the crystal structure of the surface of the preliminary polysilicon layer to form a damage layer on the surface of the preliminary polysilicon layer; And 상기 예비 폴리실리콘층으로부터 상기 손상층을 제거하여 폴리실리콘층을 형성하는 단계를 포함하는 폴리실리콘 반도체 소자의 제조 방법.Removing the damage layer from the preliminary polysilicon layer to form a polysilicon layer. 제1항에 있어서, 상기 금속 씨드층은 전이 금속을 포함하는 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.The method of claim 1, wherein the metal seed layer comprises a transition metal. 제2항에 있어서, 상기 전이 금속은 니켈, 티타늄, 텅스텐으로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.The method of claim 2, wherein the transition metal is one selected from the group consisting of nickel, titanium, and tungsten. 제1항에 있어서, 상기 손상층을 형성하는 단계는 상기 예비 폴리실리콘층의 표면에 불활성 이온을 이온 주입하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.The method of claim 1, wherein the forming of the damage layer comprises implanting inert ions into a surface of the preliminary polysilicon layer. 제4항에 있어서, 상기 불활성 이온은 아르곤 이온인 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.The method of manufacturing a polysilicon semiconductor device according to claim 4, wherein the inert ions are argon ions. 제1항에 있어서, 상기 손상층의 두께는 상기 예비 폴리실리콘층의 표면으로부터 200Å 이내인 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.The method of manufacturing a polysilicon semiconductor device according to claim 1, wherein the damage layer has a thickness of 200 kPa or less from the surface of the preliminary polysilicon layer. 제1항에 있어서, 상기 손상층을 제거하는 단계에서 상기 손상층은 습식 식각 공정에 의하여 제거되는 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.The method of claim 1, wherein in the removing of the damage layer, the damage layer is removed by a wet etching process. 제1항에 있어서, 상기 아몰퍼스 실리콘층을 형성하기 이전에 상기 기판상에 버퍼층을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.The method of claim 1, including forming a buffer layer on the substrate before forming the amorphous silicon layer. 제1항에 있어서, 상기 폴리실리콘층을 형성하는 단계 이후, 상기 폴리실리콘층을 패터닝하여 폴리실리콘 패턴을 형성하는 단계;The method of claim 1, further comprising: forming a polysilicon pattern by patterning the polysilicon layer after forming the polysilicon layer; 상기 폴리실리콘 패턴을 덮는 제1 절연막을 형성하는 단계;Forming a first insulating film covering the polysilicon pattern; 상기 절연막 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the insulating film; 상기 게이트 전극을 덮는 제2 절연막을 형성하는 단계;Forming a second insulating film covering the gate electrode; 상기 제1 및 제2 절연막들을 패터닝하여 상기 게이트 전극의 양쪽에 폴리실 리콘 패턴을 노출하는 제1 및 제2 콘택홀들을 형성하는 단계; 및Patterning the first and second insulating layers to form first and second contact holes exposing a polysilicon pattern on both sides of the gate electrode; And 상기 제1 콘택홀을 통해 상기 폴리실리콘 패턴과 연결된 소오스 전극 및 상기 제2 콘택홀을 통해 상기 폴리실리콘 패턴과 연결된 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 반도체 소자의 제조 방법.Forming a source electrode connected to the polysilicon pattern through the first contact hole and a drain electrode connected to the polysilicon pattern through the second contact hole.
KR1020060119525A 2006-11-30 2006-11-30 Method of manufacturing polysilicon semiconductor device KR101221131B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119525A KR101221131B1 (en) 2006-11-30 2006-11-30 Method of manufacturing polysilicon semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119525A KR101221131B1 (en) 2006-11-30 2006-11-30 Method of manufacturing polysilicon semiconductor device

Publications (2)

Publication Number Publication Date
KR20080049212A KR20080049212A (en) 2008-06-04
KR101221131B1 true KR101221131B1 (en) 2013-01-18

Family

ID=39805019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119525A KR101221131B1 (en) 2006-11-30 2006-11-30 Method of manufacturing polysilicon semiconductor device

Country Status (1)

Country Link
KR (1) KR101221131B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313811A (en) * 2001-01-29 2002-10-25 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP3394406B2 (en) * 1995-12-15 2003-04-07 株式会社半導体エネルギー研究所 Method for manufacturing crystalline silicon film
KR100447311B1 (en) * 1996-02-23 2004-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor thin film, semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3394406B2 (en) * 1995-12-15 2003-04-07 株式会社半導体エネルギー研究所 Method for manufacturing crystalline silicon film
KR100447311B1 (en) * 1996-02-23 2004-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor thin film, semiconductor device and manufacturing method thereof
JP2002313811A (en) * 2001-01-29 2002-10-25 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
KR20080049212A (en) 2008-06-04

Similar Documents

Publication Publication Date Title
JPH05109737A (en) Manufacture of thin film transistor
KR20050112031A (en) Contact hole and method fabricating thereof
JP2001035841A (en) Wet etching process of perovskite ferrodielectric material and solution
KR100437474B1 (en) Dual channel TFT and Method for Fabricating the same
KR20210075164A (en) Transistor Fabrication Method and Gate All-Around Device Structure
WO2013013586A1 (en) Thin film transistor, manufacturing method thereof and array substrate including same
KR100268894B1 (en) Method for forming of flash memory device
KR100212455B1 (en) Process for fabricating semiconductor device with dual gate structure
US6211054B1 (en) Method of forming a conductive line and method of forming a local interconnect
KR101221131B1 (en) Method of manufacturing polysilicon semiconductor device
KR100544114B1 (en) Method for manufacturing thin film transistor
JPH023244A (en) Manufacture of semiconductor device
KR19980070802A (en) Method for manufacturing semiconductor device without delamination between silicide layer and insulating layer
KR20050106250A (en) A method of fabricating poly thin film transistor with plasma treatment
JP2006013438A (en) Thin film transistor and its manufacturing method
KR100685421B1 (en) Thin film transistor and method for fabricating the same
KR100347149B1 (en) Manufacturing method for semiconductor device
TWI819592B (en) Semiconductor device and manufacturing method thereof
KR100307458B1 (en) Method for manufacturing Thin Film Transistor
KR100637116B1 (en) Method for manufacturing Thin Film Transistor
JP2002324904A (en) Thin-film transistor and method of forming the same
KR100700496B1 (en) Thin Film Transistor And Organic Electroluminescence Display Device Using The Same
KR100600876B1 (en) Method for fabrication of thin film transistor
KR100607793B1 (en) Ion implantion method of poly silicon gate electrode
KR100334866B1 (en) Transistor Formation Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7