CN102593012B - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN102593012B CN102593012B CN201110007830.3A CN201110007830A CN102593012B CN 102593012 B CN102593012 B CN 102593012B CN 201110007830 A CN201110007830 A CN 201110007830A CN 102593012 B CN102593012 B CN 102593012B
- Authority
- CN
- China
- Prior art keywords
- solder projection
- solder
- connector
- substrate
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
根据本发明的一实施方式的半导体装置的制造方法,在使第1焊料凸块和第2焊料凸块对位并接触后,加热至焊料凸块的熔点以上的温度而使它们熔化,从而形成第1焊料凸块和第2焊料凸块的临时连接体。将冷却后的临时连接体在还原性气氛中加热至焊料凸块的熔点以上的温度,将存在于临时连接体表面上的氧化膜除去,同时使临时连接体熔化,从而形成正式连接体。
Description
技术领域
本发明总的来说涉及半导体装置的制造方法及半导体装置。
背景技术
为了应对半导体芯片的多引脚化、细间距化、信号速度的高速化,一直使用采用倒装片连接作为布线及连接长度短的组装方式的半导体装置。在作为半导体芯片间的连接或半导体芯片和硅内插板(Interposer)的连接采用倒装片连接时,在上下的芯片(半导体芯片或硅内插板)的电极端子上分别形成焊料凸块,在使这些焊料凸块相面对地对位层叠后,通过将焊料凸块加热熔化来进行连接。
通常,为了除去焊料凸块表面的氧化膜,采用以下所示的工序。首先,在将助焊剂涂布在焊料凸块的表面上后,使上下的芯片对位层叠。接着,在用回流炉使焊料凸块加热熔化而连接后,将助焊剂洗涤除去。可是,如果想在将上下的芯片间连接后除去助焊剂(flux),则伴随着焊料凸块本身的微小化或形成间距的微细化而难以完全将助焊剂洗涤除去。因此,助焊剂的残渣成为问题。助焊剂残渣成为填充在芯片间的封装剂发生空隙或剥离的原因。
日本专利第3194553号中记载了一种方法,该方法是在用助焊剂将形成于半导体芯片的电极上的焊料凸块表面上的氧化膜除去,再将助焊剂通过洗涤除去后,一边调节高度一边将焊料凸块压接地临时固定在电路基板的电极上,以此状态使焊料凸块熔化来进行连接。可是,凸块表面的氧化膜在常温下,即使在大气中也生长,因此即使预先将凸块表面的氧化膜除去,也有可能在临时固定焊料凸块时在其表面生长氧化膜。如果这样的氧化膜被夹在临时固定(压接)时的界面中,则在焊料凸块熔化时氧化膜残留在凸块内,成为发生空隙或连接不良的原因。
日本特开2001-244283号公报中记载了一种方法,该方法是将具有焊料凸块的半导体芯片以搭载在布线基板上的状态配置在含有羧酸气体的减压气氛中,在该气氛中使焊料凸块加热熔化,从而除去形成于焊料凸块或布线的表面上的氧化膜,同时连接半导体芯片和布线基板。为了提高半导体芯片和布线基板的位置精度,需要将焊料凸块临时固定在布线基板上。在这种情况下,难以用羧酸气体将夹在焊料凸块和布线基板的界面的氧化膜除去,成为发生焊料凸块的空隙或连接不良的原因。
日本特开2008-041980号公报中记载了一种方法,该方法是将具有焊料凸块的半导体芯片和中间基板以对置配置的状态设置在真空室内,在向真空室内导入氢自由基而将凸块表面的氧化膜除去后,使焊料凸块熔化来进行连接。该方法由于在真空室内实施从焊料凸块表面的氧化膜的除去到焊料凸块的熔化的工序,因此不能避免半导体装置的制造成本的上升。另外,由于不能采用以往的利用倒装片连接进行对位,因而采用由焊料构成的衬垫进行对位,结果导致成本的上升或设计的制约。
发明内容
本发明的目的是提供一种半导体装置的制造方法,其能够维持焊料凸块彼此之间的对位精度和连接性,同时在不使用助焊剂的情况下对由焊料凸块表面的氧化物所引起的空隙和连接不良的发生进行有效抑制。
本发明的第一方面的半导体装置的制造方法的特征在于,具备以下工序:使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的第1工序;加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,使所述第1焊料凸块和所述第2焊料凸块熔化而进行临时连接,然后进行冷却的第2工序;和将所述第1焊料凸块和所述第2焊料凸块的临时连接体在还原性气氛中加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,将存在于所述临时连接体的表面上的氧化膜除去,同时使所述临时连接体熔化从而进行正式连接的第3工序。
本发明的第二方面的半导体装置的制造方法的特征在于,具备以下工序:使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的第1工序;对所述第1焊料凸块和所述第2焊料凸块施加超声波能量,将所述第1焊料凸块和所述第2焊料凸块进行临时连接的第2工序;和将所述第1焊料凸块和所述第2焊料凸块的临时连接体在还原性气氛中加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,将存在于所述临时连接体表面上的氧化膜除去,同时使所述临时连接体熔化从而进行正式连接的第3工序。
根据本发明的半导体装置的制造方法,其能够维持焊料凸块彼此之间的对位精度和连接性,同时在不使用助焊剂的情况下对由焊料凸块表面的氧化物所引起的空隙和连接不良的发生进行有效抑制。
附图说明
图1是显示第1实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的对位工序的图示。
图2是显示第1实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的接触工序的图示。
图3是显示第1实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的临时连接工序的图示。
图4是显示第1实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的正式连接工序的图示。
图5A~图5C是放大显示第1实施方式中的从接触工序到正式连接工序的焊料凸块的剖视图。
图6是显示第2实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的对位工序的图示。
图7是显示第2实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的接触工序的图示。
图8是显示第2实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的临时连接工序的图示。
图9是显示第2实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的正式连接工序的图示。
图10是显示实施例1中的第1焊料凸块和第2焊料凸块的临时连接体的放大照片。
图11是显示实施例1中的第1焊料凸块和第2焊料凸块的正式连接体的放大照片。
图12是显示实施例2中的第1焊料凸块和第2焊料凸块的临时连接体的放大照片。
具体实施方式
在一实施方式中,半导体装置的制造方法具备以下工序:使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的工序;将第1焊料凸块和第2焊料凸块加热至第1焊料凸块和第2焊料凸块的熔点以上的温度而使它们熔化,从而形成第1焊料凸块和第2焊料凸块的临时连接体的工序;对临时连接体进行冷却的工序;将冷却后的临时连接体在还原性气氛中加热至第1焊料凸块和第2焊料凸块的熔点以上的温度,将存在于临时连接体表面上的氧化膜除去,同时使临时连接体熔化,从而形成正式连接体的工序。
在另一实施方式中,半导体装置的制造方法具备以下工序:使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的工序;对第1焊料凸块和第2焊料凸块施加超声波能量,形成第1焊料凸块和第2焊料凸块的临时连接体的工序;和将临时连接体在还原性气氛中加热至第1焊料凸块和第2焊料凸块的熔点以上的温度,存在于临时连接体的表面上的氧化膜除去,同时使临时连接体熔化,从而形成正式连接体的工序。
(第1实施方式)
图1~图4是显示第1实施方式的半导体装置的制造工序的图示。第1实施方式是利用未采用助焊剂的倒装片连接的半导体装置的制造方法。如图1所示,准备具有第1焊料凸块1的第1基板2和具有第2焊料凸块3的第2基板4。第1基板2例如被吸附保持在工具5上。第2基板4被配置在台架6上。从图1所示的对位工序到图3所示的临时连接工序,使用具有对位机构、加热机构、高度限制机构等的倒装片接合器进行实施。
第1基板2及第2基板4例如是半导体芯片(硅(Si)芯片等)或内插板芯片(硅(Si)内插板等)。第1基板2及第2基板4的组合例如为第1半导体芯片(2)和第2半导体芯片(4)的组合、半导体芯片(2)和Si内插板(4)的组合、Si内插板(2)和半导体芯片(4)的组合等,没有特别限定。
第1焊料凸块1及第2焊料凸块3分别被矩阵状地排列在基板2、基板4的规定的区域内。焊料凸块1、3隔着阻挡金属层(未图示出来)等形成于设在基板2、4的表面上的电极端子(未图示出来)上。作为焊料凸块1、3的构成材料,可采用例如Sn-Ag系焊料合金、Sn-Cu系焊料合金、Sn-Ag-Cu系焊料合金、Sn-Bi系焊料合金、Sn-In系焊料合金、Sn-Zn系焊料合金等无铅焊料、或Sn-Pb系焊料合金。作为焊料凸块1、3的形成材料,Sn-Ag系焊料合金或Sn-Cu系焊料合金是适合的。
焊料凸块1、3例如可利用镀覆法形成、或采用由焊料合金构成的微小球来形成。在刚刚在基板2、4上形成后的焊料凸块1、3的表面上不存在氧化膜,但随着时间的经过,则如图5A所示,焊料凸块1、3的表面被氧化。形成于焊料凸块1、3的表面上的氧化膜7成为在焊料凸块1、3彼此之间正式连接时在焊料凸块1、3内产生空隙、或在焊料凸块1、3间产生电阻增大或连接不良的主要原因。因此,需要在焊料凸块1、3正式连接之前将氧化膜7除去。
在对第1基板2和第2基板4进行倒装片连接时,首先如图1所示,通过对位机构8使第1焊料凸块1和第2焊料凸块3对位。接着,如图2所示,通过载荷检测机构9控制施加给第1基板2的载荷,同时使第1焊料凸块1和第2焊料凸块3接触(图5A)。此时,未使用助焊剂。焊料凸块1、3的接触载荷优选为在可通过后续工序使熔化的焊料凸块1、3间一体化的范围内且为低载荷。如果在此阶段施加使焊料凸块1、3彼此之间压接的载荷,则难以在后续工序中使咬入在焊料凸块1、3的接触界面中的氧化膜7向外周面侧移动。
在第1焊料凸块1和第2焊料凸块3的接触工序中,优选以接触后的焊料凸块1、3的高度之和H1相对于焊料凸块1、3的最初的高度之和H为90%以上100%以下的范围的方式对施加给第1基板2的载荷(焊料凸块1、3间的接触载荷)进行调节。如果施加使接触后的高度H1相对于最初的高度H低于90%这样的接触载荷,则咬入在焊料凸块1、3彼此之间的接触界面中的氧化膜7的除去性有可能降低。只要接触后的高度H1在最初的高度H以下就可以,但如果考虑到多个焊料凸块1、3的高度的偏差等,则优选以接触后的高度H1相对于最初的高H为95%以下的方式调节接触载荷。具体的接触载荷优选每个焊料凸块为0.5~10MPa左右。
接着,如图3所示,用工具5的加热机构10及台架6的加热机构11加热至第1焊料凸块1及第2焊料凸块3的熔点以上的温度,使第1焊料凸块1和第2焊料凸块3熔化,从而形成临时连接体13。在焊料凸块1、3的临时连接工序中,首先在维持第1焊料凸块1和第2焊料凸块3的接触状态(高度H1)的同时,对焊料凸块1、3进行加热而使它们熔化。接着,学通过高度控制机构12对熔化状态的焊料凸块1、3的高度之和H2进行控制的同时,使第1基板2降下以调节基板2、4的间隔,使熔化状态的焊料凸块1、3的形状变形(图5B)。在将焊料凸块1、3的熔化状态保持规定时间后进行冷却。
这样,通过以熔化的焊料凸块1、3充分变形的方式调节焊料凸块1、3的高度(第1基板2及第2基板4的间隔),焊料凸块1、3内部的熔化状态的焊料流动。其结果是,覆盖表面的氧化膜7产生裂纹,从而发生移动或***。以氧化膜7的裂纹为起点,液状化的上下的凸块1、3的焊料直接接触而发生一体化,同时通过熔化状态的焊料的表面张力使氧化膜7向侧面移动。也就是说,能够在焊料凸块1、3的接触界面不残存氧化膜7的情况下形成焊料凸块1、3彼此之间直接一体化的临时连接体13。氧化膜7只存在于临时连接体13的侧面(表面)。
从接触状态的焊料凸块1、3的高度H1到变形后的焊料凸块1、3的高度H2的高度变化量是考虑焊料凸块1、3的高度的偏差等来进行调节的,以使得能够使焊料凸块1、3充分变形,并且不会压破焊料凸块1、3而使邻接的凸块彼此之间接触从而发生短路。优选以变形后的焊料凸块1、3的高度H2相对于最初的焊料凸块1、3的高度H为20~80%的范围的方式,调节焊料凸块1、3的高度(临时连接体13的高度)。焊料凸块1、3的高度的调节例如可通过对第1基板2施加载荷来实施。另外,由于焊料凸块1、3为液状,因此可根据情况只通过第1基板2的自重来调节高度。
如果以变形后的高度H2相对于最初的高度H低于20%的方式来变形,则因邻接的焊料凸块1、3彼此之间接触而发生短路的可能性增大。在高度H2相对于高度H超过80%的变形量时,熔化状态的焊料凸块1、3的流动状态或氧化膜7的移动、***不足,容易在临时连接体13的内部残存氧化膜7。这成为在由焊料凸块1、3形成的连接体内部发生空隙、或在焊料凸块1、3间发生连接不良的原因。通过调节高度而形成的临时连接体13,如图5B所示具有带缩颈的“雪人”状的连接形状。
然后,如图4所示,将临时连接的第1基板2及第2基板4配置在设于具有还原气体供给机构14和排气机构15的回流箱16内的台架17上。台架17具有加热机构18。向回流箱16内供给和从中排出含有还原剂的气氛气体,同时将焊料凸块1、3的临时连接体13加热至焊料凸块1、3的熔点以上的温度而使它们熔化。临时连接体13的熔化可在还原性气氛中实施,也可以在形成减压状态的还原性气氛中实施。
这样,通过用还原性气体将存在于临时连接体13的表面上的氧化膜7还原除去,同时将临时连接体13熔化后进行冷却,从而完成了第1基板2和第2基板4的正式连接。由焊料凸块1、3形成的正式连接体19如图5C所示具有不带缩颈的球面状的连接形状。作为用于除去氧化膜7的还原性气氛,可采用混合有氢或羧酸等还原剂和惰性气体或氮气的气氛。
作为还原剂采用的羧酸没有特别的限定,例如可列举出:甲酸、醋酸、丙烯酸、丙酸、草酸、琥珀酸、丙二酸等脂肪族的1元或2元的低级羧酸。其中,因成本低且对氧化膜7的还原作用优良而优选使用甲酸。特别是甲酸和氮的混合气体更合适,优选将混合比率调整到甲酸为0.05~15体积%的范围。如果甲酸的比率过低,则需要延长回流时间,而如果甲酸的比率过高,则容易产生空隙。甲酸的比率更优选为0.1~10体积%的范围。
存在于临时连接体13的表面上的氧化膜7被气氛中的还原剂还原,此外因氧化膜7的还原反应而产生的氧、水、二氧化碳、一氧化碳等反应生成物(气体)可通过扩散到气氛中来除去。由于氧化膜7存在于临时连接体13的表面,因此不会将氧化膜7的还原反应中产生的反应生成物封闭在正式连接体19的内部。另外,由于在临时连接工序中使存在于焊料凸块1、3的接触界面的氧化膜7向外周面侧移动,因此不会残留在正式连接体19的内部。所以,可抑制由氧化膜7或其还原反应生成物引起的空隙或连接不良的发生。
另外,由于在还原气氛下进行回流接合,因此能够在第1焊料凸块1和第2焊料凸块3的接触工序或临时连接工序之前不实施氧化膜7的除去工序的情况下得到良好的连接状态和连接形状。当在焊料凸块1、3的连接工序(压接工序等)之前实施氧化膜7的除去工序时,在批量生产线中,需要对氧化膜7的除去工序与焊料凸块1、3的连接工序之间的时间或气氛进行适当的管理,其结果是使制品成本增大。根据该实施方式的半导体装置的制造方法,能够以低成本得到抑制了空隙和连接不良的发生的正式连接体19。
将从回流箱16取出的结构体(第1基板2和第2基板4的连接体)与通常的半导体装置同样地送入装配工序。装配工序是根据半导体装置而选择的,没有特别的限定。举一例子来说,首先在第1基板2和第2基板4之间的间隙中填充热固化性的封装树脂,通过固化处理使其固化。另外,在将第1基板2和第2基板4的连接体搭载在例如由布线基板构成的第3基板上后,将连接体与第3基板之间通过引线接合法等连接。在将这样的结构体树脂进行模压后,配置外引线球,形成半导体装置(半导体包装)的外部连接端子。
(第2实施方式)
图6~图9是显示第2实施方式的半导体装置的制造工序的图示。在第2实施方式的半导体装置的制造工序中,首先,按照与第1实施方式同样的方法,准备具有第1焊料凸块1的第1基板2和具有第2焊料凸块3的第2基板4,如图6所示,使第1焊料凸块1和第2焊料凸块3对位。基板2、4的具体例、焊料凸块1、3的构成材料、焊料凸块1、3的对位方法等与第1实施方式相同。此外,从图6所示的对位工序到图8所示的临时连接工序,使用具有对位机构、加压机构、加热机构、超声波发生机构等的倒装片接合器进行实施。
接着,如图7所示,在不使用助焊剂的情况下使第1焊料凸块1和第2焊料凸块3接触。与第1实施方式同样地实施焊料凸块1、3的接触工序。焊料凸块1、3的接触后的高度和接触载荷优选与第1实施方式相同。接着,如图8所示,利用加压机构21对接触后的焊料凸块1、3施加载荷,同时从超声波发生机构22对焊料凸块1、3的接触界面施加超声波能量。图中,箭头X表示由超声波产生的振动方向。这样形成第1焊料凸块1和第2焊料凸块3的临时连接体23。
在临时连接体23的形成工序中,优选施加能使焊料凸块1、3局部变形的载荷。施加给焊料凸块1、3的载荷优选例如用载荷检测机构9进行控制。通过同时实施这样的焊料凸块1、3的局部变形和超声波能量的施加,夹在接触界面中的氧化膜产生裂纹,从而发生移动或***,同时对焊料凸块1、3整体及氧化膜的裂纹部分施加超声波能量,从而第1焊料凸块1和第2焊料凸块3熔合。超声波能量促进焊料凸块的软化或基于其的变形、以及焊料原子的扩散,由此第1焊料凸块1和第2焊料凸块3熔合。
在形成临时连接体23时,存在于焊料凸块1、3的表面上的氧化膜通过焊料原子的扩散和由超声波能量产生的振动向临时连接体23的侧面移动。也就是说,能够在不使氧化膜残存在焊料凸块1、3的接触界面的情况下,形成焊料凸块1、3彼此之间直接一体化的临时连接体23。通过这样的工序形成的临时连接体23与第1实施方式同样地具有带缩颈的“雪人”状的连接形状。
超声波能量的施加工序可以在室温下进行,也可以用工具5的加热机构10或台架6的加热机构11对焊料凸块1、3进行加热来进行。通过在对焊料凸块1、3进行加热的同时施加超声波能量,焊料凸块1、3进一步软化而容易变形,因此容易通过超声波能量除去氧化膜。此外,焊料凸块1、3的接触工序或临时连接工序基本上可在不将形成于焊料凸块1、3的表面上的氧化膜除去的情况下实施,但也可以在预先除去过剩的氧化膜后实施。第1实施方式也同样。
然后,如图9所示,将临时连接的第1基板2及第2基板4配置在回流箱16内,向回流箱16内供给和从中排出含有还原剂的气氛气体,同时将焊料凸块1、3的临时连接体23加热至焊料凸块1、3的熔点以上的温度而使它们熔化。按照与第1实施方式同样的方法,用还原性气体将存在于临时连接体23的表面上的氧化膜还原除去,同时将临时连接体23熔化后进行冷却,从而完成第1基板2和第2基板4的正式连接。由焊料凸块1、3形成的正式连接体24与第1实施方式同样具有不带缩颈的球面状的连接形状。将从回流箱16中取出的结构体送入与第1实施方式同样的装配工序。
作为还原剂及含有还原剂的还原性气氛,使用与第1实施方式相同的那些。此外,具体的条件等也相同。与第1实施方式同样,由于氧化膜存在于临时连接体23的表面上,因此不会将氧化膜的还原反应中产生的反应生成物封闭在正式连接体24的内部。由于在临时连接工序中使存在于焊料凸块1、3的接触界面上的氧化膜向外周面侧移动,因此不会残留在正式连接体24的内部。所以,可抑制由氧化膜或其还原反应生成物引起的空隙或连接不良的发生。此外,与第1实施方式同样,由于能够在焊料凸块1、3的接触工序或临时连接工序之前不实施氧化膜的除去工序的情况下得到良好的连接状态和连接形状,因此能够以低成本得到抑制了空隙或连接不良的发生的正式连接体24。
接着,对实施例和其评价结果进行说明。
(实施例1)
首先,准备好用电镀法在电极端子上形成了Sn-0.7质量%Cu组成的焊料凸块的第1半导体芯片、和安装有该第1焊料凸块的被连接侧的第2半导体芯片。在第2半导体芯片的电极端子上与第1半导体芯片1同样地形成有Sn-0.7质量%Cu组成的焊料凸块。第1半导体芯片的电极端子和第2半导体芯片的电极端子为了能够相互连接而被配置在对应的规定位置上。端子数大约为2000,焊料凸块的高度为20μm,相邻的端子间距的最小值为60μm。未使用助焊剂。
对于这些半导体芯片,通过具备对位机构、加热机构、加压机构、工具高度控制机构的倒装片接合器,在使保持在工具上的第1半导体芯片和保持在台架上的第2半导体芯片对位后,使对应的焊料凸块彼此接触。利用载荷检测机构测定接触载荷,规定为几乎不压破焊料凸块的载荷即1N(相对于每个凸块为大约0.7MPa)。接触后的焊料凸块的高度H1为最初的焊料凸块的高度H(40μm)的95%。将成为这样的凸块高度H1的半导体芯片间的间隔d1作为后续工序的基准。
接着,在保持两个半导体芯片的平面方向的相对位置的同时,将工具及台架的温度升高到250℃,加热至焊料凸块彼此之间的接触界面的温度达到Sn-Cu焊料的熔点(227℃)以上。接着,以熔化状态的焊料凸块的高度H2为最初的焊料凸块的高度H的70%的方式进行加压,以使得半导体芯片的间隔d2从接触当时的间隔d1下降10μm,并且在维持该芯片间隔d2(凸块高度H2)的同时保持25秒钟。
然后,通过将熔化状态的焊料凸块冷却到室温,形成焊料凸块的临时连接体。图10中示出了焊料凸块的临时连接体的放大照片。从图10中可以看出,第1半导体芯片的焊料凸块和第2半导体芯片的焊料凸块的中央部分直接熔合,在侧面侧发现有界面残余即缩颈部。这样,焊料凸块的临时连接体具有“雪人”状的连接形状。
然后,将焊料凸块的临时连接体配置在回流箱内,供给和从中排出混合有5体积%的甲酸的氮气气氛,同时在250℃下将由焊料凸块形成的临时连接体加热60秒钟而再次使它们熔化。通过将其冷却到室温,形成由焊料凸块形成的连接体(正式连接体)。图11中示出了由焊料凸块形成的连接体的放大照片。
从图11中可以看出,基于甲酸的氧化膜还原效果还原除去了会引起缩颈部产生的侧面氧化膜,得到了具有良好的球状形状的连接体。在观察连接体的内部状态时,没有发现空隙的发生。另外还确认,由于甲酸的沸点大大低于焊料合金的熔点,因此尽管凸块间隙微小,但直到位于半导体芯片的中心附近的凸块表面的氧化膜都被良好还原。由于在加热处理后将回流箱内抽真空,因此从工序完成后的半导体芯片的表面没有检测出甲酸残渣。
在本实施例中对使用由Sn-0.7质量%Cu组成的焊料合金构成的焊料凸块的情况进行了说明,但是即使在使用由Sn-3.5质量%Ag组成的焊料合金构成的焊料凸块的情况下也得到了同样的结果。这样,通过在实施了焊料凸块彼此之间的接触工序和利用焊料凸块的熔化进行临时连接工序后,进行焊料凸块的正式连接工序(回流工序),能够在不采用助焊剂的情况下有效地抑制由凸块表面的氧化膜引起的空隙或连接不良的发生。
(实施例2)
准备两个与实施例1同样的半导体芯片,通过具备对位机构、加热机构、加压机构、超声波发生机构的倒装片接合器,在使上述两个半导体芯片在室温下对位后,使对应的焊料凸块彼此之间接触。接触载荷与实施例1相同。接着,在对接触的焊料凸块施加10N的加压力的同时,将50kHz、40W的超声波振动施加8秒钟,由此形成焊料凸块的临时连接体。
图12中示出了焊料凸块的临时连接体的放大照片。从图12中可以看出,与采用了焊料凸块的熔化的实施例1同样,在采用了施加超声波能量的实施例2的临时连接体中,焊料凸块的中央部分也直接熔合,在侧面侧没有发现有界面残余即缩颈部。这样,焊料凸块的临时连接体具有“雪人”状的连接形状。以此状态抽取部分试样,测定了接合剪切强度,结果按焊料凸块的面积换算得到了1.4MPa以上的接合强度。
然后,将焊料凸块的临时连接体配置在回流箱内,与实施例1同样地供给和从中排出混合有5体积%的甲酸的氮气气氛,同时在250℃下将焊料凸块的临时连接体加热60秒钟而再次使它们熔化。通过将其冷却到室温,形成焊料凸块的连接体(正式连接体)。确认了焊料凸块的连接体的状态,结果,与实施例1同样,成为缩颈部的原因的侧面氧化膜被还原除去,从而具有良好的球状形状,而且在内部也没有发现空隙的发生。另外,直到位于半导体芯片的中心附近的凸块表面的氧化膜都被良好还原。
在本实施例中对使用由Sn-0.7质量%Cu组成的焊料合金构成的焊料凸块的情况进行了说明,但是即使在使用了由Sn-3.5质量%Ag组成的焊料合金构成的焊料凸块的情况下也得到了同样的结果。这样,通过在实施了焊料凸块彼此之间的接触工序和利用施加超声波能量的临时连接工序后,进行焊料凸块的正式连接工序(回流工序),能够在不采用助焊剂的情况下,有效地抑制由凸块表面的氧化膜引起的空隙或连接不良的发生。
尽管上面描述了一些实施方式,但是应理解的是这些实施方式仅仅是举例性,而不意欲用于限制本发明的范围。毫无疑问,上面所描述的新方法可以以各种其它形式进行实施;而且,可以在不偏离本发明的精神实质的范围内对上面所描述的方法在形式上进行各种删除、替换和改变。因此,所附的权利要求及其等同物是意欲覆盖本发明的范围和精神实质之内的上述形式或改进。
Claims (16)
1.一种半导体装置的制造方法,其具备以下工序:
使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的工序;
在维持接触的所述第1焊料凸块和所述第2焊料凸块的高度的同时,加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度而使所述第1焊料凸块和所述第2焊料凸块熔化的工序;
以使熔化状态的所述第1焊料凸块和所述第2焊料凸块变形的方式调节所述第1基板和所述第2基板的间隔,使存在于所述第1焊料凸块和所述第2焊料凸块的表面上的氧化膜向所述第1焊料凸块和所述第2焊料凸块的侧面移动,从而形成所述第1焊料凸块和所述第2焊料凸块的临时连接体的工序;
对所述临时连接体进行冷却的工序;和
将所述冷却后的临时连接体在还原性气氛中加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,将存在于所述临时连接体的表面上的所述氧化膜除去,同时使所述临时连接体熔化,从而形成正式连接体的工序。
2.根据权利要求1所述的半导体装置的制造方法,其中,
所述临时连接体具有带缩颈的连接形状,所述正式连接体具有不带缩颈的连接形状。
3.根据权利要求1所述的半导体装置的制造方法,其中,
以接触后的所述第1焊料凸块和所述第2焊料凸块的高度之和H1相对于所述第1焊料凸块和所述第2焊料凸块的最初的高度之和H为90~100%的范围的方式,使所述第1焊料凸块和所述第2焊料凸块接触。
4.根据权利要求1所述的半导体装置的制造方法,其中,
在施加载荷的同时使所述第1焊料凸块和所述第2焊料凸块接触。
5.根据权利要求1所述的半导体装置的制造方法,其中,
以所述熔化状态的第1焊料凸块和第2焊料凸块的高度之和H2相对于所述第1焊料凸块和所述第2焊料凸块的最初的高度之和H为20~80%的范围的方式,调节所述第1基板和所述第2基板的间隔,从而形成所述临时连接体。
6.根据权利要求1所述的半导体装置的制造方法,其中,
施加载荷使所述熔化状态的第1焊料凸块和第2焊料凸块变形。
7.根据权利要求1所述的半导体装置的制造方法,其中,
所述还原性气氛含有羧酸气体。
8.根据权利要求1所述的半导体装置的制造方法,其中,
所述还原性气氛含有羧酸气体与氮气的混合气体。
9.根据权利要求1所述的半导体装置的制造方法,其中,
所述第1基板及第2基板分别具备半导体芯片或内插板芯片。
10.一种半导体装置的制造方法,其具备以下工序:
使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的工序;
在对所述第1焊料凸块和所述第2焊料凸块施加载荷的同时施加超声波能量,存在于所述第1焊料凸块和所述第2焊料凸块的表面上的氧化膜向所述第1焊料凸块和所述第2焊料凸块的侧面移动,形成所述第1焊料凸块和所述第2焊料凸块的临时连接体的工序;和
将所述临时连接体在还原性气氛中加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,将存在于所述临时连接体表面上的所述氧化膜除去,同时使所述临时连接体熔化,从而形成正式连接体的工序。
11.根据权利要求10所述的半导体装置的制造方法,其中,
以所述第1焊料凸块和所述第2焊料凸块局部变形的方式施加所述载荷。
12.根据权利要求10所述的半导体装置的制造方法,其中,
所述临时连接体具有带缩颈的连接形状,所述正式连接体具有不带缩颈的连接形状。
13.根据权利要求10所述的半导体装置的制造方法,其中,
以接触后的所述第1焊料凸块和所述第2焊料凸块的高度之和H1相对于所述第1焊料凸块和所述第2焊料凸块的最初的高度之和H为90~100%的范围的方式,使所述第1焊料凸块和所述第2焊料凸块接触。
14.根据权利要求10所述的半导体装置的制造方法,其中,
所述还原性气氛含有羧酸气体。
15.根据权利要求10所述的半导体装置的制造方法,其中,
所述还原性气氛含有羧酸气体与氮气的混合气体。
16.根据权利要求10所述的半导体装置的制造方法,其中,
所述第1基板及第2基板分别具备半导体芯片或内插板芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110007830.3A CN102593012B (zh) | 2011-01-14 | 2011-01-14 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110007830.3A CN102593012B (zh) | 2011-01-14 | 2011-01-14 | 半导体装置的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102593012A CN102593012A (zh) | 2012-07-18 |
CN102593012B true CN102593012B (zh) | 2014-12-10 |
Family
ID=46481484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110007830.3A Expired - Fee Related CN102593012B (zh) | 2011-01-14 | 2011-01-14 | 半导体装置的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102593012B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3975272A1 (en) * | 2014-05-29 | 2022-03-30 | Suzhou Lekin Semiconductor Co., Ltd. | Light emitting device package |
DE102015107724B4 (de) * | 2015-04-02 | 2016-12-01 | Heraeus Deutschland GmbH & Co. KG | Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil |
KR20220038385A (ko) * | 2019-07-26 | 2022-03-28 | 가부시키가이샤 오리진 | 땜납붙이 제품 제조 장치 및 땜납붙이 제품의 제조 방법 |
JP2021040012A (ja) * | 2019-09-02 | 2021-03-11 | キオクシア株式会社 | 半導体装置の製造方法 |
CN113517263A (zh) * | 2021-07-12 | 2021-10-19 | 上海先方半导体有限公司 | 一种堆叠结构及堆叠方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5992729A (en) * | 1996-10-02 | 1999-11-30 | Mcnc | Tacking processes and systems for soldering |
US6666369B2 (en) * | 1999-12-20 | 2003-12-23 | Fujitsu Limited | Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5378078B2 (ja) * | 2009-06-19 | 2013-12-25 | 株式会社東芝 | 半導体装置の製造方法 |
-
2011
- 2011-01-14 CN CN201110007830.3A patent/CN102593012B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5992729A (en) * | 1996-10-02 | 1999-11-30 | Mcnc | Tacking processes and systems for soldering |
US6666369B2 (en) * | 1999-12-20 | 2003-12-23 | Fujitsu Limited | Semiconductor device manufacturing method, electronic parts mounting method and heating/melting process equipment |
Also Published As
Publication number | Publication date |
---|---|
CN102593012A (zh) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901933B2 (ja) | 半導体装置の製造方法 | |
CN102593012B (zh) | 半导体装置的制造方法 | |
TWI304006B (en) | Tin/indium lead-free solders for low stress chip attachment | |
KR101528030B1 (ko) | 스터드 범프 구조물 및 그 제조 방법 | |
CN103959451B (zh) | 半导体装置制造方法以及半导体装置 | |
CN107222982B (zh) | 一种smt贴片工艺 | |
JP5191616B1 (ja) | はんだバンプの形成方法及び実装基板の製造方法 | |
TWI505898B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
KR20110081346A (ko) | 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법 | |
KR20080038028A (ko) | 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법 | |
TW200819012A (en) | Mounting structure | |
JP2009099637A (ja) | 回路基板、半導体装置、および半導体装置の製造方法 | |
JP2019063830A (ja) | はんだ合金、はんだ接合材料及び電子回路基板 | |
CN105810603B (zh) | 形成用于芯片堆叠的体积减少的互连的方法及其互连 | |
KR102314236B1 (ko) | 고온 안정성을 가진 접합 페이스트 및 그의 제조방법 | |
JP2009283628A (ja) | 半導体素子実装方法 | |
CN103151275A (zh) | 倒装芯片金凸点的制作方法 | |
CN102543893B (zh) | 半导体器件的制造方法 | |
TWI453845B (zh) | 半導體裝置之製造方法 | |
JP6350967B2 (ja) | 半導体装置及びその製造方法 | |
JP2006344624A (ja) | 電子部品の製造方法 | |
KR20180130009A (ko) | 반도체 접속의 Cu 필러용 원기둥상 형성물 | |
CN102789995B (zh) | 制作金属凸块与熔接金属的制程方法 | |
KR102181706B1 (ko) | 반도체 칩의 제조 방법 | |
KR101214683B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170731 Address after: Tokyo, Japan Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Patentee before: Toshiba Corp. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141210 Termination date: 20220114 |