KR101199704B1 - 반도체 소자 테스트용 접속 장치 - Google Patents
반도체 소자 테스트용 접속 장치 Download PDFInfo
- Publication number
- KR101199704B1 KR101199704B1 KR1020110027633A KR20110027633A KR101199704B1 KR 101199704 B1 KR101199704 B1 KR 101199704B1 KR 1020110027633 A KR1020110027633 A KR 1020110027633A KR 20110027633 A KR20110027633 A KR 20110027633A KR 101199704 B1 KR101199704 B1 KR 101199704B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrodes
- connection
- terminals
- buffer
- test
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
반도체 테스트용 접속 장치는 접속 몸체, 다수의 제1 전극들, 다수의 제2 전극들 및 연결 부재를 포함한다. 접속 몸체는 상부에서 하이픽스 보드에 결합된다. 제1 전극들은 접속 몸체의 상부면에 서로 다른 피치의 소자 단자들을 갖는 반도체 소자들이 모두 접속 가능하도록 형성된다. 제2 전극들은 접속 몸체의 하부면에 반도체 소자들의 전기적인 특성을 테스트하기 위한 하이픽스 보드의 중간 단자들과 모두 접속되도록 형성된다. 연결 부재는 접속 몸체의 내부에서 제1 전극들 모두를 제2 전극들과 전기적으로 연결한다.
Description
본 발명은 반도체 소자 테스트용 접속 장치에 관한 것으로써, 더욱 상세하게는 전기적인 특성을 테스트하기 위한 반도체 소자를 테스트 장치에 접속시키는 접속 장치에 관한 것이다.
일반적으로, 반도체 소자는 칩이 기판 상에 연결된 구조를 갖는 전자 부품 중의 하나이다. 상기 반도체 소자는 일 예로, 디램(DRAM), 에스램(SRAM) 등과 같은 메모리 소자를 포함할 수 있다.
상기 반도체 소자는 실리콘 재질의 얇은 단결정 기판으로 이루어진 웨이퍼(wafer)를 기초로 하여 제조된다. 구체적으로, 상기 반도체 소자는 상기 웨이퍼 상에 회로 패턴이 패터닝된 다수의 칩들을 형성하는 팹 공정과, 상기 팹 공정에서 형성된 칩들 각각을 기판들 각각에 전기적으로 연결시키는 본딩 공정, 상기 기판에 연결된 칩을 외부로부터 보호하기 위한 몰딩 공정 등을 수행하여 제조된다. 이렇게 제조된 반도체 소자들은 별도의 테스트 공정을 거쳐 그 전기적인 기능을 검사하게 된다.
이때, 상기 테스트 공정은 실질적으로 상기 반도체 소자들을 대상으로 테스트를 수행하는 테스트 장치와 상기 테스트 장치로 상기 반도체 소자들을 이송하는 테스트 핸들러를 통하여 진행된다.
이때, 상기 테스트 핸들러와 상기 테스트 장치 사이에는 상기 반도체 소자들 각각을 상기 테스트 장치의 검사 보드에 접속시키기 위한 접속 장치가 개재된다. 상기 접속 장치는 상기 반도체 소자들 각각의 소자 단자들과 상기 검사 보드와 전기적으로 연결된 하이픽스 보드의 중간 단자들을 연결하게 구성된다.
그러나, 상기 접속 장치는 상기 반도체 소자들의 종류에 따라 달라지는 소자 단자들의 형태로 인하여 그 종류에 따라 별도로 제작하기 때문에, 이에 따른 제작 비용이 증가할 수 있다.
본 발명의 목적은 테스트를 수행하기 위한 반도체 소자를 그 종류에 따라 테스트 장치와 전기적으로 연결된 하이픽스 보드에 호환하여 접속할 수 있는 반도체 소자 테스트용 접속 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 반도체 테스트용 접속 장치는 접속 몸체, 다수의 제1 전극들, 다수의 제2 전극들 및 연결 부재를 포함한다.
상기 접속 몸체는 상부에서 하이픽스 보드에 결합된다. 상기 제1 전극들은 상기 접속 몸체의 상부면에 서로 다른 피치의 소자 단자들을 갖는 반도체 소자들이 모두 접속 가능하도록 형성된다. 상기 제2 전극들은 상기 접속 몸체의 하부면에 상기 반도체 소자들의 전기적인 특성을 테스트하기 위한 상기 하이픽스 보드의 중간 단자들과 모두 접속되도록 형성된다. 상기 연결 부재는 상기 접속 몸체의 내부에서 상기 제1 전극들 모두를 상기 제2 전극들과 전기적으로 연결한다.
여기서, 상기 연결 부재는 상기 제1 전극들 및 제2 전극들 중 어느 하나를 다른 하나로 병렬 연결하는 중간 연결부를 포함할 수 있다.
또한, 상기 접속 장치는 상기 접속 몸체의 상부면 또는 하부면에 두께 변형이 가능하도록 완충력을 가지면서 결합된 완충 몸체 및 상기 완충 몸체의 내부에서 상기 제1 전극들 또는 상기 제2 전극들 각각들 모두와 전기적으로 연결되면서 상부 또는 하부로 노출된 완충 단자들을 갖는 완충 부재를 더 포함할 수 있다.
한편, 상기 접촉 몸체는 가장자리 부위에 단차부를 가질 수 있다. 이럴 경우, 상기 접속 장치는 상기 단차부를 커버하면서 상기 하이픽스 보드에 결합되는 가이드 블록을 더 포함할 수 있다.
이러한 반도체 소자 테스트용 접속 장치에 따르면, 반도체 소자의 종류에 따라 달라지는 소자 단자들의 피치에 모두 대응하여 되도록 접속 몸체의 상부면에 다수의 제1 전극들을 형성하고, 상기 접속 몸체의 하부면에 상기 제1 전극들과 연결 부재를 통해 전기적으로 연결되면서 하이픽스 보드의 중간 단자들에 모두 접속되는 제2 전극들을 형성함으로써, 모든 종류의 반도체 소자를 상기 하이픽스 보드를 통하여 테스트 장치에 접속시킬 수 있다.
이에 따라, 상기 접속 장치를 상기 반도체 소자의 종류에 따라 별도로 제작할 필요가 없으므로, 이에 따른 제작 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트용 접속 장치가 접속되는 구조를 개략적으로 나타낸 구성도이다.
도 2는 도 1에 도시된 접속 장치를 구체적으로 나타낸 도면이다.
도 3은 도 2에 도시된 접속 장치에서 접속 몸체의 상부면을 나타낸 도면이다.
도 2는 도 1에 도시된 접속 장치를 구체적으로 나타낸 도면이다.
도 3은 도 2에 도시된 접속 장치에서 접속 몸체의 상부면을 나타낸 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 테스트용 접속 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트용 접속 장치가 접속되는 구조를 개략적으로 나타낸 구성도이며, 도 2는 도 1에 도시된 접속 장치를 구체적으로 나타낸 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자 테스트용 접속 장치(100)는 접속 몸체(200), 다수의 제1 전극(300)들, 다수의 제2 전극(400)들 및 연결 부재(500)를 포함한다.
상기 접속 몸체(200)는 상부에서 하이픽스 보드(10)에 결합된다. 상기 접속 몸체(200)는 절연성의 수지 재질로 이루어진다. 예를 들어, 상기 접속 몸체(200)는 제작이 용이하면서 경제적인 에폭시(epoxy) 재질로 이루어질 수 있다.
여기서, 상기 하이픽스 보드(10)는 반도체 소자(20)의 전기적인 특성을 테스트하기 위한 테스트 장치(30)의 검사 보드(40)와 전기적으로 연결된다. 구체적으로, 상기 검사 보드(40)의 상부면에는 다수의 검사 단자(42)들이 형성되고, 상기 하이픽스 보드(10)의 하부면에는 상기 검사 단자(42)들 각각과 전기적으로 연결되는 제1 중간 단자(12)들이 형성된다. 이때, 상기 검사 단자(42)들과 상기 제1 중간 단자(12)들은 와이어(50)를 통해 연결될 수도 있고, 직접 접촉하여 연결될 수도 있다. 또한, 상기 하이픽스 보드(10)의 상부면에는 상기 제1 중간 단자(12)들과 전기적으로 연결되는 제2 중간 단자(14)들이 형성된다.
상기 제1 전극(300)들은 상기 접속 몸체(200)의 상부면에 형성된다. 상기 제1 전극(300)들은 상부에서 그 종류에 따라 서로 다른 피치의 소자 단자(22)들을 갖는 반도체 소자(20)가 모두 접속 가능하도록 형성된다. 이때, 상기 반도체 소자(20)는 테스트 핸들러(미도시)에 설치된 매치 플레이트와 같은 푸싱 기구(60)를 통하여 상기 제1 전극(300)들로 푸싱될 수 있다.
이하, 도 3을 추가적으로 참조하여 상기 제1 전극(300)들의 형태를 보다 상세하게 설명하고자 한다.
도 3은 도 2에 도시된 접속 장치에서 접속 몸체의 상부면을 나타낸 도면이다.
도 3을 추가적으로 참조하면, 상기 제1 전극(300)들은 일정한 피치(PT)를 가지면서 형성된다.
이때, 상기 피치(PT)는 약 0.1㎜ 미만일 때에는 그 거리가 너무 짧아 이웃하는 제1 전극(300)들이 단락될 수 있으므로 바람직하지 않다. 또한, 집적회로 소자인 반도체 소자(20)의 소자 단자(22)들의 피치가 약 1㎜를 초과하는 경우는 거의 없으므로, 상기 피치(PT)도 약 1㎜를 초과할 필요성은 없다. 이에, 상기 피치(PT)는 약 0.1 내지 1㎜인 것이 바람직하다.
이에, 상기 제1 전극(300)들은 상기에서 언급한 피치(PT)의 범위를 통하여 상기 반도체 소자(20)의 소자 단자(22)들이 약 0.5㎜ 이하의 미세 피치를 가질 경우에도 충분히 직접 접속할 수 있음에 따라 중간 매개체가 필요 없으므로, 전기적인 안정성도 기대할 수 있다. 즉, 상기 반도체 소자(20)가 테스트를 위한 검사 신호를 안정적으로 전송 받을 수 있음에 따라, 올바른 테스트 결과를 얻을 수 있다.
또한, 통상적으로 상기 반도체 소자(20)들의 소자 단자(22)들의 개수가 약 2,000개 이하이기 때문에, 상기 제1 전극(300)들의 개수도 약 2,000개를 초과할 필요성도 없다. 이러한 제1 전극(300)들은 상기 반도체 소자(20)와의 전도성을 높이기 위하여 금속 중 상대적으로 전도성이 우수한 금(Au)으로 이루어질 수 있다.
상기 제2 전극(400)들은 상기 접속 몸체(200)의 하부면에 형성된다. 상기 제2 전극(400)들은 상기 하이픽스 보드(10)의 제2 중간 단자(14)들과 모두 접속 가능하도록 형성된다.
상기 연결 부재(500)는 상기 접속 몸체(200)의 내부에서 상기 제1 전극(300)들 모두를 상기 제2 전극(400)들과 전기적으로 연결한다. 이에 따라, 상기 제2 전극(400)들의 피치 및 개수도 상기 제1 전극(300)들의 피치(PT) 및 개수와 동일한 범위에서 형성될 수 있으므로, 이에 따른 상세한 설명은 생략하기로 한다.
또한, 상기 연결 부재(500)와 상기 제2 전극(400)들도 상기 제1 전극(300)들과 마찬가지로, 전기적인 전도성을 높이기 위해 금(Au)과 같은 금속으로 이루어질 수 있다. 이에, 상기 제1 전극(300)들, 상기 제2 전극(400)들 및 상기 연결 부재(500)는 일체 형태로 이루어질 수 있다.
따라서, 상기 접속 장치(100)는 상기 반도체 소자(20)의 소자 단자(22)들이 상기 접속 몸체(200)의 제1 전극(300)들에 접속되고, 상기 제1 전극(300)들이 상기 연결 부재(500)를 통해 상기 제2 전극(400)들에 연결되고, 상기 제2 전극(400)들이 상기 하이픽스 보드(10)의 제2 중간 단자(14)들에 연결되고, 상기 제2 중간 단자(14)들이 상기 제1 중간 단자(12)들에 연결되고, 상기 제1 중간 단자(12)들이 상기 검사 보드(40)의 검사 단자(42)들에 연결됨으로써, 결과적으로 테스트를 수행하기 위한 반도체 소자(20)를 상기 검사 보드(40)에 전기적으로 연결시킬 수 있다.
이와 같이, 상기 반도체 소자(20)의 종류에 따라 달라지는 소자 단자(22)들의 피치에 모두 대응하여 되도록 상기 접속 몸체(200)의 상부면에 다수의 제1 전극(300)들을 형성하고, 상기 접속 몸체(200)의 하부면에 상기 제1 전극(300)들과 상기 연결 부재(500)를 통해 전기적으로 연결되면서 상기 하이픽스 보드(10)의 제2 중간 단자(14)들에 모두 접속되는 제2 전극(400)들을 형성함으로써, 모든 종류의 반도체 소자(20)를 상기 하이픽스 보드(10)를 통하여 테스트 장치(30)의 검사 보드(40)에 접속시킬 수 있다.
이에 따라, 상기 접속 장치(100)를 상기 반도체 소자(20)의 종류에 따라 별도로 제작할 필요가 없으므로, 이에 따른 제작 비용을 절감할 수 있다. 또한, 상기 접속 장치(100)와 연결되는 하이픽스 보드(10)와 검사 보드(40)를 기존 그대로 사용할 수 있음에 따라, 비용이 증가하는 것도 방지할 수 있다.
한편, 상기 연결 부재(500)는 상기 제1 전극(300)들의 개수가 상기 제2 전극(400)들의 개수보다 작을 경우, 상기 제1 전극(300)들 중 어느 하나를 다수의 제2 전극(400)들로 병렬 연결하는 중간 연결부(510)를 포함할 수 있다. 반대로, 상기 중간 연결부(510)는 상기 제2 전극(400)들의 개수가 상기 제1 전극(300)들의 개수보다 작을 경우, 상기 제2 전극(400)들 중 어느 하나를 다수의 제1 전극(300)들로 병렬 연결할 수 있다. 이는, 통상적으로 상기 반도체 소자(20)의 소자들의 개수와 상기 검사 보드(40)의 검사 단자(42)들의 개수가 일치하기 않기 때문이다. 이러한 중간 연결부(510)는 다층 구조로 이루어질 수 있다.
또한, 상기 접속 장치(100)는 상기 반도체 소자(20)를 테스트하는 도중 상기 접속 몸체(200)가 파손되는 것을 방지하거나, 상기 접속 몸체(200)의 두께를 보상하기 위하여 상기 접속 몸체(200)의 상부면에 완충 부재(600)를 더 포함할 수 있다.
상기 완충 부재(600)는 완충 몸체(610) 및 다수의 완충 단자(620)들을 포함한다. 상기 완충 몸체(610)는 자체 두께 조절이 가능하도록 소정의 탄성을 갖는 재질로 이루어질 수 있다. 예를 들어, 상기 완충 몸체(610)는 실리콘 또는 고무로 이루어질 수 있다. 이러한 완충 몸체(610)는 상기 반도체 소자(20)의 접속 시 상기 접속 몸체(200)에 완충력만 제공하면 되므로, 얇은 판 형태를 가질 수 있다.
상기 완충 단자(620)들은 상기 완충 몸체(610)의 내부에서 상기 제1 전극(300)들 모두를 상기 소자 단자(22)들과 전기적으로 연결한다. 상기 완충 단자(620)들은 상기 제1 전극(300)들과 마찬가지로, 전도성이 우수한 금(Au)으로 이루어질 수 있다. 이러한 완충 단자(620)들 각각은 실질적으로 상기 완충 몸체(610)가 통상 얇은 판 형태를 가지므로, 볼 형태를 가질 수 있다.
또한, 상기 접속 장치(100)는 상기 완충 부재(600)와 동일한 이유로, 상기 접속 몸체(200)의 하부면에 제2 완충 부재(700)를 더 포함할 수 있다. 상기 제2 완충 부재(700)는 상기 완충 몸체(610)와 동일한 구성을 갖는 제2 완충 몸체(710) 및 상기 완충 단자(620)들과 동일한 구성으로 상기 제2 전극(400)들 모두를 상기 제2 중간 단자(14)들에 전기적으로 연결하는 제2 완충 단자(720)를 포함할 수 있다.
이에 따라, 상기 접속 장치(100)는 상기 완충 부재(600) 뿐만 아니라, 상기 제2 완충 부재(700)를 통하여 상기 접속 몸체(200)의 파손 가능성 또는 두께 보상 효과를 더욱 기대할 수 있다. 또한, 경우에 따라서는 상기 완충 부재(600)를 제거하고, 상기 제2 완충 부재(700)만 구성하여 상기와 같은 효과를 기대할 수 있다.
한편, 상기 접속 장치(100)는 상기 접속 몸체(200)를 상기 하이픽스 보드(10)에 결합시키기 위한 가이드 블록(800)을 더 포함할 수 있다. 구체적으로, 상기 접속 몸체(200)는 가장자리 부위에 단차부(210)를 가지며, 상기 가이드 블록(800)은 상기 단차부(210)를 커버하면서 상기 하이픽스 보드(10)에 결합되도록 구성될 수 있다. 이때, 상기 가이드 블록(800)은 볼트, 클립 또는 클램프와 같은 구조로 상기 하이픽스 보드(10)에 고정될 수 있다.
이에, 상기 제2 완충 부재(700)가 상기 가이드 블록(800)이 상기 하이픽스 보드(10)에 고정될 때 상기 접속 몸체(200)가 파손되는 것을 방지하는 역할을 추가적으로 수행함으로써, 상기 접속 장치(100)는 안정적인 구조를 가질 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 하이픽스 보드 20 : 반도체 소자
30 : 테스트 장치 40 : 검사 보드
100 : 접속 장치 200 : 접속 몸체
210 : 단차부 300 : 제1 전극
400 : 제2 전극 500 : 연결 부재
510 : 중간 연결부 600 : 완충 부재
610 : 완충 몸체 620 : 완충 단자
800 : 가이드 블록
30 : 테스트 장치 40 : 검사 보드
100 : 접속 장치 200 : 접속 몸체
210 : 단차부 300 : 제1 전극
400 : 제2 전극 500 : 연결 부재
510 : 중간 연결부 600 : 완충 부재
610 : 완충 몸체 620 : 완충 단자
800 : 가이드 블록
Claims (6)
- 상부에서 하이픽스 보드에 결합되는 접속 몸체;
상기 접속 몸체의 상부면에 서로 다른 피치의 소자 단자들을 갖는 반도체 소자들이 모두 접속 가능하도록 형성된 다수의 제1 전극들;
상기 접속 몸체의 하부면에 상기 반도체 소자들의 전기적인 특성을 테스트하기 위한 상기 하이픽스 보드의 중간 단자들과 모두 접속되도록 형성된 다수의 제2 전극들;
상기 접속 몸체의 내부에서 상기 제1 전극들 모두를 상기 제2 전극들과 전기적으로 연결하는 연결 부재; 및
상기 접속 몸체의 상부면 또는 하부면에 두께 변형이 가능하도록 완충력을 가지면서 결합된 완충 몸체 및 상기 완충 몸체의 내부에서 상기 제1 전극들 또는 상기 제2 전극들 각각들 모두와 전기적으로 연결되면서 상부 또는 하부로 노출된 완충 단자들을 갖는 완충 부재를 포함하는 반도체 소자 테스트용 접속 장치. - 제1항에 있어서, 상기 연결 부재는 상기 제1 전극들 및 제2 전극들 중 어느 하나를 다른 하나로 병렬 연결하는 중간 연결부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 접속 장치.
- 제2항에 있어서, 상기 중간 연결부는 다층 구조를 갖는 것을 특징으로 하는 반도체 소자 테스트용 접속 장치.
- 삭제
- 제1항에 있어서, 상기 접속 몸체는 가장자리 부위에 단차부를 가지며,
상기 단차부를 커버하면서 상기 하이픽스 보드에 결합되는 가이드 블록을 더 포함하는 것을 특징으로 하는 반도체 소자 테스트용 접속 장치. - 제1항에 있어서, 상기 제1 전극들 또는 상기 제2 전극들 각각들은 0.1 내지 1㎜의 피치를 갖는 것을 특징으로 하는 반도체 소자 테스트용 접속 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110027633A KR101199704B1 (ko) | 2011-03-28 | 2011-03-28 | 반도체 소자 테스트용 접속 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110027633A KR101199704B1 (ko) | 2011-03-28 | 2011-03-28 | 반도체 소자 테스트용 접속 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120109220A KR20120109220A (ko) | 2012-10-08 |
KR101199704B1 true KR101199704B1 (ko) | 2012-11-08 |
Family
ID=47280624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110027633A KR101199704B1 (ko) | 2011-03-28 | 2011-03-28 | 반도체 소자 테스트용 접속 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101199704B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102372899B1 (ko) * | 2016-08-09 | 2022-03-11 | 주식회사 아이에스시 | 하이픽스 소켓 보드 및 이를 구비하는 하이픽스 보드 |
-
2011
- 2011-03-28 KR KR1020110027633A patent/KR101199704B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120109220A (ko) | 2012-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459007B2 (en) | Probe card | |
US20100176831A1 (en) | Probe Test Card with Flexible Interconnect Structure | |
US7129730B2 (en) | Probe card assembly | |
US7911068B2 (en) | Component and method for producing a component | |
JP2009294187A (ja) | 電子部品の試験装置用部品及び試験方法 | |
CN102005657A (zh) | 挠性线束、电连接部件、电气电子部件模块及电连接方法 | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
TWI598596B (zh) | 積體電路之測試探針卡 | |
KR101199704B1 (ko) | 반도체 소자 테스트용 접속 장치 | |
KR100748393B1 (ko) | 기판 구조물 및 이를 갖는 프로브 카드 | |
KR100853624B1 (ko) | 연결체 본딩 방법 | |
US9318356B2 (en) | Substrate strip | |
KR101071743B1 (ko) | 전기 커넥터 | |
KR101183612B1 (ko) | 프로브 카드의 탐침 구조물 | |
KR20140002790U (ko) | 반도체 소자 테스트용 인서트 조립체 | |
JP2011038930A (ja) | プローブカード及び被検査装置のテスト方法 | |
KR100936500B1 (ko) | 프로브 블록 | |
KR102322780B1 (ko) | 인터페이스 보드 및 상기 인터페이스 제조 방법 | |
KR101173948B1 (ko) | 탐침 구조물 | |
KR101183614B1 (ko) | 프로브 카드 | |
KR20120060299A (ko) | 테스트 소켓 | |
KR200389879Y1 (ko) | 프로브 카드 | |
KR102029035B1 (ko) | 메인 보드 리버스 인터커넥션을 통한 메모리 모듈의 실장 테스트에 사용되는 메모리 모듈을 수납하는 메인 보드 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
KR101039860B1 (ko) | 콘택트 핀 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181026 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191029 Year of fee payment: 8 |