KR101192791B1 - A shift register and a method for diving the same - Google Patents

A shift register and a method for diving the same Download PDF

Info

Publication number
KR101192791B1
KR101192791B1 KR1020060061383A KR20060061383A KR101192791B1 KR 101192791 B1 KR101192791 B1 KR 101192791B1 KR 1020060061383 A KR1020060061383 A KR 1020060061383A KR 20060061383 A KR20060061383 A KR 20060061383A KR 101192791 B1 KR101192791 B1 KR 101192791B1
Authority
KR
South Korea
Prior art keywords
node
voltage source
state
switching element
pull
Prior art date
Application number
KR1020060061383A
Other languages
Korean (ko)
Other versions
KR20080002512A (en
Inventor
조남욱
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061383A priority Critical patent/KR101192791B1/en
Publication of KR20080002512A publication Critical patent/KR20080002512A/en
Application granted granted Critical
Publication of KR101192791B1 publication Critical patent/KR101192791B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 서로 교번하여 동작하는 두 개의 풀다운 스위칭소자를 구비하여 상기 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터 및 이의 구동방법에 관한 것으로, 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1, 제 2, 및 제 3 노드를 제어하는 노드 제어부를 포함하는 다수의 스테이지들; 미리 설정된 시간을 카운트하여 주기적으로 리세트 신호를 출력하는 카운터; 상기 카운터로부터의 리세트 신호에 따라 상기 제 1 및 제 2 교류 전압원의 논리상태를 변경하여 상기 각 스테이지에 공급하는 전원 공급부; 및, 전원이 꺼지는 순간 상기 카운터로부터 카운트된 값을 저장하고, 상기 전원이 켜지는 순간 상기 카운트된 값을 상기 카운터에 공급하는 저장부를 포함하는 것이다.The present invention relates to a shift register capable of preventing deterioration of the pull-down switching device by having two pull-down switching devices that operate alternately with each other, and a method of driving the same, which outputs an output pulse according to a signal state of a first node. A pull-up switching element, a first pull-down switching element for outputting a discharge voltage source in accordance with a signal state of the second node, a second pull-down switching element for outputting the discharge voltage source in accordance with a signal state of the third node, and inverting each other A plurality of stages including a node controller for controlling the first, second, and third nodes using first and second alternating current voltage sources having a different phase; A counter for counting a preset time and periodically outputting a reset signal; A power supply unit for changing the logic states of the first and second alternating voltage sources according to the reset signal from the counter and supplying them to the stages; And a storage unit which stores a value counted from the counter at the time of power-off and supplies the counted value to the counter at the time of power-on.

액정표시장치, 쉬프트 레지스터, 카운터, 스테이지, 노드 제어부 LCD, Shift Register, Counter, Stage, Node Control Unit

Description

쉬프트 레지스터 및 이의 구동방법{A shift register and a method for diving the same}A shift register and a method for diving the same

도 1은 종래의 쉬프트 레지스터에 구비된 하나의 스테이지를 나타낸 도면1 is a diagram illustrating one stage provided in a conventional shift register.

도 2는 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면 2 illustrates a shift register according to an embodiment of the present invention.

도 3a 및 도 3b는 도 2의 쉬프트 레지스터에 공급되는 각종 신호 및 상기 쉬프트 레지스터로부터 출력되는 신호의 타이밍도를 나타낸 도면3A and 3B illustrate timing diagrams of various signals supplied to the shift register of FIG. 2 and signals output from the shift register.

도 4는 도 2의 제 2 스테이지에 구비된 회로 구성을 나타낸 도면4 is a diagram illustrating a circuit configuration of the second stage of FIG. 2.

도 5는 도 2의 제 2 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면FIG. 5 is a diagram illustrating another circuit configuration included in the second stage of FIG. 2.

도 6은 도 4의 회로구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면FIG. 6 is a diagram illustrating first to third stages having the circuit configuration of FIG. 4. FIG.

도 7은 제 1 및 제 2 교류 전압원을 출력하기 위한 교류 전원 공급부의 제 1 실시예를 나타낸 도면7 shows a first embodiment of an AC power supply for outputting first and second AC voltage sources;

도 8은 본 발명의 제 1 실시예에 따른 교류 전원 공급부의 동작을 설명하기 위한 도면8 is a view for explaining the operation of the AC power supply unit according to the first embodiment of the present invention;

도 9는 제 1 및 제 2 교류 전압원을 출력하기 위한 교류 전원 공급부의 제 2 실시예를 나타낸 도면9 shows a second embodiment of an AC power supply for outputting first and second AC voltage sources;

＊도면의 주요부에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

ST : 스테이지 Vout : 출력펄스ST: Stage Vout: Output Pulse

201 : 노드 제어부 Vst : 스타트 펄스201: node control unit Vst: start pulse

CLK : 클럭펄스 VSS : 방전용 전압원CLK: Clock pulse VSS: Voltage source for discharge

n : 노드 Vac : 교류 전압원n: Node Vac: AC voltage source

Trpu : 풀업 스위칭소자 Trpd : 풀다운 스위칭소자Trpu: Pull-up Switching Device Trpd: Pull-down Switching Device

본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 서로 교번하여 동작하는 두 개의 풀다운 스위칭소자를 구비하여 상기 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터 및 이의 구동방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a shift register of a liquid crystal display, and more particularly, to a shift register and a driving method thereof capable of preventing deterioration of the pull-down switching element by having two pull-down switching elements alternately operating.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다. A conventional liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal using an electric field. To this end, a liquid crystal display device includes a liquid crystal panel in which pixel regions are arranged in a matrix form, and a driving circuit for driving the liquid crystal panel.

한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다. The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for supplying a control signal for controlling the gate driver and the data driver, And a power supply unit for supplying various driving voltages used in the plasma display apparatus.

여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.Here, the gate driver includes a shift register for sequentially outputting the scan pulses as described above. This will be described in more detail with reference to the accompanying drawings.

이하, 첨부된 도면을 참조하여 종래의 쉬프트 레지스터를 설명하면 다음과 같다.Hereinafter, a conventional shift register will be described with reference to the accompanying drawings.

도 1은 종래의 쉬프트 레지스터에 구비된 하나의 스테이지를 나타낸 도면이다.1 is a view showing one stage provided in a conventional shift register.

종래의 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들로 구성된다. 각 스테이지는, 도 1에 도시된 바와 같이, 제 1 노드(n1)의 신호상태에 따라 출력펄스(Vout)를 출력하는 풀업 스위칭소자(Trpu)와, 제 2 노드(n2)의 신호상태에 따라 방전용 전압원을 출력하는 풀다운 스위칭소자(Trpd)와, 상기 제 1 및 제 2 노드(n1, n2)의 신호상태를 제어하는 노드 제어부(101)를 포함한다.Conventional shift registers are composed of a plurality of stages connected dependently to each other. As illustrated in FIG. 1, each stage includes a pull-up switching device Trpu which outputs an output pulse Vout according to the signal state of the first node n1, and a signal state of the second node n2. A pull-down switching element Trpd for outputting a discharge voltage source, and a node controller 101 for controlling signal states of the first and second nodes n1 and n2.

상기 노드 제어부(101)는 상기 제 1 노드(n1)가 충전 상태일 때 상기 제 2 노드(n2)를 방전상태로 유지시키고, 그리고 상기 제 2 노드(n2)가 충전 상태일 때 상기 제 2 노드(n2)를 방전상태로 유지한다.The node controller 101 maintains the second node n2 in a discharged state when the first node n1 is in a charged state, and the second node when the second node n2 is in a charged state. Keep (n2) in the discharge state.

이에 따라, 상기 제 1 노드(n1)에 접속된 풀업 스위칭소자(Trpu)와, 상기 제 2 노드(n2)에 접속된 풀다운 스위칭소자(Trpd)는 서로 교번하여 턴-온된다.Accordingly, the pull-up switching device Trpu connected to the first node n1 and the pull-down switching device Trpd connected to the second node n2 are alternately turned on.

각 스테이지는 한 프레임 기간내에서 일 기간동안 단 한번의 출력펄스(Vout)만을 출력하고, 상기 한 프레임 기간의 나머지 기간동안 방전용 전압원을 출력한다.Each stage outputs only one output pulse Vout for one period within one frame period, and outputs a discharge voltage source for the remaining period of the one frame period.

이를 위해서, 상기 풀업 스위칭소자(Trpu)가 접속된 제 1 노드(n1)는 상기 일 기간동안 충전상태로 유지되고, 상기 나머지 기간동안 방전상태로 유지된다. 그 리고, 상기 풀다운 스위칭소자(Trpd)가 접속된 제 2 노드(n2)는 상기 일 기간동안 방전상태롤 유지되고, 상기 나머지 기간동안 충전상태로 유지된다.To this end, the first node n1 to which the pull-up switching device Trpu is connected is maintained in the charged state for the one period and in the discharged state for the remaining period. In addition, the second node n2 to which the pull-down switching device Trpd is connected is maintained in a discharge state for the one period, and remains in a charged state for the remaining period.

이에 따라, 상기 제 2 노드(n2)에 접속된 풀다운 스위칭소자(Trpd)의 열화가 빠르게 진행되어, 상기 쉬프트 레지스터의 수명이 짧아지는 문제점이 발생한다.Accordingly, deterioration of the pull-down switching device Trpd connected to the second node n2 proceeds rapidly, resulting in a problem of shortening the life of the shift register.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 서로 교번하여 동작하는 두 개의 풀다운 스위칭소자를 구비하여 상기 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터 및 이의 구동방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a shift register and a driving method thereof having two pull-down switching elements operating alternately with each other to prevent deterioration of the pull-down switching element. There is this.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들; 미리 설정된 시간을 카운 트하여 주기적으로 리세트 신호를 출력하는 카운터; 상기 카운터로부터의 리세트 신호에 따라 상기 제 1 및 제 2 교류 전압원의 논리상태를 변경하여 상기 각 스테이지에 공급하는 전원 공급부; 및, 전원이 꺼지는 순간 상기 카운터로부터 카운트된 값을 저장하고, 상기 전원이 켜지는 순간 상기 카운트된 값을 상기 카운터에 공급하는 저장부를 포함함을 그 특징으로 한다.The shift register according to the present invention for achieving the above object, at least one of the first, second and third nodes, at least one pull-up switching device for outputting an output pulse in accordance with the signal state of the first node At least one first pull-down switching device for outputting a discharge voltage source according to the signal state of the second node, at least one second pull-down switching device for outputting the discharge voltage source according to the signal state of the third node; And controlling the second and third nodes to be in a discharge state when the first node is in a charged state by using first and second AC voltage sources having phases inverted from each other, and the first node is in a discharge state. And a node control unit for maintaining any one of the second node and the third node in a charged state and maintaining the other node in a discharge state. Includes a plurality of stages; A counter for counting a preset time and periodically outputting a reset signal; A power supply unit for changing the logic states of the first and second alternating voltage sources according to the reset signal from the counter and supplying them to the stages; And a storage unit for storing a value counted from the counter at the time of power-off and supplying the counted value to the counter at the time of power-on.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들; 및, 전원이 켜질 때마다, 상기 전원이 켜지기 이전에 유지되었던 제 1 및 제 2 교류 전압원의 논리상태를 변경시켜 상기 각 스테이지에 출력하는 전원 출력부를 포함하여 구성됨을 그 특징으로 한다.In addition, the shift register according to the present invention for achieving the above object, at least one of the first, second and third nodes, at least one pull-up outputting an output pulse in accordance with the signal state of the first node At least one first pull-down switching element for outputting a discharge voltage source in accordance with a signal state of the second node, at least one second pull-down switching outputting the discharge voltage source in accordance with a signal state of the third node An element and first and second alternating current voltage sources having inverted phases with each other to control the second and third nodes to remain in a discharge state when the first node is in a charged state, and wherein the first node is A node control unit configured to maintain either one of the second node and the third node in a charged state and to maintain the other one in a discharged state A plurality of stages comprising; And a power output unit for changing the logic states of the first and second alternating current voltage sources maintained before the power is turned on each time the power is turned on and outputting the outputs to the stages.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터의 구동방법은, 적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태 에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들을 포함하는 쉬프트 레지스터의 구동방법에 있어서, 미리 설정된 시간을 카운트하는 단계; 전원이 꺼지는 순간 상기 카운트된 값을 저장하는 단계; 상기 전원이 켜지는 순간 상기 저장된 카운트된 값에 따라 상기 제 1 및 제 2 교류 전압원의 논리상태를 설정하는 단계를 포함함을 그 특징으로 한다.In addition, the driving method of the shift register according to the present invention for achieving the above object, at least one of the first, second and third nodes, at least output pulses output in accordance with the signal state of the first node One pull-up switching element, at least one first pull-down switching element for outputting a discharge voltage source according to the signal state of the second node, and at least one first outputting the discharge voltage source according to the signal state of the third node A second pull-down switching element and first and second alternating current voltage sources having inverted phases to control each of the second and third nodes to be in a discharged state when the first node is in a charged state; When one node is in a discharged state, either one of the second node and the third node is kept in a charged state and the other node is kept in a discharged state. In the driving method of a shift register comprising a plurality of stages including a de control, comprising: counting a predetermined time; Storing the counted value the moment the power is turned off; And setting a logic state of the first and second alternating voltage sources in accordance with the stored counted value at the moment of power-up.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터의 구동방법은, 적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노 드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들을 포함하는 쉬프트 레지스터의 구동방법에 있어서, 전원이 켜질 때마다, 상기 전원이 켜지기 이전에 유지되었던 제 1 및 제 2 교류 전압원의 논리상태를 변경시키는 단계; 및, 상기 논리상태가 변경된 제 1 및 제 2 교류 전압원을 상기 각 스테이지에 출력하는 단계를 포함하여 이루어짐을 그 특징으로 한다.In addition, the driving method of the shift register according to the present invention for achieving the above object, at least one of the first, second and third nodes, at least output pulses output in accordance with the signal state of the first node One pull-up switching element, at least one first pull-down switching element for outputting a discharge voltage source according to the signal state of the second node, and at least one first outputting the discharge voltage source according to the signal state of the third node A second pull-down switching element and first and second alternating current voltage sources having inverted phases to control each of the second and third nodes to be in a discharged state when the first node is in a charged state; When one node is in a discharged state, either one of the second node and the third node is kept in a charged state and the other node is kept in a discharged state. In the driving method of a shift register comprising a plurality of stages including a de control, comprising the steps of: each time the power is turned on, changes the logic state of the first and second alternating current voltage source that was held before the power is turned on, group; And outputting the first and second alternating current voltage sources of which the logic state is changed to the stages.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.Hereinafter, a shift register according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3a 및 도 3b는 도 2의 쉬프트 레지스터에 공급되는 각종 신호 및 상기 쉬프트 레지스터로부터 출력되는 신호의 타이밍도를 나타낸 도면이다.2 is a diagram illustrating a shift register according to an exemplary embodiment of the present invention, and FIGS. 3A and 3B are diagrams illustrating timing diagrams of various signals supplied to the shift register of FIG. 2 and signals output from the shift register.

본 발명의 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn)을 포함한다. The shift register according to the exemplary embodiment of the present invention includes n stages ST1 to STn connected to each other, as illustrated in FIG. 2.

여기서, 각 스테이지들(ST1 내지 STn)은 한 프레임 기간동안 차례로 출력펄스들(Vout1 내지 Voutn+1)을 출력한다. 즉, 상기 제 1 스테이지(ST1)부터 제 n 스테이지(STn)까지 차례로 출력펄스(Vout1 내지 Voutn+1)를 출력한다.Here, each of the stages ST1 to STn outputs output pulses Vout1 to Voutn + 1 in sequence for one frame period. That is, output pulses Vout1 to Voutn + 1 are sequentially output from the first stage ST1 to the nth stage STn.

상기 스테이지들(ST1 내지 STn)로부터 출력된 출력펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다. Output pulses Vout1 to Voutn output from the stages ST1 to STn are sequentially supplied to gate lines of the liquid crystal panel (not shown) to sequentially scan the gate lines.

액정표시장치의 사이즈를 줄이기 위해, 상기 스테이지들(ST1 내지 STn)은 상 기 액정패널에 내장되는 것이 바람직하다.In order to reduce the size of the liquid crystal display, the stages ST1 to STn are preferably embedded in the liquid crystal panel.

각 스테이지(ST1 내지 STn)는 제 1 노드(n1)의 신호상태에 따라 출력펄스를 출력하는 풀업 스위칭소자(Trpu)와, 상기 제 2 노드(n2)의 신호상태에 따라 방전용 전압원(VSS)을 출력하는 제 1 풀다운 스위칭소자(Trpd1)와, 상기 제 3 노드(n3)의 신호상태에 따라 상기 방전용 전압원(VSS)을 출력하는 제 2 풀다운 스위칭소자(Trpd2)와, 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 이용하여 상기 제 1 노드(n1)가 충전 상태일 때 상기 제 2 및 제 3 노드(n2, n3)가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드(n1)가 방전 상태일 때 상기 제 2 노드(n2) 및 제 3 노드(n3) 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부(201)를 포함한다.Each stage ST1 to STn includes a pull-up switching device Trpu for outputting an output pulse according to the signal state of the first node n1, and a discharge voltage source VSS according to the signal state of the second node n2. The first pull-down switching device (Trpd1) for outputting the output, the second pull-down switching device (Trpd2) for outputting the discharge voltage source (VSS) in accordance with the signal state of the third node (n3) and the inverted phase Controlling the second and third nodes n2 and n3 to be in a discharge state when the first node n1 is in a charged state by using the first and second AC voltage sources Vac1 and Vac2 having A node controller configured to maintain one of the second node n2 and the third node n3 in a charged state when the first node n1 is in a discharged state, and to maintain the other node in a discharged state ( 201).

각 스테이지(ST1 내지 STn)에 구비된 노드 제어부(201)는 전단 스테이지로부터의 출력펄스에 응답하여 자신이 구비된 스테이지의 제 1 노드(n1)를 충전시키고, 제 2 및 제 3 노드(n2, n3)를 방전시킨다.The node control unit 201 provided in each of the stages ST1 to STn charges the first node n1 of the stage in which it is equipped in response to the output pulse from the front stage, and the second and third nodes n2, n3) is discharged.

즉, 제 k 스테이지에 구비된 노드 제어부(201)는 제 k-1 스테이지로부터의 제 k-1 출력펄스에 응답하여 상기 제 k 스테이지의 제 1 노드(n1)를 충전시키고, 상기 제 k 스테이지의 제 2 및 제 3 노드(n2, n3)를 방전시킨다.That is, the node controller 201 included in the k-th stage charges the first node n1 of the k-th stage in response to the k-th output pulse from the k-th stage, The second and third nodes n2 and n3 are discharged.

각 스테이지(ST1 내지 STn)에 구비된 노드 제어부(201)는 클럭전송라인으로부터의 클럭펄스에 응답하여 자신이 구비된 스테이지의 제 1 노드(n1)를 방전시키고, 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태에 따라 제 2 및 제 3 노드(n2, n3) 중 어느 하나를 충전시키고 나머지 하나를 방전시킨다. 여기서, 상기 각 스테이지(ST1 내지 STn)의 노드 제어부(201)에 공급되는 클럭펄스는 다음단 스테이지에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스와 동일하다.The node control unit 201 provided in each of the stages ST1 to STn discharges the first node n1 of the stage in which it is provided in response to the clock pulse from the clock transmission line, and the first and second alternating voltage sources ( One of the second and third nodes n2 and n3 is charged and the other one is discharged according to the logic states of Vac1 and Vac2. Here, the clock pulses supplied to the node controllers 201 of the stages ST1 to STn are the same as the clock pulses supplied to the drain terminal of the pull-up switching device Trpu provided in the next stage.

즉, 제 k 스테이지에 구비된 노드 제어부(201)는 클럭전송라인으로부터의 클럭펄스에 응답하여 상기 제 k 스테이지의 제 1 노드(n1)를 방전시키고, 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태에 따라 상기 제 k 스테이지의 제 2 및 제 3 노드(n2, n3) 중 어느 하나를 충전시키고 나머지 하나를 방전시킨다. 여기서, 상기 제 k 스테이지의 노드 제어부(201)에 공급되는 클럭펄스는 제 k+1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스와 동일하다.That is, the node controller 201 included in the k-th stage discharges the first node n1 of the k-th stage in response to the clock pulse from the clock transmission line, and the first and second AC voltage sources Vac1 and Vac2. And charges one of the second and third nodes n2 and n3 of the k-th stage and discharges the other one according to the logic state of the " Here, the clock pulse supplied to the node controller 201 of the k-th stage is the same as the clock pulse supplied to the drain terminal of the pull-up switching device Trpu provided in the k + 1th stage.

상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)은, 도 3a 및 도 3b에 도시된 바와 같이, 프레임 기간 별로 서로 반전된 위상을 갖는다. As illustrated in FIGS. 3A and 3B, the first AC voltage source Vac1 and the second AC voltage source Vac2 have phases inverted with each other for each frame period.

특히, 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)은 p프레임 기간(p는 자연수)을 단위로 하여 서로 다른 논리 상태를 나타낸다. 즉, 제 1 교류 전압원(Vac1)이 기수번째 프레임 기간동안 하이 상태로 유지되고 우수번째 프레임 기간동안 로우 상태로 유지된다면, 상기 제 2 교류 전압원(Vac2)은 상기 기수번째 프레임 기간동안 로우 상태로 유지되고 상기 우수번째 프레임 기간동안 하이 상태로 유지된다.In particular, the first and second AC voltage sources Vac1 and Vac2 represent different logic states in units of p frame periods (p is a natural number). That is, if the first AC voltage source Vac1 remains high for the odd frame period and low for the even frame period, the second AC voltage source Vac2 remains low for the odd frame period. And remain high for the even-th frame period.

상기 각 스테이지(ST1 내지 STn)는 다음과 같은 구성을 갖는다.Each of the stages ST1 to STn has the following configuration.

도 4는 도 2의 제 2 스테이지에 구비된 회로 구성을 나타낸 도면이다.4 is a diagram illustrating a circuit configuration included in the second stage of FIG. 2.

각 스테이지(ST1 내지 STn)의 노드 제어부(201)는 제 1 내지 제 8 스위칭소자(Tr1 내지 Tr8)를 포함한다.The node control unit 201 of each stage ST1 to STn includes first to eighth switching elements Tr1 to Tr8.

제 k 스테이지의 노드 제어부(201)에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지로부터의 출력펄스에 응답하여, 충전용 전압원(VDD)을 제 2 스위칭소자(Tr2)의 드레인단자에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지의 출력단자에 접속되며, 드레인단자는 충전용 전원라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 드레인단자에 접속된다.The first switching device Tr1 provided in the node control unit 201 of the kth stage drains the charging voltage source VDD from the second switching device Tr2 in response to the output pulse from the k-1st stage. Supply to the terminal. To this end, the gate terminal of the first switching element Tr1 provided in the k-th stage is connected to the output terminal of the k-th stage, the drain terminal is connected to the charging power line, and the source terminal is It is connected to the drain terminal of the second switching element Tr2 provided in the kth stage.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1)로부터의 제 1 출력펄스(Vout1)에 응답하여 상기 충전용 전압원(VDD)을 상기 제 2 스위칭소자(Tr2)의 드레인단자에 공급한다. For example, the first switching device Tr1 included in the second stage ST2 of FIG. 4 receives the charging voltage source VDD in response to the first output pulse Vout1 from the first stage ST1. The drain terminal of the second switching device Tr2 is supplied.

제 k 스테이지의 노드 제어부(201)에 구비된 제 2 스위칭소자(Tr2)는, 제 k-1 스테이지로부터의 출력펄스에 동기된 클럭펄스에 응답하여 상기 제 1 스위칭소자(Tr1)로부터 공급된 충전용 전압원(VDD)을 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 클럭펄스를 전송하는 클럭전송라인에 접속되며, 드레인단자는 상기 제 1 스위칭소자(Tr1)의 소스단자에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속된다.The second switching device Tr2 provided in the node controller 201 of the kth stage is charged from the first switching device Tr1 in response to a clock pulse synchronized with the output pulse from the k-1st stage. The supply voltage source VDD is supplied to the first node n1. To this end, the gate terminal of the second switching device Tr2 provided in the kth stage is connected to the clock transmission line for transmitting the clock pulse, and the drain terminal is connected to the source terminal of the first switching device Tr1. The source terminal is connected to the first node n1 of the kth stage.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)는 제 1?클럭펄스(CLK1)에 응답하여 상기 제 1 스위칭소자(Tr1)로부터 공급된 충전용 전압원(VDD)을 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 공급한다.For example, the second switching device Tr2 provided in the second stage ST2 of FIG. 4 is a charging voltage source supplied from the first switching device Tr1 in response to the first clock pulse CLK1. VDD is supplied to the first node n1 of the first stage ST1.

제 k 스테이지의 노드 제어부(201)에 구비된 제 3 스위칭소자(Tr3)는 제 k-1 스테이지로부터의 출력펄스에 응답하여 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 2 노드(n2)에 접속되며, 그리고 소스단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The third switching element Tr3 included in the node controller 201 of the kth stage supplies the discharge voltage source VSS to the second node n2 of the kth stage in response to an output pulse from the k-1th stage. To feed. For this purpose, the gate terminal of the third switching element Tr3 provided in the kth stage is connected to the k-1st stage, the drain terminal is connected to the second node n2 of the kth stage, and The source terminal is connected to a power supply line for transmitting the discharge voltage source VSS.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 3 스위칭소자(Tr3)는 제 1 스테이지(ST1)로부터의 제 1?출력펄스(Vout1)에 응답하여 상기 방전용 전압원(VSS)을 상기 제 2 스테이지(ST2)의 제 2 노드(n2)에 공급한다.For example, the third switching device Tr3 included in the second stage ST2 of FIG. 4 is configured to discharge the voltage source VSS in response to the first output pulse Vout1 from the first stage ST1. Is supplied to the second node n2 of the second stage ST2.

제 k 스테이지의 노드 제어부(201)에 구비된 제 4 스위칭소자(Tr4)는 제 k-1 스테이지로부터의 출력펄스에 응답하여 상기 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 3 노드(n3)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 3 노드(n3)에 접속되며, 그리고 소스단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The fourth switching device Tr4 included in the node controller 201 of the kth stage supplies the discharge voltage source VSS to the third node n3 of the kth stage in response to an output pulse from the k-1th stage. Supplies). For this purpose, the gate terminal of the fourth switching element Tr4 provided in the kth stage is connected to the k-1st stage, the drain terminal is connected to the third node n3 of the kth stage, and The source terminal is connected to a power supply line for transmitting the discharge voltage source VSS.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 4 스위칭소자(Tr4)는 제 1 스테이지(ST1)로부터의 제 1?출력펄스(Vout1)에 응답하여 상기 방전용 전압원(VSS)을 상기 제 2 스테이지(ST2)의 제 3 노드(n3)에 공급한다.For example, the fourth switching device Tr4 included in the second stage ST2 of FIG. 4 may respond to the discharge voltage source VSS in response to the first output pulse Vout1 from the first stage ST1. Is supplied to the third node n3 of the second stage ST2.

제 k 스테이지의 노드 제어부(201)에 구비된 제 5 스위칭소자(Tr5)는 제 k+1 스테이지로부터의 출력펄스에 동기된 클럭펄스에 응답하여 제 1 교류 전압원(Vac1)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이 지에 구비된 제 5 스위칭소자(Tr5)의 게이트단자는 상기 클럭펄스를 전송하는 클럭전송라인에 접속되며, 드레인단자는 상기 제 1 교류 전압원(Vac)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 2 노드(n2)에 접속된다.The fifth switching element Tr5 of the node controller 201 of the kth stage supplies the first AC voltage source Vac1 of the kth stage in response to a clock pulse synchronized with the output pulse from the k + 1th stage. It supplies to the 2nd node n2. To this end, a gate terminal of the fifth switching device Tr5 provided in the k-th stage is connected to a clock transmission line for transmitting the clock pulse, and a drain terminal of the power supply line for transmitting the first AC voltage source Vac. The source terminal is connected to the second node n2 of the k-th stage.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 5 스위칭소자(Tr5)는 제 제 3 클럭펄스(CLK3)에 응답하여 제 1 교류 전압원(Vac1)을 상기 제 2 스테이지(ST2)의 제 2 노드(n2)에 공급한다.For example, the fifth switching device Tr5 included in the second stage ST2 of FIG. 4 supplies the first AC voltage source Vac1 to the second stage ST2 in response to a third clock pulse CLK3. To the second node n2.

제 k 스테이지의 노드 제어부(201)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 k 스테이지의 제 2 노드(n2)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 상기 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 k 스테이지의 제 2 노드(n2)에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속되며, 소스단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The sixth switching element Tr6 included in the node controller 201 of the kth stage is the discharge voltage source VSS in response to the first AC voltage source Vac1 supplied to the second node n2 of the kth stage. ) Is supplied to the first node n1 of the k-th stage. To this end, the gate terminal of the sixth switching device Tr6 provided in the kth stage is connected to the second node n2 of the kth stage, and the drain terminal thereof is the first node n1 of the kth stage. The source terminal is connected to a power supply line for transmitting the discharge voltage source VSS.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 2 스테이지(ST2)의 제 2 노드(n2)에 공급된 제 1 교류 전압원(Vac1)에 응답하여 상기 방전용 전압원(VSS)을 상기 제 2 스테이지(ST2)의 제 1 노드(n1)에 공급한다.For example, the sixth switching device Tr6 included in the second stage ST2 of FIG. 4 responds to the first AC voltage source Vac1 supplied to the second node n2 of the second stage ST2. Thus, the discharge voltage source VSS is supplied to the first node n1 of the second stage ST2.

제 k 스테이지의 노드 제어부(201)에 구비된 제 7 스위칭소자(Tr7)는 제 k+1 스테이지로부터의 출력펄스에 동기된 클럭펄스에 응답하여 제 2 교류 전압원(Vac2) 을 상기 제 k 스테이지의 제 3 노드(n3)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 클럭펄스를 전송하는 클럭전송라인에 접속되며, 드레인단자는 상기 제 2 교류 전압원(Vac2)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 3 노드(n3)에 접속된다.The seventh switching element Tr7 included in the node controller 201 of the kth stage supplies the second AC voltage source Vac2 to the kth stage in response to a clock pulse synchronized with the output pulse from the k + 1th stage. Supply to the third node n3. To this end, the gate terminal of the seventh switching element Tr7 provided in the k-th stage is connected to a clock transmission line for transmitting the clock pulse, and the drain terminal is a power line for transmitting the second AC voltage source Vac2. The source terminal is connected to the third node n3 of the k-th stage.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 7 스위칭소자(Tr7)는 제 3 클럭펄스(CLK3)에 응답하여 제 2 교류 전압원(Vac2)을 상기 제 2 스테이지(ST2)의 제 3 노드(n3)에 공급한다.For example, the seventh switching device Tr7 included in the second stage ST2 of FIG. 4 supplies the second AC voltage source Vac2 to the second stage ST2 in response to the third clock pulse CLK3. Supply to the third node n3.

제 k 스테이지의 노드 제어부(201)에 구비된 제 8 스위칭소자(Tr8)는 상기 제 k 스테이지의 제 3 노드(n3)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 k 스테이지의 제 3 노드(n3)에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속되며, 그리고 소스단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.The eighth switching element Tr8 included in the node controller 201 of the kth stage is configured to discharge the voltage source VSS in response to the second AC voltage source Vac2 supplied to the third node n3 of the kth stage. ) Is supplied to the first node n1 of the k-th stage. To this end, the gate terminal of the eighth switching element Tr8 provided in the kth stage is connected to the third node n3 of the kth stage, and the drain terminal of the first node n1 of the kth stage And a source terminal is connected to a power supply line for transmitting the discharge voltage source VSS.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 8 스위칭소자(Tr8)는 상기 제 2 스테이지(ST2)의 제 3 노드(n3)에 공급된 제 2 교류 전압원(Vac2)에 응답하여 상기 방전용 전압원(VSS)을 상기 제 2 스테이지(ST2)의 제 1 노드(n1)에 공급한다. For example, the eighth switching device Tr8 of the second stage ST2 of FIG. 4 responds to the second AC voltage source Vac2 supplied to the third node n3 of the second stage ST2. Thus, the discharge voltage source VSS is supplied to the first node n1 of the second stage ST2.

도 5는 도 2의 제 2 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이 다.FIG. 5 is a diagram illustrating another circuit configuration included in the second stage of FIG. 2.

각 스테이지(ST1 내지 STn)의 노드 제어부(201)는 제 1 내지 제 8 스위칭소자(Tr1 내지 Tr8)를 포함한다.The node control unit 201 of each stage ST1 to STn includes first to eighth switching elements Tr1 to Tr8.

여기서, 도 5의 제 2 내지 제 8 스위칭소자는, 도 4의 제 2 내지 제 8 스위칭소자와 동일하므로 이에 대한 설명은 생략한다.Here, since the second to eighth switching elements of FIG. 5 are the same as the second to eighth switching elements of FIG. 4, description thereof will be omitted.

제 k 스테이지의 노드 제어부(201)에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지로부터의 출력펄스에 응답하여, 상기 출력펄스를 제 2 스위칭소자(Tr2)의 드레인단자에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자 및 드레인단자는 상기 제 k-1 스테이지의 출력단자에 접속되며, 소스단자는 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 드레인단자에 접속된다. The first switching element Tr1 provided in the node control unit 201 of the kth stage supplies the output pulses to the drain terminal of the second switching element Tr2 in response to the output pulses from the k-1st stage. do. To this end, the gate terminal and the drain terminal of the first switching element Tr1 provided in the kth stage are connected to the output terminal of the k-1st stage, and the source terminal of the second switching unit provided in the kth stage. It is connected to the drain terminal of the element Tr2.

예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1)로부터의 제 1 출력펄스(Vout1)에 응답하여 상기 제 1 출력펄스(Vout1)를 상기 제 2 스위칭소자(Tr2)의 드레인단자에 공급한다.For example, the first switching device Tr1 provided in the second stage ST2 of FIG. 4 may respond to the first output pulse Vout1 in response to the first output pulse Vout1 from the first stage ST1. Is supplied to the drain terminal of the second switching device Tr2.

이와 같이 구성된 회로구성을 갖는 쉬프트 레지스터의 동작을 설명하면 다음과 같다.The operation of the shift register having the circuit configuration configured as described above is as follows.

도 6은 도 4의 회로구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면이다.FIG. 6 is a diagram illustrating first to third stages having the circuit configuration of FIG. 4.

먼저, 초기 기간(T0)동안의 동작을 설명하면 다음과 같다.First, the operation during the initial period T0 will be described.

여기서, 제 1 프레임 기간동안 제 1 교류 전압원(Vac1)이 하이 상태로 유지 되고, 상기 제 1 프레임 기간동안 제 2 교류 전압원(Vac2)이 로우 상태로 유지된다고 가정하자. 상기 한 프레임 기간은 상기 초기 기간 내지 제 i 기간(i는 자연수)을 포함한다.Here, assume that the first AC voltage source Vac1 is kept high during the first frame period, and the second AC voltage source Vac2 is kept low during the first frame period. The one frame period includes the initial period and the i th period (i is a natural number).

상기 초기 기간(T0) 동안에는, 도 3a에 도시된 바와 같이, 스타트 펄스(Vst) 및 제 4 클럭펄스(CLK4)만 하이 상태로 유지되고, 나머지 클럭펄스들(CLK1 내지 CLK3)은 로우 상태로 유지된다. During the initial period T0, only the start pulse Vst and the fourth clock pulse CLK4 remain high, and the remaining clock pulses CLK1 through CLK3 remain low, as shown in FIG. 3A. do.

상기 스타트 펄스(Vst) 및 제 4 클럭펄스(CLK4)는 제 1 스테이지(ST1)에 입력된다. 구체적으로, 도 6에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자, 제 3 스위칭소자(Tr3)의 게이트단자, 및 제 4 스위칭소자(Tr4)의 게이트단자에 공급된다. 그리고, 상기 제 4 클럭펄스(CLK4)는 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자에 공급된다.The start pulse Vst and the fourth clock pulse CLK4 are input to the first stage ST1. In detail, as illustrated in FIG. 6, the start pulse Vst may include a gate terminal of the first switching element Tr1, a gate terminal of the third switching element Tr3, And a gate terminal of the fourth switching element Tr4. The fourth clock pulse CLK4 is supplied to the gate terminal of the second switching device Tr2 provided in the first stage ST1.

그러면, 상기 제 1 스테이지(ST1)의 제 1, 제 2, 제 3, 및 제 4 스위칭소자(Tr1, Tr2, Tr3, Tr4)가 모두 턴-온된다.Then, all of the first, second, third, and fourth switching elements Tr1, Tr2, Tr3, and Tr4 of the first stage ST1 are turned on.

상기 턴-온된 제 1 및 제 2 스위칭소자(Tr1)를 통해 충전용 전압원(VDD)이 상기 제 1 테이지(ST1)의 제 1 노드(n1)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 상기 충전용 전압원(VDD)에 의해 충전되며, 상기 충전된 제 1 노드(n1)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-온된다.The charging voltage source VDD is supplied to the first node n1 of the first stage ST1 through the turned-on first and second switching devices Tr1. Accordingly, the first node n1 of the first stage ST1 is charged by the charging voltage source VDD, and the pull-up switching device Trpu having a gate terminal connected to the charged first node n1. ) Is turned on.

상기 턴-온된 제 3 스위칭소자(Tr3)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 2 노드(n2)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST1) 의 제 2 노드(n2)가 상기 방전용 전압원(VSS)에 의해 방전되며, 상기 방전된 제 2 노드(n2)에 게이트단자가 접속된 제 1 풀다운 스위칭소자(Trpd1) 및 제 6 스위칭소자(Tr6)가 턴-오프된다.The discharge voltage source VSS is supplied to the second node n2 of the first stage ST1 through the turned-on third switching element Tr3. Accordingly, the first pull-down switching device in which the second node n2 of the first stage ST1 is discharged by the discharge voltage source VSS and the gate terminal is connected to the discharged second node n2. Trpd1 and the sixth switching element Tr6 are turned off.

상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용 전압원(VSS)이 제 3 노드(n3)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST1)의 제 3 노드(n3)가 상기 방전용 전압원(VSS)에 의해 방전되며, 상기 방전된 제 3 노드(n3)에 게이트단자가 접속된 제 2 풀다운 스위칭소자(Trpd2) 및 제 8 스위칭소자(Tr8)가 턴-오프된다.The discharge voltage source VSS is supplied to the third node n3 through the turned-on fourth switching element Tr4. Accordingly, the second pull-down switching device in which the third node n3 of the first stage ST1 is discharged by the discharge voltage source VSS, and the gate terminal is connected to the discharged third node n3. Trpd2 and the eighth switching device Tr8 are turned off.

이어서, 제 1 기간(T1)동안의 동작을 설명하면 다음과 같다.The operation during the first period T1 will now be described.

제 1 기간(T1)동안에는, 도 3a에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이 상태로 유지되고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK2, CLK3, CLK4)은 로우 상태로 유지된다.During the first period T1, as shown in FIG. 3A, only the first clock pulse CLK1 remains high, and the remaining clock pulses CLK2, CLK3, and CLK4 including the start pulse Vst are It remains low.

따라서, 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 1, 제 3, 및 제 4 스위칭소자(Tr1, Tr3, Tr4)가 모두 턴-오프되고, 또한 로우 상태의 제 4 클럭펄스(CLK4)에 응답하여 상기 제 1 스테이지(ST1)의 제 2 스위칭소자(Tr2)가 턴-오프된다.Therefore, in response to the start pulse Vst in the low state, all of the first, third, and fourth switching elements Tr1, Tr3, and Tr4 of the first stage ST1 are turned off, and in the low state In response to the fourth clock pulse CLK4, the second switching device Tr2 of the first stage ST1 is turned off.

이때, 상기 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 플로팅 상태로 유지된다.In this case, as the first and second switching devices Tr1 and Tr2 are turned off, the first node n1 of the first stage ST1 is maintained in a floating state.

상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 상기 초기 기간(T0)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지됨에 따라, 상기 제 1 노드(n1)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)가 턴- 온상태로 유지된다.  As the first node n1 of the first stage ST1 remains charged by the charging voltage source VDD applied during the initial period T0, a gate terminal of the first stage ST1 is maintained. The pull-up switching device Trpu of the first stage ST1 to which is connected is maintained in the turn-on state.

이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping). 이와 같은 증폭은 상기 제 1 노드(n1)가 플로팅 상태이기 때문에 발생한다.In this case, the first clock pulse CLK1 is supplied to the drain terminal of the turned-on pull-up switching device Trpu. Then, the charging voltage source VDD charged in the first node n1 of the first stage ST1 is amplified (bootstrapping phenomenon bootstrapping). This amplification occurs because the first node n1 is in a floating state.

따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 1 클럭펄스(CLK1)가 제 1 출력펄스(Vout1)이다.Therefore, the first clock pulse CLK1 supplied to the drain terminal of the pull-up switching device Trpu provided in the first stage ST1 is stably output through the source terminal of the pull-up switching device Trpu. The first clock pulse CLK1 output from the pull-up switching device Trpu is the first output pulse Vout1.

상기 출력된 제 1 출력펄스(Vout1)는 제 1 게이트 라인(GL1)에 공급되어 상기 제 1 게이트 라인(GL1)을 구동시키는 스캔펄스로서 작용함과 아울러, 다음단 스테이지 즉 제 2 스테이지(ST2)를 인에이블시키기 위한 스타트 펄스로서 작용한다.The output first output pulse Vout1 is supplied to the first gate line GL1 to serve as a scan pulse for driving the first gate line GL1, and the next stage, that is, the second stage ST2. Acts as a start pulse to enable.

이에 따라, 상기 제 2 스테이지(ST2)는, 상술한 초기 기간(T0)동안에 제 1 스테이지(ST1)가 인에이블되듯이, 동일한 방식으로 인에이블된다.Accordingly, the second stage ST2 is enabled in the same manner as the first stage ST1 is enabled during the above-described initial period T0.

즉, 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 출력펄스(Vout1)는 상기 제 2 스테이지(ST2)에 구비된 제 1, 제 3, 및 제 4 스위칭소자(Tr1, Tr3, Tr4)의 게이트단자에 공급된다.That is, the first output pulse Vout1 output from the first stage ST1 in the first period T1 is the first, third, and fourth switching elements Tr1 included in the second stage ST2. And Tr3 and Tr4).

또한, 상기 제 1 기간(T1)에 상기 제 1 출력펄스(CLK1)에 동기된 제 1 클럭펄스(CLK1)가 상기 제 2 스테이지(ST2)의 제 2 스위칭소자(T2)에 공급되어, 상기 제 2 스위칭소자(Tr2)를 턴-온시킨다.In addition, in the first period T1, a first clock pulse CLK1 synchronized with the first output pulse CLK1 is supplied to the second switching element T2 of the second stage ST2, and thus, the first clock pulse CLK1 is applied to the second switching element T2 of the second stage ST2. 2 Turn on the switching element Tr2.

따라서, 상기 제 1 기간(T1)에 상기 제 2 스테이지(ST2)의 풀업 스위칭소자(Trpu)는 턴-온되고, 제 1 및 제 2 풀다운 스위칭소자(Trpd1, Trpd2)가 턴-오프된다. Accordingly, in the first period T1, the pull-up switching device Trpu of the second stage ST2 is turned on, and the first and second pull-down switching devices Trpd1 and Trpd2 are turned off.

이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.Next, the operation during the second period T2 will be described.

상기 제 2 기간(T2)동안에는, 도 3a에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이 상태로 유지된다. 반면, 상기 스타트 펄스(Vst)를 포함함 나머지 클럭펄스들(CLK1, CLK3, CLK4), 및 제 1 출력펄스(Vout1)는 로우 상태로 유지된다.During the second period T2, as shown in FIG. 3A, only the second clock pulse CLK2 remains high. In contrast, the remaining clock pulses CLK1, CLK3, and CLK4 including the start pulse Vst and the first output pulse Vout1 remain low.

따라서, 로우 상태의 제 1 출력펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1, 제 3, 및 제 4 스위칭소자(Tr1, Tr3, Tr4)가 모두 턴-오프되고, 로우 상태의 제 1 클럭펄스(CLK1)에 응답하여 상기 제 2 스테이지(ST2)의 제 2 스위칭소자(Tr2)가 턴-오프된다.Therefore, in response to the first output pulse Vout1 in the low state, all of the first, third, and fourth switching elements Tr1, Tr3, and Tr4 of the second stage ST2 are turned off and in a low state. The second switching device Tr2 of the second stage ST2 is turned off in response to the first clock pulse CLK1.

이때, 상기 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-오프됨에 따라, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)가 플로팅 상태로 유지된다.In this case, as the first and second switching devices Tr1 and Tr2 are turned off, the first node n1 of the second stage ST2 is maintained in a floating state.

상기 제 2 스테이지(ST2)의 제 1 노드(n1)가 상기 제 1 기간(T1)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지됨에 따라, 상기 제 1 노드(n1)에 게이트단자가 접속된 제 2 스테이지(ST2)의 풀업 스위칭소자(Trpu)가 턴-온상태로 유지된다.  As the first node n1 of the second stage ST2 is kept charged by the charging voltage source VDD which has been applied during the first period T1, the gate of the first node n1 is gated to the first node n1. The pull-up switching device Trpu of the second stage ST2 to which the terminals are connected is maintained in the turn-on state.

이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 2 클럭펄스(CLK2)가 공급된다. 그러면, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)에 충전된 충전용 전압원(VDD)이 증폭된다.At this time, the second clock pulse CLK2 is supplied to the drain terminal of the turn-on pull-up switching device Trpu. Then, the charging voltage source VDD charged in the first node n1 of the second stage ST2 is amplified.

따라서, 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 2 클럭펄스(CLK2)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 2 클럭펄스(CLK1)가 제 2 출력펄스(Vout2)이다.Therefore, the second clock pulse CLK2 supplied to the drain terminal of the pull-up switching device Trpu provided in the second stage ST2 is stably output through the source terminal of the pull-up switching device Trpu. The second clock pulse CLK1 output from the pull-up switching device Trpu is the second output pulse Vout2.

상기 출력된 제 2 출력펄스(Vout2)는 제 2 게이트 라인에 공급되어 상기 제 2 게이트 라인을 구동시키는 스캔펄스로서 작용함과 아울러, 다음단 스테이지 즉 제 3 스테이지(ST2)를 인에이블시키기 위한 스타트 펄스로서 작용한다.The output second output pulse Vout2 is supplied to a second gate line to serve as a scan pulse for driving the second gate line, and a start for enabling the next stage, that is, the third stage ST2. It acts as a pulse.

한편, 이 제 2 기간(T2)에 출력된 제 2 클럭펄스(CLK2)는 상기 제 1 스테이지(ST1)에도 공급되어 상기 제 1 스테이지(ST1)를 디스에이블시키는 역할을 한다.On the other hand, the second clock pulse CLK2 output in the second period T2 is also supplied to the first stage ST1 to serve to disable the first stage ST1.

즉, 상기 제 2 클럭펄스(CLK2)에 의해서 상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 방전되고, 제 2 노드(n2)가 충전되고, 그리고 제 3 노드(n3)가 방전된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.That is, the first node n1 of the first stage ST1 is discharged by the second clock pulse CLK2, the second node n2 is charged, and the third node n3 is discharged. . If this is explained in more detail as follows.

즉, 상기 제 2 기간(T2)에 출력된 제 2 클럭펄스(CLK2)는 상기 제 1 스테이지(ST1)에 구비된 제 5 및 제 7 스위칭소자(Tr5, Tr7)의 게이트단자에 공급된다. That is, the second clock pulse CLK2 output in the second period T2 is supplied to the gate terminals of the fifth and seventh switching elements Tr5 and Tr7 provided in the first stage ST1.

그러면, 상기 제 5 스위칭소자(Tr5)가 턴-온되고, 이때 상기 턴-온된 제 2 스위칭소자(Tr5)를 통해 하이 상태의 제 1 교류 전압원(Vac1)이 상기 제 1 스테이지(ST1)의 제 2 노드(n2)에 공급된다. 그러면, 상기 충전된 제 1 스테이지(ST1)의 제 2 노드(n2)에 게이트단자가 접속된 제 1 풀다운 스위칭소자(Trpd1) 및 제 6 스위칭소자(Tr6)가 턴-온된다.Then, the fifth switching device Tr5 is turned on, and when the first AC voltage source Vac1 in the high state is turned on through the turned-on second switching device Tr5, the first stage ST1 of the first stage ST1 is turned on. It is supplied to two nodes n2. Then, the first pull-down switching device Trpd1 and the sixth switching device Tr6 having the gate terminal connected to the second node n2 of the charged first stage ST1 are turned on.

이 턴-온된 풀업 스위칭소자(Trpd1)를 통해 방전용 전압원(VSS)이 상기 제 1 게이트 라인(GL1)에 공급된다. 이에 따라, 상기 제 1 게이트 라인이 방전된다.The discharge voltage source VSS is supplied to the first gate line GL1 through the turned-on pull-up switching device Trpd1. As a result, the first gate line is discharged.

상기 턴-온된 제 6 스위칭소자(Tr6)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 공급된다. 이에 따라, 상기 제 1 노드(n1)가 방전되고, 이 방전된 제 1 노드(n1)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)가 턴-오프된다.The discharge voltage source VSS is supplied to the first node n1 of the first stage ST1 through the turned-on sixth switching element Tr6. Accordingly, the first node n1 is discharged, and the pull-up switching device Trpu of the first stage ST1 having the gate terminal connected to the discharged first node n1 is turned off.

한편, 상기 제 1 스테이지(ST1)의 제 3 노드(n3)는 이전 기간에 공급되었던 방전용 전압원(VSS)에 의해서 여전히 방전 상태로 유지된다. 따라서, 이 제 3 노드(n3)에 게이트단자가 접속된 제 1 스테이지(ST1)의 제 2 풀다운 스위칭소자(Trpd2)는 턴-오프상태이다.Meanwhile, the third node n3 of the first stage ST1 is still maintained in the discharge state by the discharge voltage source VSS supplied in the previous period. Accordingly, the second pull-down switching device Trpd2 of the first stage ST1 having the gate terminal connected to the third node n3 is turned off.

이와 같은 방식으로 제 n 스테이지(STn)까지 제 n 출력펄스(Voutn)를 출력하면 제 1 프레임 기간이 종료된다.In this manner, when the nth output pulse Voutn is output to the nth stage STn, the first frame period ends.

이 제 1 프레임 기간에는 제 1 풀다운 스위칭소자(Trpd1)가 동작하고, 제 2 풀다운 스위칭소자(Trpd2)가 휴지 기간을 갖는다.In this first frame period, the first pull-down switching device Trpd1 operates, and the second pull-down switching device Trpd2 has a rest period.

다음 제 2 프레임 기간에는, 도 3b에 도시된 바와 같이, 제 1 교류 전압원(Vac1)이 로우 상태로 유지되고 제 2 교류 전압원(Vac2)이 하이 상태로 유지되므로, 각 스테이지(ST1 내지 STn)의 디스에이블 동작시 제 5 스위칭소자(Tr5)가 턴-오프되고, 제 7 스위칭소자(Tr7)가 턴-온되어 제 3 노드(n3)가 충전되고, 제 2 노드(n2)는 방전된다. 따라서, 상기 제 2 프레임 기간에는 제 3 노드(n3)에 접속된 제 2 풀다운 스위칭소자(Trpd2)가 동작하여 해당 게이트 라인을 방전시킨다.In the next second frame period, as shown in FIG. 3B, since the first AC voltage source Vac1 is kept low and the second AC voltage source Vac2 is kept high, In the disable operation, the fifth switching device Tr5 is turned off, the seventh switching device Tr7 is turned on to charge the third node n3, and the second node n2 is discharged. Therefore, in the second frame period, the second pull-down switching device Trpd2 connected to the third node n3 operates to discharge the corresponding gate line.

이 제 2 프레임 기간에는 제 2 풀다운 스위칭소자(Trpd2)가 동작하고, 제 1 풀다운 스위칭소자(Trpd1)가 휴지 기간을 갖는다.In this second frame period, the second pull-down switching device Trpd2 operates, and the first pull-down switching device Trpd1 has a rest period.

상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)은 다음과 같은 교류 전원 공급부 의해 출력된다.The first and second AC voltage sources Vac1 and Vac2 are output by an AC power supply as follows.

도 7은 제 1 및 제 2 교류 전압원을 출력하기 위한 교류 전원 공급부의 제 1 실시예를 나타낸 도면이다.FIG. 7 is a diagram showing a first embodiment of an AC power supply unit for outputting first and second AC voltage sources. FIG.

본 발명의 제 1 실시예에 따른 교류 전원 공급부(701)는, 도 7에 도시된 바와 같이, 전원 공급부(701), 카운터(702)(counter), 저장부(703), 및 온/오프 감지부(704)를 구비한다.The AC power supply unit 701 according to the first embodiment of the present invention, as shown in Figure 7, the power supply unit 701, the counter 702 (counter), the storage unit 703, and the on / off detection The unit 704 is provided.

상기 카운터(702)는 미리 설정된 시간을 카운트하여 주기적으로 리세트 신호(Vrs)를 출력한다. 즉, 상기 카운터(702)는 프레임 기간단위로 시간을 카운트 하며, 미리 설정된 시간까지 카운트를 하게 되면 리세트되어 다시 처음부터 설정된 시간까지 카운트하게 된다.The counter 702 counts a preset time and periodically outputs the reset signal Vrs. That is, the counter 702 counts time in frame period units. When the counter 702 counts up to a preset time, the counter 702 is reset and counts again from the beginning to the set time.

이때, 상기 카운터(702)는 리세트될 때 마다 리세트 신호(Vrs)를 출력한다. 상기 리세트 신호(Vrs)는 상기 전원 공급부(701)에 공급된다.At this time, the counter 702 outputs a reset signal Vrs whenever it is reset. The reset signal Vrs is supplied to the power supply unit 701.

상기 전원 공급부(701)는 상기 리세트 신호(Vrs)가 입력될 때마다 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 변경한다.The power supply 701 changes the logic states of the first and second AC voltage sources Vac1 and Vac2 whenever the reset signal Vrs is input.

상기 전원 공급부(701)가 4 프레임 기간단위로 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 변경한다고 가정하면, 상기 전원 공급부(701)는 제 1 내지 제 4 프레임 기간동안 상기 제 1 교류 전압원(Vac1)을 하이 상태로 출력하고, 제 2 교류 전압원(Vac2)을 로우 상태로 출력한다. 이후, 카운터(702)로부터의 리세 트 신호(Vrs)에 응답하여 상기 전원 공급부(701)는 제 5 내지 제 8 프레임 기간동안 상기 제 1 교류 전압원(Vac1)을 로우 상태로 변경하여 출력하고, 상기 제 2 교류 전압원(Vac2)을 하이 상태로 변경하여 출력한다. 다음으로, 카운터(702)로부터의 다음 리세트 신호(Vrs)에 응답하여 상기 전원 공급부(701)는 제 9 내지 제 12 프레임 기간동안 상기 제 1 교류 전압원(Vac1)을 하이 상태로 변경하여 출력하고, 상기 제 2 교류 전압원(Vac2)을 로우 상태로 변경하여 출력한다.Assuming that the power supply unit 701 changes the logic states of the first and second AC voltage sources Vac1 and Vac2 in units of four frame periods, the power supply unit 701 performs the first period during the first to fourth frame periods. The first AC voltage source Vac1 is output in a high state, and the second AC voltage source Vac2 is output in a low state. Thereafter, in response to the reset signal Vrs from the counter 702, the power supply unit 701 changes the first AC voltage source Vac1 to a low state and outputs the changed state during the fifth to eighth frame periods. The second AC voltage source Vac2 is changed to a high state and output. Next, in response to the next reset signal Vrs from the counter 702, the power supply unit 701 changes the first AC voltage source Vac1 to a high state and outputs it for the ninth through twelfth frame periods. The second AC voltage source Vac2 is changed to a low state and output.

이를 위해, 상기 카운터(702)는 상기 4 프레임 기간마다 한 번씩 리세트 신호(Vrs)를 출력하여 상기 전원 공급부(701)에 공급한다. 즉, 상기 카운터(702)는 제 4 기간과 제 5 기간 사이, 그리고 제 8 기간과 제 9 기간 사이에 각각 리세트 신호(Vrs)를 출력하여 상기 전원 공급부(701)에 제공한다.To this end, the counter 702 outputs a reset signal Vrs once every four frame periods and supplies the reset signal Vrs to the power supply unit 701. In other words, the counter 702 outputs the reset signal Vrs between the fourth and fifth periods and between the eighth and ninth periods, and provides the reset signal Vrs to the power supply unit 701.

그러면, 상기 전원 공급부(701)는 상기 리세트 신호(Vrs)에 응답하여 매 4 프레임 기간마다 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 변경하여 출력한다. 그리고, 이 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 상술한 각 스테이지(ST1 내지 STn)에 공급한다. Then, the power supply 701 changes and outputs the logic states of the first and second AC voltage sources Vac1 and Vac2 every four frame periods in response to the reset signal Vrs. The first and second alternating voltage sources Vac1 and Vac2 are supplied to the stages ST1 to STn described above.

상기 온/오프 감지부(704)는 본 발명의 실시예에 따른 쉬프트 레지스터를 사용하는 장치, 예를들면 표시장치의 전원(VCC)이 켜졌을 때 이를 감지하여 로드 신호(Vld)를 출력하고, 상기 표시장치의 전원(VCC)이 꺼졌을 때 이를 감지하여 저장 신호(Vpr)를 출력한다.The on / off detector 704 detects when the power supply VCC of the device using the shift register according to the embodiment of the present invention, for example, the display device, is turned on and outputs a load signal Vld. When the power supply VCC of the display device is turned off, it detects this and outputs a storage signal Vpr.

상기 온/오프 감지부(704)는 상기 로드 신호(Vld) 및 저장 신호(Vpr)를 상기 저장부(703)에 공급한다.The on / off detector 704 supplies the load signal Vld and the storage signal Vpr to the storage unit 703.

상기 저장부(703)는 상기 저장 신호(Vpr)에 응답하여 상기 카운터(702)로부터 카운트된 값을 저장하고, 상기 로드 신호(Vld)에 응답하여 상기 저장된 카운트된 값을 출력하여 상기 카운터(702)에 세트 신호로서 공급한다.The storage unit 703 stores a value counted from the counter 702 in response to the storage signal Vpr, and outputs the stored counted value in response to the load signal Vld to output the counter 702. ) As a set signal.

이에 따라, 상기 저장부(703)에는 상기 표시장치가 꺼지는 순간까지의 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태에 대한 정보가 카운트 값으로 저장된다.Accordingly, the storage unit 703 stores information about logic states of the first and second AC voltage sources Vac1 and Vac2 until the display device is turned off, as a count value.

그리고, 상기 저장부(703)는 상기 표시장치가 다시 켜지는 순간 상기 카운터(702)에 상기 카운트 값을 세트 신호로서 공급한다. 그러면, 상기 카운터(702)는 상기 카운트 값으로부터 카운트를 시작한다. 이를 좀 더 구체적으로 설명하면 다음과 같다.The storage unit 703 supplies the count value as a set signal to the counter 702 as soon as the display device is turned on again. Then, the counter 702 starts counting from the count value. If this is explained in more detail as follows.

도 8은 본 발명의 제 1 실시예에 따른 교류 전원 공급부의 동작을 설명하기 위한 도면이다.8 is a view for explaining the operation of the AC power supply according to the first embodiment of the present invention.

카운터(702)가 m 프레임 기간만큼을 카운트한 후 리세트 되어 리세트 신호(Vrs)를 출력한다고 하면, 도 8에 도시된 바와 같이, 전원 공급부(701)는 m 프레임 기간마다 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 변경한다.If the counter 702 counts by m frame periods and then resets them to output the reset signal Vrs, as shown in FIG. 8, the power supply unit 701 first and second every m frame periods. Change the logic state of the AC voltage sources Vac1 and Vac2.

이때, 표시장치의 전원(VCC)이 제 1 프레임 기간(F1)에 켜져서 제 3 프레임 기간(F3)에 꺼졌다고 가정하자.In this case, it is assumed that the power supply VCC of the display device is turned on in the first frame period F1 and turned off in the third frame period F3.

그러면, 상기 카운터(702)는 제 1 프레임 기간(F1)부터 카운트를 시작하고, 제 3 프레임 기간(F3)에 카운트를 멈춘다. 이때, 상기 온/오프 감지부(704)로부터 출력된 저장 신호(Vpr)가 상기 저장부(703)에 공급된다. 그러면, 상기 저장부(703) 는 상기 저장 신호(Vpr)에 응답하여 상기 카운터(702)가 카운트를 멈춘 순간의 카운트 값을 저장한다.Then, the counter 702 starts counting from the first frame period F1 and stops counting in the third frame period F3. At this time, the storage signal Vpr output from the on / off sensing unit 704 is supplied to the storage unit 703. Then, the storage unit 703 stores the count value at the moment when the counter 702 stops counting in response to the storage signal Vpr.

이후, 표시장치를 다시 켜기 위해 전원(VCC)을 공급하면, 상기 전원(VCC)에 응답하여 상기 온/오프 감지부(704)는 로드 신호(Vld)를 출력하여 상기 저장부(703)에 공급한다. 그러면, 상기 저장부(703)는 상기 저장된 카운트 값을 상기 카운터(702)에 세트 신호로서 공급한다.Thereafter, when the power supply VCC is supplied to turn on the display device again, the on / off detection unit 704 outputs a load signal Vld in response to the power supply VCC and supplies the load signal Vld to the storage unit 703. do. Then, the storage unit 703 supplies the stored count value to the counter 702 as a set signal.

따라서, 상기 카운터(702)는 상기 카운트 값에 따라 세트되어 이 카운트 값의 다음 값, 즉 제 4 프레임 기간(F4)부터 카운트를 실시한다.Thus, the counter 702 is set according to the count value and counts from the next value of this count value, that is, from the fourth frame period F4.

한편, 상기 저장부(703)는 EPROM(erasable and programmable read only memory) 및 EEPROM(erasable and programmable read only memory) 중 어느 하나를 사용할 수 있다.The storage unit 703 may use any one of an erasable and programmable read only memory (EPROM) and an erasable and programmable read only memory (EEPROM).

도 9는 제 1 및 제 2 교류 전압원을 출력하기 위한 교류 전원 공급부의 제 2 실시예를 나타낸 도면이다.9 is a diagram showing a second embodiment of an AC power supply unit for outputting first and second AC voltage sources.

본 발명의 제 2 실시예에 따른 교류 전원 공급부는, 도 9에 도시된 바와 같이, 전원 공급부(901), 저장부(903), 및 온/오프 감지부(904)를 포함한다.As illustrated in FIG. 9, the AC power supply unit according to the second embodiment of the present invention includes a power supply unit 901, a storage unit 903, and an on / off detection unit 904.

상기 전원 공급부(901)는, 전원(VCC)이 켜질 때마다 상기 전원(VCC)이 켜지기 이전에 유지되었던 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 변경시켜 상기 각 스테이지(ST1 내지 STn)에 공급한다.The power supply unit 901 changes the logic states of the first and second AC voltage sources Vac1 and Vac2 that are maintained before the power source VCC is turned on each time the power source VCC is turned on. ST1 to STn).

상기 온/오프 감지부(904)는 표시장치의 전원(VCC)이 켜졌을 때 이를 감지하여 로드 신호(Vld)를 출력하고, 상기 표시장치의 전원(VCC)이 꺼졌을 때 이를 감지 하여 저장 신호(Vpr)를 출력한다. 상기 온/오프 감지부(904)는 상기 로드 신호(Vld) 및 저장 신호(Vpr)를 상기 저장부(903)에 공급한다.The on / off detection unit 904 detects when the power supply (VCC) of the display device is turned on and outputs a load signal (Vld), and detects when the power supply (VCC) of the display device is turned off and stores the stored signal. Outputs (Vpr) The on / off detector 904 supplies the load signal Vld and the storage signal Vpr to the storage unit 903.

상기 저장부(903)는 상기 저장 신호(Vpr)에 응답하여 상기 전원 공급부(901)로부터 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태에 대한 정보를 저장하고, 상기 로드 신호(Vld)에 응답하여 상기 저장된 정보를 신호형태로 출력하여 상기 전원 공급부(901)에 공급한다.The storage unit 903 stores information on logic states of first and second AC voltage sources Vac1 and Vac2 from the power supply unit 901 in response to the storage signal Vpr, and loads the load signal Vld. In response to), the stored information is output in the form of a signal and supplied to the power supply unit 901.

이와 같은 구성된 본 발명의 제 2 실시예에 따른 교류 전원 공급부의 동작을 설명하면 다음과 같다.The operation of the AC power supply unit according to the second embodiment of the present invention configured as described above is as follows.

상기 제 1 교류 전압원(Vac1)이 하이 상태로 유지되고, 제 2 교류 전압원(Vac2)이 로우 상태로 유지된 상태에서 표시장치의 전원(VCC)이 꺼졌다고 할 때, 상기 저장부(903)는 상기 표시장치의 전원(VCC)이 꺼진 순간의 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태에 대한 정보를 저장한다.When the power supply VCC of the display device is turned off while the first AC voltage source Vac1 is kept high and the second AC voltage source Vac2 is kept low, the storage unit 903 Stores information on logic states of the first and second AC voltage sources Vac1 and Vac2 at the moment when the power supply VCC of the display device is turned off.

이후, 다시 상기 표시장치에 전원(VCC)이 공급되어 상기 표시장치가 구동될 때, 상기 전원 공급부(901)는 상기 저장부(903)에 저장된 정보에 근거하여, 현재 출력할 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 설정한다. 즉, 상기 전원 공급부(901)는 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 변경한다.Thereafter, when the power supply (VCC) is supplied to the display device again to drive the display device, the power supply unit 901 based on the information stored in the storage unit 903, the first and second output currents. Sets the logic state of the AC voltage sources Vac1 and Vac2. That is, the power supply unit 901 changes the logic states of the first and second AC voltage sources Vac1 and Vac2.

다시말하면, 상기 전원 공급부(901)는 제 1 교류 전압원(Vac1)을 로우 상태로 변경하여 출력하고, 제 2 교류 전압원(Vac2)을 하이 상태로 변경하여 출력한다. In other words, the power supply unit 901 changes the first AC voltage source Vac1 to a low state and outputs it, and changes the second AC voltage source Vac2 to a high state and outputs the same.

이와 같은 교류 전원 공급부를 사용하여 제 1 및 제 2 교류 전압원(Vac1, Vac2)의 논리상태를 제어함으로써, 이 제 1 및 제 2 교류 전압원(Vac1, Vac2)을 공급받는 제 1 및 제 2 풀다운 스위칭소자(Trpd1, Trpd2)의 열화의 비대칭 열화를 효과적으로 방지할 수 있다.By controlling the logic states of the first and second AC voltage sources Vac1 and Vac2 using such an AC power supply, first and second pull-down switching supplied with the first and second AC voltage sources Vac1 and Vac2. Asymmetrical deterioration of deterioration of the elements Trpd1 and Trpd2 can be effectively prevented.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터 및 이의 구동방법에는 다음과 같은 효과가 있다.The shift register and the driving method thereof according to the present invention as described above has the following effects.

본 발명에 따른 쉬프트 레지스터는 교번하여 동작하는 두 개의 풀다운 스위칭소자를 구비하여 상기 풀다운 스위칭소자의 열화를 방지할 수 있다.The shift register according to the present invention may include two pull-down switching elements alternately operating to prevent deterioration of the pull-down switching element.

더불어, 본 발명에 따른 쉬프트 레지스터는 전원의 온/오프 상태에 따라 교류 전압원을 제어함으로써, 풀다운 스위칭소자의 열화를 방지할 수 있다.In addition, the shift register according to the present invention can prevent the degradation of the pull-down switching element by controlling the AC voltage source in accordance with the on / off state of the power supply.

Claims (15)

적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들;At least one first, second and third node, at least one pull-up switching element for outputting an output pulse according to the signal state of the first node, and outputting a discharge voltage source according to the signal state of the second node Using at least one first pull-down switching element, at least one second pull-down switching element for outputting the discharge voltage source according to the signal state of the third node, and first and second alternating voltage sources having inverted phases So that the second and third nodes are both maintained in a discharge state when the first node is in a charged state, and any one of the second node and the third node is in a charged state when the first node is in a discharge state. A plurality of stages including a node control unit for maintaining the node and maintaining the other node in a discharge state; 미리 설정된 시간을 카운트하여 주기적으로 리세트 신호를 출력하는 카운터;A counter for counting a preset time and periodically outputting a reset signal; 상기 카운터로부터의 리세트 신호에 따라 상기 제 1 및 제 2 교류 전압원의 논리상태를 변경하여 상기 각 스테이지에 공급하는 전원 공급부; 및,A power supply unit for changing the logic states of the first and second alternating voltage sources according to the reset signal from the counter and supplying them to the stages; And 전원이 꺼지는 순간 상기 카운터로부터 카운트된 값을 저장하고, 상기 전원이 켜지는 순간 상기 카운트된 값을 상기 카운터에 공급하는 저장부를 포함함을 특징으로 하는 쉬프트 레지스터.And a storage unit for storing the counted value from the counter at the power-off and supplying the counted value to the counter at the power-on. 제 1 항에 있어서,The method of claim 1, 상기 전원의 꺼짐 및 켜짐을 판단하여, 상기 저장부에 상기 카운트된 값을 저장하는 시기와, 상기 저장부가 상기 카운트된 값을 출력하는 시기를 상기 저장부에 알려주는 온/오프 감지부를 더 포함함을 특징으로 하는 쉬프트 레지스터.The electronic device may further include an on / off detector configured to determine whether the power is turned off or on, to inform the storage unit of when to store the counted value and when the storage unit outputs the counted value. A shift register characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 저장부는 EPROM(erasable and programmable read only memory) 및 EEPROM(erasable and programmable read only memory) 중 하나인 것을 특징으로 하는 쉬프트 레지스터.And the storage unit is one of erasable and programmable read only memory (EPROM) and erasable and programmable read only memory (EEPROM). 제 1 항에 있어서,The method of claim 1, 상기 카운터는 프레임 기간 단위로 시간을 카운트하는 것을 특징으로 하는 쉬프트 레지스터.And the counter counts time in frame period units. 제 1 항에 있어서,The method of claim 1, 상기 노드 제어부는,The node control unit, 외부로부터의 스타트 펄스 또는 전단 스테이지로부터의 전단 출력펄스에 응답하여 충전용 전압원을 출력하는 제 1 스위칭소자;A first switching element for outputting a charging voltage source in response to a start pulse from the outside or a shear output pulse from the shear stage; 상기 스타트 펄스에 동기된 클럭펄스 또는 상기 전단 출력펄스에 동기된 클럭펄스에 응답하여 상기 제 1 스위칭소자로부터의 충전용 전압원을 상기 제 1 노드에 공급하는 제 2 스위칭소자;A second switching element for supplying a charging voltage source from the first switching element to the first node in response to a clock pulse synchronized with the start pulse or a clock pulse synchronized with the front output pulse; 상기 스타트 펄스 또는 상기 전단 출력펄스에 응답하여 상기 방전용 전압원 을 상기 제 2 노드에 공급하는 제 3 스위칭소자;A third switching element configured to supply the discharge voltage source to the second node in response to the start pulse or the front end output pulse; 상기 스타트 펄스 또는 상기 전단 출력펄스에 응답하여 상기 방전용 전압원을 상기 제 3 노드에 공급하는 제 4 스위칭소자;A fourth switching device configured to supply the discharge voltage source to the third node in response to the start pulse or the front end output pulse; 다음단 스테이지로부터의 출력펄스에 동기된 클럭펄스에 응답하여 상기 제 2 노드에 제 1 교류 전압원을 공급하는 제 5 스위칭소자;A fifth switching device for supplying a first AC voltage source to the second node in response to a clock pulse synchronized with an output pulse from a next stage; 상기 제 2 노드에 공급된 제 1 교류 전압원에 응답하여 상기 방전용 전압원을 상기 제 1 노드에 공급하는 제 6 스위칭소자;A sixth switching device configured to supply the discharge voltage source to the first node in response to a first AC voltage source supplied to the second node; 다음단 스테이지로부터의 출력펄스에 동기된 클럭펄스에 응답하여 상기 제 3 노드에 제 2 교류 전압원을 공급하는 제 7 스위칭소자; 및,A seventh switching element configured to supply a second AC voltage source to the third node in response to a clock pulse synchronized with an output pulse from a next stage; And 상기 제 3 노드에 공급된 제 2 교류 전압원에 응답하여 상기 방전용 전압원을 상기 제 1 노드에 공급하는 제 8 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.And an eighth switching device configured to supply the discharge voltage source to the first node in response to a second AC voltage source supplied to the third node. 제 1 항에 있어서,The method of claim 1, 상기 노드 제어부는,The node control unit, 외부로부터의 스타트 펄스 또는 전단 스테이지로부터의 전단 출력펄스에 응답하여 상기 스타트 펄스 또는 상기 전단 출력펄스를 출력하는 제 1 스위칭소자;A first switching element configured to output the start pulse or the front end output pulse in response to a start pulse from the outside or a front end output pulse from the front end stage; 상기 스타트 펄스에 동기된 클럭펄스 또는 상기 전단 출력펄스에 동기된 클럭펄스에 응답하여 상기 제 1 스위칭소자로부터의 스타트 펄스 또는 상기 전단 출력펄스를 상기 제 1 노드에 공급하는 제 2 스위칭소자;A second switching element for supplying a start pulse from the first switching element or the front end output pulse to the first node in response to a clock pulse synchronized with the start pulse or a clock pulse synchronized with the front end output pulse; 상기 스타트 펄스 또는 상기 전단 출력펄스에 응답하여 상기 방전용 전압원을 상기 제 2 노드에 공급하는 제 3 스위칭소자;A third switching device configured to supply the discharge voltage source to the second node in response to the start pulse or the front end output pulse; 상기 스타트 펄스 또는 상기 전단 출력펄스에 응답하여 상기 방전용 전압원을 상기 제 3 노드에 공급하는 제 4 스위칭소자;A fourth switching device configured to supply the discharge voltage source to the third node in response to the start pulse or the front end output pulse; 다음단 스테이지로부터의 출력펄스에 동기된 클럭펄스에 응답하여 상기 제 2 노드에 제 1 교류 전압원을 공급하는 제 5 스위칭소자;A fifth switching device for supplying a first AC voltage source to the second node in response to a clock pulse synchronized with an output pulse from a next stage; 상기 제 2 노드에 공급된 제 1 교류 전압원에 응답하여 상기 방전용 전압원을 상기 제 1 노드에 공급하는 제 6 스위칭소자;A sixth switching device configured to supply the discharge voltage source to the first node in response to a first AC voltage source supplied to the second node; 다음단 스테이지로부터의 출력펄스에 동기된 클럭펄스에 응답하여 상기 제 3 노드에 제 2 교류 전압원을 공급하는 제 7 스위칭소자; 및,A seventh switching element configured to supply a second AC voltage source to the third node in response to a clock pulse synchronized with an output pulse from a next stage; And 상기 제 3 노드에 공급된 제 2 교류 전압원에 응답하여 상기 방전용 전압원을 상기 제 1 노드에 공급하는 제 8 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.And an eighth switching device configured to supply the discharge voltage source to the first node in response to a second AC voltage source supplied to the third node. 적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태 로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들; 및,At least one first, second and third node, at least one pull-up switching element for outputting an output pulse according to the signal state of the first node, and outputting a discharge voltage source according to the signal state of the second node Using at least one first pull-down switching element, at least one second pull-down switching element for outputting the discharge voltage source according to the signal state of the third node, and first and second alternating voltage sources having inverted phases So that the second and third nodes are both maintained in a discharge state when the first node is in a charged state, and any one of the second node and the third node is in a charged state when the first node is in a discharge state. A plurality of stages including a node control unit for maintaining the node and maintaining the other node in a discharge state; And 전원이 켜질 때마다, 상기 전원이 켜지기 이전에 유지되었던 제 1 및 제 2 교류 전압원의 논리상태를 변경시켜 상기 각 스테이지에 출력하는 전원 출력부를 포함하여 구성됨을 특징으로 하는 쉬프트 레지스터.And a power output unit for changing the logic states of the first and second AC voltage sources maintained before the power is turned on each time the power is turned on, and outputting them to the stages. 제 7 항에 있어서,The method of claim 7, wherein 상기 전원이 꺼지는 순간에 전원 출력부로부터 출력된 제 1 및 제 2 교류 전압원의 논리상태에 대한 정보를 저장하고, 상기 전원이 켜지는 순간 상기 정보를 상기 전원 출력부에 제공하는 저장부를 더 포함함을 특징으로 하는 쉬프트 레지스터.And a storage unit for storing information on logic states of the first and second AC voltage sources output from the power output unit at the moment of power-off and providing the information to the power output unit at the power-on. A shift register characterized in that. 제 8 항에 있어서,9. The method of claim 8, 상기 전원의 꺼짐 및 켜짐을 판단하여, 상기 저장부에 상기 정보를 저장하는 시기와, 상기 저장부가 상기 정보를 제공하는 시기를 상기 저장부에 알려주는 온/오프 감지부를 더 포함함을 특징으로 하는 쉬프트 레지스터.And an on / off detection unit for determining when the power is turned off and on, and when the storage unit stores the information, and when the storage unit provides the information, to the storage unit. Shift register. 제 9 항에 있어서,The method of claim 9, 상기 저장부는 EPROM(erasable and programmable read only memory) 및 EEPROM(erasable and programmable read only memory) 중 하나인 것을 특징으로 하는 쉬프트 레지스터.And the storage unit is one of erasable and programmable read only memory (EPROM) and erasable and programmable read only memory (EEPROM). 적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들을 포함하는 쉬프트 레지스터의 구동방법에 있어서,At least one first, second and third node, at least one pull-up switching element for outputting an output pulse according to the signal state of the first node, and outputting a discharge voltage source according to the signal state of the second node Using at least one first pull-down switching element, at least one second pull-down switching element for outputting the discharge voltage source according to the signal state of the third node, and first and second alternating voltage sources having inverted phases So that the second and third nodes are both maintained in a discharge state when the first node is in a charged state, and any one of the second node and the third node is in a charged state when the first node is in a discharge state. A method of driving a shift register including a plurality of stages including a node control unit to maintain a node and to keep the other node in a discharge state. Standing, 미리 설정된 시간을 카운트하는 단계;Counting a preset time; 전원이 꺼지는 순간 상기 카운트된 값을 저장하는 단계; Storing the counted value the moment the power is turned off; 상기 전원이 켜지는 순간 상기 저장된 카운트된 값에 따라 상기 제 1 및 제 2 교류 전압원의 논리상태를 설정하는 단계를 포함함을 특징으로 하는 쉬프트 레지스터의 구동방법.And setting a logic state of the first and second alternating current voltage sources according to the stored counted value at the moment the power is turned on. 제 11 항에 있어서,The method of claim 11, wherein 상기 전원의 꺼짐 및 켜짐을 판단하는 단계를 더 포함함을 특징으로 하는 쉬프트 레지스터의 구동방법.And determining whether the power is off or on. 제 11 항에 있어서,The method of claim 11, wherein 미리 설정된 시간을 카운트하는 단계에서, 프레임 기간 단위로 시간을 카운트 하는 것을 특징으로 하는 쉬프트 레지스터의 구동방법.In the step of counting a predetermined time, the shift register driving method characterized in that the time is counted in units of frame periods. 적어도 하나의 제 1, 제 2, 및 제 3 노드, 상기 제 1 노드의 신호상태에 따라 출력펄스를 출력하는 적어도 하나의 풀업 스위칭소자, 상기 제 2 노드의 신호상태에 따라 방전용 전압원을 출력하는 적어도 하나의 제 1 풀다운 스위칭소자, 상기 제 3 노드의 신호상태에 따라 상기 방전용 전압원을 출력하는 적어도 하나의 제 2 풀다운 스위칭소자, 및 서로 반전된 위상을 갖는 제 1 및 제 2 교류 전압원을 이용하여 상기 제 1 노드가 충전 상태일 때 상기 제 2 및 제 3 노드가 모두 방전 상태로 유지되도록 제어하고, 상기 제 1 노드가 방전 상태일 때 상기 제 2 노드 및 제 3 노드 중 어느 하나가 충전 상태로 유지되도록 하고 나머지 하나의 노드가 방전 상태로 유지되도록 하는 노드 제어부를 포함하는 다수의 스테이지들을 포함하는 쉬프트 레지스터의 구동방법에 있어서,At least one first, second and third node, at least one pull-up switching element for outputting an output pulse according to the signal state of the first node, and outputting a discharge voltage source according to the signal state of the second node Using at least one first pull-down switching element, at least one second pull-down switching element for outputting the discharge voltage source according to the signal state of the third node, and first and second alternating voltage sources having inverted phases So that the second and third nodes are both maintained in a discharge state when the first node is in a charged state, and any one of the second node and the third node is in a charged state when the first node is in a discharge state. A method of driving a shift register including a plurality of stages including a node control unit to maintain a node and to keep the other node in a discharge state. Standing, 전원이 켜질 때마다, 상기 전원이 켜지기 이전에 유지되었던 제 1 및 제 2 교류 전압원의 논리상태를 변경시키는 단계; 및, Each time the power is turned on, changing the logic states of the first and second alternating voltage sources that were maintained before the power was turned on; And 상기 논리상태가 변경된 제 1 및 제 2 교류 전압원을 상기 각 스테이지에 출 력하는 단계를 포함하여 이루어짐을 특징으로 하는 쉬프트 레지스터의 구동방법.And outputting the first and second alternating current voltage sources of which the logic state is changed to the respective stages. 제 14 항에 있어서,15. The method of claim 14, 상기 전원이 꺼지는 순간에 제 1 및 제 2 교류 전압원의 논리상태에 대한 정보를 저장하는 단계; 및, Storing information about the logic states of the first and second alternating current voltage sources at the moment the power is turned off; And 상기 전원이 켜지는 순간 상기 정보에 근거하여 상기 제 1 및 제 2 교류 전압원의 논리상태를 변경하는 단계를 더 포함함을 특징으로 하는 쉬프트 레지스터의 구동방법.And changing a logic state of the first and second AC voltage sources based on the information at the moment the power is turned on.
KR1020060061383A 2006-06-30 2006-06-30 A shift register and a method for diving the same KR101192791B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061383A KR101192791B1 (en) 2006-06-30 2006-06-30 A shift register and a method for diving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061383A KR101192791B1 (en) 2006-06-30 2006-06-30 A shift register and a method for diving the same

Publications (2)

Publication Number Publication Date
KR20080002512A KR20080002512A (en) 2008-01-04
KR101192791B1 true KR101192791B1 (en) 2012-10-18

Family

ID=39214291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061383A KR101192791B1 (en) 2006-06-30 2006-06-30 A shift register and a method for diving the same

Country Status (1)

Country Link
KR (1) KR101192791B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105245089A (en) * 2015-11-06 2016-01-13 京东方科技集团股份有限公司 Supplementary reset module, grid driving circuit and display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535820B1 (en) * 2008-12-24 2015-07-13 엘지디스플레이 주식회사 Shift register
KR101658153B1 (en) * 2009-12-31 2016-09-21 엘지디스플레이 주식회사 Shift register
KR102028975B1 (en) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 Driving circuit of display device
CN107464539B (en) * 2017-09-21 2021-12-24 京东方科技集团股份有限公司 Shift register unit, driving device, display device and driving method
KR102487712B1 (en) * 2017-12-29 2023-01-11 엘지디스플레이 주식회사 Display device
CN109192124B (en) * 2018-10-09 2022-06-21 合肥鑫晟光电科技有限公司 Control method of display panel, driving circuit board and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105245089A (en) * 2015-11-06 2016-01-13 京东方科技集团股份有限公司 Supplementary reset module, grid driving circuit and display device
CN105245089B (en) * 2015-11-06 2018-08-03 京东方科技集团股份有限公司 Supplement reseting module, gate driving circuit and display device
US10255985B2 (en) 2015-11-06 2019-04-09 Boe Technology Group Co., Ltd. Supplement resetting module, gate driver circuit and display device

Also Published As

Publication number Publication date
KR20080002512A (en) 2008-01-04

Similar Documents

Publication Publication Date Title
KR101296645B1 (en) A shift register
EP3411869B1 (en) Shift register unit, gate driving circuit and driving method, and display apparatus
KR101568258B1 (en) A shift register
CN101562046B (en) Shift register
US20150002504A1 (en) Shift register
US8558601B2 (en) Gate driving circuit
KR101192791B1 (en) A shift register and a method for diving the same
KR20070122174A (en) A shift register
KR101859471B1 (en) Shift register
KR20120011765A (en) Shift register
KR101908508B1 (en) Shift register
KR101941451B1 (en) Shift register
KR101192799B1 (en) A shift register
KR101296632B1 (en) A shift registe
KR20140014746A (en) Shift register
KR20090057798A (en) Shift register
CN108053789B (en) Display device, gate driver and control method thereof
KR20070000832A (en) A shift register and a method for driving the same
KR101481661B1 (en) Shift register
KR101243806B1 (en) A shift register
KR20150047038A (en) Shift register
KR101747738B1 (en) Shift register
KR20110079460A (en) Shift register
KR101232155B1 (en) A shift register
KR101351375B1 (en) A shift register

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7