KR101189709B1 - 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치

Info

Publication number
KR101189709B1
KR101189709B1 KR1020060098064A KR20060098064A KR101189709B1 KR 101189709 B1 KR101189709 B1 KR 101189709B1 KR 1020060098064 A KR1020060098064 A KR 1020060098064A KR 20060098064 A KR20060098064 A KR 20060098064A KR 101189709 B1 KR101189709 B1 KR 101189709B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
layer pattern
substrate
gate
Prior art date
Application number
KR1020060098064A
Other languages
English (en)
Other versions
KR20080032395A (ko
Inventor
배주한
전형일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060098064A priority Critical patent/KR101189709B1/ko
Priority to US11/869,240 priority patent/US7973885B2/en
Publication of KR20080032395A publication Critical patent/KR20080032395A/ko
Application granted granted Critical
Publication of KR101189709B1 publication Critical patent/KR101189709B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판상에 형성된 화소 전극과 박막 트랜지스터를 포함하는 표시 기판이 제공된다. 상기 박막 트랜지스터는 게이트 전극, 소오스 전극 및 드레인 전극을 포함하며, 상기 화소 전극은 상기 드레인 전극이 확장되어 형성된다. 이에 따라, 공정 단계 및 포토 마스크의 수가 감소되고 생산성이 향상되며 제조 원가가 절감된다.
Figure R1020060098064
화소 영역, 포토 마스크, 화소 전극, 박막 트랜지스터

Description

표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치{DISPLAY SUBSTRATE, METHOD OF FABRICATING AND DISPLAY APPARATUS HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 2a는 도 1의 절단선 I-I'에 따른 단면도이다.
도 2b는 본 발명의 다른 실시예에 의한 도 1의 절단선 I-I'에 따른 단면도이다.
도 3a 내지 도 3c는 도 2a에 도시된 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 4a 내지 도 4f는 도 2b에 도시된 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 5는 본 발명의 다른 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 6은 도 5의 절단선 Ⅱ-Ⅱ'에 따른 단면도이다.
도 7a 내지 도 7c는 도 6에 도시된 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 9a는 도 8의 절단선 Ⅲ-Ⅲ'에 따른 단면도이다.
도 9b는 본 발명의 다른 실시예에 의한 도 8의 절단선 Ⅲ-Ⅲ'에 따른 단면도 이다.
도 9c는 본 발명의 다른 실시예에 의한 도 8의 절단선 Ⅲ-Ⅲ'에 따른 단면도이다.
본 발명은 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것으로, 더욱 상세하게는 생산성을 향상시킬 수 있는 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 관한 것이다.
일반적으로, 표시 장치는 전기적 신호를 입력받아 영상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display: LCD), 유기 전계 발광 표시 장치(Organic Electro-Luminescent Display: OELD) 및 전기 영동 표시 장치(Electrophoretic Display: 이하, EPD) 등이 있다.
상기한 표시 장치는 기판을 포함한다. 상기 기판에는 영상을 표시하는 최소 단위를 나타내는 복수의 화소 영역들이 정의된다. 상기 복수의 화소 영역들 각각에는 박막 트랜지스터와 화소 전극이 구비된다. 상기 박막 트랜지스터와 화소 전극은 기판상에 도전성의 막을 형성한 후 이를 패터닝하여 형성된다.
상기 기판상에는 상기 박막 트랜지스터의 상하 또는 상기 화소 전극의 상하에 여러가지 절연막들이 형성된다. 상기 여러가지 절연막들 중 일부는 패터닝된다. 따라서, 표시 장치용 기판을 제조함에 있어서 도전성의 막 및 절연막에 대한 다수 의 패터닝 공정이 진행된다. 상기 패터닝시 노광 및 현상을 포함하는 포토 공정이 진행된다. 일반적으로, 포토 공정은 패터닝 대상막들 각각에 대해 별도로 진행되며, 상기 대상막들이 증가될수록 전체 공정의 절차나 비용이 증가된다.
본 발명의 목적은 생산성을 향상시킬 수 있는 표시 기판을 제공하는 것이다.
또한, 본 발명의 목적은 상기한 표시 기판을 제조하는 방법을 제공하는 것이다.
또한, 본 발명의 목적은 상기한 표시 기판을 갖는 표시 장치를 제공하는 것이다.
본 발명의 실시예에 따른 표시 기판은 데이터 라인과 게이트 라인, 소오스 전극, 드레인 전극, 화소 전극, 반도체막 패턴, 제1 절연막 패턴 및 게이트 전극을 포함한다.
상기 데이터 라인과 게이트 라인은 화소 영역이 정의된 기판상에서 상호 절연되게 교차하며, 상기 화소 영역에 대응되게 형성된다. 상기 소오스 전극은 상기 데이터 라인으로부터 분기되어 형성된다. 상기 드레인 전극은 상기 소오스 전극으로부터 이격되게 형성된다. 상기 화소 전극은 상기 드레인 전극의 단부로부터 상기 화소 영역으로 확장되어 형성된다. 상기 반도체막 패턴은 상기 소오스 전극과 드레인 전극을 커버한다. 상기 제1 절연막 패턴은 상기 반도체막 패턴을 커버하며 상기 화소 전극이 형성된 영역에서 개구된다. 상기 게이트 전극은 상기 제1 절연막 패턴 상에서 상기 게이트 라인으로부터 분기되어 형성되며, 상기 소오스 전극과 드레인 전극에 대해 평면상에서 부분적으로 중첩된다.
본 발명의 실시예에 따른 표시 기판의 제조 방법은 다음과 같은 과정을 포함한다.
화소 영역이 정의된 기판상에 데이터 라인, 상기 데이터 라인으로부터 분기되는 소오스 전극, 상기 소오스 전극으로부터 이격된 드레인 전극 및 상기 드레인 전극의 단부로부터 상기 화소 영역으로 확장되는 화소 전극을 형성한다. 상기 소오스 전극과 드레인 전극을 커버하는 반도체막 패턴을 형성한다. 상기 반도체막 패턴을 커버하며 상기 화소 전극이 형성된 영역에서 개구된 제1 절연막 패턴을 형성한다. 상기 제1 절연막 패턴상에 상기 화소 영역에 대응되게 상기 데이터 라인과 교차하는 게이트 라인 및 상기 게이트 라인으로부터 분기되며 상기 소오스 전극과 드레인 전극에 대해 평면상에서 부분적으로 중첩되는 게이트 전극을 형성한다.
본 발명의 실시예에 따른 표시 장치는 제1 기판, 제2 기판, 데이터 라인과 게이트 라인, 소오스 전극, 드레인 전극, 화소 전극, 반도체막 패턴, 제1 절연막 패턴, 게이트 전극 및 공통 전극을 포함한다.
상기 제1 기판에는 화소 영역이 정의된다. 상기 제2 기판은 상기 제1 기판과 마주본다. 상기 데이터 라인과 게이트 라인은 상기 제1 기판상에서 상호 절연되게 교차하며, 상기 화소 영역에 대응되게 형성된다. 상기 소오스 전극은 상기 데이터 라인으로부터 분기되어 형성된다. 상기 드레인 전극은 상기 소오스 전극으로부터 이격되게 형성된다. 상기 화소 전극은 상기 드레인 전극의 단부로부터 상기 화소 영역으로 확장되어 형성된다. 상기 반도체막 패턴은 상기 소오스 전극과 드레인 전극을 커버한다. 상기 제1 절연막 패턴은 상기 반도체막 패턴을 커버하며 상기 화소 전극이 형성된 영역에서 개구된다. 상기 게이트 전극은 상기 제1 절연막 패턴상에서 상기 게이트 라인으로부터 분기되어 형성되며, 상기 소오스 전극과 드레인 전극에 대해 평면상에서 부분적으로 중첩된다. 상기 공통 전극은 상기 제2 기판상에 형성된다.
위와 같은, 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치에 따르면, 드레인 전극과 화소 전극이 동일한 공정에서 동시에 형성된다. 그 결과, 공정 단계 및 포토 마스크의 수가 감소되고 생산성이 향상되며 제조 원가가 절감된다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 1을 참조하면, 기판(100)상에는 영상을 표시하는 최소 단위가 되는 화소 영역(Pixel Area: PA)이 정의된다. 상기 화소 영역(PA)은 반복적인 구조를 갖는 복수로 정의되며, 도 1에는 상기 복수의 화소 영역(PA) 중 일부가 도시되어 있다. 본 실시예 및 이하의 다른 실시예들에 있어서 어느 하나의 화소 영역(PA) 구조에 대해 설명될 것이며, 이는 설명되지 않은 다른 화소 영역(PA)의 구조에도 동일하게 적용된다.
기판(100)상에 각각 서로 다른 방향으로 신장하는 데이터 라인(110)과 게이트 라인(140)이 형성된다. 데이터 라인(110)은 열 방향으로 신장하며, 게이트 라인(140)은 행 방향으로 신장한다. 데이터 라인(110)과 게이트 라인(140)은 상호간에 교차하며, 상기 교차하면서 구분되는 영역에 화소 영역(PA)이 정의된다.
화소 영역(PA)에는 박막 트랜지스터(T)와 화소 전극(113)이 구비된다. 박막 트랜지스터(T)는 소오스 전극(111), 드레인 전극(112), 반도체막 패턴(125) 및 게이트 전극(141)을 포함한다. 소오스 전극(111)은 데이터 라인(110)으로부터 분기되어 형성된다. 드레인 전극(112)은 소오스 전극(111)으로부터 이격되게 형성된다. 반도체막 패턴(125)은 소오스 전극(111)과 드레인 전극(112) 사이의 이격된 공간에 형성되며, 박막 트랜지스터(T)의 구동시 채널이 형성되는 채널 영역을 갖는다. 게이트 전극(141)은 게이트 라인(140)으로부터 분기되어 형성된다. 화소 전극(113)은 드레인 전극(112)의 단부로부터 화소 영역(PA)으로 확장되어 형성된다.
위와 같은 평면 구조를 갖는 표시 기판의 수직 구조는 다음과 같다.
도 2a는 도 1의 절단선 I-I'에 따른 단면도이다.
도 2a를 참조하면, 소오스 전극(111), 드레인 전극(112) 및 화소 전극(113) 은 기판(100)상의 동일한 층에 형성된다. 드레인 전극(112)과 화소 전극(113)은 직접적으로 연결된다. 소오스 전극(111), 드레인 전극(112) 및 화소 전극(113)은 동일한 재질로 이루어진다. 상기 동일한 재질은 알루미늄, 알루미늄 합금, 몰리브덴 및 크롬과 같은 불투명한 금속이 될 수 있다. 또는 상기 동일한 재질은 투광성을 갖는 산화아연인듐 또는 산화주석인듐이 될 수 있다. 이러한 드레인 전극(112)과 화소 전극(113)이 직접 연결된 구조는 제조 공정상의 장점을 갖는데, 이러한 장점에 대해서는 후술한다.
소오스 전극(111)과 드레인 전극(112)상에는 상호 이격된 소오스 전극(111)과 드레인 전극(112)을 따라 분리된 오믹 콘택막 패턴(121)이 형성된다. 오믹 콘택막 패턴(121)상에는 소오스 전극(111)과 드레인 전극(112)을 부분적으로 커버하는 반도체막 패턴(125)이 형성된다. 오믹 콘택막 패턴(121)과 반도체막 패턴(125)은 실리콘과 같은 반도체 재질로 이루어진다.
상기 반도체 재질은, 예컨대 비정질의 실리콘이나 폴리 실리콘이 될 수 있다. 오믹 콘택막 패턴(121)은 불순물 이온을 더 포함하며, 소오스 전극(111)과 드레인 전극(112)의 전기적 접촉 특성을 향상시킨다. 반도체막 패턴(125)은 채널 영역에 해당하는 소오스 전극(111)과 드레인 전극(112) 사이의 이격된 공간을 커버한다.
반도체막 패턴(125)상에는 제1 절연막 패턴(130)이 형성된다. 제1 절연막 패턴(130)은 화소 전극(113)이 형성된 영역에서 개구되며, 산화 실리콘이나 질화 실리콘 재질로 이루어진다. 제1 절연막 패턴(130)상에는 게이트 전극(141)이 형성된 다. 게이트 전극(141)은 채널 영역을 커버하며, 소오스 전극과 드레인 전극에 대해 평면상에서 부분적으로 중첩된다. 게이트 전극(141)은 알루미늄, 알루미늄 합금, 몰리브덴 및 크롬과 같은 불투명한 금속이 될 수 있다.
도 1 및 도 2a를 참조하면, 동작 중 게이트 라인(140)으로 게이트 신호가 인가되어 박막 트랜지스터(T)가 턴 온 된다. 데이터 라인(110)으로 영상 정보에 대응되는 데이터 신호가 인가된다. 상기 데이터 신호에 의해 화소 전극(113)에는 데이터 전압이 인가된다. 상기 데이터 전압에 의해 화소 전극(113)상에 전기장이 형성된다. 화소 전극(113)의 상부에는 각종 표시 수단이 구비된다. 상기 표시 수단은 기판(100)이 적용되는 표시 장치에 따라 달라진다. 예컨대, 상기 표시 수단은 액정이 될 수 있다. 상기 액정은 상기 전기장의 세기에 따라 그 배열 방향이 달라지며, 상기 액정의 배열 방향에 따라 광의 투과도가 달라지면서 대응되는 영상이 표시된다.
상기한 동작 중, 박막 트랜지스터(T)에 광이 조사되어 채널 영역에 누설 전류(leakage current)가 흐를 수 있다. 상기 누설 전류에 의한 오동작으로 화소 전극(113)에 인가되는 데이터 전압이 왜곡될 수 있다. 본 실시예에 따르면, 게이트 전극(141)이 채널 영역의 상측에 불투명한 금속으로 형성되므로, 게이트 전극(141)이 채널 영역으로 광이 조사되는 것을 차단하여 상기 누설 전류가 발생되지 않는다.
도 2b는 본 발명의 다른 실시예에 의한 도 1의 절단선 I-I'에 따른 단면도이다. 본 실시예에 있어서, 앞서 살핀 실시예와 공통되는 부분에 대한 상세 설명은 생략한다.
도 2b를 참조하면, 게이트 전극(141)상에 제2 절연막 패턴(150)이 형성된다. 제2 절연막 패턴(150)은 게이트 전극(141)을 커버한다. 동작 중 게이트 전극(141)에는 게이트 신호가 인가되는데, 이러한 게이트 신호는 대체로 고전압이기 때문에 상기 고전압이 인가된 게이트 전극(141)에 의해 불필요한 전기장이 형성될 수 있다. 상기 불필요한 전기장은 화소 전극(113)상의 상기 표시 수단에 작용하여 오동작이 유발될 수 있는데, 제2 절연막 패턴(150)은 게이트 전극(141)을 충분한 두께로 커버하여 상기 불필요한 전기장이 작동되지 않도록 한다.
한편, 게이트 전극(141)과 마찬가지로 데이터 라인(110)이나 게이트 라인(140)으로 데이터 신호나 게이트 신호가 인가되는 동안, 데이터 라인(110)이나 게이트 라인(140)으로부터 불필요한 전기장이 형성되어 오동작이 유발될 수 있다. 이를 방지하기 위해, 제2 절연막 패턴(150)은 게이트 전극(141)이외에 데이터 라인(110)이나 게이트 라인(140)을 커버하도록 형성될 수 있다.
제2 절연막 패턴(150)은 제1 절연막 패턴(130)과 동일한 재질로 형성될 수 있다. 제1 및 제2 절연막 패턴(130,150)은 화소 전극(113)이 형성된 영역에서 개구된다. 앞서 살핀 바와 같이, 화소 전극(113)상에 형성되는 전기장은 영상을 표시하기 위한 것으로, 이러한 전기장이 상기 표시 수단에 직접 작용될 수 있도록 제1 및 제2 절연막(130,150)이 개구되고 화소 전극(113)이 노출된다.
이하 도 2a 및 도 2b의 수직 구조를 갖는 표시 기판의 제조 방법을 설명한다.
도 3a 내지 도 3c는 도 2a에 도시된 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 3a를 참조하면, 기판(100)상에 데이터 도전막이 형성된다. 기판(100)은 유리 또는 플라스틱으로 된 투명한 절연 기판이다. 상기 데이터 도전막은 스퍼터링 증착 방법으로 형성될 수 있다. 상기 데이터 도전막이 패터닝되어 소오스 전극(111), 드레인 전극(112) 및 화소 전극(113)이 형성된다. 도 3a에 도시되지 않았지만, 소오스 전극(111)과 함께 데이터 라인(110)도 형성된다. 상기 패터닝은 상기 데이터 도전막상에 식각 마스크를 형성한 후 상기 식각 마스크에 따라 상기 데이터 도전막을 식각하여 진행된다. 상기 식각 마스크 형성을 위해 상기 데이터 도전막상에 감광막이 도포되고 감광막에 대한 노광 및 현상이 진행된다. 상기 노광시 첫번째 포토 마스크가 사용된다.
상기한 공정에 있어서, 포토 마스크는 1매가 사용되고 노광 및 현상을 포함하는 포토 공정은 1회 실시된다. 이는 화소 전극(113)이 드레인 전극(112)이 기판(100)상의 동일한 층에서 직접 연결되는 구조에 기인한 것이다. 만약, 화소 전극(113)을 별도로 형성하려면 별도의 포토 마스크가 필요하고 별도의 포토 공정이 진행되어야 하는데, 본 실시예에서는 추가 공정없이 화소 전극(113)이 드레인 전극(112)과 함께 형성되므로, 공정 단계 및 포토 마스크의 수가 감소되고 생산성이 향상되며 제조 원가가 절감된다.
도 3b를 참조하면, 소오스 전극(111) 및 드레인 전극(112)상에 오믹 콘택막이 형성된다. 상기 오믹 콘택막이 패터닝되어 오믹 콘택막 패턴(121)이 형성된다. 오믹 콘택막 패턴(121)상에 반도체막이 형성되며, 상기 반도체막이 패터닝되어 반도체막 패턴(125)이 형성된다. 반도체막 패턴(125)상에 제1 절연막이 형성되며, 상기 제1 절연막이 패터닝되어 제1 절연막 패턴(130)이 형성된다.
상기 오믹 콘택막, 상기 반도체막 및 상기 제1 절연막은 플라즈마 화학 기상 증착법으로 형성될 수 있다. 상기 오믹 콘택막, 상기 반도체막 및 상기 제1 절연막은 상기 데이터 도전막과 유사한 방법으로 패터닝되며, 각각에 대한 패터닝시 별도의 포토 마스크가 필요하며 별도의 포토 공정이 진행된다. 따라서, 본 단계에서 3매의 포토 마스크가 소요되며 3회의 포토 공정이 진행된다.
도 3c를 참조하면, 제1 절연막 패턴(130)상에 게이트 도전막이 형성된다. 상기 게이트 도전막은 스퍼터링 증착 방법으로 형성될 수 있다. 상기 게이트 도전막이 패터닝되어 게이트 전극(141)이 형성된다. 도 3c에 도시되지 않았지만, 게이트 전극(141)과 함께 게이트 라인(140)이 형성된다. 상기 패터닝시 1매의 포토 마스크가 소요되며 1회의 포토 공정이 진행된다.
위와 같이, 본 실시예에 있어서 전체적으로 총 5매의 포토 마스크가 소요되며 5회의 포토 공정이 진행된다. 이는 화소 전극(113)에 대한 1매의 포토 마스크와 1회의 포토 공정이 감소된 것이다.
도 4a 내지 도 4f는 도 2b에 도시된 표시 기판의 제조 방법을 나타낸 단면도들이다. 본 실시예에 있어서, 앞서 살핀 제조 방법의 실시예와 공통되는 부분에 대한 상세 설명은 생략한다.
도 4a를 참조하면, 기판(100)상에 데이터 도전막(110a)과 오믹 콘택막(121a) 이 형성된다. 오믹 콘택막(121a)상에 감광막(10)이 도포되고, 감광막(10)에 대한 노광이 진행된다. 상기 노광시 사용되는 포토 마스크(20)는 투광부(21), 불투광부(22) 및 중간 투광부(23)를 갖는다. 투광부(21)나 불투광부(22)에서는 광의 전부가 투과되거나 차단되는데 비하여, 중간 투광부(23)에서는 광의 일부만이 투과된다. 이와 같이, 중간 투광부(23)를 갖는 포토 마스크로는 슬릿 마스크나 하프톤 마스크가 있다.
슬릿 마스크는 중간 투광부(23)에 복수의 슬릿이 형성되며, 상기 슬릿의 간격을 조절하여 투과되는 광량을 조절할 수 있다. 하프톤 마스크는 중간 투광부(23)가 광의 일부만을 투과하는 물질로 구성되며, 상기 물질의 성분에 따라 투과되는 광량을 조절할 수 있다.
도 4b를 참조하면, 노광된 감광막(10)이 현상되어 제1 감광막 패턴(11)이 형성된다. 감광막(10)은 포지티브 타입 또는 네가티브 타입이 모두 사용될 수 있으며, 포지티브 타입인 경우 투광부(21)에 대응되는 영역에서 감광막(10)의 전 두께가 제거된다. 또한 중간 투광부(23)에 대응되는 영역에서 감광막(10)의 소정 두께가 제거되고 불투광부(22)에 대응되는 영역에서 감광막(10)의 전 두께가 남는다. 그 결과, 제1 감광막 패턴(11)은 중간 투광부(23)에 대응되는 영역에서 제1 두께(t1)를 갖고, 불투광부(22)에 대응되는 영역에서 제1 두께(t1) 보다 두꺼운 제2 두께(t2)를 가지며, 투광부(21)에 대응되는 영역에서 개구된다.
제1 감광막 패턴(11)을 식각 마스크로 이용하여 오믹 콘택막(121a)과 데이터 도전막(110a)이 식각된다. 상기 오믹 콘택막(121a)의 식각에 의해 중간 오믹 콘택 막 패턴(121b)이 형성된다. 또한 상기 데이터 도전막(110a)의 식각에 의해 소오스 전극(111), 드레인 전극(112) 및 화소 전극(113)이 동시에 형성된다.
도 4c를 참조하면, 제1 감광막 패턴(11)이 전면 식각되어 제1 두께(t1)만큼 제거된다. 상기 전면 식각에 의해, 중간 오믹 콘택막 패턴(121b)을 부분적으로 노출하며 제1 및 제2 두께의 차이에 해당하는 두께(t2-t1)를 갖는 제2 감광막 패턴(12)이 형성된다. 제2 감광막 패턴(12)을 식각 마스크로 이용하여 중간 오믹 콘택막 패턴(121b)이 식각되어 오믹 콘택막 패턴(121)이 형성된다.
위와 같은 공정에 의하면, 소오스 전극(111), 드레인 전극(112), 화소 전극(113) 및 오믹 콘택막 패턴(121)을 형성하는데 1매의 포토 마스크가 소요되고 1회의 포토 공정이 진행된다. 즉, 앞서 살핀 실시예에 비하여, 포토 마스크와 포토 공정의 진행 횟수가 감축될 수 있다.
도 4d를 참조하면, 오믹 콘택막 패턴(121)상에 반도체막 패턴(125)이 형성된다. 반도체막 패턴(125)상에 기판(100)의 전면으로 제1 절연막(130a)이 형성된다. 제1 절연막(130a)상에 게이트 전극(141)이 형성된다. 반도체막 패턴(125)과 게이트 전극(141)의 형성시 각각 1매의 포토 마스크가 소요되고 1회의 포토 공정이 진행된다.
도 4e를 참조하면, 게이트 전극(141)상에 기판(100)의 전면으로 제2 절연막(150a)이 형성된다. 제2 절연막(150a)상에 감광막이 도포되고, 상기 감광막에 대한 포토 공정이 진행되어 감광막 패턴(20)이 형성된다. 상기 감광막 패턴(20) 형성시 별도의 포토 마스크가 사용된다.
도 4f를 참조하면, 감광막 패턴(20)을 식각 마스크로 이용하여 제1 및 제2 절연막(130a,150a)이 식각된다. 상기 식각에 의해, 제1 및 제2 절연막 패턴(130,150)이 형성된다. 이러한 공정에 의하면, 제1 및 제2 절연막 패턴(130,150)을 형성하는데 1매의 포토 마스크가 소요되고 1회의 포토 공정이 진행된다.
따라서, 본 실시예에 있어서 전체적으로 총 4매의 포토 마스크가 소요되며 4회의 포토 공정이 진행된다.
도 5는 본 발명의 다른 실시예에 따른 표시 기판을 나타낸 평면도이고, 도 6은 도 5의 절단선 Ⅱ-Ⅱ'에 따른 단면도이다. 본 실시예에 있어서, 앞서 살핀 표시 기판의 실시예와 공통되는 부분에 대한 상세 설명은 생략한다.
도 5를 참조하면, 기판(100)에는 복수의 화소 영역(PA)이 정의된다. 상기 복수의 화소 영역(PA) 각각에는 박막 트랜지스터(T), 화소 전극(113) 및 스토리지 전극(142)이 구비된다. 박막 트랜지스터(T)는 소오스 전극(111), 드레인 전극(112), 반도체막 패턴(125) 및 게이트 전극(141)을 포함한다. 화소 전극(113)은 드레인 전극(112)의 단부로부터 화소 영역(PA)으로 확장되어 형성된다. 스토리지 전극(142)의 화소 영역(PA)의 중심부에 위치하며, 화소 전극(113)과 평면상에서 중첩된다.
도 6을 참조하면, 화소 전극(113)과 스토리지 전극(142) 사이에는 제1 절연막 패턴(130)이 개재된다. 따라서, 화소 전극(113)과 스토리지 전극(142)을 마주보는 전극으로 갖고 그 사이의 제1 절연막 패턴(130)을 유전체로 갖는 스토리지 커패시터가 형성된다.
상기 스토리지 커패시터는 동작 중 보조적으로 사용되어 화소 전극(113)에 인가되는 상기 데이터 전압을 소정 시간 유지하는 역할을 한다. 또는 동작 중 화소 영역(PA)의 위치에 따라 상이한 전압이 인가될 필요가 있을 때, 스토리지 전극(142)을 이용하여 화소 전극(113)에 인가되는 데이터 전압과 상이한 전압이 인가되도록 할 수 있다.
앞서 살핀 실시예서와 같이, 스토리지 전극(142)은 생략될 수도 있다. 또한 스토리지 전극(142)이 사용되는 경우에도 스토리지 전극(142)은 다양한 위치에 다양한 형상으로 형성될 수 있다. 즉, 도 5에 도시된 것과 상이하게, 스토리지 전극(142)과 화소 전극(113)이 중첩되는 영역의 면적은 보다 넓어지거나 좁아질 수 있다. 또한, 스토리지 전극(142)은 일체로 형성되지 않고 상호 연결되되 행 방향이나 열 방향을 따라 소정 간격 이격된 서브 전극들로 구성될 수 있다.
도 7a 내지 도 7c는 도 6에 도시된 표시 기판의 제조 방법을 나타낸 단면도들이다. 본 실시예에 있어서, 앞서 살핀 제조 방법의 실시예와 공통되는 부분에 대한 상세 설명은 생략한다.
도 7a를 참조하면, 기판(100)상에 소오스 전극(111), 드레인 전극(112) 및 화소 전극(113)이 형성된다. 소오스 전극(111)과 드레인 전극(112)상에 오믹 콘택막 패턴(121)이 형성된다. 소오스 전극(111), 드레인 전극(112), 화소 전극(113) 및 오믹 콘택막 패턴(121)은 2매의 포토 마스크를 이용한 2회의 포토 공정으로 형성되거나, 또는 1매의 포토 마스크를 이용한 1회의 포토 공정으로 형성될 수 있다.
오믹 콘택막 패턴(121)상에 반도체막 패턴(125)이 형성된다. 반도체막 패 턴(125)상에 제1 절연막(130a)이 형성된다. 제1 절연막(130a)상에 게이트 도전막이 형성되며, 상기 게이트 도전막을 패터닝하여 게이트 전극(141)과 스토리지 전극(142)이 형성된다.
도 7b를 참조하면, 게이트 전극(141)과 스토리지 전극(142)상에 제2 절연막이 형성된다. 상기 제2 절연막은 투명한 감광성의 유기막을 도포하여 형성된다. 상기 제2 절연막은 그 자체가 감광성을 가지므로, 별도의 감광막을 사용하지 않고 상기 제2 절연막에 대한 노광 및 현상이 진행된다. 상기 현상에 의해, 제2 절연막 패턴(150)이 형성된다. 제2 절연막 패턴(150)에 의해 스토리지 전극(142)과 제1 절연막(130a)이 노출된다.
도 7c를 참조하면, 제2 절연막 패턴(150)을 식각 마스크로 이용하여 제1 절연막(130a)이 식각된다. 상기 식각은 플라즈마를 이용한 건식 방법으로 진행된다. 상기 식각에 의해 제1 절연막(130a)에서 노출된 부분이 제거된다. 다만, 스토리지 전극(142)과 제1 절연막(130a)은 상호간에 식각 선택성을 가지며, 제1 절연막(130a)이 식각되는 동안 스토리지 전극(142)은 유지된다. 그 결과, 스토리지 전극(142)이 형성된 영역에서 화소 전극(113)을 커버하고 나머지 화소 전극(113)이 형성된 영역에서 개구되는 제1 절연막 패턴(130a)이 형성된다.
이하, 위와 같은 구조를 갖고 상기한 방법들로 제조되는 기판(100)이 사용된 표시 장치에 대해 설명한다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 8을 참조하면, 서로 마주보는 제1 및 제2 기판(100,200)이 구비된다. 제1 기판(100)은 상기 실시예들을 통하여 살핀 바와 같은 표시 기판이 사용될 수 있으며, 상기한 표시 기판 및 여기에 형성된 구성 요소들에 대해서는 제1 기판(100)에 동일한 참조 번호로 병기한다. 또한, 상기 동일한 참조 번호가 사용된 구성 요소들에 대한 상세 설명은 생략한다.
제1 기판(100)에는 복수의 화소 영역(PA)이 정의된다. 상기 복수의 화소 영역(PA) 각각에는 박막 트랜지스터(T)와 화소 전극(113)이 구비된다. 박막 트랜지스터(T)는 소오스 전극(111), 드레인 전극(112), 반도체막 패턴(125) 및 게이트 전극(141)을 포함한다. 화소 전극(113)은 드레인 전극(112)의 단부로부터 화소 영역(PA)으로 확장되어 형성된다. 제2 기판(200)상에는 화소 전극(113)과 마주보는 공통 전극(210)이 형성된다. 화소 전극(113)은 화소 영역(PA)에 따라 분리되게 형성되는데 비하여, 공통 전극(210)은 화소 영역(PA)의 구분없이 일체로 형성된다. 공통 전극(210)은 투광성을 갖는 도전성 재질로 이루어진다.
도 9a는 도 8의 절단선 Ⅲ-Ⅲ'에 따른 단면도이다.
도 9a를 참조하면, 제1 및 제2 기판(100,200) 사이에는 액정(310)이 배열된 액정층(300)이 개재된다. 화소 전극(113)과 공통 전극(210)에는 각각 데이터 전압과 공통 전압이 인가되며, 상기 데이터 전압과 공통 전압의 차이로 액정층(300)에 전기장이 형성된다. 액정(310)은 전기장에 따라 배열 방향이 변경되며, 액정(310)의 배열 방향에 따라 액정층(300)을 통과하는 광의 굴절율이 달라진다. 따라서, 상기 전기장을 제어하여 상기 광의 굴절율을 조절함으로써 해당하는 영상이 표시될 수 있다.
액정(310)은 자체적으로 발광하지 못하므로, 상기 광은 별도의 발광 유닛에서 제공되거나 또는 외부에서 입사된 광이 사용될 수 있다. 별도의 발광 유닛이 구비되면, 광이 제1 기판(100)의 하부로 입사되어 제2 기판(200)의 상부로 출사된다. 이 경우, 소오스 전극(111), 드레인 전극(112) 및 화소 전극(113)은 광이 투과되도록 투광성을 갖는 산화아연인듐이나 산화주석인듐으로 형성됨이 바람직하다.
외부에서 입사된 광이 사용되는 경우, 상기 입사광은 화소 전극(113)에서 반사된 후 액정층(300)을 통과하여 외부로 출사된다. 이 경우, 소오스 전극(111), 드레인 전극(112) 및 화소 전극(113)은 광이 반사되도록 알루미늄과 같이 반사율이 우수한 금속으로 형성됨이 바람직하다.
도 9b는 본 발명의 다른 실시예에 의한 도 8의 절단선 Ⅲ-Ⅲ'에 따른 단면도이다. 본 실시예에 있어서, 앞선 실시예의 표시 장치에서 설명된 제1 및 제2 기판(100,200)의 구조 및 동작 과정이 동일하게 적용된다.
도 9b를 참조하면, 제1 및 제2 기판(100,200) 사이에 컬러층(400)이 개재된다. 컬러층(400)은 구형상을 갖는 다수의 마이크로 캡슐(410)을 포함하고, 각 마이크로 캡슐(410)은 사람의 머리카락 직경 정도의 크기를 갖는다. 마이크로 캡슐(410)은 투명한 절연성 액체로 이루어진 분산 매질(411)과 분산 매질(411) 내에 분산된 다수의 제1 및 제2 안료 입자(412,413)를 포함한다. 제1 및 제2 안료 입자(411,412)는 각각 상이한 극성을 갖도록 대전되고, 서로 다른 색을 갖는다. 제1 안료 입자(412)는 상기 제2 안료 입자(413)와 서로 다른 극성 및 서로 다른 색을 갖는다.
예컨대, 제1 안료 입자(412)는 양극(Positive)으로 대전되고, 이산화티탄(TiO2)과 같은 물질로 이루어져 흰색을 갖는다. 제2 안료 입자(413)는 음극(Negative)으로 대전되고, 카본 블랙(Carbon black)과 같은 탄소 분말로 이루어져 검은색을 갖는다. 제1 및 제2 안료 입자(412, 413)는 제1 및 제2 기판(100,200) 사이에 형성되는 전기장에 따라 그 위치가 달라진다.
즉, 화소 전극(113)으로부터 공통 전극(210) 방향으로 전기장이 형성되면, 제2 안료 입자(413)는 제1 기판(100)측으로 이동하고 제1 안료 입자(412)는 제2 기판(200) 측으로 이동하여 흰색이 표시된다. 반면, 공통 전극(210)으로부터 화소 전극(113) 방향으로 전기장이 형성되면, 제1 안료 입자(412)는 제1 기판(100) 측으로 이동하고 제2 안료 입자(413)는 제2 기판(200) 측으로 이동하여 검은색이 표시된다. 이러한 색 표시는 화소 영역(PA)에 따라 독립적으로 이루어진다.
컬러층(400)과 제1 기판(100) 사이에 접착 부재(420)가 형성된다. 컬러층(400)은 접착 부재(420)를 통하여 제1 기판(100)에 부착된다. 이 경우, 컬러층(400)은 제2 기판(200)과 일체로 된 하나의 필름으로 형성될 수 있다. 한편, 접착 부재(420)는 컬러층(400)과 제2 기판(200) 사이에 형성되어 컬러층(400)을 제2 기판(200)에 부착시킬 수 있다.
도 9c는 본 발명의 다른 실시예에 의한 도 8의 절단선 Ⅲ-Ⅲ'에 따른 단면도이다. 본 실시예에 있어서, 앞선 실시예의 표시 장치에서 설명된 제1 및 제2 기판(100,200)의 구조 및 동작 과정이 동일하게 적용된다.
도 9c를 참조하면, 제1 및 제2 기판(100,200) 사이에 컬러층(500)이 개재된다. 컬러층(500)은 제1 기판(100)과 제2 기판(200) 사이에 형성되는 전기장에 따라 소정의 색을 표시한다. 예컨대, 컬러층(500)은 소정의 색을 갖는 절연성 액체로 이루어진 유체층(510)과 유체층(510) 내에 분산된 다수의 안료 입자(520)를 포함한다. 각 안료 입자(520)와 유체층(510)은 서로 다른 색을 가지며 각 안료 입자(520)는 일정한 극성을 갖도록 대전된다.
만약 안료 입자(520)가 음의 극성을 갖고 화소 전극(113)으로부터 공통 전극(210) 방향으로 전기장이 형성되면, 안료 입자(520)는 제1 기판(100) 측으로 이동하여 유체층(510)의 색이 표시된다. 반대로 공통 전극(210)으로부터 화소 전극(113) 방향으로 전기장이 형성되면, 안료 입자(520)는 제2 기판(200) 측으로 이동하여 안료 입자(520)의 색이 표시된다.
이러한 색 표시는 화소 영역(PA)에 따라 독립적으로 이루어진다. 이를 위해, 서로 다른 화소 영역(PA)에 속하는 안료 입자(520)가 상호간에 혼합되지 않도록 격벽(530)이 형성된다. 즉, 격벽(530)에 의해 컬러층(500)이 화소 영역(PA)별로 분리되어 봉입된다.
상기한 실시예들에 따르면, 게이트 전극이 소오스 전극과 드레인 전극 보다 상측에 형성되어 외부의 광이 채널 영역으로 입사되는 것을 방지한다. 또한 드레인 전극과 화소 전극이 동일한 공정에서 동시에 형성되어, 공정 단계 및 포토 마스크 수가 감소되고 생산성이 향상되며 제조 원가가 절감되는 효과가 있다.
다만, 상기한 실시예들은 예시적인 관점에서 제공된 것으로 본 발명이 상기 실시예들에 한정되는 것은 아니다. 해당 기술 분야의 통상의 지식을 갖는 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (27)

  1. 화소 영역이 정의된 기판상에서 상호 절연되게 교차하며, 상기 화소 영역에 대응되게 형성된 데이터 라인과 게이트 라인;
    상기 데이터 라인으로부터 분기되어 형성된 소오스 전극;
    상기 소오스 전극으로부터 이격되게 형성된 드레인 전극;
    상기 드레인 전극의 단부로부터 상기 화소 영역으로 확장되어 형성된 화소 전극;
    상기 소오스 전극과 드레인 전극을 커버하는 반도체막 패턴;
    상기 반도체막 패턴을 커버하며 상기 화소 전극이 형성된 영역에서 개구된 제1 절연막 패턴; 및
    상기 제1 절연막 패턴상에서 상기 게이트 라인으로부터 분기되어 형성되며, 상기 소오스 전극과 드레인 전극에 대해 평면상에서 부분적으로 중첩된 게이트 전극을 포함하는 것을 특징으로 하는 표시 기판.
  2. 제 1항에 있어서,
    상기 소오스 전극과 드레인 전극 및 상기 반도체막 패턴 사이에 형성되며, 상기 상호 이격된 소오스 전극과 드레인 전극을 따라 분리된 오믹 콘택막 패턴을 더 포함하는 것을 특징으로 하는 표시 기판.
  3. 제 1항에 있어서,
    상기 게이트 전극으로부터 이격되며, 상기 화소 전극과 평면상에서 부분적으로 중첩되는 스토리지 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  4. 삭제
  5. 제 1항에 있어서,
    상기 게이트 전극상에 형성되며, 상기 게이트 전극을 커버하고 상기 화소 전극이 형성된 영역에서 개구되는 제2 절연막 패턴을 더 포함하는 것을 특징으로 하는 표시 기판.
  6. 화소 영역이 정의된 기판상에 데이터 라인, 상기 데이터 라인으로부터 분기되는 소오스 전극, 상기 소오스 전극으로부터 이격된 드레인 전극 및 상기 드레인 전극의 단부로부터 상기 화소 영역으로 확장되는 화소 전극을 형성하는 단계;
    상기 소오스 전극과 드레인 전극을 커버하는 반도체막 패턴을 형성하는 단계;
    상기 반도체막 패턴을 커버하며 상기 화소 전극이 형성된 영역에서 개구된 제1 절연막 패턴을 형성하는 단계; 및
    상기 제1 절연막 패턴상에 상기 화소 영역에 대응되게 상기 데이터 라인과 교차하는 게이트 라인 및 상기 게이트 라인으로부터 분기되며 상기 소오스 전극과 드레인 전극에 대해 평면상에서 부분적으로 중첩되는 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  7. 제 6항에 있어서,
    상기 데이터 라인, 상기 소오스 전극, 상기 드레인 전극 및 상기 화소 전극은 상기 기판상에 도전막을 형성하고 상기 도전막을 패터닝하여 동시에 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 6항에 있어서,
    상기 게이트 라인 및 상기 게이트 전극을 형성하면서, 동시에 상기 게이트 전극으로부터 이격되며 상기 화소 전극과 평면상에서 부분적으로 중첩되는 스토리지 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 삭제
  13. 제 6항에 있어서,
    상기 게이트 전극상에 상기 게이트 전극을 커버하고, 상기 화소 전극이 형성된 영역에서 개구되는 제2 절연막 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 삭제
  15. 삭제
  16. 화소 영역이 정의된 제1 기판;
    상기 제1 기판과 마주보는 제2 기판;
    상기 제1 기판상에서 상호 절연되게 교차하며, 상기 화소 영역에 대응되게 형성된 데이터 라인과 게이트 라인;
    상기 데이터 라인으로부터 분기되어 형성된 소오스 전극;
    상기 소오스 전극으로부터 이격되게 형성된 드레인 전극;
    상기 드레인 전극의 단부로부터 상기 화소 영역으로 확장되어 형성된 화소 전극;
    상기 소오스 전극과 드레인 전극을 커버하는 반도체막 패턴;
    상기 반도체막 패턴을 커버하며 상기 화소 전극이 형성된 영역에서 개구된 제1 절연막 패턴;
    상기 제1 절연막 패턴상에서 상기 게이트 라인으로부터 분기되어 형성되며, 상기 소오스 전극과 드레인 전극에 대해 평면상에서 부분적으로 중첩된 게이트 전 극; 및
    상기 제2 기판상에 형성된 공통 전극을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제 16항에 있어서,
    상기 소오스 전극과 드레인 전극 및 상기 반도체막 패턴 사이에 형성되며, 상기 상호 이격된 소오스 전극과 드레인 전극을 따라 분리된 오믹 콘택막 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020060098064A 2006-10-09 2006-10-09 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치 KR101189709B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060098064A KR101189709B1 (ko) 2006-10-09 2006-10-09 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치
US11/869,240 US7973885B2 (en) 2006-10-09 2007-10-09 Display apparatus having a color layer interposed between substrates and having a plurality of microcapsules formed by encapsulating polarity particles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060098064A KR101189709B1 (ko) 2006-10-09 2006-10-09 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20080032395A KR20080032395A (ko) 2008-04-15
KR101189709B1 true KR101189709B1 (ko) 2012-10-10

Family

ID=39274586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060098064A KR101189709B1 (ko) 2006-10-09 2006-10-09 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치

Country Status (2)

Country Link
US (1) US7973885B2 (ko)
KR (1) KR101189709B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101693367B1 (ko) * 2009-09-02 2017-01-06 삼성디스플레이 주식회사 유기막 조성물 및 이를 포함하는 액정 표시 장치
CN102487041B (zh) * 2010-12-02 2014-07-23 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487044B (zh) * 2010-12-06 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102637648B (zh) * 2011-07-15 2014-03-05 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102543892B (zh) * 2011-12-21 2013-12-18 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制造方法和液晶显示装置
TWI477867B (zh) * 2012-07-16 2015-03-21 E Ink Holdings Inc 畫素結構及其製造方法
US20140104674A1 (en) * 2012-10-15 2014-04-17 Sipix Technology Inc. Display medium and manufacturing method thereof and electrophoretic display therewith
CN103151359B (zh) * 2013-03-14 2015-11-11 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN103681659B (zh) * 2013-11-25 2016-03-02 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
US10153302B2 (en) * 2015-08-18 2018-12-11 Chunghwa Picture Tubes, Ltd. Pixel structure
CN107272245A (zh) * 2017-08-22 2017-10-20 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN108962948B (zh) * 2018-07-04 2021-04-02 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
KR20200050266A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 패널, 전자장치 및 트랜지스터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691782A (en) * 1994-07-08 1997-11-25 Sanyo Electric Co., Ltd. Liquid-crystal display with inter-line short-circuit preventive function and process for producing same
KR100219118B1 (ko) * 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
JP3223805B2 (ja) * 1996-08-26 2001-10-29 日本電気株式会社 順スタガード型薄膜トランジスタ
JP2000137250A (ja) * 1998-11-04 2000-05-16 Sony Corp 表示装置および該表示装置の駆動方法
KR100870701B1 (ko) * 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100951351B1 (ko) 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
JP2005189681A (ja) * 2003-12-26 2005-07-14 Fuji Photo Film Co Ltd 画像表示装置および画像表示制御装置
US20060017659A1 (en) * 2004-04-28 2006-01-26 Matsushita Electric Industrial Co., Ltd. Electronic paper display system
KR100626032B1 (ko) 2004-11-03 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR101133759B1 (ko) 2004-12-28 2012-04-09 삼성전자주식회사 전기 영동 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7973885B2 (en) 2011-07-05
US20080084364A1 (en) 2008-04-10
KR20080032395A (ko) 2008-04-15

Similar Documents

Publication Publication Date Title
KR101189709B1 (ko) 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치
WO2017202256A1 (zh) 阵列基板、显示装置及制备方法
TW573150B (en) Liquid crystal display device
KR101256023B1 (ko) 전기 영동 표시 장치 및 그 제조 방법
KR101766878B1 (ko) 전기 영동 표시 장치 및 그 제조 방법
US7583337B2 (en) Liquid crystal display device and method of fabricating same
US7706052B2 (en) Display device and method of manufacturing the same
EP2713398B1 (en) Array substrate and manufacturing method thereof, oled display device
KR101279296B1 (ko) 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치
KR20160007359A (ko) 표시장치 및 그 제조 방법
KR20140020095A (ko) 광학 시트 어셈블리 및 이를 포함하는 표시 장치
KR20150003466A (ko) 거울형 표시장치 및 그 제조방법
KR20160053261A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8093594B2 (en) Display substrate, display device having the same and method of manufacturing the same
US8817214B2 (en) Liquid crystal display and fabricating method thereof
KR101386194B1 (ko) 표시패널 및 이의 제조방법
US20190081076A1 (en) Thin film transistor substrate and display panel
KR20080059801A (ko) 액정표시장치 및 그 제조 방법
KR20170134800A (ko) 액정 표시 장치 및 그 제조방법
KR102010213B1 (ko) 전기 습윤 표시 장치 및 그 제조 방법
US20220131077A1 (en) Mask plate, display panel and display device
KR102501976B1 (ko) 표시 패널 및 이의 제조 방법
CN117608425A (zh) 阵列基板和显示面板
KR20060010561A (ko) 액정표시장치와 그 제조방법
KR100883092B1 (ko) 반사-투과형 액정 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee