KR101185004B1 - 필기 입력 장치 - Google Patents

필기 입력 장치 Download PDF

Info

Publication number
KR101185004B1
KR101185004B1 KR1020100007218A KR20100007218A KR101185004B1 KR 101185004 B1 KR101185004 B1 KR 101185004B1 KR 1020100007218 A KR1020100007218 A KR 1020100007218A KR 20100007218 A KR20100007218 A KR 20100007218A KR 101185004 B1 KR101185004 B1 KR 101185004B1
Authority
KR
South Korea
Prior art keywords
connection terminal
lead
pcb
line
circuit
Prior art date
Application number
KR1020100007218A
Other languages
English (en)
Other versions
KR20110079411A (ko
Inventor
정성관
김상식
장진혁
이원겸
신재규
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Publication of KR20110079411A publication Critical patent/KR20110079411A/ko
Application granted granted Critical
Publication of KR101185004B1 publication Critical patent/KR101185004B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

필기 입력 장치가 개시된다. 상기 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드 아웃 회로를 포함하며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.

Description

필기 입력 장치{Handwriting input device}
본 발명의 실시 예는 필기 입력 장치에 관한 것으로, 보다 상세하게는 집적도를 높일 수 있으며 오동작을 줄일 수 있는 입력 장치에 관한 것이다.
최근에 사용자의 필기 입력을 인식하고 이를 디지털 신호로 처리하는 기술이 대두되면서, 상기 필기 입력을 인식하기 위한 인터페이스 기술들이 개발되고 있다.
사용자의 필기 입력을 인식하는 방법으로는 전자장 센서 보드 방법, 카메라 센서 방법, 전자장 신호 인식 방법, 및 전도성 패널 방법 등이 있다.
상술한 방법들은 사용자가 전용 펜 또는 전용 패널을 이용하여 사용자 필기, 예컨대 글씨, 기호, 또는 그림을 입력하고 입력된 사용자 필기를 인식하거나 또는 사용자가 종래의 입력 장치 위에 종이에 놓고 상기 종이 위에 사용자 필기를 입력하고 입력된 사용자 필기를 인식하는 방법이었다. 이러한 사용자 필기는 값비싼 전용 펜 또는 전용 패널을 필요로 하고 오프라인 데이터가 남지 않는 단점이 있다.
본 발명은 사용자 필기 입력을 효과적으로 인식하고 불필요한 배선의 수를 감소시켜 집적도를 높일 수 있는 새로운 구조를 갖는 필기 입력 장치와 이의 제조 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.
본 발명의 다른 실시 예에 따른 필기 입력 장치는 전압 공급 라인, 제1접속 단자, 리드아웃 라인에 접속된 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 제1접속 단자를 통하여 입력된 신호가 상기 전압 공급 라인으로 전송되는 것을 차단하기 위한 블로킹 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 블로킹 회로는 상기 전압 공급 라인과 상기 제1접속 단자 사이에 접속된다.
상기 블로킹 회로는 다이오드 또는 다이오드-접속된 트랜지스터일 수 있다. 상기 블로킹 회로는 상기 PCB 내에 구현될 수 있다.
삭제
본 발명의 또 다른 실시 예에 따른 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 전압 공급 라인의 전압에 따라 상기 리드아웃 라인과 상기 제2접속 단자의 접속을 제어하기 위한 스위칭 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 스위칭 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.
상기 스위칭 회로는 상기 PCB내에 구현될 수 있다.
본 발명의 또 다른 실시 예에 따른 필기 입력 장치는 복수의 전원 공급 라인들, 복수의 리드아웃 라인들, 및 상기 복수의 전원 공급 라인들과 상기 복수의 리드아웃 라인들 사이에 접속된 복수의 단위 입력 셀들을 포함하는 입력 패드; 제1제어 신호들에 응답하여 상기 복수의 전원 공급 라인들 중에서 선택된 전원 공급 라인으로 제1전압을 공급하기 선택되지 않은 나머지 전원 공급 라인들로 상기 제1전압보다 낮은 제2전압을 공급하기 위한 디코더; 및 제2제어 신호들에 응답하여 상기 복수의 리드아웃 라인들로부터 출력된 신호들 중에서 어느 하나를 선택적으로 출력하기 위한 멀티플렉서를 포함한다.
상기 복수의 단위 입력 셀들 각각은 상기 복수의 전원 공급 라인들 중에서 대응되는 전압 공급 라인에 접속된 제1접속 단자, 상기 복수의 리드아웃 라인들 중에서 어느 하나의 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 및 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로를 포함하며, 상기 복수의 리드아웃 라인들부터 출력된 신호들 각각은 상기 도체 박막이 찢어지는지 여부에 따라 출력되며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.
삭제
삭제
삭제
본 발명의 실시 예에 따른 필기 입력 장치는 사용자 필기 입력을 효과적으로 인식할 수 있고 오동작을 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 실시 예에 따른 필기 입력 장치는 불필요한 배선들의 수를 감소시킬 수 있으므로 입력 패드에 배치되는 단위 입력 셀들의 집적도를 높일 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 필기 입력 장치의 블락도를 나타낸다.
도 2는 도 1에 도시된 단위 입력 셀의 회로도의 일 실시 예를 나타낸다.
도 3은 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 일 실시 예를 나타낸다.
도 4는 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 다른 실시 예를 나타낸다.
도 5는 도 1에 도시된 단위 입력 셀의 회로도의 다른 실시 예를 나타낸다.
도 6은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타낸다.
도 7은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다.
도 8은 도 1에 도시된 단위 입력 셀의 회로도의 또 다른 실시 예를 나타낸다.
도 9는 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타낸다.
도 10은 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다.
도 11은 도 1에 도시된 필기 입력 장치를 포함하는 데이터 처리 시스템의 블락도를 나타낸다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 필기 입력 장치의 블락도를 나타낸다.
도 1을 참조하면, 전자 메모지 또는 E-노트패드(E-notepad)와 같은 필기 입력 장치(10)는 입력 패드(20)를 포함한다.
PCB 또는 FPCB에 구현될 수 있는 입력 패드(20)는 복수의 단위 입력 셀들(21, 21은 도 2의 21A, 도 5의 21B, 또는 도 8의 21C를 포함함)이 매트릭스 형태로 배열된 어레이를 포함한다. 복수의 단위 입력 셀들(21) 각각은 사용자가 입력한 사용자 필기 입력, 예컨대 기호, 도형, 문자, 또는 그림에 대한 입력을 감지할 수 있는 센서 또는 검출기의 기능을 수행한다.
입력 패드(20)는 복수의 전압 공급 라인들(WL1~WLn), 복수의 리드아웃 라인들(BL1~BLm), 및 복수의 전압 공급 라인들(WL1~WLn)과 복수의 리드아웃 라인들 (BL1~BLm) 사이에 접속된 복수의 단위 입력 셀들(21)을 포함한다.
복수의 전압 공급 라인들(WL1~WLn)과 복수의 리드아웃 라인들(BL1~BLm)은 PCB 내에 구현될 수 있다. 또한, 실시 예에 따라 복수의 전압 공급 라인들 (WL1~WLn)과 복수의 리드아웃 라인들(BL1~BLm)은 반도체 기판 내에 형성될 수 있다.
실시 예에 따라 입력 장치(10)는 제1선택 회로(30)와 제2선택 회로(60)를 더 포함할 수 있다. 제1선택 회로(30)와 제2선택 회로(60)는 입력 패드(20)와 서로 분리된 형태로 구현될 수 있다.
제1선택 회로(30)는 컨트롤러(50)로부터 출력된 제1선택 신호들(X-ADD)에 응답하여 복수의 전압 공급 라인들(WL1~WLn) 중에서 어느 하나를 선택하여 소정의 전압을 공급할 수 있다.
예컨대, 제1선택 회로(30)는 선택된 하나의 전압 공급 라인으로 제1전압(예컨대, 3.3V)를 공급하고 선택되지 않은 복수의 전압 공급 라인들로는 제2전압(예컨대, 접지 전압)을 공급할 수 있다.
예컨대, 제1선택 회로(30)가 복수의 전압 공급 라인들(WL1~WLn) 중에서 i번째 전압 공급 라인으로 제1전압을 공급할 때 제1선택 회로(30)는 상기 i번째 전압 공급 라인을 제외한 나머지 복수의 전압 공급 라인들로 제2전압을 공급할 수 있다.
제1선택 회로(30)에 의하여 복수의 전압 공급 라인들(WL1~WLn) 각각이 순차적으로 선택될 수 있다.
실시 예에 따라, 제1선택 회로(30)는 제1선택 신호들(X-ADD)을 디코딩하여 디코딩 결과에 따라 제1전압과 제2전압을 출력할 수 있는 디코더로 구현될 수 있다. 다른 실시 예에 따라, 제1선택 회로(30)는 디멀티플렉서로 구현될 수 있다. 이 경우, 상기 디멀티플렉서는 제1선택 신호들(X-ADD)에 응답하여 제1전압을 선택된 전압 공급 라인으로 공급할 수 있다.
실시 예에 따라, 입력 장치(10)는 컨트롤러(50)의 제어 하에 복수의 전압 공급 라인들(WL1~WLn) 각각으로 전압을 공급하기 위한 전압 발생기(40)를 더 포함할 수 있다. 제1선택 회로(30)는 전압 발생기(40)에 의하여 생성된 제1전압 또는 제2전압을 제1선택 신호들(X-ADD)에 따라 복수의 전압 공급 라인들(WL1~WLn) 각각으로 공급할 수 있다.
제2선택 회로(60)는 컨트롤러(50)로부터 출력된 제2선택 신호들(Y-ADD)에 응답하여 복수의 리드아웃 라인들(BL1~BLm)로부터 출력된 신호들을 순차적으로 출력할 수 있다. 예컨대, 제2선택 회로(60)는 멀티플렉서 또는 디이얼라이저로 구현될 수 있다. 실시 예에 따라 제2선택 회로(60)는 입력 패드(20)의 내부 또는 외부에 구현될 수 있다.
제2선택 회로(60)는 복수의 리드아웃 라인들(BL1~BLm)로부터 출력된 신호들을 감지 증폭할 수 있는 리드아웃 회로로 구현될 수 있다.
제2선택 회로(60)는 각각의 리드아웃 라인(BL1~BLm)으로부터 출력된 신호를 증폭하기 위한 각각의 증폭기를 더 포함할 수 있다. 또한, 제2선택 회로(60)는 상기 각각의 증폭기로부터 출력된 각각의 증폭된 신호를 각각의 디지털 신호로 변환하기 위한 각각의 아날로그-디지털 회로를 더 포함할 수 있다.
다른 실시 예에 따라 제2선택 회로(60)는 각각의 리드아웃 라인(BL1~BLm)으로부터 출력된 신호를 아날로그-디지털 변환하기 위한 각각의 아날로그-디지털 변환기를 포함할 수 있다.
도 2는 도 1에 도시된 단위 입력 셀의 회로도의 일 실시 예를 나타낸다.
도 2를 참조하면, 단위 입력 셀(21A)은 리드아웃 라인(BLj)과 제2접속 단자 (22-2) 사이에 형성된 블로킹 회로(25)를 포함한다.
블로킹 회로(25)는 리드아웃 라인(BLj)의 신호, 예컨대 다른 전압 공급 라인을 통하여 입력된 신호 또는 노이즈가 찢어지지 않은 도체 박막(23)을 통하여 전압 공급 라인(WLi; 110)에 영향을 주는 것을 차단하기 위한 기능을 수행한다. 실시 예에 따라 블로킹 회로(25)는 다이오드 또는 다이오드 접속된 트랜지스터로 구현될 수 있다.
도 3은 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 일 실시 예를 나타낸다. 도 2와 도 3을 참조하면, 복수의 층들로 구현되는 PCB(100)의 내부에는 제1도선(또는 전압 공급 라인; 110)과 제2도선(또는 리드아웃 라인; 120)이 형성된다. 제1도선(110)과 제2도선(120)은 PCB(100)내에서 동일한 층 또는 서로 다른 층에 형성될 수 있다. 이 경우, 제1도선(110)과 제2도선(120)은 서로 절연된다.
제1접속 단자(22-1), 예컨대 제1비아는 전압 공급 라인(110)에 전기적으로 접속된다. 블로킹 회로(25)는 제2접속 단자(22-2), 예컨대 제2비아와 리드아웃 라인(120) 사이에 전기적으로 접속된다.
도체 박막(23)은 각 노출 부분(22-3과 22-4)을 전기적으로 접속한다.
블로킹 회로(25)는 제2도선(120)을 통하여 입력된 신호가 제2접속 단자(22-2)로 흘러들어가는 것을 방지한다. 블로킹 회로(25)는 PCB(100) 내부에 구현될 수 있다.
도 4는 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 다른 실시 예를 나타낸다. 도 2와 도 4를 참조하면, 복수의 층들로 구현되는 PCB(100)의 내부에는 제1도선(110)과 제2도선(120)이 형성된다. 제1도선(110)과 제2도선(120)은 PCB(100)내에서 동일한 층 또는 서로 다른 층에 형성될 수 있다.
제1접속 단자(22-1), 예컨대 제1비아는 전압 공급 라인(110)에 전기적으로 접속된다. 블로킹 회로(25)는 제2접속 단자(22-2), 예컨대 제2비아와 리드아웃 라인에 접속된다. 즉, 블로킹 회로(25)는 PCB(100) 외부에 구현될 수 있다.
따라서, 리드아웃 라인을 통하여 입력된 신호가 제2접속 단자(22-2)로 유입되는 것을 방지한다.
도 5는 도 1에 도시된 단위 입력 셀의 회로도의 다른 실시 예를 나타내고, 도 6은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타내고, 도 7은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다. 도 5부터 도 7을 참조하면, 단위 입력 셀(21B)은 전압 공급 라인(WLi)과 제1접속 단자(22-1) 사이에 형성된 블로킹 회로(27)를 포함한다.
블로킹 회로(27)는 도체 박막(23)과 제1접속 단자(22-1)를 통하여 입력된 신호가 전압 공급 라인에 영향을 미치는 것을 차단한다.
도 6에 도시된 바와 같이 블로킹 회로(27)는 PCB(100) 내부에 구현될 수 있고 도 7에 도시된 바와 같이 블로킹 회로(27)는 PCB(100) 외부에 구현될 수 있다.
도 8은 도 1에 도시된 단위 입력 셀의 회로도의 또 다른 실시 예를 나타내고, 도 9는 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타내고, 도 10은 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다.
도 8부터 도 10에 도시된 바와 같이, 트랜지스터로 구현될 수 있는 블로킹 회로(27)는 전압 공급 라인(110)으로 공급되는 전압 레벨에 따라 리드아웃 라인 (120)과 제2접속 단자(22-2)의 접속을 스위칭할 수 있다.
예컨대, 전압 공급 라인 (110)으로 공급되는 전압이 제1전압일 때 블로킹 회로(27)는 리드아웃 라인 (120)과 제2접속 단자(22-2)를 접속시키고, 전압 공급 라인 (110)으로 공급되는 전압이 제2전압, 예컨대 접지 전압일 때 블로킹 회로(27)는 리드아웃 라인(120)과 제2접속 단자(22-2)를 분리한다.
블로킹 회로(27)는 PCB(100) 내부에 구현될 수 있고(도 9) PCB(100) 외부에 구현될 수 있다(도 10).
도 11은 도 1에 도시된 필기 입력 장치를 포함하는 데이터 처리 시스템의 블락도를 나타낸다. 도 1부터 도 11을 참조하면, 데이터 처리 시스템(200)은 버스 (201)에 접속된 필기 입력 장치(10)와 마이크로프로세서(210)를 포함한다.
마이크로프로세서(210)는 필기 입력 장치(10)의 동작을 제어할 수 있다. 예컨대, 마이크로프로세서(210)는 필기 입력 장치(10)를 사용자 필기 입력을 대기하는 스텐바이 상태로 진입시키거나 또는 상기 사용자에 의하여 필기 입력 장치(10)로 입력된 글씨 또는 그림에 상응하는 데이터를 검출하고 검출 결과를 메모리(220)에 저장할 수 있다.
시스템(200)은 인터페이스(230)를 더 포함할 수 있다.
인터페이스(230)가 디스플레이 장치로 구현될 때, 상기 디스플레이 장치는 마이크로프로세서(210)의 제어 하에 필기 입력 장치(10) 또는 메모리(220)로부터 출력되는 데이터를 디스플레이할 수 있다.
실시 예에 따라 인터페이스(230)가 무선 송신 모듈로 구현될 때, 상기 무선 송신 모듈은 마이크로프로세서(210)의 제어 하에 필기 입력 장치(10) 또는 메모리 (220)로부터 출력되는 데이터를 무선 통신 프로토콜에 상응하는 무선 데이터로 변환한 후 변환된 데이터를 호스트 또는 리더로 전송할 수 있다. 데이터 처리 시스템(200)은 컴퓨터 시스템 또는 무선 통신 시스템으로 구현될 수 있다.
도 1에 도시된 바와 같이 제2선택 회로(60)를 사용하여 입력 패드(20)로부터 출력된 신호들을 시리얼라이즈시키고 시리얼라이즈된 신호를 마이크로프로세서 (210)로 전송하는 경우 필기 입력 장치(10)와 마이크로프로세서(210) 사이에 접속되는 배선의 수는 입력 패드(20)로부터 출력된 신호들을 병렬로 마이크로프로세서 (210)로 전송하는 경우의 배선들이 수보다 감소한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 입력 장치 20: 패드
30: 로우 디코더 40: 전압 발생기
50: 컨트롤러 60: 리드아웃 회로
210: 마이크로프로세서 220: 메모리
230: 인터페이스

Claims (11)

  1. 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막;
    상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; 및
    상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며,
    상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치.
  2. 전압 공급 라인, 제1접속 단자, 리드아웃 라인에 접속된 제2접속 단자를 포함하는 PCB;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막;
    상기 제1접속 단자를 통하여 입력된 신호가 상기 전압 공급 라인으로 전송되는 것을 차단하기 위한 블로킹 회로; 및
    상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며,
    상기 블로킹 회로는 상기 전압 공급 라인과 상기 제1접속 단자 사이에 접속되는 필기 입력 장치.
  3. 제1항 또는 제2항에 있어서, 상기 블로킹 회로는 다이오드 또는 다이오드-접속된 트랜지스터인 필기 입력 장치.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항 또는 제2항에 있어서, 상기 블로킹 회로는 상기 PCB 내에 구현되는 필기 입력 장치.
  5. 삭제
  6. 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막;
    상기 전압 공급 라인의 전압에 따라 상기 리드아웃 라인과 상기 제2접속 단자의 접속을 제어하기 위한 스위칭 회로; 및
    상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며,
    상기 스위칭 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서, 상기 스위칭 회로는 상기 PCB내에 구현되는 필기 입력 장치.
  8. 복수의 전원 공급 라인들, 복수의 리드아웃 라인들, 및 상기 복수의 전원 공급 라인들과 상기 복수의 리드아웃 라인들 사이에 접속된 복수의 단위 입력 셀들을 포함하는 입력 패드;
    제1제어 신호들에 응답하여 상기 복수의 전원 공급 라인들 중에서 선택된 전원 공급 라인으로 제1전압을 공급하기 선택되지 않은 나머지 전원 공급 라인들로 상기 제1전압보다 낮은 제2전압을 공급하기 위한 디코더; 및
    제2제어 신호들에 응답하여 상기 복수의 리드아웃 라인들로부터 출력된 신호들 중에서 어느 하나를 선택적으로 출력하기 위한 멀티플렉서를 포함하며,
    상기 복수의 단위 입력 셀들 각각은,
    상기 복수의 전원 공급 라인들 중에서 대응되는 전압 공급 라인에 접속된 제1접속 단자, 상기 복수의 리드아웃 라인들 중에서 어느 하나의 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 및
    상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로를 포함하며,
    상기 복수의 리드아웃 라인들부터 출력된 신호들 각각은 상기 도체 박막이 찢어지는지 여부에 따라 출력되며,
    상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치.



  9. 삭제
  10. 삭제
  11. 삭제
KR1020100007218A 2009-12-31 2010-01-27 필기 입력 장치 KR101185004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090135393 2009-12-31
KR20090135393 2009-12-31

Publications (2)

Publication Number Publication Date
KR20110079411A KR20110079411A (ko) 2011-07-07
KR101185004B1 true KR101185004B1 (ko) 2012-10-02

Family

ID=44918792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100007218A KR101185004B1 (ko) 2009-12-31 2010-01-27 필기 입력 장치

Country Status (1)

Country Link
KR (1) KR101185004B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127971A (ko) * 2016-05-13 2017-11-22 전자부품연구원 동시 입출력이 가능한 ROIC 구조와 이를 포함하는 Lidar ToF 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158041A1 (en) 1999-01-19 2006-07-20 Caldwell David W Touch switches and practical applications therefor
US20090161051A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display device
US20090159901A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158041A1 (en) 1999-01-19 2006-07-20 Caldwell David W Touch switches and practical applications therefor
US20090161051A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display device
US20090159901A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127971A (ko) * 2016-05-13 2017-11-22 전자부품연구원 동시 입출력이 가능한 ROIC 구조와 이를 포함하는 Lidar ToF 센서
KR102259759B1 (ko) * 2016-05-13 2021-06-02 한국전자기술연구원 동시 입출력이 가능한 ROIC 구조와 이를 포함하는 Lidar ToF 센서

Also Published As

Publication number Publication date
KR20110079411A (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
US9881196B2 (en) Integrated finger print sensor
US10788922B2 (en) Fingerprint/touch sensor and electronic apparatus including the same
US20140241085A1 (en) Semiconductor memory device for performing disable operation using anti-fuse and method thereof
US8290336B2 (en) Keyboard having video and audio recording function
KR101185004B1 (ko) 필기 입력 장치
CN110352458B (zh) 半导体存储装置和信息处理设备
CN109596958B (zh) 传感器单元、指纹传感芯片以及电子设备
KR20120018016A (ko) 비트 라인 감지 증폭기 레이아웃 어레이와 이의 레이아웃 방법, 및 상기 어레이를 포함하는 장치들
KR101127526B1 (ko) 필기 입력 장치와 상기 필기 입력 장치의 데이터 처리 방법
KR101049770B1 (ko) 필기 입력 장치와 이의 제조 방법
KR101052769B1 (ko) 재사용이 가능한 전자 메모지 및 이를 포함하는 데이터 처리 시스템
KR101052768B1 (ko) 도체 박막 필기 입력 장치와 이의 제조 방법
KR101060131B1 (ko) 절연 구조를 갖는 필기 입력 장치 및 상기 장치의 제조 방법
KR101144847B1 (ko) 필기 입력 장치와 이의 제조 방법
EP3989229B1 (en) Storage system
CN110096931B (zh) 传感器单元、指纹识别方法、指纹识别芯片及电子设备
KR101134097B1 (ko) 필기 입력 장치, 이를 포함하는 시스템, 및 상기 필기 입력 장치의 데이터 처리 방법
EP3975550A1 (en) Image sensor device
CN110326048B (zh) 半导体存储装置、信息处理设备以及参考电势设置方法
KR101539309B1 (ko) 반도체 메모리 장치
KR102337789B1 (ko) 시퀀스 제어 장치
KR101098942B1 (ko) 전자 메모지 컨테이너 및 이를 포함하는 시스템
TWI613669B (zh) 記憶體陣列結構
CN108366213A (zh) 像素及其成像方法和成像装置
US8885383B1 (en) Flash memory and layout method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150826

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee