KR102337789B1 - 시퀀스 제어 장치 - Google Patents

Abstract

시퀀스 제어 장치가 개시된다. 본 장치는 복수의 모듈에 대해 턴-온 신호를 각각 선택적으로 전달하는 복수의 블럭 및 복수의 블럭 각각에 대해 활성화 신호를 선택적으로 전달하여, 활성화 신호를 수신한 블럭이 턴-온 신호를 생성하도록 제어하는 제어부를 포함한다. 이 경우 복수의 블럭은 제어부로부터 스타트(start) 신호 및 제1 활성화 신호를 수신하면 제1 시점(T1)에 제1 턴-온 신호 및 제1 출력 신호를 생성하여 출력하고, 전원 공급부의 전원이 제1 모듈로 전달되도록 하는 제1 블럭 및 제1 출력 신호 및 제어부로부터 제2 활성화 신호를 수신하면 제2 시점(T2)에 제2 턴-온 신호 및 제2 출력 신호를 생성하여 출력하고, 전원 공급부의 전원이 제2 모듈로 전달되도록 하는 제2 블럭을 포함할 수 있다.

Description

시퀀스 제어 장치{APPARATUS FOR CONTROLLING SEQUENCE}

본 발명은 시퀀스 제어 장치에 관한 것으로서, 더욱 상세하게는 복수의 모듈에 대한 전력 공급 시퀀스를 개별적으로 제어하기 위한 시퀀스 제어 장치에 관한 것이다.

반도체 제조 기술의 발전과 함께, 하나의 집적 회로에 제공될 수 있는 소자의 수도 증가하고 있다. 하나의 집적 회로에 제공되는 소자의 수가 증가함에 따라 메모리, 프로세서, 전력 제어 회로 등과 같은 구성들이 하나의 집적 회로에 실장되고 있다.

메모리, 프로세서, 전력 제어 회로 등과 같이 하나의 시스템을 구성하는 다양한 구성 요소들이 하나의 집적 회로에 실장된 것을 시스템-온-칩(System On Chip, SoC)이라고 한다. 시스템-온-칩은 하나의 칩으로 구성되므로, 종래의 시스템에 비해 적은 면적을 차지하며, 전력 소모도 적은 편이다.

한편 하나의 집적 회로, 즉 SoC에 집적될 수 있는 구성 요소들이 증가함에 따라, SoC를 포함하는 전자 장치에 공급되는 전력을 제어하기 위한 다양한 방안이 요구된다.

본 발명은 상술한 필요성에 따른 것으로서, 본 발명의 목적은 복수의 모듈에 대한 전원 공급의 시퀀스를 다양하게 할 수 있는 시퀀스 제어 장치를 제공하기 위함이다.

상기의 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 시퀀스 제어 장치는 복수의 모듈에 대해 턴-온 신호를 각각 선택적으로 전달하는 복수의 블럭 및 복수의 블럭 각각에 대해 활성화 신호를 선택적으로 전달하여, 활성화 신호를 수신한 블럭이 턴-온 신호를 생성하도록 제어하는 제어부를 포함한다.

이 경우 복수의 블럭은 제어부로부터 스타트(start) 신호 및 제1 활성화 신호를 수신하면 제1 시점(T1)에 제1 턴-온 신호 및 제1 출력 신호를 생성하여 출력하고, 전원 공급부의 전원이 제1 모듈로 전달되도록 하는 제1 블럭 및 제1 출력 신호 및 제어부로부터 제2 활성화 신호를 수신하면 제2 시점(T2)에 제2 턴-온 신호 및 제2 출력 신호를 생성하여 출력하고, 전원 공급부의 전원이 제2 모듈로 전달되도록 하는 제2 블럭을 포함할 수 있다.

또한 제1 시점(T1)은 제2 시점(T2) 보다 빠를 수 있다.

또한 복수의 블럭의 개수는 복수의 모듈의 개수와 동일하고, 복수의 블럭 각각은 복수의 모듈과 동일한 개수의 멀티플렉서(multiplexer, MUX) 및 복수의 논리 게이트(gate)를 포함할 수 있다.

또한 제2 출력 신호를 이용하여 시퀀스 종료 신호를 생성 및 출력하는 종단부를 더 포함하고, 제어부는 종료 신호를 수신하면, 복수의 블럭에 대한 전원 공급이 유지되도록 할 수 있다.

또한 제2 블럭은 제2 활성화 신호를 수신하지 않으면, 전원 공급부의 전원이 제2 모듈로 전달되지 않도록 하고, 종단부는 제1 출력 신호를 이용하여 시퀀스 종료 신호를 생성 및 출력할 수 있다.

또한 제1 블럭은 제1 활성화 신호를 수신하지 않으면, 전원 공급부의 전원이 제1 모듈로 전달되지 않도록 하고, 제2 블럭은 스타트 신호 및 제2 활성화 신호를 수신하여 전원 공급부의 전원이 제2 모듈로 전달되도록 할 수 있다.

본 발명의 실시예들 중 적어도 하나에 의하면, 복수의 모듈에 대해 개별적으로 활성화 여부를 제어할 수 있게 된다. 뿐만 아니라 복수의 모듈 각각에 대한 전력 공급 시퀀스를 다양하게 프로그래밍할 수 있다.

본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.

도 1은 본 발명에 따른 시퀀스 제어 장치를 포함하는 전자 장치에 관한 블럭도의 일 예,
도 2는 복수의 모듈과 연결된 시퀀스 제어 장치에 관한 블럭도의 일 예,
도 3 내지 도 4는 복수의 모듈 각각에 대해 전력이 공급되는 방식을 설명하기 위한 블럭도의 일 예,
도 5는 본 발명의 일 실시예에 따른 시퀀스 제어 장치에 관한 블럭도의 일 예,
도 6은 본 발명의 일 실시예에 따른 블럭에 관한 회로도의 일 예,
도 7은 본 발명의 일 실시예에 따른 멀티플렉서에 관한 도면의 일 예,
도 8은 본 발명의 일 실시예에 따른 종단부에 관한 회로도의 일 예,
도 9 내지 도 11은 본 발명의 일 실시예에 따른 시퀀스 제어 장치에 따라 각 모듈로 입력되는 신호의 다양한 예이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 1은 본 발명에 따른 시퀀스 제어 장치(100)를 포함하는 전자 장치(1000)에 관한 블럭도의 일 예이다.

전자 장치(1000)는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털 방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 태블릿 PC(tablet PC), 울트라북(ultrabook), 웨어러블 디바이스(wearable device, 예를 들어, 워치형 단말기 (smartwatch), 글래스형 단말기 (smart glass), HMD(head mounted display)) 등과 같은 이동 단말기일 수 있다. 뿐만 아니라 디지털 TV, 데스크탑 컴퓨터, 디지털 사이니지 등과 같은 고정 단말기에도 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.

전자 장치(1000)는 시퀀스 제어 장치(100) 및 복수의 모듈(111 ~ 116)을 포함할 수 있다. 시퀀스 제어 장치(100)는 전자 장치(1000)의 전반적인 동작을 제어하기 위한 구성 요소이다. 따라서 시퀀스 제어 장치(100)는 복수의 모듈(111 ~ 116) 각각에 대한 동작을 제어할 수 있다.

특히 시퀀스 제어 장치(100)는 복수의 모듈(111 ~ 116) 각각에 대한 동작을 제어하기 위하여, 전원 공급부(117)와 연결된 복수의 스위치 각각을 제어할 수 있다. 따라서 시퀀스 제어 장치(100)는 복수의 모듈(111 ~ 116) 각각을 특정 시점에 턴-온시키고, 특정 시점에 턴-오프시킬 수 있다. 이에 대해서는 도 3에서 상세하도록 한다.

한편 시퀀스 제어 장치(100)는 무선 통신부(111), 입력부(112), 센싱부(113), 출력부(114), 인터페이스부(115), 메모리(116) 등과 연결될 수 있다. 다만 이는 예시에 불과하며, 시퀀스 제어 장치(100)는 이외의 다른 구성 요소를 더 포함하거나 덜 포함할 수도 있다.

따라서 시퀀스 제어 장치(100)는 무선 통신부(111)를 특정 시점에 턴-온시키고, 특정 시점에 턴-오프시킬 수 있다. 이는 도 1에 도시된 나머지 모듈에 대해서도 마찬가지이다.

무선 통신부(111)는 전자 장치(1000)와 무선 통신 시스템 사이, 전자 장치(1000)와 다른 전자 장치(1000) 사이, 또는 전자 장치(1000)와 외부 서버 사이의 무선 통신을 가능하게 하는 하나 이상의 모듈을 포함할 수 있다. 또한 무선 통신부(111)는 전자 장치(1000)를 하나 이상의 네트워크에 연결하는 하나 이상의 모듈을 포함할 수 있다.

입력부(112)는 영상 신호 입력을 위한 카메라, 오디오 신호 입력을 위한 마이크(microphone), 사용자로부터 정보를 입력받기 위한 사용자 입력부(112, 예를 들어 터치키(touch key), 푸시키(mechanical key) 등)를 포함할 수 있다. 입력부(112)에서 수집한 음성 데이터나 이미지 데이터는 분석되어 사용자의 제어명령으로 처리될 수 있다.

센싱부(113)는 전자 장치(1000) 내 정보, 전자 장치(1000)를 둘러싼 주변 환경 정보 및 사용자 정보 중 적어도 하나를 센싱하기 위한 하나 이상의 센서를 포함할 수 있다. 예를 들어 센싱부(113)는 근접센서(proximity sensor), 조도 센서(illumination sensor), 터치 센서(touch sensor), 가속도 센서(acceleration sensor), 자기 센서(magnetic sensor), 중력 센서(G-sensor), 자이로스코프 센서(gyroscope sensor), 모션 센서(motion sensor), RGB 센서, 적외선 센서(IR 센서: infrared sensor), 지문인식 센서(finger scan sensor), 초음파 센서(ultrasonic sensor), 광 센서(optical sensor, 예를 들어, 카메라), 마이크(microphone), 배터리 게이지(battery gauge), 환경 센서(예를 들어 기압계, 습도계, 온도계, 방사능 감지 센서, 열 감지 센서, 가스 감지 센서 등), 화학 센서(예를 들어 전자 코, 헬스케어 센서, 생체 인식 센서 등) 중 적어도 하나를 포함할 수 있다. 한편 본 명세서에 개시된 전자 장치(1000)는 이러한 센서들 중 적어도 둘 이상의 센서에서 센싱되는 정보들을 조합하여 활용할 수 있다.

출력부(114)는 시각, 청각 또는 촉각 등과 관련된 출력을 발생시키기 위한 구성 요소로서, 디스플레이부, 음향 출력부(114), 햅팁 모듈, 광 출력부(114) 중 적어도 하나를 포함할 수 있다. 디스플레이부는 터치 센서와 상호 레이어 구조를 이루거나 일체형으로 형성됨으로써 터치 스크린을 구현할 수 있다. 이러한 터치 스크린은 전자 장치(1000)와 사용자 사이의 입력 인터페이스를 제공하는 사용자 입력부(112)로서 기능함과 동시에, 전자 장치(1000)와 사용자 사이의 출력 인터페이스를 제공할 수 있다.

인터페이스부(115)는 전자 장치(1000)에 연결되는 다양한 종류의 외부 기기와의 통로 역할을 수행한다. 이러한 인터페이스부(115)는 유/무선 헤드셋 포트(port), 외부 충전기 포트(port), 유/무선 데이터 포트(port), 메모리(116) 카드(memory card) 포트, 식별 모듈이 구비된 장치를 연결하는 포트(port), 오디오 I/O(Input/Output) 포트(port), 비디오 I/O(Input/Output) 포트(port), 이어폰 포트(port) 중 적어도 하나를 포함할 수 있다.

메모리(116)는 전자 장치(1000)의 다양한 기능을 지원하는 데이터를 저장한다. 메모리(116)는 전자 장치(1000)에서 구동되는 다수의 응용 프로그램(application program 또는 애플리케이션(application)), 전자 장치(1000)의 동작을 위한 데이터들, 명령어들을 저장할 수 있다.

이상의 설명과 같이 하나의 모듈은 복수의 서브 모듈(119-1 ~ 119-n)을 포함할 수 있으며, 도 2에서는 이러한 하나의 모듈(119)에 포함된 복수의 서브 모듈(119-1 ~ 119-n)과 시퀀스 제어 장치(100)가 연결된 구성을 도시하였다.

도 2를 참조하면, 시퀀스 제어 장치(100)는 복수의 서브 모듈(119-1 ~ 119-n) 각각에 대한 동작을 제어하기 위하여, 전원 공급부(117)와 연결된 복수의 스위치 각각을 제어할 수 있다. 따라서 시퀀스 제어 장치(100)는 복수의 서브 모듈(119-1 ~ 119-n) 각각을 특정 시점에 턴-온시키고, 특정 시점에 턴-오프시킬 수 있다. 즉 시퀀스 제어 장치(100)는 제1 모듈(119-1) 내지 제n 모듈(119-n)을 동일한 시점에서 각각 턴-온 또는 턴-오프시킬 수 있고, 상이한 시점에서 각각 턴-온 또는 턴-오프시킬 수 있다.

또한 하나의 모듈(119)에는 서브 모듈이 없을 수도 있으며, 도 1에서 설명한 모듈 이외의 다른 모듈에 대해서도 적용될 수 있음은 물론이다.

이하에서는 복수의 모듈에 대해 개별적인 전력 공급 제어를 수행하는 방식에 대해 구체적으로 설명하기로 한다.

도 3 내지 도 4는 복수의 모듈 각각에 대해 전력이 공급되는 방식을 설명하기 위한 블럭도의 일 예이다. 이하에서는 전술한 내용과 중복되는 부분에 대한 설명은 생략하기로 한다.

도 3을 참조하면, 시퀀스 제어 장치(100)는 전원 공급부(117)와 연결될 수 있다. 또한 시퀀스 제어 장치(100)는 스위치부(118)를 통해 복수의 모듈(119-1 ~ 119-n)과 연결될 수 있다.

여기서 시퀀스 제어 장치(100)는 제어부(120) 및 복수의 블럭(130-1 ~ 130-n)을 포함할 수 있다. 도 3에 도시된 바와 같이, 시퀀스 제어 장치(100)에 포함된 블럭의 개수는 시퀀스 제어 장치(100)와 연결된 모듈의 개수와 동일할 수 있다.

여기서 도 4를 참조하면, 스위치부(118)는 복수의 모듈(119-1 ~ 119-n)에 연결된 복수의 스위치를 포함할 수 있다. 즉 제1 스위치(118-1)는 제1 블럭(130-1)과 제1 모듈(119-1)을 전기적으로 연결 또는 단락시킬 수 있다.

구체적으로 제어부(120)는 제1 블럭(130-1)에 특정 신호를 특정 시점에 인가할 수 있다. 여기서 특정 시점은 제1 모듈(119-1)이 활성화되는 시점을 의미할 수 있다. 제어부(120)로부터 특정 신호를 인가받은 제1 블럭(130-1)은 특정 시점에 제1 스위치(118-1)가 턴-온되도록 제어할 수 있다. 따라서 시퀀스 제어 장치(100)는 제1 모듈(119-1)에 대해 특정 시점에 전력을 공급할 수 있다.

전력 공급을 차단하는 방식에 대해서도 마찬가지이다. 즉 제어부(120)는 제1 블럭(130-1)에 특정 신호를 특정 시점에 인가할 수 있다. 여기서 특정 시점은 제1 모듈(119-1)이 비활성화되는 시점을 의미할 수 있다. 제어부(120)로부터 특정 신호를 인가받은 제1 블럭(130-1)은 특정 시점에 제1 스위치(118-1)가 턴-오프되도록 제어할 수 있다. 따라서 시퀀스 제어 장치(100)는 제1 모듈(119-1)에 대해 특정 시점에 전력을 차단할 수 있다.

한편 도 3에서는 시퀀스 제어 장치(100)의 외부에 스위치부(118)가 형성된 경우를 도시하였으나, 이에 한정되는 것은 아니다. 따라서 스위치부(118)는 시퀀스 제어 장치(100)에 내장될 수도 있다.

전술한 설명은 나머지 블럭에 대해서도 동일하게 적용될 수 있다.

이와 같이 본 발명에 따른 시퀀스 제어 장치(100)는 복수의 모듈(119-1 ~ 119-n)에 대해 개별적으로 활성화 여부를 제어할 수 있게 된다.

한편 종래의 기술 중 FSM(Finite State Machine)을 이용한 전력 관리 장치(power management unit)가 있다. 그러나 이 경우 FSM의 동작이 고정되어 있었기 때문에 각 모듈의 턴-온 및 턴-오프 순서 역시 고정될 수 밖에 없었다. 또한 종래의 기술 중 CPU, BUS, GPIO 등 상용 IP를 이용한 전력 관리 장치가 있다. 그러나 이 경우 상용 IP의 사용에 따른 비용 부담과 함께 설계의 복잡성에 따른 문제점이 발생할 수 있다.

따라서 본 발명에 따른 시퀀스 제어 장치(100)에 의하면, FSM을 이용한 전력 관리 장치와는 달리 각 모듈에 대한 전력 공급 시퀀스를 다양하게 프로그래밍할 수 있게 된다. 뿐만 아니라 상용 IP를 이용한 전력 관리 장치에 비해 적은 비용 및 단순한 설계에 따른 이점이 있게 된다.

도 5는 본 발명의 일 실시예에 따른 시퀀스 제어 장치(100)에 관한 블럭도의 일 예이다. 이하에서는 시퀀스 제어 장치(100)의 전반적인 동작을 설명하기로 한다. 또한 이하에서는 3개의 모듈에 대한 전력 공급 시퀀스를 예시하고 있으나, 이는 설명을 위한 것에 불과하다. 또한 전술한 내용과 중복되는 부분에 대한 설명은 생략하기로 한다.

먼저 제1 블럭(130-1)은 제어부(120)로부터 out_start 신호를 수신할 수 있다.

out_start 신호가 0이면, signal_1 신호 및 out_1 신호는 각각 0일 수 있다. signal_1 신호는 제1 스위치(118-1)로 전달되므로, 이 경우 제1 스위치(118-1)는 턴-오프될 수 있다. 따라서 제어부(120)는 제1 블럭(130-1)을 이용하여 제1 모듈(119-1)에 대한 전력 공급을 차단할 수 있다. 여기서 signal_n 신호는 제n 모듈(119-n)에 대한 턴-온 신호라 할 수 있으며, out_n 신호는 제n 블럭(130-n)의 출력 신호라 할 수 있다.

반면 제어부(120)로부터 수신한 act_1 신호 및 out_start 신호가 1이면, signal_1 신호 및 out_1 신호는 각각 1일 수 있다. signal_1 신호는 제1 스위치(118-1)로 전달되므로, 이 경우 제1 스위치(118-1)는 턴-온될 수 있다. 따라서 제어부(120)는 제1 블럭(130-1)을 이용하여 제1 모듈(119-1)에 대하여 전력을 공급할 수 있다. 여기서 act_n 신호는 제n 블럭(130-n) 또는 제n 모듈(119-n)에 대한 활성화 신호라 할 수 있다. 제1 블럭(130-1)에 대해서는 도 6 내지 도 7에서 상세하도록 한다.

이후 out_1 신호는 제2 블럭(130-2)에 입력될 수 있다. 따라서 act_2 신호가 1이면, signal_2 신호 및 out_2 신호는 각각 1일 수 있다. signal_2 신호는 제2 스위치(118-2)로 전달되므로, 이 경우 제2 스위치(118-2)는 턴-온될 수 있다. 따라서 제어부(120)는 제2 블럭(130-2)을 이용하여 제2 모듈(119-2)에 대하여 전력을 공급할 수 있다.

이후 out_2 신호는 제3 블럭(130-3)에 입력될 수 있다. 따라서 act_3 신호가 1이면, signal_3 신호 및 out_3 신호는 각각 1일 수 있다. signal_3 신호는 제2 스위치(118-3)로 전달되므로, 이 경우 제2 스위치(118-3)는 턴-온될 수 있다. 따라서 제어부(120)는 제3 블럭(130-3)을 이용하여 제3 모듈(119-3)에 대하여 전력을 공급할 수 있다.

이후 out_1 신호 내지 out_3 신호는 종단부(140)로 입력될 수 있다. 이 경우 out_1 신호 내지 out_3 신호는 각각 0 또는 1일 수 있다. 따라서 out_final 신호가 1이 되어 제어부(120)로 입력되면, 제어부(120)는 전술한 제어 시퀀스를 종료할 수 있다. 즉 제1 블럭(130-1) 내지 제3 블럭(130-3)은 out_final 신호가 1이 되어 제어부(120)로 입력되기 직전의 시퀀스를 유지할 수 있다. 종단부(140)에 대해서는 도 8에서 상세하도록 한다.

도 6은 본 발명의 일 실시예에 따른 블럭에 관한 회로도의 일 예이고, 도 7은 본 발명의 일 실시예에 따른 멀티플렉서에 관한 도면의 일 예이다. 이하에서는 제1 블럭(130-1)의 동작에 대하여 구체적으로 설명하기로 하며, 전술한 내용과 중복되는 부분에 대한 설명은 생략하기로 한다.

도 6을 참조하면, 제1 블럭(130-1)은 제1 신호 생성부(150-1) 및 제1 연산부(160-1)를 포함할 수 있다. 여기서 신호 생성부 및 연산부는 각각 OSG(On/Off Signal Generator) 및 CCE(Configurable Chain Element)일 수 있다. 여기서 OSG 및 CCE는 그 용어에도 불구하고, 이하 설명에 대응되는 모든 구성 요소에 대응될 수 있다. 따라서 이에 대한 내용 중 공지된 부분에 대한 설명은 생략하기로 한다.

제1 연산부(160-1)는 복수의 MUX(Multiplexer, 161-1 ~ 163-1)를 포함한다. 이 경우 하나의 연산부에 포함된 MUX의 개수는 블럭의 개수 또는 모듈의 개수와 동일할 수 있다. 예를 들어 도 5에서는 3개의 블럭이 예시되었으므로, 도 6에 도시된 바와 같이 제1 연산부(160-1)는 제1 내지 제3 MUX(163-1)를 포함할 수 있다.

MUX에 대해서는 도 7에 도시된 바와 같다. 도 7을 참조하면, 제1 MUX(161-1)는 2x1 MUX로서, out_start 신호 및 1’b1 신호가 입력될 수 있다. 이 경우 out_start 신호가 0이면, 제어부(120)로부터 수신된 sel 신호를 out 신호로 출력할 수 있다. 만약 out_start 신호가 1이면, 1’b1 신호를 out 신호로 출력할 수 있다.

한편 도 6을 참조하면, 제1 연산부(160-1)는 복수의 게이트(164-1 ~ 169-1)를 포함한다. 제1 게이트(164-1)는 제1 MUX(161-1)의 출력 신호 및 제2 MUX(162-1)의 출력 신호를 각각 입력 신호로 할 수 있다. 제2 게이트(165-1)는 제1 게이트(164-1)의 출력 신호 및 제3 MUX(163-1)의 출력 신호를 각각 입력 신호로 할 수 있다. 제3 게이트(166-1)는 제2 게이트(165-1)의 출력 신호 및 act_1 신호를 각각 입력 신호로 할 수 있다. 제4 게이트(167-1)는 제3 게이트(166-1)의 출력 신호 및 제1 신호 생성부(150-1)에서 출력된 done 신호를 각각 입력 신호로 할 수 있다. 제5 게이트(168-1)는 제2 게이트(165-1)의 출력 신호 및 act_1 신호를 각각 입력 신호로 할 수 있다. 제6 게이트(169-1)는 제4 게이트(167-1)의 출력 신호 및 제5 게이트(168-1)의 출력 신호를 각각 입력 신호로 하여 out_1 신호를 출력할 수 있다.

여기서 제1 게이트(164-1) 내지 제5 게이트(168-1)는 AND 게이트일 수 있으며, 제6 게이트(169-1)는 OR 게이트일 수 있다. 또한 제5 게이트(168-1)의 제1 입력은 제3 게이트(166-1)의 제1 입력과 반대되는 값을 가질 수 있다.

한편 제1 신호 생성부(150-1)는 제3 게이트(166-1)의 출력을 en 신호로 입력할 수 있다. 또한 제1 신호 생성부(150-1)는 제어부(120)로부터 setting 신호를 수신할 수 있다. 따라서 en 신호 및 setting 신호가 각각 1이면, 제1 신호 생성부(150-1)는 signal_1 신호를 생성할 수 있다. 또한 이 경우 제1 신호 생성부(150-1)는 done 신호를 생성하여 제4 게이트(167-1)의 입력으로 할 수 있다. 따라서 act_1 신호가 1이라면, out_1 신호는 1로 출력될 수 있다.

여기서 en 신호는 제1 스위치(118-1)가 턴-온되는 시간 정보, 즉 타이밍(timing) 정보를 포함할 수 있다. 즉 setting 신호가 제어부(120)로부터 수신되고 있는 상태라면, en 신호가 제1 신호 생성부(150-1)로 입력된 시점에 signal_1 신호가 생성되어 제1 스위치(118-1)를 턴-온시킬 수 있는 것이다.

한편 제1 신호 생성부(150-1)는 제어부(120)로부터 reset 신호(미도시) 또는 delay_setting 신호(미도시)를 수신할 수도 있다. reset 신호(미도시)는 제1 신호 생성부(150-1)를 리셋시키기 위한 신호일 수 있다. 또한 delay_setting 신호(미도시)는 en 신호가 제1 신호 생성부(150-1)로 입력된 시점보다 기 설정된 시점 이후에 signal_1 신호 또는 done 신호를 출력하도록 하는 것일 수 있다.

이상에서는 제1 블럭(130-1)에 대하여 설명하였으나, 이는 다른 블럭에 대해서도 동일하게 적용될 수 있음은 자명하다.

한편 도 8은 본 발명의 일 실시예에 따른 종단부(140)에 관한 회로도의 일 예이다. 이하에서는 종단부(140)의 동작에 대하여 구체적으로 설명하기로 하며, 전술한 내용과 중복되는 부분에 대한 설명은 생략하기로 한다.

도 8을 참조하면, 종단부(140)는 복수의 MUX(141 ~ 143)를 포함한다. 이 경우 종단부(140)에 포함된 MUX의 개수는 블럭의 개수 또는 모듈의 개수와 동일할 수 있다. 예를 들어 도 5에서는 3개의 블럭이 예시되었으므로, 도 8에 도시된 바와 같이 종단부(140)는 제4 내지 제6 MUX(143)를 포함할 수 있다. 여기서 제4 내지 제6 MUX(143)는 도 7에서 설명한 바와 같은 2x1 MUX일 수 있다.

한편 도 8을 참조하면, 제4 MUX(141)는 in_f1 신호를 입력할 수 있다. in_f1 신호는 제1 블럭(130-1)의 out_1 신호 및 1’b1 신호를 입력으로 할 수 있다. 따라서 제1 블럭(130-1)의 out_1 신호가 0이면, 제어부(120)로부터 수신된 sel 신호를 제4 MUX(141)의 out 신호로 출력할 수 있다. 만약 제1 블럭(130-1)의 out_1 신호가 1이면, 1’b1 신호를 제4 MUX(141)의 out 신호로 출력할 수 있다.

한편 제5 MUX(142)는 in_f2 신호를 입력할 수 있다. in_f2 신호는 제2 블럭(130-2)의 out_1 신호 및 1’b1 신호를 입력으로 할 수 있다. 따라서 제2 블럭(130-2)의 out_1 신호가 0이면, 제어부(120)로부터 수신된 sel 신호를 제5 MUX(142)의 out 신호로 출력할 수 있다. 만약 제2 블럭(130-2)의 out_1 신호가 1이면, 1’b1 신호를 제5 MUX(142)의 out 신호로 출력할 수 있다.

한편 제6 MUX(143)는 in_f3 신호를 입력할 수 있다. in_f3 신호는 제3 블럭(130-3)의 out_1 신호 및 1’b1 신호를 입력으로 할 수 있다. 따라서 제3 블럭(130-3)의 out_1 신호가 0이면, 제어부(120)로부터 수신된 sel 신호를 제6 MUX(143)의 out 신호로 출력할 수 있다. 만약 제3 블럭(130-3)의 out_1 신호가 1이면, 1’b1 신호를 제6 MUX(143)의 out 신호로 출력할 수 있다.

한편 도 8을 참조하면, 종단부(140)는 복수의 게이트(144, 145)를 포함한다. 제7 게이트(144)는 제4 MUX(141)의 출력 신호 및 제5 MUX(142)의 출력 신호를 각각 입력 신호로 할 수 있다. 제8 게이트(145)는 제7 게이트(144)의 출력 신호 및 제3 MUX(163-1)의 출력 신호를 각각 입력 신호로 하여 out_final 신호를 출력할 수 있다. 여기서 제7 게이트(144) 내지 제8 게이트(145)는 AND 게이트일 수 있다.

한편 출력된 out_final 신호는 제어부(120)로 입력될 수 있다. out_final 신호를 수신하면, 제어부(120)는 전술한 제어 시퀀스를 종료할 수 있다. 다시 말해 제1 블럭(130-1) 내지 제3 블럭(130-3)은 out_final 신호가 1이 되어 제어부(120)로 입력되기 직전의 시퀀스를 유지할 수 있다.

여기서 out_final 신호는 시퀀스 종료 신호 또는 시퀀스 유지 신호라 할 수 있다. 구체적으로 복수의 모듈(119-1 ~ 119-n)에 대한 턴-온 시퀀스가 수행된 후 out_final 신호가 출력되었다면, 이는 턴-온 시퀀스 종료/유지 신호라 할 수 있다. 만약 복수의 모듈(119-1 ~ 119-n)에 대한 턴-오프 시퀀스가 수행된 후 out_final 신호가 출력되었다면, 이는 턴-오프 시퀀스 종료/유지 신호라 할 수 있다.

이상에서는 3개의 블럭을 포함하는 시퀀스 제어 장치(100)의 일반적인 내용에 대해 설명하였다. 이하에서는 제어부(120)에 의해 프로그램 가능한 시퀀스의 다양한 예에 대해 살펴 보기로 한다.

도 9 내지 도 11은 본 발명의 일 실시예에 따른 시퀀스 제어 장치(100)에 따라 각 모듈로 입력되는 신호의 다양한 예이다. 이하에서는 다양한 시퀀스에 대하여 구체적으로 설명하기로 하며, 전술한 내용과 중복되는 부분에 대한 설명은 생략하기로 한다.

먼저 도 9는 제1 모듈(119-1), 제2 모듈(119-2), 제3 모듈(119-3)이 순차적으로 턴-온되는 시퀀스를 설명하기 위한 도면이다. 구체적으로 도 9를 참조하면, 제어부(120)는 제1 연산부(160-1)에 대해 act_1 신호 및 out_start 신호를 전송할 수 있다. 제1 연산부(160-1)는 수신된 act_1 신호 및 out_start 신호를 이용하여 제1 신호 생성부(150-1)에 대해 제1 en 신호를 전송할 수 있다. 제1 신호 생성부(150-1)는 제1 en 신호 및 제어부(120)로부터 수신된 제1 setting 신호를 이용하여 signal_1 신호 및 done_1 신호를 생성할 수 있다. 이에 따라 특정 시점(T1에 해당되는 시점)에서 제1 모듈(119-1)은 전원 공급부(117)로부터 전원을 공급받을 수 있다.

이후 제1 연산부(160-1)는 done_1 신호를 이용하여 out_1 신호를 출력할 수 있다. out_1 신호는 제2 연산부(160-2)로 입력되며, 제2 연산부(160-2)는 out_1 신호 및 제어부(120)로부터 수신된 act_2 신호를 이용하여 제2 신호 생성부(150-2)에 대해 제2 en 신호를 전송할 수 있다. 제2 신호 생성부(150-2)는 제2 en 신호 및 제어부(120)로부터 수신된 제2 setting 신호를 이용하여 signal_2 신호 및 done_2 신호를 생성할 수 있다. 이에 따라 T1 이후의 시점(T2 > T1)에서 제2 모듈(119-2)은 전원 공급부(117)로부터 전원을 공급받을 수 있다.

이후 제2 연산부(160-2)는 done_2 신호를 이용하여 out_2 신호를 출력할 수 있다. out_2 신호는 제3 연산부(160-3)로 입력되며, 제3 연산부(160-3)는 out_2 신호 및 제어부(120)로부터 수신된 act_3 신호를 이용하여 제3 신호 생성부(150-3)에 대해 제3 en 신호를 전송할 수 있다. 제3 신호 생성부(150-3)는 제3 en 신호 및 제어부(120)로부터 수신된 제3 setting 신호를 이용하여 signal_3 신호 및 done_3 신호를 생성할 수 있다. 이에 따라 T2 이후의 시점(T3 > T2)에서 제3 모듈(119-3)은 전원 공급부(117)로부터 전원을 공급받을 수 있다.

이후 제3 연산부(160-3)는 done_3 신호를 이용하여 out_3 신호를 출력할 수 있다. out_3 신호는 종단부(140)로 입력되며, 종단부(140)는 out_3 신호를 이용하여 생성된 out_final 신호를 제어부(120)로 전송할 수 있다. 이 경우 제어부(120)는 각 블럭에 대하여 전술한 활성화 신호(act_n) 및 sel 신호의 전송을 유지함으로써, 이와 같은 시퀀스를 유지시킬 수 있다.

이와 같은 방식에 의해 전원 공급부(117)로부터 제1 모듈(119-1), 제2 모듈(119-2), 제3 모듈(119-3)이 순차적으로 전원을 공급받는 시퀀스가 형성될 수 있다. 또한 턴-오프 시퀀스는 전술한 순서로 신호 공급이 차단됨으로써 이루어질 수 있다.

한편 도 10은 제2 모듈(119-2), 제1 모듈(119-1)이 순차적으로 턴-온되며, 제3 모듈(119-3)은 턴-온되지 않는 시퀀스를 설명하기 위한 도면이다. 이하에서는 도 9에서의 설명과 차이점을 위주로 설명하기로 한다.

구체적으로 도 10을 참조하면, out_start 신호는 먼저 제2 연산부(160-2)로 입력될 수 있다. 이 경우 제2 연산부(160-2)는 act_2 신호를 수신하므로, T1 시점에서 제2 모듈(119-2)은 전원 공급부(117)로부터 전원을 공급받을 수 있다.

이후 제2 연산부(160-2)는 out_2 신호를 제1 연산부(160-1)로 전송할 수 있다. 이 경우 제1 연산부(160-1)는 act_1 신호를 수신하므로, T1 이후의 시점인 T2에서 제1 모듈(119-1)은 전원 공급부(117)로부터 전원을 공급받을 수 있다.

이후 제1 연산부(160-1)는 out_1 신호를 제3 연산부(160-3)로 전송할 수 있다. 그러나 제어부(120)는 제3 연산부(160-3)에 대해 활성화 신호(act_3 신호)를 전송하지 않으므로, 제3 블럭(130-3)은 턴-온 신호(signal_3)를 생성하지 않을 수 있다. 즉 제3 모듈(119-3)은 전원 공급부(117)로부터 전원을 공급받지 않으므로, 턴-오프된 상태일 수 있다.

이와 같은 방식에 의해 전원 공급부(117)로부터 제2 모듈(119-2) 및 제1 모듈(119-1)이 순차적으로 전원을 공급받는 시퀀스가 형성될 수 있다. 또한 턴-오프 시퀀스는 전술한 순서로 신호 공급이 차단됨으로써 이루어질 수 있다.

한편 도 11은 제2 모듈(119-2) 및 제3 모듈(119-3)이 동시에 턴-온되며, 이후 제1 모듈(119-1)이 순차적으로 턴-온되는 시퀀스를 설명하기 위한 도면이다.

구체적으로 도 11을 참조하면, out_start 신호는 제2 연산부(160-2) 및 제3 연산부(160-3)로 동시에 입력될 수 있다. 이 경우 제2 연산부(160-2) 및 제3 연산부(160-3)는 각각 act_2 신호 및 act_3 신호를 수신하므로, T1 시점에서 제2 모듈(119-2) 및 제3 모듈(119-3)은 전원 공급부(117)로부터 전원을 동시에 공급받을 수 있다.

이후 제2 연산부(160-2) 및 제3 연산부(160-3)는 각각 out_2 신호 및 out_3 신호를 제1 연산부(160-1)로 전송할 수 있다. 이 경우 제1 연산부(160-1)는 act_1 신호를 수신하므로, T1 이후의 시점인 T2에서 제1 모듈(119-1)은 전원 공급부(117)로부터 전원을 공급받을 수 있다.

이와 같은 방식에 의해 전원 공급부(117)로부터 제2 모듈(119-2) 및 제3 모듈(119-3)이 동시에 전원을 공급받은 후 제1 모듈(119-1)이 전원을 공급받는 시퀀스가 형성될 수 있다. 또한 턴-오프 시퀀스는 전술한 순서로 신호 공급이 차단됨으로써 이루어질 수 있다.

전술한 본 발명은 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는 HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 상기 컴퓨터는 단말기의 제어부(180)를 포함할 수도 있다. 따라서 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

1000 : 전자 장치 100 : 시퀀스 제어 장치
120 : 제어부 118 : 스위치부

Claims (6)

1. 전원 공급부로부터 제1 모듈 및 제2 모듈을 포함하는 복수의 모듈 각각에 대한 전원 공급을 제어하는 시퀀스(sequence) 제어 장치에 있어서,
   상기 복수의 모듈에 대해 턴-온 신호를 각각 선택적으로 전달하는 복수의 블럭;
   시퀀스 종료 신호를 생성 및 출력하는 종단부; 및
   상기 복수의 블럭 각각에 대해 활성화 신호를 선택적으로 전달하여, 상기 활성화 신호를 수신한 블럭이 상기 턴-온 신호를 생성하도록 제어하는 제어부;를 포함하고,
   상기 복수의 블럭은
   상기 제어부로부터 스타트(start) 신호 및 제1 활성화 신호를 수신하면 제1 시점(T1)에 제1 턴-온 신호 및 제1 출력 신호를 생성하여 출력하고, 상기 전원 공급부의 전원이 상기 제1 모듈로 전달되도록 하는 제1 블럭; 및
   상기 제1 출력 신호 및 상기 제어부로부터 제2 활성화 신호를 수신하면 제2 시점(T2)에 제2 턴-온 신호 및 제2 출력 신호를 생성하여 출력하고, 상기 전원 공급부의 전원이 상기 제2 모듈로 전달되도록 하는 제2 블럭;을 포함하고,
   상기 종단부는 상기 제2 출력 신호를 이용하여 상기 시퀀스 종료 신호를 생성하여 출력하고, 상기 제어부는 상기 종료 신호를 수신하여 상기 복수의 블럭에 대한 전원 공급이 유지되도록 제어하는 시퀀스 제어 장치.
2. 제1항에 있어서,
   상기 제1 시점(T1)은
   상기 제2 시점(T2) 보다 빠른 것을 특징을 하는 시퀀스 제어 장치.
3. 제1항에 있어서,
   상기 복수의 블럭의 개수는 상기 복수의 모듈의 개수와 동일하고,
   상기 복수의 블럭 각각은
   상기 복수의 모듈과 동일한 개수의 멀티플렉서(multiplexer; MUX); 및
   복수의 논리 게이트(gate);를 포함하는 것을 특징으로 하는 시퀀스 제어 장치.
4. 삭제
5. 제1항에 있어서,
   상기 제2 블럭은
   상기 제2 활성화 신호를 수신하지 않으면, 상기 전원 공급부의 전원이 상기 제2 모듈로 전달되지 않도록 하고,
   상기 종단부는
   상기 제1 출력 신호를 이용하여 시퀀스 종료 신호를 생성 및 출력하는 것을 특징으로 하는 시퀀스 제어 장치.
6. 제1항에 있어서,
   상기 제1 블럭은
   상기 제1 활성화 신호를 수신하지 않으면, 상기 전원 공급부의 전원이 상기 제1 모듈로 전달되지 않도록 하고,
   상기 제2 블럭은
   상기 스타트 신호 및 상기 제2 활성화 신호를 수신하여 상기 전원 공급부의 전원이 상기 제2 모듈로 전달되도록 하는 것을 특징으로 하는 시퀀스 제어 장치.
   

Images