KR101178468B1 - 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치 - Google Patents
봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치 Download PDFInfo
- Publication number
- KR101178468B1 KR101178468B1 KR1020100099883A KR20100099883A KR101178468B1 KR 101178468 B1 KR101178468 B1 KR 101178468B1 KR 1020100099883 A KR1020100099883 A KR 1020100099883A KR 20100099883 A KR20100099883 A KR 20100099883A KR 101178468 B1 KR101178468 B1 KR 101178468B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- rod
- semiconductor
- semiconductor core
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 240
- 238000005286 illumination Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 2581
- 239000000758 substrate Substances 0.000 claims description 780
- 229910052751 metal Inorganic materials 0.000 claims description 391
- 239000002184 metal Substances 0.000 claims description 391
- 238000000034 method Methods 0.000 claims description 181
- 239000003054 catalyst Substances 0.000 claims description 142
- 239000013078 crystal Substances 0.000 claims description 78
- 239000000463 material Substances 0.000 claims description 68
- 238000000926 separation method Methods 0.000 claims description 53
- 239000007788 liquid Substances 0.000 claims description 34
- 239000011248 coating agent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 abstract description 122
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 308
- 229910002601 GaN Inorganic materials 0.000 description 302
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 180
- 239000012212 insulator Substances 0.000 description 101
- 230000008569 process Effects 0.000 description 95
- 239000012535 impurity Substances 0.000 description 90
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 63
- 238000001312 dry etching Methods 0.000 description 60
- 230000015572 biosynthetic process Effects 0.000 description 58
- 238000005530 etching Methods 0.000 description 55
- 239000007789 gas Substances 0.000 description 51
- 239000011777 magnesium Substances 0.000 description 51
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 40
- 230000000694 effects Effects 0.000 description 40
- 238000010586 diagram Methods 0.000 description 33
- 238000000605 extraction Methods 0.000 description 31
- 229910004298 SiO 2 Inorganic materials 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 238000012986 modification Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- 239000012159 carrier gas Substances 0.000 description 27
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- 229910052759 nickel Inorganic materials 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 23
- 230000007547 defect Effects 0.000 description 22
- 239000007864 aqueous solution Substances 0.000 description 21
- 229910021529 ammonia Inorganic materials 0.000 description 20
- 238000005520 cutting process Methods 0.000 description 20
- 229910052737 gold Inorganic materials 0.000 description 20
- 230000017525 heat dissipation Effects 0.000 description 19
- 230000006798 recombination Effects 0.000 description 19
- 238000005215 recombination Methods 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 17
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 17
- 238000007740 vapor deposition Methods 0.000 description 16
- 238000001459 lithography Methods 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 13
- 229910000077 silane Inorganic materials 0.000 description 13
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 12
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 229910003902 SiCl 4 Inorganic materials 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- 229910052742 iron Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 10
- 150000002431 hydrogen Chemical class 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000005452 bending Methods 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 229910003437 indium oxide Inorganic materials 0.000 description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 8
- 229910052749 magnesium Inorganic materials 0.000 description 8
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 8
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000012141 concentrate Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000004020 luminiscence type Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000003197 catalytic effect Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 102220474974 POTE ankyrin domain family member C_F28C_mutation Human genes 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003599 detergent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004109 brown FK Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
전극 접속을 용이하게 하고 높은 발광 효율을 실현하기 위해서 봉형상 구조 발광 소자는 봉형상의 제 1 도전형의 반도체 코어와 상기 반도체 코어를 덮도록 형성된 제 2 도전형의 반도체층을 구비한다. 상기 반도체 코어의 일부의 외주면이 노출되어 있다.
Description
본 발명은 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치에 관한 것이다.
종래, 봉형상 구조의 발광 소자로서는 화합물 반도체로 이루어지는 봉형상의 코어부와, 그 코어부를 둘러싸는 화합물 반도체로 이루어지는 통형상의 쉘부로 헤테로 구조를 형성한 나노 오더 사이즈의 것이 있다(예컨대, 일본 특허 공개 2008-235443호 공보 참조). 이 발광 소자는 코어부 자체가 활성층이 되고, 외주면으로부터 주입된 전자 및 정공이 코어부 내에서 재결합해서 발광한다.
상기 발광 소자와 같은 제조 방법을 이용해서 n형 반도체로 이루어지는 코어부와 p형 반도체로 이루어지는 쉘부를 갖고, 코어부의 외주면과 쉘부의 내주면의 pn 접합부에서 전자 및 정공이 재결합해서 발광하는 봉형상 구조 발광 소자를 제조했을 경우, 코어부가 양단면밖에 노출되어 있지 않으므로 코어부와 전극의 접속이 곤란하다는 문제가 있다.
또한, 봉형상 구조 발광 소자의 제조 방법으로서는 기판 상부에 평탄한 제 1 극성층을 형성한 후, 제 1 극성층 상에 발광하는 활성층에 상당하는 나노 스케일의 복수개의 로드를 형성하고, 또한 로드를 둘러싸는 제 2 극성층을 형성하는 것이 있다(예컨대, 일본 특허 공개 2006-332650호 공보 참조). 이 봉형상 구조 발광 소자는 활성층인 복수개의 로드로부터 광이 방출된다.
그러나, 상기 봉형상 구조 발광 소자는 나노 스케일의 복수개의 로드가 설치된 기판째 이용되므로 조명 장치나 표시 장치에 조립하는 경우에 기판의 제약을 받기 때문에 장치로의 실장의 자유도가 낮다는 문제가 있다.
또한, 상기 봉형상 구조 발광 소자를 구비한 발광 장치는 기판 상에 복수개의 로드가 세워 설치된 상태에서는 대부분의 광이 측방으로 방사되어 인접하는 로드에 흡수되어 버리기 때문에 광의 인출 효율이 저하된다는 문제가 있다. 또한, 상기 봉형상 구조 발광 소자에서는 복수개의 로드가 기판 상에 세워 설치되어 있으므로 방열 효율이 나쁘다는 문제가 있다.
그래서, 본 발명의 과제는 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자 및 봉형상 구조 발광 소자의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 과제는 상기 봉형상 구조 발광 소자를 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치, 표시 장치를 제공하는 것에 있다.
또한, 본 발명의 과제는 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자의 제조 방법 및 그 봉형상 구조 발광 소자를 구비한 표시 장치의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 과제는 광의 인출 효율이 높고 또한 방열성이 좋은 발광 장치를 제공하는 것에 있다.
또한, 본 발명의 과제는 상기 발광 장치를 이용함으로써 발광 효율이 높고 전력 절약적인 방열성이 좋은 백라이트, 조명 장치, 표시 장치를 제공하는 것에 있다.
본 발명의 제 1 측면에 의한 봉형상 구조 발광 소자는,
봉형상의 제 1 도전형의 반도체 코어와,
상기 반도체 코어를 덮도록 형성된 제 2 도전형의 반도체층을 구비하고,
상기 반도체 코어의 일부의 외주면이 노출되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 봉형상의 제 1 도전형의 반도체 코어를 덮도록, 또한, 반도체 코어의 일부의 외주면이 노출되도록 제 2 도전형의 반도체층을 형성함으로써 마이크로 오더 사이즈나 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자이여도 반도체 코어의 노출 부분을 한쪽의 전극에 접속하고 반도체 코어를 덮는 반도체층의 부분에 다른쪽의 전극을 접속할 수 있게 된다. 이 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다. 이 봉형상 구조 발광 소자에서는 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높다. 따라서, 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자를 실현할 수 있다. 이 봉형상 구조 발광 소자는 기판과 일체가 아니므로 장치로의 실장의 자유도가 높다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하며 또한 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
일실시형태에서는 상기 반도체 코어의 일단측의 외주면이 노출되어 있다.
일실시형태에서는 상기 반도체 코어의 타단측의 끝면을 상기 반도체층에 의해 덮고 있다.
일실시형태에서는, 상기 반도체층은 상기 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 상기 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두껍다.
일실시형태에서는 상기 반도체 코어의 노출 영역의 외주면이 상기 반도체층으로 덮여진 영역의 최외주면의 연장면과 대략 일치하고 있다.
일실시형태에서는 상기 반도체 코어와 상기 반도체층 사이에 양자우물층이 형성되어 있다.
일실시형태에서는,
상기 반도체 코어의 일단측의 외주면이 노출됨과 아울러,
상기 반도체 코어의 타단측의 끝면이 상기 반도체층에 의해 덮여져 있고,
상기 반도체 코어와 상기 반도체층 사이에 형성된 양자우물층을 구비하고,
상기 양자우물층은 상기 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 상기 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두껍다.
일실시형태에서는 상기 반도체층을 덮도록 투명 전극이 형성되어 있다.
일실시형태에서는,
상기 반도체 코어는 n형 반도체로 이루어짐과 아울러,
상기 반도체층은 p형 반도체로 이루어지고,
상기 투명 전극은 상기 반도체층의 대략 전체를 덮도록 형성되어 있다.
또한, 본 발명의 제 2 측면에 의한 봉형상 구조 발광 소자의 제조 방법에서는,
제 1 도전형의 기판 상에 섬 형상의 촉매 금속층을 형성하는 촉매 금속층 형성 공정과,
상기 섬 형상의 촉매 금속층이 형성된 상기 기판 상에 상기 섬 형상의 촉매 금속층과 상기 기판의 계면으로부터 제 1 도전형의 반도체를 결정 성장(成長)시킴으로써 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 반도체 코어의 선단에 상기 섬 형상의 촉매 금속층을 유지한 상태에서 상기 반도체 코어의 외주면 및 상기 섬 형상의 촉매 금속층과 상기 반도체 코어의 계면으로부터의 결정 성장에 의해 상기 반도체 코어의 표면을 덮는 제 2 도전형의 반도체층을 형성하는 반도체층 형성 공정과,
상기 반도체 코어의 상기 기판측의 외주면을 노출시키는 노출 공정과,
상기 노출 공정에 있어서 노출된 노출 부분을 포함하는 상기 반도체 코어를 상기 기판으로부터 분리하는 분리 공정을 갖는 것을 특징으로 한다.
여기서, 「제 1 도전형의 기판」은 제 1 도전형의 반도체로 이루어지는 기판이여도 좋고, 하지 기판 표면에 제 1 도전형의 반도체막이 형성된 것이여도 좋다.
상기 구성에 의하면, 제 1 도전형의 기판 상에 섬 형상의 촉매 금속층을 형성한 후, 섬 형상의 촉매 금속층이 형성된 기판 상에 섬 형상의 촉매 금속층과 기판의 계면으로부터 제 1 도전형의 반도체를 결정 성장시킴으로써 봉형상의 제 1 도전형의 반도체 코어를 형성한다. 그 후, 상기 반도체 코어의 선단에 섬 형상의 촉매 금속층을 유지한 상태에서 반도체 코어의 외주면 및 섬 형상의 촉매 금속층과 반도체 코어의 계면으로부터의 결정 성장에 의해 반도체 코어의 표면을 덮는 제 2 도전형의 반도체층을 형성한다. 이 때, 반도체 코어의 외주면보다 촉매 금속층과 반도체 코어의 계면으로부터의 결정 성장이 촉진되므로 반도체층은 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두꺼워진다.
이어서, 상기 반도체 코어의 기판측 외주면을 노출시킨 후, 노출 부분을 포함하는 반도체 코어를, 예컨대 초음파에 의해 기판을 진동시키거나 절단 공구를 이용하거나 해서 기판으로부터 분리한다. 이와 같이 하여 기판으로부터 분리된 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다.
상기 섬 형상의 촉매 금속층을 제거하지 않고 반도체 코어의 선단에 섬 형상의 촉매 금속층을 유지한 상태에서 반도체 코어의 표면을 덮도록 제 2 도전형의 반도체층을 형성함으로써 촉매 금속층에 의해 결정 성장이 촉진되므로 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두꺼운 반도체층을 용이하게 형성할 수 있다.
이와 같이 해서, 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 본 발명의 제 3 측면에 의한 봉형상 구조 발광 소자의 제조 방법에서는,
제 1 도전형의 기판 상에 섬 형상의 촉매 금속층을 형성하는 촉매 금속층 형성 공정과,
상기 섬 형상의 촉매 금속층이 형성된 상기 기판 상에 상기 섬 형상의 촉매 금속층과 상기 기판의 계면으로부터 제 1 도전형의 반도체를 결정 성장시킴으로써 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 반도체 코어의 선단에 상기 섬 형상의 촉매 금속층을 유지한 상태에서 상기 반도체 코어의 외주면 및 상기 섬 형상의 촉매 금속층과 상기 반도체 코어의 계면으로부터의 결정 성장에 의해 상기 반도체 코어의 표면을 덮는 양자우물층을 형성하는 양자우물층 형성 공정과,
상기 양자우물층의 표면을 덮는 제 2 도전형의 반도체층을 형성하는 반도체층 형성 공정과,
상기 반도체 코어의 상기 기판측의 외주면을 노출시키는 노출 공정과,
상기 노출 공정에 있어서 노출된 노출 부분을 포함하는 상기 반도체 코어를 상기 기판으로부터 분리하는 분리 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 제 1 도전형의 기판 상에 섬 형상의 촉매 금속층을 형성한 후, 섬 형상의 촉매 금속층이 형성된 기판 상에 섬 형상의 촉매 금속층과 기판의 계면으로부터 제 1 도전형의 반도체를 결정 성장시킴으로써 봉형상의 제 1 도전형의 반도체 코어를 형성한다. 그 후, 상기 반도체 코어의 선단에 섬 형상의 촉매 금속층을 유지한 상태에서 반도체 코어의 외주면 및 섬 형상의 촉매 금속층과 반도체 코어의 계면으로부터의 결정 성장에 의해 반도체 코어의 표면을 덮는 양자우물층을 형성한다. 이 때, 반도체 코어의 외주면보다 촉매 금속층과 반도체 코어의 계면으로부터의 결정 성장이 촉진되므로 양자우물층은 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두꺼워진다.
이어서, 상기 양자우물층의 표면을 덮는 제 2 도전형의 반도체층을 형성하고, 반도체 코어의 기판측 외주면을 노출시킨다. 상기 반도체 코어의 기판측 외주면을 노출시킨 후, 노출 부분을 포함하는 반도체 코어를, 예컨대 초음파에 의해 기판을 진동시키거나 절단 공구를 이용하거나 해서 기판으로부터 분리한다. 이와 같이 하여 기판으로부터 분리된 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다.
상기 섬 형상의 촉매 금속층을 제거하지 않고 반도체 코어의 선단에 섬 형상의 촉매 금속층을 유지한 상태에서 반도체 코어의 표면을 덮도록 양자우물층을 형성함으로써 촉매 금속층에 의해 결정 성장이 촉진되므로 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두꺼운 양자우물층을 용이하게 형성할 수 있다.
이와 같이 하여, 상기 제 2 및 제 3 측면에 의한 제조 방법에 의해 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
본 발명의 제 4 측면에 의한 봉형상 구조 발광 소자는,
봉형상의 제 1 도전형의 반도체 코어와,
상기 반도체 코어의 한쪽의 끝면을 덮는 캡층과,
상기 캡층으로 덮여진 상기 반도체 코어의 부분과는 반대측인 부분을 덮지 않고 노출 부분이 되도록 상기 반도체 코어의 상기 노출 부분 이외의 부분의 외주면을 덮는 제 2 도전형의 반도체층을 구비하고,
상기 캡층은 상기 반도체층보다 전기 저항이 큰 재료로 이루어지는 것을 특징으로 한다.
상기 구성에 의하면, 봉형상의 제 1 도전형의 반도체 코어의 한쪽의 끝면을 캡층에 의해 덮음과 아울러, 캡층으로 덮여진 반도체 코어의 부분과는 반대측인 부분을 덮지 않고 노출 부분이 되도록 반도체 코어의 노출 부분 이외의 부분의 외주면을 제 2 도전형의 반도체층에 의해 덮음으로써 마이크로 오더 사이즈나 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자이여도 반도체 코어의 노출 부분을 한쪽의 전극에 접속하고 반도체 코어를 덮는 반도체층의 부분에 다른쪽의 전극을 접속할 수 있게 된다. 이 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 계면(pn 접합부)에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 반도체 코어의 외주면과 반도체층의 내주면의 계면(pn 접합부)으로부터 광이 방출된다. 이 봉형상 구조 발광 소자에서는 반도체층으로 덮여진 반도체 코어의 측면 전체로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높다. 또한, 반도체 코어의 외주면과 반도체층의 내주면 사이에 양자우물층을 형성해도 좋다.
또한, 반도체층보다 전기 저항이 큰 재료로 이루어지는 캡층이 반도체 코어의 한쪽의 끝면을 덮음으로써 반도체 코어의 캡층측에 접속된 전극과 반도체 코어 사이에서 캡층을 통해서 전류가 흐르지 않도록 하는 한편, 캡층보다 저항이 낮은 반도체층을 통해서 전극과 반도체 코어의 외주면측 사이에서 전류가 흐르도록 한다. 이것에 의해, 상기 반도체 코어의 캡층이 설치된 측의 끝면으로의 전류 집중을 억제해서 그 반도체 코어의 끝면에 발광이 집중되지 않고 반도체 코어의 측면으로부터의 광의 인출 효율이 향상된다.
따라서, 간단한 구성이고 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자를 실현할 수 있다. 이 봉형상 구조 발광 소자는 기판과 일체가 아니므로 장치로의 실장의 자유도가 높다.
일실시형태에서는 상기 노출 부분을 제외한 상기 반도체 코어의 외주면과 상기 캡층의 외주면이 연속한 상기 반도체층에 의해 덮여져 있다.
일실시형태에서는 상기 캡층은 절연성 재료로 이루어진다.
일실시형태에서는 상기 캡층은 진성 반도체(intrinsic semiconductor)로 이루어진다.
일실시형태에서는 상기 캡층은 제 1 도전형의 반도체로 이루어진다.
일실시형태에서는 상기 캡층은 제 2 도전형의 반도체로 이루어진다.
일실시형태에서는 상기 반도체 코어의 끝면과 상기 캡층 사이에 양자우물층이 형성되어 있다.
일실시형태에서는 상기 반도체 코어의 외주면과 상기 반도체층 사이에 양자우물층이 형성되어 있다.
일실시형태에서는 상기 노출 부분을 제외한 상기 반도체 코어의 외주면과 상기 캡층의 외주면이 연속한 상기 양자우물층에 의해 덮여져 있다.
일실시형태에서는 상기 반도체층을 덮도록 상기 반도체층보다 저항이 낮은 도전층이 형성되어 있다.
일실시형태에서는 상기 반도체 코어의 일단측의 상기 노출 부분에 제 1 전극이 접속되고, 상기 반도체 코어의 상기 캡층이 설치된 타단측에서 상기 반도체층에 제 2 전극이 접속되어 있다.
일실시형태에서는 상기 반도체 코어의 일단측의 상기 노출 부분에 제 1 전극이 접속되고, 상기 반도체 코어의 상기 캡층이 설치된 타단측에서 상기 반도체층 또는 상기 도전층의 적어도 상기 도전층에 제 2 전극이 접속되어 있다.
일실시형태에서는 상기 반도체 코어의 지름이 500㎚ 이상 또한 100㎛ 이하이다.
또한, 본 발명의 제 5 측면에 의한 발광 장치에서는,
상기 어느 하나의 봉형상 구조 발광 소자와,
상기 봉형상 구조 발광 소자의 길이 방향이 실장면에 평행해지도록 상기 봉형상 구조 발광 소자가 실장된 기판을 구비하고,
상기 기판 상에 소정의 간격을 두고 전극이 형성되고,
상기 기판 상의 한쪽의 상기 전극에 상기 봉형상 구조 발광 소자의 상기 반도체 코어의 일단측의 상기 노출 부분이 접속됨과 아울러, 상기 기판 상의 다른쪽의 상기 전극에 상기 반도체 코어의 상기 캡층이 설치된 타단측의 상기 반도체층이 접속되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 길이 방향이 실장면에 평행해지도록 기판에 실장된 봉형상 구조 발광 소자는 반도체층의 외주면과 기판의 실장면이 접촉되므로 봉형상 구조 발광 소자에서 발생된 열을 반도체층으로부터 기판으로 효율 좋게 방열할 수 있다. 따라서, 발광 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 상기 발광 장치에서는 기판 상에 봉형상 구조 발광 소자를 옆으로 눕혀서 배치하고 있으므로 기판을 포함한 두께를 얇게 할 수 있다. 상기 발광 장치에 있어서, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 이 발광 장치를 이용해서 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 본 발명의 제 6 측면에 의한 발광 장치에서는,
상기 반도체층을 덮도록 상기 반도체층보다 저항이 낮은 도전층을 형성한 상기 봉형상 구조 발광 소자와,
상기 봉형상 구조 발광 소자의 길이 방향이 실장면에 평행해지도록 상기 봉형상 구조 발광 소자가 실장된 기판을 구비하고,
상기 기판 상에 소정의 간격을 두고 전극이 형성되고,
상기 기판 상의 한쪽의 상기 전극에 상기 봉형상 구조 발광 소자의 상기 반도체 코어의 일단측의 상기 노출 부분이 접속됨과 아울러,
상기 기판 상의 다른쪽의 상기 전극에 상기 반도체 코어의 상기 캡층이 설치된 타단측의 상기 도전층이 접속되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 길이 방향이 실장면에 평행해지도록 기판에 실장된 봉형상 구조 발광 소자는 도전층의 외주면과 기판의 실장면이 접촉되므로 봉형상 구조 발광 소자에서 발생된 열을 도전층으로부터 기판으로 효율 좋게 방열할 수 있다. 따라서, 발광 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 상기 발광 장치에서는 기판 상에 봉형상 구조 발광 소자를 옆으로 눕혀서 배치하고 있으므로 기판을 포함한 두께를 얇게 할 수 있다. 상기 발광 장치에 있어서, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 이 발광 장치를 이용해서 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
일실시형태에서는 상기 봉형상 구조 발광 소자의 상기 도전층 위 또한 상기 기판측에 상기 반도체층보다 저항이 낮은 제 2 도전층이 형성되어 있다.
일실시형태에서는 상기 기판 상의 상기 전극간 또한 상기 봉형상 구조 발광 소자의 하측에 금속부가 형성되어 있다.
일실시형태에서는, 상기 금속부는 상기 봉형상 구조 발광 소자마다 상기 기판 상에 형성되고, 서로 인접하는 상기 봉형상 구조 발광 소자의 상기 금속부는 전기적으로 절연되어 있다.
또한, 본 발명의 제 7 측면에 의한 발광 장치의 제조 방법에서는,
상기 어느 하나의 상기 봉형상 구조 발광 소자를 구비한 발광 장치의 제조 방법으로서,
독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하는 기판 작성 공정과,
상기 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포하는 도포 공정과,
상기 2개 이상의 전극에 상기 독립된 전압을 각각 인가해서 상기 봉형상 구조 발광 소자를 상기 2개 이상의 전극에 의해 규정되는 위치에 배열시키는 배열 공정을 갖는다.
상기 구성에 의하면, 독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하고, 그 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포한다. 그 후, 적어도 상기 2개의 전극에 독립된 전압을 각각 인가해서 미세한 봉형상 구조 발광 소자를 2개 이상의 전극에 의해 규정되는 위치에 배열시킨다. 이것에 의해, 상기 봉형상 구조 발광 소자를 소정의 기판 상에 용이하게 배열시킬 수 있다.
또한, 상기 발광 장치의 제조 방법에서는 미세한 봉형상 구조 발광 소자만을 이용함으로써 사용하는 반도체의 양을 적게 할 수 있음과 아울러, 박형화와 경량화가 가능한 발광 장치를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 반도체층으로 덮여진 반도체 코어의 측면 전체로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 발광 장치를 실현할 수 있다.
본 발명의 제 8 측면에 의한 봉형상 구조 발광 소자는,
봉형상의 제 1 도전형의 반도체 코어와,
상기 반도체 코어의 일단측의 부분을 덮지 않고 노출 부분이 되도록 상기 반도체 코어의 상기 노출 부분 이외의 부분을 덮는 제 2 도전형의 반도체층을 구비하고,
상기 반도체 코어의 상기 반도체층으로 덮여져 있지 않은 상기 노출 부분의 외주면과 상기 반도체 코어의 상기 반도체층으로 덮여진 피복 부분의 외주면 사이에 단차부를 형성한 것을 특징으로 한다.
상기 구성에 의하면, 봉형상의 제 1 도전형의 반도체 코어의 일단측의 부분을 덮지 않고 노출 부분이 되도록 반도체 코어의 노출 부분 이외의 피복 부분을 제 2 도전형의 반도체층에 의해 덮음으로써 마이크로 오더 사이즈나 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자이여도 반도체 코어의 노출 부분을 한쪽의 전극에 접속하고 반도체 코어의 피복 부분을 덮는 반도체층에 다른쪽의 전극을 접속할 수 있게 된다. 이 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 계면(pn 접합부)에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 반도체 코어의 외주면과 반도체층의 내주면의 계면(pn 접합부)으로부터 광이 방출된다. 이 봉형상 구조 발광 소자에서는 반도체층으로 덮여진 반도체 코어의 측면 전체로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높다. 또한, 반도체 코어의 외주면과 반도체층의 내주면 사이에 양자우물층을 형성해도 좋다.
따라서, 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자를 실현할 수 있다. 이 봉형상 구조 발광 소자는 기판과 일체가 아니므로 장치로의 실장의 자유도가 높다.
또한, 상기 반도체 코어의 반도체층으로 덮여져 있지 않은 노출 부분의 외주면과 반도체 코어의 반도체층으로 덮여진 피복 부분의 외주면 사이에 단차부를 형성함으로써 반도체 코어의 노출 부분의 외주면과 피복 부분의 외주면이 일치해서 단차가 없는 경우에 비해서 반도체 코어의 노출 부분과 반도체층의 경계에 형성된 단차부에 의해 반도체층의 끝면의 위치가 결정되어 제조시에 경계 위치의 편차를 억제할 수 있다. 여기서, 상기 반도체 코어의 노출 부분은 피복 부분보다 작은 지름이여도 좋고 큰 지름이여도 좋다. 또한, 상기 단차부에 의해 반도체 코어의 노출 부분의 외주면과 반도체층의 거리를 멀게 할 수 있으므로 반도체 코어의 노출 부분에 전극을 접속할 경우에 전극과 반도체층 사이의 단락이나 누설 전류의 발생을 억제할 수 있다. 또한, 상기 반도체 코어의 노출 부분의 외주면과 피복 부분의 외주면의 경계에 형성된 단차부로부터 외부로 광이 인출되기 쉬워지므로 광의 인출 효율이 향상된다. 또한, 상기 반도체 코어의 피복 부분보다 노출 부분의 지름이 큰 경우에는 반도체 코어의 노출 부분에 접속되는 전극과의 접촉면이 크게 취해지므로 콘택트 저항을 낮출 수 있다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
일실시형태에서는 상기 반도체 코어의 상기 피복 부분의 길이 방향에 직교하는 단면의 외주 길이보다 상기 반도체 코어의 상기 노출 부분의 길이 방향에 직교하는 단면의 외주 길이가 짧다.
일실시형태에서는 상기 반도체 코어의 상기 피복 부분의 길이 방향에 직교하는 단면이 다각 형상이다.
일실시형태에서는 상기 반도체 코어의 상기 노출 부분의 길이 방향에 직교하는 단면의 형상과 상기 반도체 코어의 상기 피복 부분의 길이 방향에 직교하는 단면의 형상이 다르다.
일실시형태에서는 상기 반도체 코어의 상기 노출 부분의 길이 방향에 직교하는 단면이 대략 원형상이다.
일실시형태에서는, 상기 봉형상 구조 발광 소자는 상기 반도체 코어의 상기 단차부와 그 단차부측의 상기 반도체층의 끝면을 덮도록, 또한, 상기 반도체 코어의 상기 노출 부분의 상기 단차부측을 덮도록 형성된 절연층을 구비하고 있다.
일실시형태에서는, 상기 봉형상 구조 발광 소자는 상기 반도체층을 덮도록 형성되며 상기 반도체층보다 전기 저항이 낮은 재료로 이루어지는 도전층을 구비하고 있다.
일실시형태에서는, 상기 봉형상 구조 발광 소자는 상기 반도체 코어와 상기 반도체층 사이에 형성된 양자우물층을 구비하고 있다.
일실시형태에서는, 상기 봉형상 구조 발광 소자는 상기 반도체 코어의 상기 노출 부분과는 반대측의 끝면을 덮도록 형성된 캡층을 구비하고, 상기 캡층은 상기 반도체층보다 전기 저항이 큰 재료로 이루어진다.
일실시형태에서는 상기 반도체 코어의 지름이 500㎚ 이상 또한 100㎛ 이하이다.
또한, 본 발명의 제 9 측면에 의한 발광 장치에서는,
상기 어느 하나의 봉형상 구조 발광 소자와,
상기 봉형상 구조 발광 소자의 길이 방향이 실장면에 평행해지도록 상기 봉형상 구조 발광 소자가 실장된 기판을 구비하고,
상기 기판 상에 소정의 간격을 두고 전극이 형성되고,
상기 기판 상의 한쪽의 상기 전극에 상기 봉형상 구조 발광 소자의 상기 반도체 코어의 일단측의 상기 노출 부분이 접속됨과 아울러, 상기 기판 상의 다른쪽의 상기 전극에 상기 반도체 코어의 타단측의 상기 반도체층이 접속되어 있는 것을 특징으로 한다.
상기 구성에 의하면, 길이 방향이 실장면에 평행해지도록 기판에 실장된 봉형상 구조 발광 소자는 반도체층의 외주면과 기판의 실장면이 접촉되므로 봉형상 구조 발광 소자에서 발생된 열을 반도체층으로부터 기판으로 효율 좋게 방열할 수 있다. 따라서, 발광 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 상기 발광 장치에서는 기판 상에 봉형상 구조 발광 소자를 옆으로 눕혀서 배치하고 있으므로 기판을 포함한 두께를 얇게 할 수 있다. 상기 발광 장치에 있어서, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 이 발광 장치를 이용해서 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 본 발명의 제 10 측면에 의한 발광 장치에서는,
상기 반도체층을 덮도록 형성된 도전층을 구비한 봉형상 구조 발광 소자와,
상기 봉형상 구조 발광 소자의 길이 방향이 실장면에 평행해지도록 상기 봉형상 구조 발광 소자가 실장된 기판을 구비하고,
상기 기판 상에 소정의 간격을 두고 전극이 형성되고,
상기 기판 상의 한쪽의 상기 전극에 상기 봉형상 구조 발광 소자의 상기 반도체 코어의 일단측의 상기 노출 부분이 접속됨과 아울러, 상기 기판 상의 다른쪽의 상기 전극에 상기 반도체 코어의 타단측의 상기 도전층이 접속되어 있는 것을 특징으로 한다.
상기 실시형태에 의하면, 길이 방향이 실장면에 평행해지도록 기판에 실장된 봉형상 구조 발광 소자는 도전층의 외주면과 기판의 실장면이 접촉되므로 봉형상 구조 발광 소자에서 발생된 열을 도전층으로부터 기판으로 효율 좋게 방열할 수 있다. 따라서, 발광 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 상기 발광 장치에서는 기판 상에 봉형상 구조 발광 소자를 옆으로 눕혀서 배치하고 있으므로 기판을 포함한 두께를 얇게 할 수 있다. 상기 발광 장치에 있어서, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 이 발광 장치를 이용해서 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
일실시형태에서는, 상기 발광 장치는 상기 봉형상 구조 발광 소자의 상기 도전층상 또한 상기 기판측에 형성되며 상기 반도체층보다 전기 저항이 낮은 재료로 이루어지는 제 2 도전층을 구비하고 있다.
일실시형태에서는, 상기 발광 장치는 상기 기판 상의 상기 전극간 또한 상기 봉형상 구조 발광 소자의 하측에 형성된 금속부를 구비하고 있다.
일실시형태에서는, 상기 금속부는 상기 봉형상 구조 발광 소자마다 상기 기판 상에 형성되고, 서로 인접하는 상기 봉형상 구조 발광 소자의 상기 금속부는 전기적으로 절연되어 있다.
또한, 본 발명의 제 11 측면에 의한 발광 장치의 제조 방법에서는,
상기 어느 하나의 봉형상 구조 발광 소자를 구비한 발광 장치의 제조 방법으로서,
독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하는 기판 작성 공정과,
상기 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포하는 도포 공정과,
상기 2개 이상의 전극에 상기 독립된 전압을 각각 인가해서 상기 봉형상 구조 발광 소자를 상기 2개 이상의 전극에 의해 규정되는 위치에 배열시키는 배열 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하고, 그 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포한다. 그 후, 적어도 상기 2개의 전극에 독립된 전압을 각각 인가해서 미세한 봉형상 구조 발광 소자를 2개 이상의 전극에 의해 규정되는 위치에 배열시킨다. 이것에 의해, 상기 봉형상 구조 발광 소자를 소정의 기판 상에 용이하게 배열시킬 수 있다.
또한, 상기 발광 장치의 제조 방법에서는 미세한 봉형상 구조 발광 소자만을 이용함으로써 사용하는 반도체의 양을 적게 할 수 있음과 아울러, 박형화와 경량화가 가능한 발광 장치를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 반도체층으로 덮여진 반도체 코어의 측면 전체로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 발광 장치를 실현할 수 있다.
또한, 본 발명의 제 12 측면에 의한 백라이트는 상기 제 1, 제 4, 제 8 측면 중 어느 하나의 봉형상 구조 발광 소자를 구비한 것을 특징으로 한다.
상기 구성에 의하면, 상기 봉형상 구조 발광 소자를 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 백라이트를 실현할 수 있다.
또한, 본 발명의 제 13 측면에 의한 조명 장치는 상기 제 1, 제 4, 제 8 측면 중 어느 하나의 봉형상 구조 발광 소자를 구비한 것을 특징으로 한다.
상기 구성에 의하면, 상기 봉형상 구조 발광 소자를 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 조명 장치를 실현할 수 있다.
또한, 본 발명의 제 14 측면에 의한 표시 장치는 상기 제 1, 제 4, 제 8 측면 중 어느 하나의 봉형상 구조 발광 소자를 구비한 것을 특징으로 한다.
상기 구성에 의하면, 상기 봉형상 구조 발광 소자를 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 표시 장치를 실현할 수 있다.
본 발명의 제 15 측면에 의한 봉형상 구조 발광 소자의 제조 방법은,
기판 상에 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 반도체 코어의 표면을 덮는 통형상의 제 2 도전형의 반도체층을 형성하는 반도체층 형성 공정과,
상기 반도체층 형성 공정에 있어서 형성된 상기 통형상의 제 2 도전형의 반도체층을 갖는 상기 반도체 코어를 상기 기판으로부터 분리하는 분리 공정과,
상기 반도체층 형성 공정 후이며 상기 분리 공정 전에 또는, 상기 분리 공정 후에 상기 반도체 코어의 외주면의 일부를 노출시키는 노출 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 기판 상에 봉형상의 제 1 도전형의 반도체 코어를 형성한 후, 반도체 코어의 표면을 덮도록 통형상의 제 2 도전형의 반도체층을 형성한다. 여기서, 반도체 코어의 기판과 반대측의 끝면은 반도체층으로 덮여져 있어도 좋고 노출되어 있어도 좋다. 이어서, 상기 반도체 코어의 외주면의 일부를 노출시킨 후, 노출 부분을 포함하는 반도체 코어를, 예컨대 초음파에 의해 기판을 진동시키거나 절단 공구를 이용하거나 해서 기판으로부터 분리한다. 또는, 반도체층을 갖는 반도체 코어를, 예컨대 초음파에 의해 기판을 진동시키거나 절단 공구를 이용하거나 해서 기판으로부터 분리한 후, 반도체 코어의 외주면의 일부를 노출시킨다. 이와 같이 하여 기판으로부터 분리된 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다. 이와 같이 하여, 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
일실시형태에서는 상기 반도체층 형성 공정에 있어서 상기 제 2 도전형의 반도체층의 형성을 저해하는 물질에 의해 상기 반도체 코어의 외주면의 일부를 덮은 상태에서 상기 반도체 코어의 표면을 덮는 통형상의 상기 제 2 도전형의 반도체층을 형성하고, 상기 노출 공정에 있어서 상기 제 2 도전형의 반도체층의 형성을 저해하는 물질을 제거함으로써 상기 반도체 코어의 외주면의 일부를 노출시킨다.
일실시형태에서는, 상기 기판은 상기 제 1 도전형의 반도체로 이루어지고, 상기 노출 공정은 상기 반도체층 형성 공정 후 또한 상기 분리 공정 전에 상기 제 2 도전형의 반도체층 중의 상기 반도체 코어의 표면을 덮는 부분을 제외한 영역 및 그 영역에 대응하는 상기 기판의 상측 영역의 두께 방향의 일부를 에칭에 의해 제거함으로써 상기 반도체 코어의 외주면의 일부를 노출시킨다.
일실시형태에서는, 상기 노출 공정은 상기 분리 공정에 의해 상기 기판으로부터 분리된 상기 제 2 도전형의 반도체층을 갖는 상기 반도체 코어가 절연성 기판 상의 미리 설정된 위치에 배열된 상태에서 상기 제 2 도전형의 반도체층을 갖는 상기 반도체 코어의 외주면의 일부를 노출시킨다.
일실시형태에서는 상기 노출 공정에 있어서 상기 반도체 코어의 상기 기판측의 외주면을 노출시킴과 아울러, 상기 반도체층 형성 공정에 있어서 상기 반도체 코어의 상기 기판과 반대인 측의 끝면을 상기 반도체층에 의해 덮는다.
일실시형태에서는 상기 분리 공정에 있어서 초음파를 이용해서 상기 반도체층으로 덮여진 상기 반도체 코어를 상기 기판으로부터 분리한다.
일실시형태에서는 상기 분리 공정에 있어서 절단 공구를 이용해서 상기 반도체 코어를 상기 기판으로부터 기계적으로 분리한다.
일실시형태에서는, 상기 반도체 코어와 상기 반도체층은 GaN을 모재로 하는 반도체로 이루어지고, 상기 노출 공정에 있어서 드라이 에칭을 이용한다.
일실시형태에서는 상기 노출 공정에 있어서 상기 반도체층의 외주면과 단차 없이 연속되도록 상기 반도체 코어의 외주면을 노출시킨다.
일실시형태에서는 상기 노출 공정에 있어서 상기 반도체 코어의 상기 반도체층으로 덮여진 영역의 외주면과 상기 반도체 코어의 노출 영역의 외주면이 연속하고 있다.
또한, 본 발명의 제 16 측면에 의한 표시 장치의 제조 방법에서는,
상기 어느 하나의 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 봉형상 구조 발광 소자를 구비한 표시 장치의 제조 방법으로서,
독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하는 기판 작성 공정과,
상기 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포하는 도포 공정과,
상기 2개 이상의 전극에 상기 독립된 전압을 각각 인가해서 상기 봉형상 구조 발광 소자를 상기 2개 이상의 전극에 의해 규정되는 위치에 배열시키는 배열 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하고, 그 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포한다. 그 후, 적어도 상기 2개의 전극에 독립된 전압을 각각 인가해서 미세한 봉형상 구조 발광 소자를 2개 이상의 전극에 의해 규정되는 위치에 배열시킨다. 이것에 의해, 상기 봉형상 구조 발광 소자를 소정의 기판 상에 용이하게 배열시킬 수 있다.
또한, 상기 표시 장치의 제조 방법에서는 미세한 봉형상 구조 발광 소자만을 이용함으로써 사용하는 반도체의 양을 적게 할 수 있음과 아울러, 박형화와 경량화가 가능한 표시 장치를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 표시 장치를 실현할 수 있다.
본 발명의 제 17 측면에 의한 봉형상 구조 발광 소자의 제조 방법은,
기판 상에 관통 구멍을 갖는 절연체를 형성하는 절연체 형성 공정과,
상기 관통 구멍에 겹치는 상기 기판의 표면 상에 상기 관통 구멍으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 관통 구멍으로부터 돌출된 상기 반도체 코어를 덮도록 제 2 도전형의 반도체층을 형성하는 반도체층 형성 공정과,
상기 반도체 코어의 상기 반도체층으로 덮여져 있지 않은 외주면 중 적어도 상기 반도체 코어의 상기 반도체층으로 덮여져 있는 외주면 부근의 부분 상에 상기 절연체의 일부가 남도록 상기 절연체를 에칭하는 절연체 에칭 공정과,
상기 반도체 코어, 상기 반도체층, 및 상기 절연체 에칭 공정에 있어서 상기 기판 상에 남는 상기 절연체의 일부를 갖는 봉형상 구조 발광 소자를 상기 기판으로부터 분리하는 분리 공정을 구비한 것을 특징으로 하고 있다.
여기서, 제 1 도전형은 p형 또는 n형을 의미한다. 또한, 제 2 도전형은 제 1 도전형이 p형인 경우에는 n형, n형인 경우에는 p형을 의미한다.
상기 구성에 의하면, 상기 기판 상에 관통 구멍을 갖는 절연체를 형성한 후, 그 관통 구멍으로부터 노출된 기판의 표면 상에 관통 구멍으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성한다.
이어서, 상기 관통 구멍으로부터 돌출된 반도체 코어를 덮도록 제 2 도전형의 반도체층을 형성함과 아울러, 반도체 코어의 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 반도체층으로 덮여져 있는 외주면 부근의 부분 상에 절연체의 일부가 남도록 절연체를 에칭한다. 이것에 의해, 상기 제 2 도전형의 반도체층으로 반도체 코어의 일단측(기판측과는 반대측)을 덮는 한편, 절연체의 일부로 반도체 코어의 타단측(기판측)의 적어도 상기 부분을 덮을 수 있다.
이어서, 상기 반도체 코어, 반도체층, 및 기판 상에 남는 절연체의 일부를 갖는 봉형상 구조 발광 소자를, 예컨대 초음파에 의해 기판을 진동시키거나 절단 공구를 이용하거나 해서 기판으로부터 분리한다.
이와 같이, 상기 기판으로부터 봉형상 구조 발광 소자를 분리함으로써 봉형상 구조 발광 소자의 장치로의 실장의 자유도는 높아지므로 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 10㎚로부터 5㎛까지의 범위 내에 들어가고 길이가 100㎚로부터 200㎛까지의 범위 내에 들어가는 사이즈이며, 보다 바람직하게는 직경이 100㎚로부터 2㎛까지의 범위 내에 들어가고 길이가 1㎛로부터 50㎛까지의 범위 내에 들어가는 사이즈의 소자이다.
또한, 상기 관통 구멍에 겹치는 기판의 표면 상에 관통 구멍으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성하므로 반도체 코어의 굵기를 일률적으로 할 수 있다.
또한, 상기 기판은 봉형상 구조 발광 소자와 분리되므로 봉형상 구조 발광 소자의 발광시에 이용하지 않아도 좋다. 따라서, 상기 봉형상 구조 발광 소자의 발광시에 이용하는 기판의 선택지가 늘어나서 봉형상 구조 발광 소자를 실장해야 할 장치의 형태의 자유도가 높아진다.
또한, 상기 기판으로부터 봉형상 구조 발광 소자를 분리할 때, 제 2 도전형의 반도체층으로 덮여진 영역과 제 2 도전형의 반도체층으로 덮여져 있지 않은 영역의 경계(바라지 않는 개소)에 의해 반도체 코어가 절곡되기 쉬운 개소가 반도체 코어 상에 남는 절연체에 의해 보강된다. 그 때문에, 바라는 개소, 즉 반도체 코어의 근원으로부터 봉형상 구조 발광 소자가 용이하게 절취된다. 따라서, 상기 봉형상 구조 발광 소자를 복수개 제조하여도 복수개의 봉형상 구조 발광 소자의 길이를 일률적으로 할 수 있다.
또한, 상기 봉형상 구조 발광 소자를 형성하기 위해서 이용한 기판은 봉형상 구조 발광 소자를 분리한 후, 봉형상 구조 발광 소자의 제조에 재이용할 수 있으므로 제조 비용을 저감할 수 있다.
또한, 상기 봉형상 구조 발광 소자는 미세하게 해서 사용하는 반도체의 양을 적게 할 수 있으므로 봉형상 구조 발광 소자를 실장해야 할 장치의 박형화와 경량화가 가능하게 되어 환경에의 부하를 경감할 수 있다.
또한, 상술한 제조 방법에 의해, 반도체 코어의 상기 타단측에 있어서 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 상기 일단측에 있어서 반도체층으로 덮여져 있는 외주면 부근의 부분을 절연체로 덮을 수 있다. 그리고, 상기 반도체 코어의 타단측에 있어서 절연체로 덮여져 있지 않은 부분에 제 1 도전측의 전극을 접속하고 반도체층에 제 2 도전측의 전극을 접속해서 전극간에 전류를 흘려보내면 봉형상 구조 발광 소자가 발광한다.
또한, 상술한 제조 방법에 의해, 제 2 도전형의 반도체층으로 반도체 코어의 일단측을 덮을 수 있으므로 발광 영역을 넓게 해서 발광량을 늘릴 수 있음과 아울러 발광 효율을 높일 수 있다.
또한, 상술한 제조 방법에 의해, 반도체 코어의 상기 타단측에 있어서 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 상기 일단측에 있어서 반도체층으로 덮여져 있는 외주면 부근의 부분을 절연체로 덮을 수 있으므로 제 1 도전측의 전극이 제 2 도전측의 전극에 단락되는 것을 방지할 수 있다.
본 발명의 제 18 측면에 의한 봉형상 구조 발광 소자의 제조 방법은,
기판 상에 제 1 도전형의 반도체로 이루어지는 하지층을 형성하는 하지층 형성 공정과,
상기 하지층 상에 관통 구멍을 갖는 절연체를 형성하는 절연체 형성 공정과,
상기 관통 구멍에 겹치는 상기 하지층의 표면 상에 상기 관통 구멍으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 관통 구멍으로부터 돌출된 상기 반도체 코어를 덮도록 제 2 도전형의 반도체층을 형성하는 반도체층 형성 공정과,
상기 반도체 코어의 상기 반도체층으로 덮여져 있지 않은 외주면 중 적어도 상기 반도체 코어의 상기 반도체층으로 덮여져 있는 외주면 부근의 부분 상에 상기 절연체의 일부가 남도록, 또한, 상기 반도체 코어의 상기 기판측의 끝에 연이어지는 상기 하지층의 일부가 남도록 상기 절연체 및 상기 하지층을 에칭하는 에칭 공정과,
상기 반도체 코어, 상기 반도체층, 상기 에칭 공정에 있어서 상기 기판 상에 남는 상기 절연체의 일부, 및 상기 에칭 공정에 있어서 상기 기판 상에 남는 상기 하지층의 일부를 갖는 봉형상 구조 발광 소자를 상기 기판으로부터 분리하는 분리 공정을 구비한 것을 특징으로 하고 있다.
여기서, 제 1 도전형은 p형 또는 n형을 의미한다. 또한, 제 2 도전형은 제 1 도전형이 p형인 경우에는 n형, n형인 경우에는 p형을 의미한다.
상기 구성에 의하면, 상기 기판 상에 제 1 도전형의 반도체로 이루어지는 하지층을 형성해서, 또한, 하지층 상에 관통 구멍을 갖는 절연체를 형성한 후, 그 관통 구멍으로부터 노출된 하지층의 표면 상에 관통 구멍으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성한다.
이어서, 상기 관통 구멍으로부터 돌출된 반도체 코어를 덮도록 제 2 도전형의 반도체층을 형성함과 아울러, 반도체 코어의 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 반도체층으로 덮여져 있는 외주면 부근의 부분 상에 절연체의 일부가 남도록, 또한, 반도체 코어의 기판측의 끝에 연이어지는 하지층의 일부가 남도록 절연체 및 하지층을 에칭한다. 이것에 의해, 상기 제 2 도전형의 반도체층으로 반도체 코어의 일단측(기판측과는 반대측)을 덮는 한편, 절연체의 일부로 반도체 코어의 타단측(기판측)의 적어도 상기 부분을 덮을 수 있다. 또한, 상기 하지층의 일부의 외주면을 노출시킬 수 있다.
이어서, 상기 반도체 코어, 반도체층, 기판 상에 남는 절연체의 일부, 및 기판 상에 남는 하지층의 일부를 갖는 봉형상 구조 발광 소자를, 예컨대 초음파에 의해 기판을 진동시키거나 절단 공구를 이용하거나 해서 기판으로부터 분리한다. 이것에 의해, 상기 하지층의 반도체 코어측과 반대측의 축방향 끝면(기판에 접촉하고 있었던 끝면)을 노출시킬 수 있다.
이와 같이, 상기 기판으로부터 봉형상 구조 발광 소자를 분리함으로써 봉형상 구조 발광 소자의 장치로의 실장의 자유도는 높아지므로 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 10㎚로부터 5㎛까지의 범위 내에 들어가고 길이가 100㎚로부터 200㎛까지의 범위 내에 들어가는 사이즈이며, 보다 바람직하게는 직경이 100㎚로부터 2㎛까지의 범위 내에 들어가고 길이가 1㎛로부터 50㎛까지의 범위 내에 들어가는 사이즈의 소자이다.
또한, 상기 관통 구멍에 겹치는 기판의 표면 상에 관통 구멍으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성하므로 반도체 코어의 굵기를 일률적으로 할 수 있다.
또한, 상기 기판은 봉형상 구조 발광 소자와 분리되므로 봉형상 구조 발광 소자의 발광시에 이용하지 않아 좋다. 따라서, 상기 봉형상 구조 발광 소자의 발광시에 이용하는 기판의 선택지가 늘어나서 봉형상 구조 발광 소자를 실장해야 할 장치의 형태의 자유도가 높아진다.
또한, 상기 기판으로부터 봉형상 구조 발광 소자를 분리할 때, 제 2 도전형의 반도체층으로 덮여진 영역과 제 2 도전형의 반도체층으로 덮여져 있지 않은 영역의 경계(바라지 않는 개소)에 의해 반도체 코어가 절곡되기 쉬운 개소가 반도체 코어 상에 남는 절연체에 의해 보강된다. 그 때문에, 바라는 개소, 즉 반도체 코어의 근원으로부터 봉형상 구조 발광 소자가 용이하게 절취된다. 따라서, 상기 봉형상 구조 발광 소자를 복수개 제조하여도 복수개의 봉형상 구조 발광 소자의 길이를 일률적으로 할 수 있다.
또한, 상기 봉형상 구조 발광 소자를 형성하기 위해 이용한 기판은 봉형상 구조 발광 소자를 분리한 후, 봉형상 구조 발광 소자의 제조에 재이용할 수 있으므로 제조 비용을 저감할 수 있다.
또한, 상기 봉형상 구조 발광 소자는 미세하게 해서 사용하는 반도체의 양을 적게 할 수 있으므로 봉형상 구조 발광 소자를 실장해야 할 장치의 박형화와 경량화가 가능하게 되어 환경에의 부하를 경감할 수 있다.
또한, 상술한 제조 방법에 의해, 하지층의 반도체 코어측과 반대측의 축방향 끝면과 하지층의 둘레면을 노출시킬 수 있다. 이 끝면 및 둘레면 중 적어도 한쪽에 제 1 도전측의 전극을 접속하고 반도체층에 제 2 도전측의 전극을 접속해서 전극간에 전류를 흘려보내면 봉형상 구조 발광 소자가 발광한다.
또한, 상술한 제조 방법에 의해, 제 2 도전형의 반도체층으로 반도체 코어의 일단측을 덮을 수 있으므로 발광 영역을 넓게 해서 발광량을 늘릴 수 있음과 아울러 발광 효율을 높일 수 있다.
또한, 상술한 제조 방법에 의해, 반도체 코어의 상기 타단측에 있어서 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 상기 일단측에 있어서 반도체층으로 덮여져 있는 외주면 부근의 부분을 절연체로 덮을 수 있으므로 제 1 도전측의 전극이 제 2 도전측의 전극에 단락되는 것을 방지할 수 있다.
일실시형태에서는 상기 반도체 코어와 상기 반도체층 사이에 양자우물층을 형성한다.
본 발명의 제 19 측면에 의한 봉형상 구조 발광 소자는,
봉형상의 제 1 도전형의 반도체 코어와,
상기 반도체 코어의 일단측을 덮는 제 2 도전형의 반도체층과,
상기 반도체 코어의 상기 반도체층으로 덮여져 있지 않은 외주면 중 적어도 상기 반도체 코어의 상기 반도체층으로 덮여져 있는 외주면 부근의 부분을 덮는 절연체를 구비한 것을 특징으로 하고 있다.
여기서, 제 1 도전형은 p형 또는 n형을 의미한다. 또한, 제 2 도전형은 제 1 도전형이 p형인 경우에는 n형, n형인 경우에는 p형을 의미한다.
상기 구성에 의하면, 봉형상의 제 1 도전형의 반도체 코어와, 반도체 코어의 일단측을 덮는 제 2 도전형의 반도체층과, 반도체 코어의 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 반도체층으로 덮여져 있는 외주면 부근의 부분을 덮는 절연체를 구비하고 있으므로, 본 발명의 봉형상 구조 발광 소자의 제조 방법으로 제조할 수 있다.
또한, 상기 반도체 코어의 타단측에 있어서 절연체로 덮여져 있지 않은 부분에 제 1 도전측의 전극을 접속하고 반도체층에 제 2 도전측의 전극을 접속해서 전극간에 전류를 흘려보내면 봉형상 구조 발광 소자가 발광한다. 이 때, 상기 제 2 도전형의 반도체층이 반도체 코어의 일단측을 덮고 있으므로 발광 영역이 넓어진다. 따라서, 발광량을 늘릴 수 있음과 아울러 발광 효율을 높일 수 있다.
또한, 상기 봉형상 구조 발광 소자가 미세하여도 반도체 코어의 타단측의 단부 중 적어도 축방향의 끝면은 노출되어 있으므로 이 끝면에 제 1 도전측의 전극을 용이하게 접속할 수 있다.
또한, 상기 반도체 코어의 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 반도체층으로 덮여져 있는 외주면 부근의 부분을 덮는 절연체를 구비함으로써 제 1 도전측의 전극이 제 2 도전측의 전극과 단락되기 어려워지므로 제 1 도전측의 전극 및 제 2 도전측의 전극의 형성은 용이하게 된다.
여기서, 봉형상 구조 발광 소자가 미세하다는 것은 봉형상 구조 발광 소자가, 예컨대 직경 10㎚로부터 5㎛까지의 범위 내에 들어가고 길이가 100㎚로부터 200㎛까지의 범위 내에 들어가는 사이즈이며, 보다 바람직하게는 직경이 100㎚로부터 2㎛까지의 범위 내에 들어가고 길이가 1㎛로부터 50㎛까지의 범위 내에 들어가는 사이즈를 갖는 것을 의미한다.
본 발명의 제 20 측면에 의한 봉형상 구조 발광 소자는,
봉형상의 제 1 도전형의 반도체 코어와,
상기 반도체 코어의 일단측을 덮는 제 2 도전형의 반도체층과,
상기 반도체 코어의 상기 반도체층으로 덮여져 있지 않은 외주면 중 적어도 상기 반도체 코어의 상기 반도체층으로 덮여져 있는 외주면 부근의 부분을 덮는 절연체와,
상기 반도체 코어의 타단에 연이어지는 제 1 도전형의 하지층을 구비하고,
상기 하지층의 상기 반도체 코어측과 반대측의 축방향 끝면과 상기 하지층의 둘레면이 노출되어 있는 것을 특징으로 하고 있다.
여기서, 제 1 도전형은 p형 또는 n형을 의미한다. 또한, 제 2 도전형은 제 1 도전형이 p형인 경우에는 n형, n형인 경우에는 p형을 의미한다.
상기 구성에 의하면, 봉형상의 제 1 도전형의 반도체 코어와, 반도체 코어의 일단측을 덮는 제 2 도전형의 반도체층과, 반도체 코어의 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 반도체층으로 덮여져 있는 외주면 부근의 부분을 덮는 절연체와, 반도체 코어의 타단에 연이어지는 제 1 도전형의 하지층을 구비하고, 이 하지층의 반도체 코어측과 반대측의 축방향 끝면과 하지층의 둘레면이 노출되어 있으므로 본 발명의 봉형상 구조 발광 소자의 제조 방법으로 제조할 수 있다.
또한, 예컨대, 상기 하지층의 반도체 코어측과 반대측의 축방향 끝면과 하지층의 둘레면 중 적어도 한쪽에 제 1 도전측의 전극을 접속하고 반도체층에 제 2 도전측의 전극을 접속해서 전극간에 전류를 흘려보내면 봉형상 구조 발광 소자가 발광한다. 이 때, 상기 제 2 도전형의 반도체층이 반도체 코어의 일단측을 덮고 있으므로 발광 영역이 넓어진다. 따라서, 발광량을 늘릴 수 있음과 아울러 발광 효율을 높일 수 있다.
또한, 상기 봉형상 구조 발광 소자가 미세하여도 하지층의 반도체 코어측과 반대측의 축방향 끝면과 하지층의 둘레면이 노출되어 있으므로 이 축방향의 끝면 및 둘레면 중 적어도 한쪽에 제 1 도전측의 전극을 용이하게 접속할 수 있다.
또한, 상기 반도체 코어의 반도체층으로 덮여져 있지 않은 외주면 중 적어도 반도체 코어의 반도체층으로 덮여져 있는 외주면 부근의 부분을 덮는 절연체를 구비함으로써 제 1 도전측의 전극이 제 2 도전측의 전극과 단락되기 어려워지므로 제 1 도전측의 전극 및 제 2 도전측의 전극의 형성은 용이하게 된다.
여기서, 봉형상 구조 발광 소자가 미세하다는 것은, 예컨대 직경이 10㎚로부터 5㎛까지의 범위 내에 들어가고 길이가 100㎚로부터 200㎛까지의 범위 내에 들어가는 사이즈이며, 보다 바람직하게는 직경이 100㎚로부터 2㎛까지의 범위 내에 들어가고 길이가 1㎛로부터 50㎛까지의 범위 내에 들어가는 사이즈를 갖는 것을 의미한다.
본 발명의 제 21 측면에 의한 백라이트는 본 발명의 상기 제 19 또는 제 20 측면에 의한 봉형상 구조 발광 소자를 구비한 것을 특징으로 하고 있다.
상기 구성에 의하면, 상기 봉형상 구조 발광 소자를 구비하므로 발광 효율이 높고 전력 절약한 백라이트를 실현할 수 있다.
본 발명의 제 22 측면에 의한 조명 장치는 본 발명의 상기 제 19 또는 제 20 측면에 의한 봉형상 구조 발광 소자를 구비한 것을 특징으로 하고 있다.
상기 구성에 의하면, 상기 봉형상 구조 발광 소자를 구비하므로, 발광 효율이 높고 전력 절약한 조명 장치를 실현할 수 있다.
본 발명의 제 23 측면에 의한 표시 장치는 본 발명의 상기 제 19 또는 제 20 측면에 의한 봉형상 구조 발광 소자를 구비한 것을 특징으로 하고 있다.
상기 구성에 의하면, 상기 봉형상 구조 발광 소자를 구비하므로 발광 효율이 높고 전력 절약한 표시 장치를 실현할 수 있다.
상기 과제를 해결하기 위해서, 본 발명의 제 24 측면에 의한 발광 장치는,
봉형상의 제 1 도전형의 반도체 코어와 상기 반도체 코어를 덮도록 형성된 제 2 도전형의 반도체층을 가짐과 아울러 상기 반도체 코어의 일부의 외주면이 노출된 봉형상 구조 발광 소자와,
상기 봉형상 구조 발광 소자의 길이 방향이 실장면에 평행해지도록 상기 봉형상 구조 발광 소자가 실장된 기판을 구비한 것을 특징으로 한다.
상기 구성에 의하면, 봉형상의 제 1 도전형의 반도체 코어와 반도체 코어를 덮도록 형성된 제 2 도전형의 반도체층을 가짐과 아울러 반도체 코어의 일부의 외주면이 노출된 봉형상 구조 발광 소자를 그 봉형상 구조 발광 소자의 길이 방향이 기판의 실장면에 평행해지도록 기판에 실장한다. 이 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부 즉 반도체 코어의 전체 둘레로부터 광이 방출된다. 이것에 의해, 상기 봉형상 구조 발광 소자는 발광 영역이 넓어지므로 발광 효율이 높다. 또한, 상기 봉형상 구조 발광 소자의 길이 방향이 기판의 실장면에 평행해지도록 기판에 실장된 봉형상 구조 발광 소자는 반도체층의 외주면과 기판의 실장면이 접촉되므로 봉형상 구조 발광 소자에서 발생된 열을 반도체층으로부터 기판으로 효율 좋게 방열할 수 있다. 따라서, 발광 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 상기 발광 장치에서는 기판 상에 봉형상 구조 발광 소자를 옆으로 눕혀서 배치하고 있으므로 기판을 포함한 두께를 얇게 할 수 있다. 상기 발광 장치에 있어서, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만의 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 이 발광 장치를 이용해서 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
일실시형태에서는 상기 반도체 코어의 일단측의 외주면이 노출되어 있다.
일실시형태에서는 상기 반도체 코어의 타단측의 끝면을 상기 반도체층에 의해 덮고 있다.
일실시형태에서는 상기 반도체 코어의 노출 영역의 외주면이 상기 반도체층으로 덮여진 영역의 최외주면의 연장면과 대략 일치하고 있다.
일실시형태에서는 상기 반도체 코어의 상기 반도체층으로 덮여진 영역의 외주면과 상기 반도체 코어의 노출 영역의 외주면이 연속하고 있다.
일실시형태에서는 상기 봉형상 구조 발광 소자의 상기 반도체 코어와 상기 반도체층 사이에 양자우물층이 형성되어 있다.
일실시형태에서는 상기 봉형상 구조 발광 소자의 상기 반도체층을 덮도록 투명 전극이 형성되어 있다.
일실시형태의 발광 장치에서는 상기 봉형상 구조 발광 소자의 상기 투명 전극 위 또한 상기 기판측에 금속층이 형성되어 있다.
일실시형태에서는,
상기 봉형상 구조 발광 소자는 일단측의 외주면이 노출된 노출 부분을 갖고,
상기 기판 상에 소정의 간격을 두고 전극이 형성되고,
상기 기판 상의 상기 한쪽의 전극에 상기 봉형상 구조 발광 소자의 일단측의 상기 노출 부분이 접속됨과 아울러, 상기 기판 상의 상기 다른쪽의 전극에 상기 봉형상 구조 발광 소자의 타단측의 상기 반도체층이 접속되고,
상기 기판 상의 상기 전극간 또한 상기 봉형상 구조 발광 소자의 하측에 금속부가 형성되어 있다.
또한, 본 발명의 제 25 측면에 의한 백라이트는, 상기 제 24 측면에 의한 발광 장치를 구비한 것을 특징으로 한다.
상기 구성에 의하면, 상기 발광 장치를 이용함으로써 발광 효율이 높고 전력 절약적인 방열성이 좋은 백라이트를 실현할 수 있다. 또한, 상기 발광 장치에 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 박형화와 경량화를 실현할 수 있다.
또한, 본 발명의 제 26 측면에 의한 조명 장치는 상기 제 24 측면에 의한 발광 장치를 구비한 것을 특징으로 한다.
상기 구성에 의하면, 상기 발광 장치를 이용함으로써 발광 효율이 높고 전력 절약적인 방열성이 좋은 조명 장치를 실현할 수 있다. 또한, 상기 발광 장치에 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 박형화와 경량화를 실현할 수 있다.
또한, 본 발명의 제 27 측면에 의한 표시 장치는 상기 제 24 측면에 의한 발광 장치를 구비한 것을 특징으로 한다.
상기 구성에 의하면, 상기 발광 장치를 이용함으로써 발광 효율이 높고 전력 절약적인 방열성이 좋은 표시 장치를 실현할 수 있다. 또한, 상기 발광 장치에 미세한 봉형상 구조 발광 소자를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 박형화와 경량화를 실현할 수 있다.
본 발명은 이하의 상세한 설명과 첨부된 도면으로부터 보다 충분하게 이해할 수 있을 것이다. 첨부된 도면은 설명을 위한 것일 뿐이며 본 발명을 제한하는 것은 아니다.
도 1은 본 발명의 제 1 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 2는 본 발명의 제 2 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 3은 본 발명의 제 3 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 4는 본 발명의 제 4 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 5는 상기 봉형상 구조 발광 소자의 단면도이다.
도 6은 상기 봉형상 구조 발광 소자의 전극 접속을 설명하기 위한 단면도이다.
도 7은 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 8은 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 9는 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 10은 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 11은 본 발명의 제 5 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 12는 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 13은 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 14는 본 발명의 제 6 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 15는 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 16은 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 17a는 본 발명의 제 7 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17b는 도 17a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17c는 도 17b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17d는 도 17c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17e는 도 17d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18a는 본 발명의 제 8 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18b는 도 18a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18c는 도 18b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18d는 도 18c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18e는 도 18d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19a는 본 발명의 제 9 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19b는 도 19a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19c는 도 19b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19d는 도 19c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19e는 도 19d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 20은 본 발명의 제 10 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 21은 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 22는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 23a는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 제 1 변형예의 요부의 단면도이다.
도 23b는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 제 2 변형예의 요부의 단면도이다.
도 23c는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 제 3 변형예의 요부의 단면도이다.
도 24는 캡층의 외주면을 반도체층이 덮고 있지 않은 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 25는 캡층의 외주면을 반도체층이 덮고 있지 않은 다른 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 26은 본 발명의 제 11 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 27은 본 발명의 제 12 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 28은 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 29a는 상기 제 12 실시형태의 봉형상 구조 발광 소자의 제 1 변형예의 요부의 단면도이다.
도 29b는 상기 제 12 실시형태의 봉형상 구조 발광 소자의 제 2 변형예의 요부의 단면도이다.
도 29c는 상기 제 12 실시형태의 봉형상 구조 발광 소자의 제 3 변형예의 요부의 단면도이다.
도 30은 캡층의 외주면을 양자우물층과 반도체층이 덮고 있지 않은 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 31은 캡층의 외주면을 양자우물층과 반도체층이 덮고 있지 않은 다른 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 32는 본 발명의 제 13 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 33은 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 34는 상기 봉형상 구조 발광 소자의 전극 접속을 설명하기 위한 단면도이다.
도 35는 본 발명의 제 14 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 사시도이다.
도 36은 본 발명의 제 15 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 측면도이다.
도 37은 상기 발광 장치의 단면도이다.
도 38은 본 발명의 제 16 실시형태의 발광 장치의 사시도이다.
도 39는 상기 발광 장치에 있어서 인접하는 봉형상 구조 발광 소자가 역방향 상태인 요부의 평면도이다.
도 40a는 본 발명의 제 17 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 40b는 도 40a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 40c는 도 40b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 40d는 도 40c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41a는 본 발명의 제 18 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41b는 도 41a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41c는 도 41b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41d는 도 41c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41e는 도 41d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42a는 본 발명의 제 19 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42b는 도 42a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42c는 도 42b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42d는 도 42c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42e는 도 42d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 43은 본 발명의 제 20 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 44는 상기 봉형상 구조 발광 소자의 단면도이다.
도 45는 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 46은 상기 제 20 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 47은 상기 제 20 실시형태의 봉형상 구조 발광 소자의 변형예의 요부의 단면도이다.
도 48은 상기 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 전극 접속을 설명하기 위한 요부의 단면도이다.
도 49는 본 발명의 제 21 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 50은 상기 제 21 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 51a는 상기 제 20 실시형태의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 단면 모식도이다.
도 51b는 상기 제 21 실시형태의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 단면 모식도이다.
도 51c는 변형예의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 단면 모식도이다.
도 52는 본 발명의 제 22 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 53은 상기 제 22 실시형태의 봉형상 구조 발광 소자의 제 1 변형예의 단면 모식도이다.
도 54는 상기 제 22 실시형태의 봉형상 구조 발광 소자의 제 2 변형예의 단면 모식도이다.
도 55는 본 발명의 제 23 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 56은 상기 봉형상 구조 발광 소자의 사시도이다.
도 57은 본 발명의 제 24 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 58은 상기 봉형상 구조 발광 소자의 사시도이다.
도 59는 본 발명의 제 25 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 60은 본 발명의 제 26 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 61은 본 발명의 제 27 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 62는 상기 제 27 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 63은 본 발명의 제 28 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 사시도이다.
도 64는 본 발명의 제 29 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 측면도이다.
도 65는 상기 발광 장치의 단면도이다.
도 66은 본 발명의 제 30 실시형태의 발광 장치의 사시도이다.
도 67은 상기 발광 장치에 있어서 인접하는 봉형상 구조 발광 소자가 역방향 상태인 요부의 평면도이다.
도 68a는 본 발명의 제 31 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68b는 도 68a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68c는 도 68b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68d는 도 68c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68e는 도 68d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69a는 본 발명의 제 32 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69b는 도 69a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69c는 도 69b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69d는 도 69c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69e는 도 69d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70a는 본 발명의 제 33 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70b는 도 70a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70c는 도 70b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70d는 도 70c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71a는 본 발명의 제 34 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71b는 도 71a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71c는 도 71b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71d는 도 71c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 72는 본 발명의 제 35 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 73은 도 72에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 74는 도 73에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 75는 도 74에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 76은 도 75에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 77은 도 76에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 78은 도 77에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 79는 도 78에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 80은 도 79에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 81은 도 80에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 82는 도 81에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 83은 도 82에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 84는 도 83에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 85는 도 84에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 86은 도 85에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 87a는 도 86에 나타내는 봉형상 구조 발광 소자를 이용한 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 87b는 도 87a의 F27B-F27B선으로부터 바라본 표시 장치의 단면도이다.
도 87c는 도 87a의 F27C-F27C선으로부터 바라본 표시 장치의 단면도이다.
도 87d는 도 87a의 F27D-F27D선으로부터 바라본 표시 장치의 단면도이다.
도 88a는 도 87a~도 87d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 88b는 도 88a의 F28B-F28B선으로부터 바라본 표시 장치의 단면도이다.
도 88c는 도 88a의 F28C-F28C선으로부터 바라본 표시 장치의 단면도이다.
도 88d는 도 88a의 F28D-F28D선으로부터 바라본 표시 장치의 단면도이다.
도 89a는 도 88a~도 88d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 89b는 도 89a의 F29B-F29B선으로부터 바라본 표시 장치의 단면도이다.
도 89c는 도 89a의 F29C-F29C선으로부터 바라본 표시 장치의 단면도이다.
도 89d는 도 89a의 F29D-F29D선으로부터 바라본 표시 장치의 단면도이다.
도 90a는 도 89a~도 89d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 90b는 도 90a의 F30B-F30B선으로부터 바라본 표시 장치의 단면도이다.
도 90c는 도 90a의 F30C-F30C선으로부터 바라본 표시 장치의 단면도이다.
도 90d는 도 90a의 F30D-F30D선으로부터 바라본 표시 장치의 단면도이다.
도 91a는 도 90a~도 90d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 91b는 도 91a의 F31B-F31B선으로부터 바라본 표시 장치의 단면도이다.
도 91c는 도 91a의 F31C-F31C선으로부터 바라본 표시 장치의 단면도이다.
도 91d는 도 91a의 F31D-F31D선으로부터 바라본 표시 장치의 단면도이다.
도 92a는 도 91a~도 91d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 92b는 도 92a의 F32B-F32B선으로부터 바라본 표시 장치의 단면도이다.
도 92c는 도 92a의 F32C-E32C선으로부터 바라본 표시 장치의 단면도이다.
도 92d는 도 92a의 F32D-F32D선으로부터 바라본 표시 장치의 단면도이다.
도 93a는 도 92a~도 92d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 93b는 도 93a의 F33B-F33B선으로부터 바라본 표시 장치의 단면도이다.
도 93c는 도 93a의 F33C-F33C선으로부터 바라본 표시 장치의 단면도이다.
도 93d는 도 93a의 F33D-F33D선으로부터 바라본 표시 장치의 단면도이다.
도 94a는 도 93a~도 93d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 94b는 도 94a의 F34B-F34B선으로부터 바라본 표시 장치의 단면도이다.
도 94c는 도 94a의 F34C-F34C선으로부터 바라본 표시 장치의 단면도이다.
도 94d는 도 94a의 F34D-F34D선으로부터 바라본 표시 장치의 단면도이다.
도 95는 본 발명의 제 36 실시형태의 봉형상 구조 발광 소자의 모식 단면도이다.
도 96a는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96b는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96c는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96d는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96e는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96f는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96g는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96h는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96i는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96j는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96k는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 97은 본 발명의 제 37 실시형태의 봉형상 구조 발광 소자의 모식 단면도이다.
도 98a는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98b는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98c는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98d는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98e는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98f는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98g는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98h는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98i는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98j는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98k는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98l은 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98m은 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 99는 본 발명의 제 38 실시형태의 봉형상 구조 발광 소자를 구비한 백라이트, 조명 장치 및 표시 장치에 이용하는 절연성 기판의 평면도이다.
도 100은 도 99의 100-100선 화살표로 바라본 모식 단면도이다.
도 101은 상기 3 실시형태의 봉형상 구조 발광 소자를 배열하는 원리를 설명하기 위한 도면이다.
도 102는 상기 3 실시형태의 봉형상 구조 발광 소자를 배열할 때에 전극에 주는 전위를 설명하기 위한 도면이다.
도 103은 상기 3 실시형태의 봉형상 구조 발광 소자를 배열한 절연성 기판의 평면도이다.
도 104는 상기 표시 장치의 평면도이다.
도 105는 상기 표시 장치의 표시부의 요부의 회로도이다.
도 106은 본 발명의 제 39 실시형태의 발광 장치의 사시도이다.
도 107은 본 발명의 제 40 실시형태의 발광 장치의 사시도이다.
도 108은 본 발명의 제 41 실시형태의 발광 장치의 사시도이다.
도 109는 본 발명의 제 42 실시형태의 발광 장치의 사시도이다.
도 110은 본 발명의 제 43 실시형태의 발광 장치의 측면도이다.
도 111은 본 발명의 제 44 실시형태의 발광 장치의 측면도이다.
도 112는 상기 발광 장치의 단면도이다.
도 113은 상기 발광 장치의 다른 예의 단면도이다.
도 114는 상기 발광 장치의 다른 예의 단면도이다.
도 115는 본 발명의 제 45 실시형태의 발광 장치의 측면도이다.
도 116은 상기 발광 장치의 사시도이다.
도 117은 백라이트, 조명 장치 및 표시 장치에 이용하는 발광 장치의 절연성 기판의 평면도이다.
도 118은 도 117의 118-118선으로부터 바라본 단면 모식도이다.
도 119는 상기 봉형상 구조 발광 소자를 배열하는 원리를 설명하는 도면이다.
도 120은 상기 봉형상 구조 발광 소자를 배열할 때에 전극에 주는 전위를 설명하는 도면이다.
도 121은 상기 봉형상 구조 발광 소자를 배열한 절연성 기판의 평면도이다.
도 122는 상기 표시 장치의 평면도이다.
도 123은 상기 표시 장치의 표시부의 요부의 회로도이다.
도 124는 본 발명의 제 46 실시형태의 발광 장치의 평면도이다.
도 125는 상기 발광 장치의 사시도이다.
도 126은 상기 발광 장치에 있어서 인접하는 봉형상 구조 발광 소자가 역방향 상태인 요부의 평면도이다.
도 2는 본 발명의 제 2 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 3은 본 발명의 제 3 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 4는 본 발명의 제 4 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 5는 상기 봉형상 구조 발광 소자의 단면도이다.
도 6은 상기 봉형상 구조 발광 소자의 전극 접속을 설명하기 위한 단면도이다.
도 7은 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 8은 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 9는 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 10은 다른 단면 육각형의 봉형상의 봉형상 구조 발광 소자의 사시도이다.
도 11은 본 발명의 제 5 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 12는 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 13은 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 14는 본 발명의 제 6 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 15는 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 16은 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 17a는 본 발명의 제 7 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17b는 도 17a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17c는 도 17b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17d는 도 17c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 17e는 도 17d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18a는 본 발명의 제 8 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18b는 도 18a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18c는 도 18b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18d는 도 18c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 18e는 도 18d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19a는 본 발명의 제 9 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19b는 도 19a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19c는 도 19b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19d는 도 19c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 19e는 도 19d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 20은 본 발명의 제 10 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 21은 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 22는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 23a는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 제 1 변형예의 요부의 단면도이다.
도 23b는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 제 2 변형예의 요부의 단면도이다.
도 23c는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 제 3 변형예의 요부의 단면도이다.
도 24는 캡층의 외주면을 반도체층이 덮고 있지 않은 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 25는 캡층의 외주면을 반도체층이 덮고 있지 않은 다른 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 26은 본 발명의 제 11 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 27은 본 발명의 제 12 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 28은 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 29a는 상기 제 12 실시형태의 봉형상 구조 발광 소자의 제 1 변형예의 요부의 단면도이다.
도 29b는 상기 제 12 실시형태의 봉형상 구조 발광 소자의 제 2 변형예의 요부의 단면도이다.
도 29c는 상기 제 12 실시형태의 봉형상 구조 발광 소자의 제 3 변형예의 요부의 단면도이다.
도 30은 캡층의 외주면을 양자우물층과 반도체층이 덮고 있지 않은 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 31은 캡층의 외주면을 양자우물층과 반도체층이 덮고 있지 않은 다른 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 32는 본 발명의 제 13 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 33은 상기 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 34는 상기 봉형상 구조 발광 소자의 전극 접속을 설명하기 위한 단면도이다.
도 35는 본 발명의 제 14 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 사시도이다.
도 36은 본 발명의 제 15 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 측면도이다.
도 37은 상기 발광 장치의 단면도이다.
도 38은 본 발명의 제 16 실시형태의 발광 장치의 사시도이다.
도 39는 상기 발광 장치에 있어서 인접하는 봉형상 구조 발광 소자가 역방향 상태인 요부의 평면도이다.
도 40a는 본 발명의 제 17 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 40b는 도 40a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 40c는 도 40b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 40d는 도 40c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41a는 본 발명의 제 18 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41b는 도 41a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41c는 도 41b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41d는 도 41c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 41e는 도 41d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42a는 본 발명의 제 19 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42b는 도 42a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42c는 도 42b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42d는 도 42c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 42e는 도 42d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 43은 본 발명의 제 20 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 44는 상기 봉형상 구조 발광 소자의 단면도이다.
도 45는 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 46은 상기 제 20 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 47은 상기 제 20 실시형태의 봉형상 구조 발광 소자의 변형예의 요부의 단면도이다.
도 48은 상기 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 전극 접속을 설명하기 위한 요부의 단면도이다.
도 49는 본 발명의 제 21 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 50은 상기 제 21 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 51a는 상기 제 20 실시형태의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 단면 모식도이다.
도 51b는 상기 제 21 실시형태의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 단면 모식도이다.
도 51c는 변형예의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 단면 모식도이다.
도 52는 본 발명의 제 22 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 53은 상기 제 22 실시형태의 봉형상 구조 발광 소자의 제 1 변형예의 단면 모식도이다.
도 54는 상기 제 22 실시형태의 봉형상 구조 발광 소자의 제 2 변형예의 단면 모식도이다.
도 55는 본 발명의 제 23 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 56은 상기 봉형상 구조 발광 소자의 사시도이다.
도 57은 본 발명의 제 24 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 58은 상기 봉형상 구조 발광 소자의 사시도이다.
도 59는 본 발명의 제 25 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 60은 본 발명의 제 26 실시형태의 봉형상 구조 발광 소자의 사시도이다.
도 61은 본 발명의 제 27 실시형태의 봉형상 구조 발광 소자의 단면도이다.
도 62는 상기 제 27 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도이다.
도 63은 본 발명의 제 28 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 사시도이다.
도 64는 본 발명의 제 29 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 측면도이다.
도 65는 상기 발광 장치의 단면도이다.
도 66은 본 발명의 제 30 실시형태의 발광 장치의 사시도이다.
도 67은 상기 발광 장치에 있어서 인접하는 봉형상 구조 발광 소자가 역방향 상태인 요부의 평면도이다.
도 68a는 본 발명의 제 31 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68b는 도 68a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68c는 도 68b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68d는 도 68c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 68e는 도 68d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69a는 본 발명의 제 32 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69b는 도 69a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69c는 도 69b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69d는 도 69c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 69e는 도 69d에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70a는 본 발명의 제 33 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70b는 도 70a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70c는 도 70b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 70d는 도 70c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71a는 본 발명의 제 34 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71b는 도 71a에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71c는 도 71b에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 71d는 도 71c에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 72는 본 발명의 제 35 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 73은 도 72에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 74는 도 73에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 75는 도 74에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 76은 도 75에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 77은 도 76에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 78은 도 77에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 79는 도 78에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 80은 도 79에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 81은 도 80에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 82는 도 81에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 83은 도 82에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 84는 도 83에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 85는 도 84에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 86은 도 85에 계속되는 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 87a는 도 86에 나타내는 봉형상 구조 발광 소자를 이용한 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 87b는 도 87a의 F27B-F27B선으로부터 바라본 표시 장치의 단면도이다.
도 87c는 도 87a의 F27C-F27C선으로부터 바라본 표시 장치의 단면도이다.
도 87d는 도 87a의 F27D-F27D선으로부터 바라본 표시 장치의 단면도이다.
도 88a는 도 87a~도 87d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 88b는 도 88a의 F28B-F28B선으로부터 바라본 표시 장치의 단면도이다.
도 88c는 도 88a의 F28C-F28C선으로부터 바라본 표시 장치의 단면도이다.
도 88d는 도 88a의 F28D-F28D선으로부터 바라본 표시 장치의 단면도이다.
도 89a는 도 88a~도 88d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 89b는 도 89a의 F29B-F29B선으로부터 바라본 표시 장치의 단면도이다.
도 89c는 도 89a의 F29C-F29C선으로부터 바라본 표시 장치의 단면도이다.
도 89d는 도 89a의 F29D-F29D선으로부터 바라본 표시 장치의 단면도이다.
도 90a는 도 89a~도 89d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 90b는 도 90a의 F30B-F30B선으로부터 바라본 표시 장치의 단면도이다.
도 90c는 도 90a의 F30C-F30C선으로부터 바라본 표시 장치의 단면도이다.
도 90d는 도 90a의 F30D-F30D선으로부터 바라본 표시 장치의 단면도이다.
도 91a는 도 90a~도 90d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 91b는 도 91a의 F31B-F31B선으로부터 바라본 표시 장치의 단면도이다.
도 91c는 도 91a의 F31C-F31C선으로부터 바라본 표시 장치의 단면도이다.
도 91d는 도 91a의 F31D-F31D선으로부터 바라본 표시 장치의 단면도이다.
도 92a는 도 91a~도 91d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 92b는 도 92a의 F32B-F32B선으로부터 바라본 표시 장치의 단면도이다.
도 92c는 도 92a의 F32C-E32C선으로부터 바라본 표시 장치의 단면도이다.
도 92d는 도 92a의 F32D-F32D선으로부터 바라본 표시 장치의 단면도이다.
도 93a는 도 92a~도 92d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 93b는 도 93a의 F33B-F33B선으로부터 바라본 표시 장치의 단면도이다.
도 93c는 도 93a의 F33C-F33C선으로부터 바라본 표시 장치의 단면도이다.
도 93d는 도 93a의 F33D-F33D선으로부터 바라본 표시 장치의 단면도이다.
도 94a는 도 93a~도 93d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도이다.
도 94b는 도 94a의 F34B-F34B선으로부터 바라본 표시 장치의 단면도이다.
도 94c는 도 94a의 F34C-F34C선으로부터 바라본 표시 장치의 단면도이다.
도 94d는 도 94a의 F34D-F34D선으로부터 바라본 표시 장치의 단면도이다.
도 95는 본 발명의 제 36 실시형태의 봉형상 구조 발광 소자의 모식 단면도이다.
도 96a는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96b는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96c는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96d는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96e는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96f는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96g는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96h는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96i는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96j는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 96k는 상기 제 36 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 97은 본 발명의 제 37 실시형태의 봉형상 구조 발광 소자의 모식 단면도이다.
도 98a는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98b는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98c는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98d는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98e는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98f는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98g는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98h는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98i는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98j는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98k는 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98l은 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 98m은 상기 제 37 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도이다.
도 99는 본 발명의 제 38 실시형태의 봉형상 구조 발광 소자를 구비한 백라이트, 조명 장치 및 표시 장치에 이용하는 절연성 기판의 평면도이다.
도 100은 도 99의 100-100선 화살표로 바라본 모식 단면도이다.
도 101은 상기 3 실시형태의 봉형상 구조 발광 소자를 배열하는 원리를 설명하기 위한 도면이다.
도 102는 상기 3 실시형태의 봉형상 구조 발광 소자를 배열할 때에 전극에 주는 전위를 설명하기 위한 도면이다.
도 103은 상기 3 실시형태의 봉형상 구조 발광 소자를 배열한 절연성 기판의 평면도이다.
도 104는 상기 표시 장치의 평면도이다.
도 105는 상기 표시 장치의 표시부의 요부의 회로도이다.
도 106은 본 발명의 제 39 실시형태의 발광 장치의 사시도이다.
도 107은 본 발명의 제 40 실시형태의 발광 장치의 사시도이다.
도 108은 본 발명의 제 41 실시형태의 발광 장치의 사시도이다.
도 109는 본 발명의 제 42 실시형태의 발광 장치의 사시도이다.
도 110은 본 발명의 제 43 실시형태의 발광 장치의 측면도이다.
도 111은 본 발명의 제 44 실시형태의 발광 장치의 측면도이다.
도 112는 상기 발광 장치의 단면도이다.
도 113은 상기 발광 장치의 다른 예의 단면도이다.
도 114는 상기 발광 장치의 다른 예의 단면도이다.
도 115는 본 발명의 제 45 실시형태의 발광 장치의 측면도이다.
도 116은 상기 발광 장치의 사시도이다.
도 117은 백라이트, 조명 장치 및 표시 장치에 이용하는 발광 장치의 절연성 기판의 평면도이다.
도 118은 도 117의 118-118선으로부터 바라본 단면 모식도이다.
도 119는 상기 봉형상 구조 발광 소자를 배열하는 원리를 설명하는 도면이다.
도 120은 상기 봉형상 구조 발광 소자를 배열할 때에 전극에 주는 전위를 설명하는 도면이다.
도 121은 상기 봉형상 구조 발광 소자를 배열한 절연성 기판의 평면도이다.
도 122는 상기 표시 장치의 평면도이다.
도 123은 상기 표시 장치의 표시부의 요부의 회로도이다.
도 124는 본 발명의 제 46 실시형태의 발광 장치의 평면도이다.
도 125는 상기 발광 장치의 사시도이다.
도 126은 상기 발광 장치에 있어서 인접하는 봉형상 구조 발광 소자가 역방향 상태인 요부의 평면도이다.
이하, 본 발명의 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치를 도시의 실시형태에 의해 상세하게 설명한다. 또한, 이 실시형태에서는 제 1 도전형을 n형으로 하고 제 2 도전형을 p형으로 하였지만, 제 1 도전형을 p형으로 하고 제 2 도전형을 n형으로 해도 좋다.
〔제 1 실시형태〕
도 1은 본 발명의 제 1 실시형태의 봉형상 구조 발광 소자의 사시도를 나타내고 있다. 이 제 1 실시형태의 봉형상 구조 발광 소자는, 도 1에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(11)와, 상기 반도체 코어(11)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(12)을 구비하고 있다. 상기 반도체 코어(11)는 일단측의 외주면이 노출되는 노출 부분(11a)이 형성되어 있다. 또한, 반도체 코어(11)의 타단측의 끝면은 반도체층(12)으로 덮여져 있다.
상기 봉형상 구조 발광 소자는 다음과 같이 제조한다.
우선, n형 GaN으로 이루어지는 기판 상에 성장 구멍을 갖는 마스크를 형성한다. 마스크에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어(11) 및 반도체층(12)에 대해서 선택적으로 에칭 가능한 재료를 이용한다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다.
이어서, 마스크의 성장 구멍에 의해 노출된 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(11)를 형성한다. MOCVD 장치의 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH3)을, 또한 캐리어 가스로서 수소(H3)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어를 성장시킬 수 있다. 이 때, 성장하는 반도체 코어(11)의 직경은 상기 마스크의 성장 구멍의 지름으로 정할 수 있다.
이어서, 봉형상의 반도체 코어(11)를 덮도록 기판 전체면에 p형 GaN으로 이루어지는 반도체층을 형성한다. MOCVD 장치의 온도를 960℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를, p형 불순물 공급용에 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용함으로써 마그네슘(Mg)을 불순물로 하는 p형 GaN을 성장시킬 수 있다.
이어서, 리프트 오프에 의해 반도체층 중 반도체 코어를 덮는 부분을 제외한 영역과 마스크를 제거해서 봉형상의 반도체 코어(11)의 기판측 외주면을 노출시켜서 노출 부분(11a)을 형성한다. 이 상태에서, 상기 반도체 코어(11)의 기판과 반대인 측의 끝면은 반도체층(12)에 의해 덮여져 있다. 마스크가 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4))으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 마스크 상의 반도체층(반도체층 중 반도체 코어를 덮는 부분을 제외한 영역)을 리프트 오프에 의해 제거할 수 있다. 이 실시형태에 있어서는 제거된 마스크의 막 두께에 의해 반도체 코어(11)의 노출 부분(11a)의 길이가 결정된다. 이 실시형태의 노출 공정에서는 리프트 오프를 이용했지만 에칭에 의해 반도체 코어의 일부를 노출시켜도 좋다.
이어서, 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판을 기판 평면을 따라 진동시킴으로써 기판 상에 세워 설치하는 반도체 코어(11)의 기판측에 가까운 근원이 절곡되도록 반도체층(12)으로 덮여진 반도체 코어(11)에 대해서 응력이 작용하여 반도체층(12)으로 덮여진 반도체 코어(11)가 기판으로부터 분리된다.
이렇게 해서, n형 GaN으로 이루어지는 기판으로부터 분리된 미세한 봉형상 구조 발광 소자를 제조할 수 있다.
또한, 상기 봉형상 구조 발광 소자는 반도체층(12)이 반도체 코어(11)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(12)에 의해 반도체 코어(11)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
상기 구성의 봉형상 구조 발광 소자에 의하면, 봉형상의 n형 GaN으로 이루어지는 반도체 코어(11)를 덮도록, 또한, 반도체 코어(11)의 일부의 외주면이 노출되도록 p형 GaN으로 이루어지는 반도체층(12)을 형성함으로써 마이크로 오더 사이즈나 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자이여도 반도체 코어(11)의 노출 부분(11a)을 n측 전극에 접속하고 반도체 코어(11)를 덮는 반도체층(12)의 부분에 p측 전극을 접속할 수 있게 된다. 이 봉형상 구조 발광 소자는 반도체 코어(11)의 노출 부분(11a)에 n측 전극을 접속하고 반도체층(12)에 p측 전극을 접속해서 반도체 코어(11)의 외주면과 반도체층(12)의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 p측 전극으로부터 n측 전극으로 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다. 이 봉형상 구조 발광 소자에서는 반도체층(12)으로 덮여진 반도체 코어(11)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높다. 따라서, 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자를 실현할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 기판과 일체가 아니므로 장치로의 실장의 자유도가 높다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛~30㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 반도체 코어(11)의 일단측의 외주면이, 예컨대 축방향으로 1㎛~5㎛ 정도 노출되어 있음으로써 반도체 코어(11)의 일단측의 외주면의 노출 부분(11a)에 한쪽의 전극을 접속하고 반도체 코어(11)의 타단측의 반도체층(12)에 전극을 접속하는 것이 가능하게 되고, 양단에 전극을 떼어 놓아서 접속할 수 있고, 반도체층(12)에 접속하는 전극과 반도체 코어(11)의 노출 부분이 단락되는 것을 용이하게 방지할 수 있다.
또한, 상기 반도체 코어(11)의 타단측의 끝면을 반도체층(12)에 의해 덮고 있음으로써 반도체 코어(11)의 노출 부분(11a)과 반대인 측의 끝면을 덮는 반도체층(12)의 부분에 반도체 코어(11)와 단락시키지 않고 p측 전극을 용이하게 접속할 수 있다. 이것에 의해, 미세한 봉형상 구조 발광 소자의 양단에 전극을 용이하게 접속시킬 수 있게 된다.
또한, 상기 반도체 코어(11)의 반도체층(12)으로 덮여진 영역의 외주면과 반도체 코어(11)의 노출 영역의 외주면이 연속하고 있음으로써 반도체 코어(11)의 노출 영역이 반도체층(12)의 외경보다 가늘게 되어 있으므로 제조 공정에 있어서 기판 상에 세워 설치하도록 형성된 반도체 코어(11)의 노출 영역이 기판측에 접히기 쉬워져 제조가 용이해진다.
〔제 2 실시형태〕
도 2는 본 발명의 제 2 실시형태의 봉형상 구조 발광 소자의 사시도를 나타내고 있다. 이 제 2 실시형태의 봉형상 구조 발광 소자는, 도 2에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(21)와, 상기 반도체 코어(21)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(22)과, 상기 양자우물층(22)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(23)을 구비하고 있다. 상기 반도체 코어(21)는 일단측의 외주면이 노출되는 노출 부분(21a)이 형성되어 있다. 또한, 반도체 코어(21)의 타단측의 끝면은 양자우물층(22)과 반도체층(23)으로 덮여져 있다.
상기 제 2 실시형태의 봉형상 구조 발광 소자에서는, 제 1 실시형태의 봉형상 구조 발광 소자와 마찬가지로, MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 기판 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(21)를 형성한다.
상기 제 2 실시형태의 봉형상 구조 발광 소자는 제 1 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 반도체 코어(21)와 반도체층(23) 사이에 양자우물층(22)을 형성함으로써 양자우물층(22)의 양자 구속 효과에 의해 발광 효율을 더욱 향상시킬 수 있다. MOCVD 장치 내에서 전술한 바와 같이 n형 GaN의 반도체 코어를 성장시킨 후, 발광 파장에 따라 설정 온도를 600℃로부터 800℃로 변경하고, 캐리어 가스에 질소(N2), 성장 가스에 TMG 및 NH3, 트리메틸인듐(TMI)을 공급함으로써 n형 GaN의 반도체 코어(21) 상에 InGaN 양자우물층(22)을 형성할 수 있다. 그 후, 또한 설정 온도를 960℃로 하고, 전술한 바와 같이, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(23)을 형성할 수 있다. 또한, 이 양자우물층은 InGaN층과 p형 GaN층 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다, 또한, GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
〔제 3 실시형태〕
도 3은 본 발명의 제 3 실시형태의 봉형상 구조 발광 소자의 사시도를 나타내고 있다. 이 제 3 실시형태의 봉형상 구조 발광 소자는, 도 3에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(11)와, 상기 반도체 코어(11)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(12)과, 상기 반도체층(12)을 덮도록 형성된 투명 전극(13)을 구비하고 있다. 상기 반도체 코어(11)는 일단측의 외주면이 노출되는 노출 부분(11a)이 형성되어 있다. 또한, 반도체 코어(11)의 타단측의 끝면은 반도체층(12)과 투명 전극(13)으로 덮여져 있다. 상기 투명 전극(13)은 막 두께 200㎚의 ITO(주석 첨가 산화 인듐)에 의해 형성되어 있다. ITO의 성막은 증착법 또는 스퍼터법을 이용할 수 있다. ITO막을 성막 후, 500℃~600℃에서 열처리를 행함으로써 p형 GaN으로 이루어지는 반도체층(12)과 ITO로 이루어지는 투명 전극(13)의 콘택트 저항을 낮출 수 있다. 또한, 투명 전극은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni의 적층 금속막 등을 이용해도 좋다. 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 보다 전극층의 저항을 낮추기 위해서 상기 ITO막 상에 Ag/Ni의 적층 금속막을 적층해도 좋다.
상기 제 3 실시형태의 봉형상 구조 발광 소자에서는, 제 1 실시형태의 봉형상 구조 발광 소자와 마찬가지로, MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 기판 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(11)를 형성한다.
상기 제 3 실시형태의 봉형상 구조 발광 소자는 제 1 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 반도체층(12)의 대략 전체를 덮도록 투명 전극(13)을 형성하는 것에 의해서 반도체층(12)을 투명 전극(13)을 통해서 전극에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다. 특히, n형 반도체로 이루어지는 반도체 코어와 p형 반도체로 이루어지는 반도체층의 구성에서는 p형 반도체로 이루어지는 반도체층이 불순물 농도를 높이기 어려워 저항이 크지만, 투명 전극에 의해 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다.
〔제 4 실시형태〕
도 4는 본 발명의 제 4 실시형태의 봉형상 구조 발광 소자의 사시도를 나타내고 있다. 이 제 4 실시형태의 봉형상 구조 발광 소자는, 도 4에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(21)와, 상기 반도체 코어(21)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(22)과, 상기 양자우물층(22)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(23)과, 상기 반도체층(23)을 덮도록 형성된 투명 전극(24)을 구비하고 있다. 상기 반도체 코어(21)는 일단측의 외주면이 노출되는 노출 부분(21a)이 형성되어 있다. 또한, 도 5의 단면도에 나타내는 바와 같이, 반도체 코어(21)의 타단측의 끝면은 양자우물층(22)과 반도체층(23)과 투명 전극(24)으로 덮여져 있다. 이것에 의해, 투명 전극(24)의 반도체 코어(21)의 노출 부분(21a)과 반대인 측의 끝에 전극(또는 배선)을 접속함으로써 그 전극과 반도체 코어(21)가 단락되는 것을 용이하게 방지할 수 있음과 아울러, 투명 전극(24)에 접속되는 전극(또는 배선)을 굵거나 또는 단면적을 크게 할 수 있으므로 전극(또는 배선)을 통해서 열을 효율 좋게 방열할 수 있다.
또한, 상기 봉형상 구조 발광 소자는, 도 6에 나타내는 바와 같이, 반도체 코어(21)의 노출 부분(21a)에 n측 전극(25)을 접속하고, 타단측의 투명 전극(24)에 p측 전극(26)을 접속하고 있다. p측 전극(26)이 투명 전극(24)의 끝에 접속되어 있으므로 발광 영역을 전극으로 차단하는 면적을 최소한으로 할 수 있어 광의 인출 효율을 높일 수 있다.
상기 제 4 실시형태의 봉형상 구조 발광 소자에서는, 제 1 실시형태의 봉형상 구조 발광 소자와 마찬가지로, MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 기판 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(21)를 형성한다.
상기 제 4 실시형태의 봉형상 구조 발광 소자는 제 2 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 반도체층(23)의 대략 전체를 덮도록 투명 전극(24)을 형성하는 것에 의해서 반도체층(23)을 투명 전극(24)을 통해서 p측 전극(26)에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다. 특히, n형 반도체로 이루어지는 반도체 코어와 p형 반도체로 이루어지는 반도체층의 구성에서는 p형 반도체로 이루어지는 반도체층이 불순물 농도를 높이기 어려워 저항이 크지만, 투명 전극에 의해 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다.
상기 제 1~제 4 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용했지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다. n형에서는 Ge, p형에서는 Zn 등을 이용할 수 있다.
또한, 상기 제 1~제 4 실시형태에서는 단면 거의 원형인 봉형상의 반도체 코어(11,21)에 반도체층이나 양자우물층을 피복한 봉형상 구조 발광 소자에 대해서 설명했지만, 예컨대 단면 거의 육각형 등의 다른 다각형인 봉형상의 반도체 코어에 반도체층이나 양자우물층 등을 피복한 봉형상 구조 발광 소자에 대해서 본 발명을 적용해도 좋다. n형 GaN은 육방정계의 결정 성장이 되고, 기판 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 거의 육각 기둥 형상의 반도체 코어가 얻어진다. 성장 방향이나 성장 온도 등의 성장 조건에 의존하지만, 성장시키는 반도체 코어의 직경이 수십㎚로부터 수백㎚ 정도의 작은 경우에 단면이 거의 원형에 가까운 형상이 되기 쉬운 경향이 있고, 직경이 0.5㎛ 정도로부터 수㎛로 커지면 단면을 거의 육각형으로 성장시키는 것이 용이해지는 경향이 있다.
예컨대, 도 7에 나타내는 바와 같이, 단면 거의 육각형의 봉형상의 n형 GaN으로 이루어지는 반도체 코어(31)와, 상기 반도체 코어(31)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(32)을 구비하고 있다. 상기 반도체 코어(31)는 일단측의 외주면이 노출되는 노출 부분(31a)이 형성되어 있다. 또한, 반도체 코어(31)의 타단측의 끝면은 반도체층(32)으로 덮여져 있다.
또한, 도 8에 나타내는 바와 같이, 단면 거의 육각형의 봉형상의 n형 GaN으로 이루어지는 반도체 코어(41)와, 상기 반도체 코어(41)의 일부를 덮도록 형성된 양자우물층(42)과, 상기 양자우물층(42)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(43)을 구비하고 있다. 상기 반도체 코어(41)는 일단측의 외주면이 노출되는 노출 부분(41a)이 형성되어 있다. 또한, 반도체 코어(41)의 타단측의 끝면은 양자우물층(42)과 반도체층(43)으로 덮여져 있다.
또한, 도 9에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(31)와, 상기 반도체 코어(31)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(32)과, 상기 반도체층(32)을 덮도록 형성된 ITO로 이루어지는 투명 전극(33)을 구비하고 있다. 상기 반도체 코어(31)는 일단측의 외주면이 노출되는 노출 부분(31a)이 형성되어 있다. 또한, 반도체 코어(31)의 타단측의 끝면은 반도체층(32)과 투명 전극(33)으로 덮여져 있다.
또한, 도 10에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(41)와, 상기 반도체 코어(41)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(42)과, 상기 양자우물층(42)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(43)과, 상기 반도체층(43)을 덮도록 형성된 ITO로 이루어지는 투명 전극(44)을 구비하고 있다. 상기 반도체 코어(41)는 일단측의 외주면이 노출되는 노출 부분(41a)이 형성되어 있다. 또한, 도 5에 나타내는 바와 같이, 반도체 코어(41)의 타단측의 끝면은 양자우물층(42)과 반도체층(43)과 투명 전극(44)으로 덮여져 있다.
〔제 5 실시형태〕
도 11은 본 발명의 제 5 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다. 이 제 5 실시형태의 봉형상 구조 발광 소자는, 도 11에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(51)와, 상기 반도체 코어(51)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(52)을 구비하고 있다. 상기 반도체 코어(51)는 일단측의 외주면이 노출되는 노출 부분(51a)이 형성되어 있다. 또한, 반도체 코어(51)의 타단측의 끝면은 반도체층(52)으로 덮여져 있다.
상기 반도체층(52)은 반도체 코어(51)의 외주면을 덮는 부분(52b)의 지름 방향의 두께보다 반도체 코어(51)의 타단측의 끝면을 덮는 부분(52a)의 축방향의 두께가 두꺼워지도록 형성되어 있다.
도 12는 상기 봉형상 구조 발광 소자의 요부의 단면 모식도를 나타내고 있고, 반도체층(52)에 있어서 반도체 코어(51)의 외주면을 덮는 부분(52b)의 지름 방향의 두께(T1)보다 반도체 코어(51)의 타단측의 끝면을 덮는 부분(52a)의 축방향의 두께(T2)가 두껍게 되어 있다.
이것에 의해, 반도체 코어(51)의 타단측의 끝면을 덮는 반도체층(52)측에 접속하는 전극(53)을 반도체 코어(51)와 오버랩시키지 않고 반도체층(52)에 접속시킬 수 있기 때문에 반도체 코어(51)의 측면 전체의 광의 인출 효율을 향상시킬 수 있다. 또는, 반도체 코어(51)의 타단측의 끝면을 덮는 반도체층(52)측에 접속하는 전극(53)이 반도체 코어(51)와 오버랩했을 경우이여도 오버랩량을 저감할 수 있으므로 광의 인출 효율을 향상시킬 수 있다. 또한, 상기 반도체층(52)은 반도체 코어(51)의 외주면을 덮는 부분(52b)의 지름 방향의 두께(T1)보다 반도체 코어(51)의 타단측의 끝면을 덮는 부분(52a)의 축방향의 두께(T2)가 두꺼우므로 반도체 코어(51)의 타단측의 끝면을 덮는 반도체층(52)의 부분(52a)의 저항이 높게 되어 반도체 코어(51)의 타단측에 발광이 집중되지 않아 반도체 코어(51)의 측면 영역의 발광을 강화할 수 있음과 아울러, 반도체 코어(51)의 타단측의 끝면을 덮는 반도체층(52)의 부분(52a)에 있어서의 누설 전류를 억제할 수 있다.
이것에 대해서, 예컨대, 도 13의 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도에 나타내는 바와 같이, 반도체층(1052)에 있어서 반도체 코어(1051)의 외주면을 덮는 부분(1052b)의 지름 방향의 두께(T11)와 반도체 코어(1051)의 타단측의 끝면을 덮는 부분(1052a)의 축방향의 두께(T12)가 거의 동일한 두께로 되어 있을 경우, 반도체 코어(1051)의 타단측에 발광이 집중되어 반도체 코어(1051)의 측면 영역의 발광이 저하되거나 반도체 코어(1051)의 타단측의 끝면을 덮는 반도체층(1052)의 부분(1052a)에 있어서 누설 전류가 발생될 가능성이 있다. 또한, 전극(1053)이 반도체 코어(1051)와 크게 오버랩하므로 광의 인출 효율이 낮아진다.
상기 제 5 실시형태의 봉형상 구조 발광 소자는 제 1 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
〔제 6 실시형태〕
도 14는 본 발명의 제 6 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다. 이 제 6 실시형태의 봉형상 구조 발광 소자는, 도 2에 나타내는 바와 같이, 단면 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(61)와, 상기 반도체 코어(61)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(62)과, 상기 양자우물층(62)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(63)을 구비하고 있다. 상기 반도체 코어(61)는 일단측의 외주면이 노출되는 노출 부분(61a)이 형성되어 있다. 또한, 반도체 코어(61)의 타단측의 끝면은 양자우물층(62)과 반도체층(63)으로 덮여져 있다.
상기 양자우물층(62)은 반도체 코어(61)의 외주면을 덮는 부분(62b)의 지름 방향의 두께보다 반도체 코어(61)의 타단측의 끝면을 덮는 부분(62a)의 축방향의 두께가 두꺼워지도록 형성되어 있다.
도 15는 상기 봉형상 구조 발광 소자의 요부의 단면 모식도를 나타내고 있고, 양자우물층(62)에 있어서 반도체 코어(61)의 외주면을 덮는 부분(62b)의 지름 방향의 두께(T21)보다 반도체 코어(61)의 타단측의 끝면을 덮는 부분(62a)의 축방향의 두께(T22)가 두껍게 되어 있다.
이것에 의해, 반도체 코어(61)의 타단측의 끝면을 덮는 반도체층(63)측에 접속하는 전극(64)을 반도체 코어(61)와 오버랩시키지 않고 반도체층(63)에 접속시킬 수 있으므로 반도체 코어(61)의 측면 전체의 광의 인출 효율을 향상시킬 수 있다. 또는, 반도체 코어(61)의 타단측의 끝면을 덮는 반도체층(63)측에 접속하는 전극(64)이 반도체 코어(61)와 오버랩했을 경우이여도 오버랩량을 저감할 수 있으므로 광의 인출 효율을 향상시킬 수 있다. 또한, 상기 양자우물층(62)은 반도체 코어(61)의 외주면을 덮는 부분(62b)의 지름 방향의 두께(T21)보다 반도체 코어(61)의 타단측의 끝면을 덮는 부분(62a)의 축방향의 두께(T22)가 두꺼우므로 반도체 코어(61)의 타단측의 코너부에 발생되는 전계 집중을 완화할 수 있고, 내압 향상 및 발광 소자의 수명을 개선할 수 있음과 아울러, 반도체 코어(61)의 타단측의 끝면을 덮는 양자우물층(62)의 부분(62a)에 있어서의 누설 전류를 억제할 수 있다.
이것에 대해서, 예컨대, 도 16의 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도에 나타내는 바와 같이, 양자우물층(1062)에 있어서 반도체 코어(1061)의 외주면을 덮는 부분(1062b)의 지름 방향의 두께(T31)와 반도체 코어(1051)의 타단측의 끝면을 덮는 부분(1052a)의 축방향의 두께(T32)가 거의 동일한 두께로 되어 있을 경우, 반도체 코어(61)의 타단측의 코너부에 전계 집중이 생겨서 내압이 저하되거나 반도체 코어(1061)의 타단측의 끝면을 덮는 양자우물층(1062)의 부분(1062a)에 있어서 누설 전류가 발생될 가능성이 있다. 또한, 전극(1064)이 반도체 코어(1061)와 크게 오버랩하므로 광의 인출 효율이 낮아진다.
상기 제 6 실시형태의 봉형상 구조 발광 소자는 제 1 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
〔제 7 실시형태〕
도 17a~도 17e는 본 발명의 제 7 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도를 나타내고 있다. 이 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 17a에 나타내는 바와 같이, n형 GaN으로 이루어지는 기판(70) 상에 섬 형상의 촉매 금속층(75)을 형성한다(촉매 금속층 형성 공정). 이 촉매 금속층에는 Ga, N, In, Al 등의 화합물 반도체 재료 및 Si, Mg 등의 불순물재에 대해서 이들을 용해해서 얻고, 또한 자신과는 화합물을 형성하기 어려운 Ni, Fe, Au 등의 재료를 사용할 수 있다. 섬 형상의 패턴의 형성은 기판(70) 상에 촉매 금속층을 두께 100㎚~300㎚ 정도 형성한 후, 리소그래피법과 드라이 에칭에 의해 반도체 코어를 성장시켜야 할 직경 1㎛ 정도의 섬 형상으로 적절한 간격을 두고 패터닝한다.
이어서, 도 17b에 나타내는 바와 같이, 상기 섬 형상의 촉매 금속층(75)이 형성된 기판(70) 상에 MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 섬 형상의 촉매 금속층(75)과 기판(70)의 계면으로부터 n형의 GaN을 결정 성장시킴으로써 봉형상의 n형의 GaN으로 이루어지는 반도체 코어(71)를 형성한다(반도체 코어 형성 공정). 성장 온도를 800℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어(71)를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 기판(70) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 반도체 코어가 얻어진다.
이어서, 도 17c에 나타내는 바와 같이, 반도체 코어(71)의 선단에 섬 형상의 촉매 금속층(75)을 유지한 상태에서 반도체 코어(71)의 외주면 및 촉매 금속층(75)과 반도체 코어(71)의 계면으로부터의 결정 성장에 의해 반도체 코어(71)의 표면을 덮는 p형의 GaN으로 이루어지는 반도체층(72)을 형성한다(반도체층 형성 공정). 이 반도체층 형성 공정에서는 형성 온도를 900℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를, p형 불순물 공급용에 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용함으로써 마그네슘(Mg)을 불순물로 하는 p형 GaN을 성장시킬 수 있다.
이어서, 도 17d에 나타내는 바와 같이, 드라이 에칭에 의해 반도체 코어(71)의 기판(70)의 외주면을 노출시킨다(노출 공정). 이 때, 섬 형상의 촉매 금속층(75)을 제거함과 아울러 반도체 코어(71)의 상단의 일부가 제거되지만 반도체층(72)에 있어서 반도체 코어(71)의 외주면을 덮는 부분(72b)의 지름 방향의 두께보다 반도체 코어(71)의 타단측의 끝면을 덮는 부분(72a)의 축방향의 두께가 두껍게 되어 있다. 이 노출 공정에서는 드라이 에칭의 RIE(Reactive Ion Etching: 반응성 이온 에칭)에 SiCl4를 이용함으로써 용이하게 GaN에 이방성을 가지고 에칭할 수 있다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(70)을 기판 평면을 따라 진동시킴으로써 기판(70) 상에 세워 설치하는 반도체 코어(71)의 기판(70)측에 가까운 근원이 절곡되도록 반도체층(72)으로 덮여진 반도체 코어(71)에 대해서 응력이 작용하여, 도 17e에 나타내는 바와 같이, 반도체층(72)으로 덮여진 반도체 코어(71)가 기판(70)으로부터 분리된다.
이렇게 해서, 기판(70)으로부터 분리된 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 이 제 7 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛, 길이를 10㎛로 하고 있다(도 17a~도 17e에서는 도면을 보기 쉽게 하기 위해서 봉형상 구조 발광 소자의 길이를 짧게 나타내고 있음).
또한, 상기 봉형상 구조 발광 소자는 반도체층(72)이 반도체 코어(71)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(72)에 의해 반도체 코어(71)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
이와 같이 하여 기판(70)으로부터 분리된 봉형상 구조 발광 소자는 반도체 코어(71)의 노출 부분(71a)에 한쪽의 전극을 접속하고 반도체층(72)에 다른쪽의 전극을 접속해서 반도체 코어(71)의 외주면과 반도체층(72)의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다.
상기 반도체층 형성 공정에 있어서 섬 형상의 촉매 금속층(75)을 제거하지 않고 반도체 코어(71)의 선단에 섬 형상의 촉매 금속층(75)을 유지한 상태에서 반도체 코어(71)의 표면을 덮는 p형의 반도체층(72)을 형성함으로써 반도체 코어(71)의 외주면보다 촉매 금속층(75)과 반도체 코어(71)의 계면으로부터의 결정 성장이 촉진되므로 반도체 코어(71)의 외주면을 덮는 부분(72b)의 지름 방향의 두께보다 반도체 코어(71)의 타단측의 끝면을 덮는 부분(72a)의 축방향의 두께가 두꺼운 반도체층(72)을 용이하게 형성할 수 있다.
상기 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 반도체층(72)을 형성하는 반도체층 형성 공정 전에 섬 형상의 촉매 금속층(75)을 제거하지 않고 반도체 코어(71)의 선단에 섬 형상의 촉매 금속층(75)을 유지한 상태에서 반도체 코어(71)의 표면을 덮도록 양자우물층을 형성해도 좋다. 이것에 의해서, 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두꺼운 양자우물층을 용이하게 형성할 수 있다.
상기 제 7 실시형태의 봉형상 구조 발광 소자는 제 5 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 반도체층(72)에 있어서 반도체 코어(71)의 외주면을 덮는 부분(72b)의 지름 방향의 두께보다 반도체 코어(71)의 타단측의 끝면을 덮는 부분(72a)의 축방향의 두께를 두껍게 함으로써 반도체 코어(71)의 타단측의 끝면을 덮는 반도체층(72)측에 접속하는 전극을 반도체 코어(71)의 타단측의 끝면의 위치까지 오버랩시키지 않고 반도체층(72)의 부분(72a)에만 접속시킬 수 있으므로 반도체 코어(71)의 측면 전체의 광의 인출 효율을 향상시킬 수 있다. 또한, 상기 반도체층(72)은 반도체 코어(71)의 외주면을 덮는 부분(72b)의 지름 방향의 두께보다 반도체 코어(71)의 타단측의 끝면을 덮는 부분(72a)의 축방향의 두께가 두꺼우므로 반도체 코어(71)의 타단측의 끝면을 덮는 반도체층(72)의 부분(72a)의 저항이 높게 되어 반도체 코어(71)의 타단측에 발광이 집중되지 않고 반도체 코어(71)의 측면 영역의 발광을 강화할 수 있음과 아울러, 반도체 코어(71)의 타단측의 끝면을 덮는 반도체층(72)의 부분(72a)에 있어서의 누설 전류를 억제할 수 있다.
〔제 8 실시형태〕
도 18a~도 18d는 본 발명의 제 8 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도를 나타내고 있다. 이 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 18a에 나타내는 바와 같이, 하지 기판(80) 상에 n형 GaN으로 이루어지는 반도체막(84)을 형성하고, 그 반도체막(84) 상에 섬 형상의 촉매 금속층(85)을 형성한다(촉매 금속층 형성 공정). 이 촉매 금속층에는 Ga, N, In, Al 등의 화합물 반도체 재료 및 Si, Mg 등의 불순물재에 대해서 이들을 용해해서 얻고, 또한 자신과는 화합물을 형성하기 어려운 Ni, Fe, Au 등의 재료를 사용할 수 있다. 섬 형상의 패턴의 형성은 반도체막(84) 상에 촉매 금속층을 두께 100㎚~300㎚ 정도 형성한 후, 리소그래피법과 드라이 에칭에 의해 반도체 코어를 성장시켜야 할 직경 1㎛ 정도의 섬 형상으로 적절한 간격을 두고 패터닝한다.
이어서, 도 18b에 나타내는 바와 같이, 상기 섬 형상의 촉매 금속층(85)이 형성된 반도체막(84) 상에 MOCVD 장치를 이용해서 섬 형상의 촉매 금속층(85)과 반도체막(84)의 계면으로부터 n형의 GaN을 결정 성장시킴으로써 봉형상의 n형의 GaN으로 이루어지는 반도체 코어(81)를 형성한다(반도체 코어 형성 공정). 성장 온도를 800℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어(81)를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 반도체막(84) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 반도체 코어가 얻어진다.
이어서, 도 18c에 나타내는 바와 같이, 반도체 코어(81)의 선단에 섬 형상의 촉매 금속층(85)을 유지한 상태에서 반도체 코어(81)의 외주면 및 촉매 금속층(85)과 반도체 코어(81)의 계면으로부터의 결정 성장에 의해 반도체 코어(81)의 표면을 덮는 p형의 반도체층(82)을 형성한다(반도체 코어 형성 공정). 이 반도체층 형성 공정에서는 형성 온도를 900℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를, p형 불순물 공급용에 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용함으로써 마그네슘(Mg)을 불순물로 하는 p형 GaN을 성장시킬 수 있다.
이어서, 도 18d에 나타내는 바와 같이, 드라이 에칭에 의해 하지 기판(80) 표면 및 반도체 코어(81)의 하지 기판(80)의 외주면을 노출시킨다(노출 공정). 이 때, 섬 형상의 촉매 금속층(85)을 제거함과 아울러 반도체 코어(81)의 상단의 일부가 제거되지만 반도체층(82)에 있어서 반도체 코어(81)의 외주면을 덮는 부분(82b)의 지름 방향의 두께보다 반도체 코어(81)의 타단측의 끝면을 덮는 부분(82a)의 축방향의 두께가 두껍게 되어 있다. 이 노출 공정에서는 드라이 에칭의 RIE에 SiCl4를 이용함으로써 용이하게 GaN에 이방성을 가지고 에칭할 수 있다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 하지 기판(80)을 기판 평면을 따라 진동시킴으로써 하지 기판(80) 상에 세워 설치하는 반도체 코어(81)의 하지 기판(80)측에 가까운 근원이 절곡되도록 반도체층(82)으로 덮여진 반도체 코어(81)에 대해서 응력이 작용하여, 도 18e에 나타내는 바와 같이, 반도체층(82)으로 덮여진 반도체 코어(81)가 하지 기판(80)으로부터 분리된다.
이렇게 해서, 하지 기판(80)으로부터 분리된 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 이 제 8 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛, 길이를 10㎛로 하고 있다(도 18a~도 18e에서는 도면을 보기 쉽게 하기 위해서 봉형상 구조 발광 소자의 길이를 짧게 나타내고 있음).
또한, 상기 봉형상 구조 발광 소자는 반도체층(82)이 반도체 코어(81)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(82)에 의해 반도체 코어(81)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
이와 같이 하여 하지 기판(80)으로부터 분리된 봉형상 구조 발광 소자는 반도체 코어(81)의 노출 부분(81a)에 한쪽의 전극을 접속하고 반도체층(82)에 다른쪽의 전극을 접속해서 반도체 코어(81)의 외주면과 반도체층(82)의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다.
상기 반도체층 형성 공정에 있어서 섬 형상의 촉매 금속층(85)을 제거하지 않고 반도체 코어(81)의 선단에 섬 형상의 촉매 금속층(85)을 유지한 상태에서 반도체 코어(81)의 표면을 덮는 p형의 반도체층(82)을 형성함으로써 반도체 코어(81)의 외주면보다 촉매 금속층(85)과 반도체 코어(81)의 계면으로부터의 결정 성장이 촉진되므로 반도체 코어(81)의 외주면을 덮는 부분(82b)의 지름 방향의 두께보다 반도체 코어(81)의 타단측의 끝면을 덮는 부분(82a)의 축방향의 두께가 두꺼운 반도체층(82)을 용이하게 형성할 수 있다.
상기 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 반도체층(82)의 외주면과 반도체 코어(81)의 노출 부분(81a)의 외주면이 단차 없이 연속되어 있으므로 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체층(82)의 외주면과 반도체 코어(81)의 노출 부분(81a)의 외주면 사이에 단차가 없으므로 반도체 코어(81)의 노출 부분(81a)과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
또한, 반도체층(82)을 형성하는 반도체층 형성 공정 전에 섬 형상의 촉매 금속층(85)을 제거하지 않고 반도체 코어(81)의 선단에 섬 형상의 촉매 금속층(85)을 유지한 상태에서 반도체 코어(81)의 표면을 덮도록 양자우물층을 형성해도 좋다. 이것에 의해서, 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두꺼운 양자우물층을 용이하게 형성할 수 있다.
상기 제 8 실시형태의 봉형상 구조 발광 소자는 제 5 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 반도체층(82)에 있어서 반도체 코어(81)의 외주면을 덮는 부분(82b)의 지름 방향의 두께보다 반도체 코어(81)의 타단측의 끝면을 덮는 부분(82a)의 축방향의 두께를 두껍게 함으로써 반도체 코어(81)의 타단측의 끝면을 덮는 반도체층(82)측에 접속하는 전극을 반도체 코어(81)의 타단측의 끝면의 위치까지 오버랩시키지 않고 반도체층(82)의 부분(82a)에만 접속시킬 수 있으므로 반도체 코어(81)의 측면 전체의 광의 인출 효율을 향상시킬 수 있다. 또한, 상기 반도체층(82)은 반도체 코어(81)의 외주면을 덮는 부분(82b)의 지름 방향의 두께보다 반도체 코어(81)의 타단측의 끝면을 덮는 부분(82a)의 축방향의 두께가 두꺼우므로 반도체 코어(81)의 타단측의 끝면을 덮는 반도체층(82)의 부분(82a)의 저항이 높게 되어 반도체 코어(81)의 타단측에 발광이 집중되지 않아 반도체 코어(81)의 측면 영역의 발광을 강화할 수 있음과 아울러, 반도체 코어(81)의 타단측의 끝면을 덮는 반도체층(82)의 부분(82a)에 있어서의 누설 전류를 억제할 수 있다.
〔제 9 실시형태〕
도 19a~도 19e는 본 발명의 제 9 실시형태의 봉형상 구조 발광 소자의 제조 방법의 공정도를 나타내고 있다. 이 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 19a에 나타내는 바와 같이, n형 GaN으로 이루어지는 기판(90) 상에 성장 구멍(94a)을 갖는 마스크(94)를 형성한다. 마스크(94)에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용할 수 있다. 성장 구멍(94a)의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다. 이 때, 성장하는 반도체 코어의 지름은 마스크(94)의 성장 구멍(94a)의 사이즈에 의존한다.
이어서, 마스크(94)의 성장 구멍(94a)에 의해 노출된 기판(90) 상에 섬 형상의 촉매 금속층(95)을 형성한다(촉매 금속층 형성 공정). 이 촉매 금속층에는 Ga, N, In, Al 등의 화합물 반도체 재료 및 Si, Mg 등의 불순물재에 대해서 이들을 용해해서 얻고, 또한 자신과는 화합물을 형성하기 어려운 Ni, Fe, Au 등의 재료를 사용할 수 있다. 성장 구멍(94a)에 노출된 기판(90) 상으로의 섬 형상의 촉매 금속층(95)은 상기 성장 구멍(94a)을 리소그래피법과 드라이 에칭법에 의해 형성할 때에 이용한 레지스트(도시 생략)를 마스크(94) 상에 남긴 채, 상기 레지스트 및 기판(90) 상에 촉매 금속층을 두께 100㎚~300㎚ 정도 형성하고, 리프트 오프법에 의해 상기 레지스트와 함께 레지스트 상의 촉매 금속층을 제거함으로써 얻어진다.
이어서, 도 19b에 나타내는 바와 같이, 상기 섬 형상의 촉매 금속층(95)이 형성된 기판(90) 상에 MOCVD 장치를 이용해서 섬 형상의 촉매 금속층(95)과 기판(90)의 계면으로부터 n형의 GaN을 결정 성장시킴으로써 봉형상의 n형의 GaN으로 이루어지는 반도체 코어(91)를 형성한다(반도체 코어 형성 공정). 성장 온도를 800℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어(91)를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 기판(90) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 반도체 코어가 얻어진다.
이어서, 도 19c에 나타내는 바와 같이, 반도체 코어(91)의 선단에 섬 형상의 촉매 금속층(95)을 유지한 상태에서 반도체 코어(91)의 외주면 및 촉매 금속층(95)과 촉매 금속층(95)의 계면으로부터의 결정 성장에 의해 반도체 코어(91)의 표면을 덮는 p형의 반도체층(92)을 형성한다(반도체층 형성 공정). 이 반도체층 형성 공정에서는 형성 온도를 900℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를, p형 불순물 공급용에 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용함으로써 마그네슘(Mg)을 불순물로 하는 p형 GaN을 성장시킬 수 있다.
이어서, 도 19d에 나타내는 바와 같이, 노출 공정에 있어서 에칭에 의해 반도체층(92)의 반도체 코어(91)를 덮는 부분을 제외한 영역과 마스크(94)(도 19c에 나타냄)를 제거해서 봉형상의 반도체 코어(91)의 기판(90)측의 외주면을 노출시켜 노출 부분(91a)을 형성한다. 이 상태에서, 섬 형상의 촉매 금속층(95)을 제거함과 아울러 반도체 코어(91)의 상단의 일부가 제거되지만 반도체층(92)에 있어서 반도체 코어(91)의 외주면을 덮는 부분(92b)의 지름 방향의 두께보다 반도체 코어(91)의 타단측의 끝면을 덮는 부분(92a)의 축방향의 두께가 두껍게 되어 있다.
마스크가 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4)으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 마스크 상의 반도체층(반도체층 중 반도체 코어를 덮는 부분을 제외한 영역)을 리프트 오프에 의해 제거할 수 있다. 이 실시형태의 노출 공정에서는 CF4나 XeF2를 이용한 드라이 에칭에 의해 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 마스크 상의 반도체층(반도체층 중 반도체 코어를 덮는 부분을 제외한 영역)을 제거할 수 있다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(90)을 기판 평면을 따라 진동시킴으로써 기판(90) 상에 세워 설치하는 반도체 코어(91)의 기판(90)측에 가까운 근원이 절곡되도록 반도체층(92)으로 덮여진 반도체 코어(91)에 대해서 응력이 작용하여, 도 19e에 나타내는 바와 같이, 반도체층(92)으로 덮여진 반도체 코어(91)가 기판(90)으로부터 분리된다.
이렇게 해서, 기판(90)으로부터 분리된 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 이 제 8 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛, 길이를 10㎛로 하고 있다(도 19a~도 19e에서는 도면을 보기 쉽게 하기 위해서 봉형상 구조 발광 소자의 길이를 짧게 나타내고 있음).
또한, 상기 봉형상 구조 발광 소자는 반도체층(92)이 반도체 코어(91)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(92)에 의해 반도체 코어(91)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
이와 같이 하여 기판(90)으로부터 분리된 봉형상 구조 발광 소자는 반도체 코어(91)의 노출 부분(91a)에 한쪽의 전극을 접속하고 반도체층(92)에 다른쪽의 전극을 접속해서 반도체 코어(91)의 외주면과 반도체층(92)의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다.
상기 반도체층 형성 공정에 있어서 섬 형상의 촉매 금속층(95)을 제거하지 않고 반도체 코어(91)의 선단에 섬 형상의 촉매 금속층(95)을 유지한 상태에서 반도체 코어(91)의 표면을 덮는 p형의 반도체층(92)을 형성함으로써 반도체 코어(91)의 외주면보다 촉매 금속층(95)과 반도체 코어(91)의 계면으로부터의 결정 성장이 촉진되므로 반도체 코어(91)의 외주면을 덮는 부분(92b)의 지름 방향의 두께보다 반도체 코어(91)의 타단측의 끝면을 덮는 부분(92a)의 축방향의 두께가 두꺼운 반도체층(92)을 용이하게 형성할 수 있다.
상기 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 반도체층(92)을 형성하는 반도체층 형성 공정 전에 섬 형상의 촉매 금속층(95)을 제거하지 않고 반도체 코어(91)의 선단에 섬 형상의 촉매 금속층(95)을 유지한 상태에서 반도체 코어(91)의 표면을 덮도록 양자우물층을 형성해도 좋다. 이것에 의해서, 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어의 타단측의 끝면을 덮는 부분의 축방향의 두께가 두꺼운 양자우물층을 용이하게 형성할 수 있다.
상기 제 9 실시형태의 봉형상 구조 발광 소자는 제 5 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 반도체층(92)에 있어서 반도체 코어(91)의 외주면을 덮는 부분(92b)의 지름 방향의 두께보다 반도체 코어(91)의 타단측의 끝면을 덮는 부분(92a)의 축방향의 두께를 두껍게 함으로써 반도체 코어(91)의 타단측의 끝면을 덮는 반도체층(92)측에 접속하는 전극을 반도체 코어(91)의 타단측의 끝면의 위치까지 오버랩시키지 않고 반도체층(92)에만 접속시킬 수 있으므로 반도체 코어(91)의 측면 전체의 광의 인출 효율을 향상시킬 수 있다. 또한, 상기 반도체층(92)은 반도체 코어(91)의 외주면을 덮는 부분(92b)의 지름 방향의 두께보다 반도체 코어(91)의 타단측의 끝면을 덮는 부분(92a)의 축방향의 두께가 두꺼우므로 반도체 코어(91)의 타단측의 끝면을 덮는 반도체층(92)의 부분(92a)의 저항이 높게 되어 반도체 코어(91)의 타단측에 발광이 집중되지 않아 반도체 코어(91)의 측면 영역의 발광을 강화할 수 있음과 아울러, 반도체 코어(91)의 타단측의 끝면을 덮는 반도체층(92)의 부분(92a)에 있어서의 누설 전류를 억제할 수 있다.
상기 제 1~제 4 실시형태에서는 반도체 코어(11,21,31,41)의 일단측의 외주면이 노출된 노출 부분(11,21,31,41)을 갖는 봉형상 구조 발광 소자에 대해서 설명했지만, 이것에 한정되지 않고, 반도체 코어의 양단의 외주면이 노출된 노출 부분을 갖는 것이여도 좋고, 반도체 코어의 중앙 부분의 외주면이 노출된 노출 부분을 갖는 것이여도 좋다.
또한, 상기 제 1~제 9 실시형태에서는 반도체 코어와 반도체층에 GaN을 모재로 하는 반도체를 이용했지만 GaAs, AlGaAs, GaAsP, InGaN, AlGaN, GaP, ZnSe, AlGaInP 등을 모재로 하는 반도체를 이용한 발광 소자에 본 발명을 적용해도 좋다. 또한, 반도체 코어를 n형으로 하고 반도체층을 p형으로 했지만 도전형이 반대인 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다. 또한, 육각 기둥 형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 대해서 설명했지만, 이것에 한정되지 않고, 단면이 원형 또는 타원인 봉형상이여도 좋고, 단면이 삼각형 등의 다른 다각 형상인 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다.
또한, 상기 제 1~제 9 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛로 하고 길이가 10㎛~30㎛인 마이크로 오더 사이즈로 했지만 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이여도 좋다. 상기 봉형상 구조 발광 소자의 반도체 코어의 직경은 500㎚ 이상 또한 50㎛ 이하가 바람직하고, 수십㎚~수백㎚의 봉형상 구조 발광 소자에 비해서 반도체 코어의 직경의 편차를 억제할 수 있고 발광 면적 즉 발광 특성의 편차를 저감할 수 있어 수율을 향상시킬 수 있다.
또한, 상기 제 1~제 4, 제 7~제 9 실시형태에서는 MOCVD 장치를 이용해서 반도체 코어를 결정 성장시켰지만 MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해서 반도체 코어를 형성해도 좋다. 또한, 성장 구멍을 갖는 마스크를 이용해서 반도체 코어를 기판 상에 결정 성장시켰지만 기판 상에 금속종을 배치해서 금속종으로부터 반도체 코어를 결정 성장시켜도 좋다.
또한, 상기 제 1~제 4, 제 7~제 9 실시형태에서는 반도체층으로 덮여진 반도체 코어를 초음파를 이용해서 기판으로부터 분리했지만, 이것에 한정되지 않고, 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 절곡함으로써 분리해도 좋다. 이 경우, 간단한 방법으로 기판 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
〔제 10 실시형태〕
도 20은 본 발명의 제 10 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다.
이 제 10 실시형태의 봉형상 구조 발광 소자(A)는, 도 20에 나타내는 바와 같이, 단면 거의 육각형의 봉형상의 n형 GaN으로 이루어지는 반도체 코어(111)와, 상기 반도체 코어(111)의 한쪽의 끝면을 덮는 캡층(112)과, 상기 캡층(112)으로 덮여진 반도체 코어(111)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(111a)이 되도록 반도체 코어(111)의 노출 부분(111a) 이외의 부분의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(113)을 구비하고 있다. 상기 반도체 코어(111)의 외주면과 캡층(112)의 외주면이 연속한 반도체층(113)에 의해 덮여져 있다.
상기 캡층(112)은 반도체층(113)보다 전기 저항이 큰 재료로서, 예컨대 절연성 재료, 진성(intrinsic) GaN, 반도체층(113)과 동일한 도전형이고 또한 저불순물 농도의 n형의 GaN, 반도체층(113)과 다른 도전형이고 또한 저불순물 농도의 p형의 GaN 등을 이용하고 있다.
상기 구성의 봉형상 구조 발광 소자(A)에 의하면, 봉형상의 n형 GaN으로 이루어지는 반도체 코어(111)의 한쪽의 끝면을 캡층(112)에 의해 덮음과 아울러, 상기 캡층(112)으로 덮여진 반도체 코어(111)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(111a)이 되도록 반도체 코어(111)의 노출 부분(111a) 이외의 부분의 외주면을 p형 GaN으로 이루어지는 반도체층(113)에 의해 덮음으로써 마이크로 오더 사이즈나 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자이여도 반도체 코어(111)의 노출 부분(111a)을 n측 전극에 접속하고 반도체 코어(111)를 덮는 반도체층(113)의 부분에 p측 전극을 접속할 수 있게 된다. 이 봉형상 구조 발광 소자(A)는 반도체 코어(111)의 노출 부분(111a)에 n측 전극을 접속하고 반도체층(113)에 p측 전극을 접속해서 p측 전극으로부터 n측 전극으로 전류를 흘려보냄으로써 반도체 코어(111)의 외주면과 반도체층(113)의 내주면의 계면(pn 접합부)에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 이 봉형상 구조 발광 소자(A)에서는 반도체층(113)으로 덮여진 반도체 코어(111)의 측면 전체로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높다.
따라서, 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자(A)를 실현할 수 있다. 또한, 상기 봉형상 구조 발광 소자(A)는 기판과 일체가 아니므로 장치로의 실장의 자유도가 높다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛~30㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 반도체 코어(111)의 일단측의 외주면이, 예컨대 1㎛~5㎛ 정도 노출되어 있음으로써 반도체 코어(111)의 일단측의 외주면의 노출 부분(111a)에 한쪽의 n측 전극을 접속하고 반도체 코어(111)의 타단측의 반도체층(113)에 p측 전극을 접속할 수 있게 되고, 양단에 전극을 떼어 놓아서 접속할 수 있고, 반도체층(113)에 접속하는 p측 전극과 반도체 코어(111)의 노출 부분(111a)이 단락되는 것을 용이하게 방지할 수 있다.
또한, 상기 반도체 코어(111)의 한쪽의 끝면을 캡층(112)에 의해 덮고 있음으로써 반도체 코어(111)의 노출 부분(111a)과 반대인 측의 외주면을 덮는 반도체층(113)의 부분에 반도체 코어(111)와 단락시키지 않고 p측 전극을 용이하게 접속할 수 있다. 이것에 의해, 미세한 봉형상 구조 발광 소자(A)의 양단에 전극을 용이하게 접속시킬 수 있게 된다.
도 21은 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도를 나타내고 있고, 본 발명의 봉형상 구조 발광 소자는 아니다. 도 21의 봉형상 구조 발광 소자는 상기 제 10 실시형태의 도 20에 나타내는 봉형상 구조 발광 소자(A)와 다른 점은 반도체 코어(1011)의 한쪽의 끝면을 덮는 캡층이 없고, 반도체층(1013)이 반도체 코어(1011)의 외주면과 끝면을 덮고 있는 것이다.
도 21에 나타내는 바와 같이, 반도체 코어(1011)의 끝면측의 반도체층(1013)에 p측 전극(1014)을 접속했을 경우, 반도체 코어(1011)의 끝면측을 덮는 반도체층(1013)의 단면적이 큰 막 두께 방향[p측 전극(1014)측으로부터 바라본 저항]의 저항은 작아지는 한편, 반도체 코어(1011)의 외주면을 덮는 반도체층(1013)의 단면적이 작은 길이 방향[p측 전극(1014)측으로부터 바라본 저항]의 저항은 커진다. 이 때문에, 반도체 코어(1011)의 끝면으로의 전류가 집중되어 그 반도체 코어(1011)의 끝면에 발광이 집중되고 반도체 코어(1011)의 측면 전체로부터 광이 효율 좋게 방출되지 않는다.
이것에 대해서, 도 22의 단면 모식도에 나타내는 바와 같이, 상기 제 10 실시형태의 도 20에 나타내는 봉형상 구조 발광 소자에서는 반도체층(113)보다 전기 저항이 큰 재료로 이루어지는 캡층(112)이 반도체 코어(111)의 반도체 코어(111)의 한쪽의 끝면을 덮음으로써 반도체 코어(111)의 캡층(112)측에 접속된 p측 전극(14)과 반도체 코어(111) 사이에서 캡층(112)을 통해서 전류가 흐르지 않도록 하는 한편, 캡층(112)보다 저항이 낮은 반도체층(113)을 통해서 p측 전극(14)과 반도체 코어(111)의 외주면측 사이에서 전류가 흐르도록 한다. 이것에 의해, 상기 반도체 코어(111)의 캡층(112)이 설치된 측의 끝면으로의 전류 집중을 억제해서 그 반도체 코어(111)의 끝면에 발광이 집중되지 않고 반도체 코어(111)의 측면으로부터의 광의 인출 효율이 향상된다.
도 23a~도 23c는 상기 제 10 실시형태의 봉형상 구조 발광 소자의 제 1~제 3 변형예의 요부의 단면도를 나타내고 있다. 도 23a~도 23c에서는 도 20과 반도체층(113)의 형태가 다르지만 도 20과 동일한 구성부에 동일 참조 번호를 붙이고 있다.
본 발명의 봉형상 구조 발광 소자에서는, 도 23a의 제 1 변형예에 나타내는 바와 같이, 캡층(112)의 외주면의 반도체 코어(111)측의 일부를 덮도록 반도체층(113)을 형성한 것이여도 좋고, 도 23b의 제 2 변형예에 나타내는 바와 같이, 캡층(112)의 외주면 전부를 덮고 또한 캡층(112)의 끝면보다 돌출되도록 반도체층(113)을 형성해서 캡층(112)의 끝면이 노출된 것이여도 좋다. 또한, 본 발명의 봉형상 구조 발광 소자에서는, 도 23c의 제 3 변형예에 나타내는 바와 같이, 캡층(112)의 외주면 전부를 덮고 또한 캡층(112)의 끝면을 덮도록 반도체층(113)을 형성하여도 좋다.
또한, 도 24 및 도 25는 캡층의 외주면을 반도체층이 덮고 있지 않은 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도를 나타내고 있다. 도 24, 도 25에 있어서 1021,1031은 반도체 코어, 1022,1032는 캡층, 1023,1033은 반도체층, 1024,1034는 p측 전극이며, 각 부의 재료는 상기 제 10 실시형태의 봉형상 구조 발광 소자와 동일한 재료를 이용하고 있다.
도 24에 나타내는 변형예의 봉형상 구조 발광 소자에서는 반도체층(1023)이 캡층(132)의 외주면 중 반도체 코어(1021) 근방의 약간의 영역밖에 덮고 있지 않으므로 이 부분에 전류 경로가 형성되어서 이 전류 경로를 통해서 p측 전극(1024)과 반도체 코어(1021) 사이에 누설 전류가 흐를 우려가 있다.
또한, 도 25에 나타내는 변형예의 봉형상 구조 발광 소자에 있어서도 반도체층(1033)이 캡층(1032)의 외주면을 덮고 있지 않고 반도체층(1033)의 끝면과 캡층(1032)의 끝면이 접하는 부분에 전류 경로가 형성되어서 이 전류 경로를 통해서 p측 전극(1034)과 반도체 코어(1031) 사이에 누설 전류가 흐를 우려가 있다.
이것에 대해서, 상기 제 10 실시형태의 도 20에 나타내는 봉형상 구조 발광 소자(A)에 의하면 노출 부분(111a)을 제외한 반도체 코어(111)의 외주면과 캡층(112)의 외주면을 연속한 반도체층(113)에 의해 덮음으로써 반도체 코어(111)의 캡층(112)측에 접속된 p측 전극(14)과 반도체 코어(111) 사이의 누설 전류를 억제할 수 있다.
또한, 상기 봉형상 구조 발광 소자(A)에서는 캡층(112)에 절연성 재료를 이용함으로써 캡층(112)에 의해 반도체 코어(111)가 전극과 완전히 절연되기 때문에 반도체 코어(111)의 캡층(112)이 설치된 측의 끝면으로부터의 발광을 억제함과 아울러, 그 반도체 코어(111)의 끝면 근방에 있어서 반도체 코어(111)와 전극 사이의 누설 전류의 발생을 억제할 수 있다.
또한, 상기 봉형상 구조 발광 소자(A)에 있어서 캡층(112)에 진성 반도체를 사용했을 경우도 캡층(112)에 의해 반도체 코어(111)가 전극과 완전히 절연되기 때문에 반도체 코어(111)의 캡층(112)이 설치된 측의 끝면으로부터의 발광을 억제함과 아울러, 그 반도체 코어(111)의 끝면 근방에 있어서 반도체 코어(111)와 전극 사이의 누설 전류의 발생을 억제할 수 있다. 예컨대, 진성 반도체로서 GaN을 이용했을 경우, 실제로는 불순물이 함유된 n형이 되지만, 불순물 농도가 저농도이고 고저항이 되기 때문에, 캡층(112)측에 전류가 거의 흐르지 않고 충분한 전압을 반도체 코어(111)와 그 외주면을 덮는 반도체층(113) 사이에 인가하는 것이 가능하게 된다.
또한, 상기 봉형상 구조 발광 소자(A)에 있어서 반도체 코어(111)와 동일한 n형의 반도체를 캡층(112)에 이용했을 경우도 반도체층(113)보다 캡층(112)이 고저항이므로 반도체 코어(111)의 캡층(112)이 설치된 측의 끝면으로부터의 발광을 억제함과 아울러, 그 반도체 코어(111)의 끝면 근방에 있어서 반도체 코어(111)와 전극 사이의 누설 전류의 발생을 억제할 수 있다.
또한, 상기 봉형상 구조 발광 소자(A)에 있어서 반도체층(113)과 동일한 p형의 반도체를 캡층(112)에 이용했을 경우도 캡층(112)이 설치된 반도체 코어(111)의 끝면에 발광면이 형성되므로 발광 면적을 늘릴 수 있다. 또한, 캡층(112)이 반도체층보다 고저항이므로 반도체 코어(111)의 캡층(112)측의 끝면에 흐르는 전류는 적고 충분한 전압을 반도체 코어(111)와 그 외주면을 덮는 반도체층(113) 사이에 인가하는 것이 가능하게 된다.
또한, 상기 제 10 실시형태에서는 단면 거의 육각형의 봉형상의 반도체 코어(111)에 반도체층을 피복한 봉형상 구조 발광 소자에 대해서 설명했지만, 예컨대 원형이나 다른 다각형의 봉형상의 반도체 코어에 반도체층이나 양자우물층 등을 피복한 봉형상 구조 발광 소자에 대해서 본 발명을 적용해도 좋다. n형 GaN은 육방정계의 결정 성장이 되고, 기판 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 거의 육각 기둥 형상의 반도체 코어가 얻어진다. 성장 방향이나 성장 온도 등의 성장 조건에 의존하지만, 성장시키는 반도체 코어의 직경이 수십㎚~수백㎚ 정도의 작은 경우에 단면이 거의 원형에 가까운 형상이 되기 쉬운 경향이 있고, 직경이 0.5㎛ 정도로부터 수㎛로 커지면 단면을 거의 육각형으로 성장시키는 것이 용이해지는 경향이 있다.
〔제 11 실시형태〕
도 26은 본 발명의 제 11 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다. 이 제 11 실시형태의 봉형상 구조 발광 소자는 양자우물층을 제외하고 제 10 실시형태의 봉형상 구조 발광 소자와 동일한 구성을 하고 있다.
이 제 11 실시형태의 봉형상 구조 발광 소자(B)는, 도 26에 나타내는 바와 같이, 단면 거의 육각형의 봉형상의 n형 GaN으로 이루어지는 반도체 코어(121)와, 상기 반도체 코어(121)의 한쪽의 끝면을 덮는 p형 InGaN으로 이루어지는 양자우물층(125)과, 그 양자우물층(125)의 외주면을 덮는 캡층(122)과, 상기 캡층(122)으로 덮여진 반도체 코어(121)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(121a)이 되도록 반도체 코어(121)의 노출 부분(121a) 이외의 부분의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(123)을 구비하고 있다. 상기 반도체 코어(121)의 외주면과 캡층(122)의 외주면이 연속한 반도체층(123)에 의해 덮여져 있다.
상기 제 11 실시형태의 봉형상 구조 발광 소자는 제 10 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 제 11 실시형태의 봉형상 구조 발광 소자에 있어서 반도체 코어(121)의 끝면과 캡층(122) 사이에 p형 InGaN으로 이루어지는 양자우물층(125)을 형성함으로써 양자우물층(125)의 양자 구속 효과에 의해 반도체 코어(121)의 끝면과 캡층(122)의 계면에서의 발광 효율을 향상시킬 수 있다.
또한, 이 양자우물층은 GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
〔제 12 실시형태〕
도 27은 본 발명의 제 12 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다.
이 제 12 실시형태의 봉형상 구조 발광 소자(C)는, 도 27에 나타내는 바와 같이, 단면 거의 육각형의 봉형상의 n형 GaN으로 이루어지는 반도체 코어(131)와, 상기 반도체 코어(131)의 한쪽의 끝면을 덮는 캡층(132)과, 상기 캡층(132)으로 덮여진 반도체 코어(131)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(131a)이 되도록 반도체 코어(131)의 노출 부분(131a) 이외의 부분의 외주면을 덮는 p형 InGaN으로 이루어지는 양자우물층(133)과, 상기 양자우물층(133)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(34)을 구비하고 있다. 상기 반도체 코어(131)의 외주면과 캡층(132)의 외주면이 연속한 양자우물층(133)이나 반도체층(134)에 의해 덮여져 있다.
상기 캡층(132)은 반도체층(134)보다 전기 저항이 큰 재료로서, 예컨대 절연성 재료, 진성 GaN, 반도체층(134)과 동일한 도전형이고 또한 저불순물 농도의 n형의 GaN, 반도체층(134)과 다른 도전형이고 또한 저불순물 농도의 p형의 GaN 등을 이용하고 있다.
도 28은 상기 봉형상 구조 발광 소자(C)의 요부의 단면도를 나타내고 있고, 도 28에 나타내는 바와 같이, 상기 제 12 실시형태의 봉형상 구조 발광 소자(C)에서는 반도체층(134)보다 전기 저항이 큰 재료로 이루어지는 캡층(132)이 반도체 코어(131)의 한쪽의 끝면을 덮음으로써 반도체 코어(131)의 캡층(132)측에 접속된 p측 전극(135)과 반도체 코어(131) 사이에서 캡층(132)을 통해서 전류가 흐르지 않도록 하는 한편, 캡층(132)보다 저항이 낮은 반도체층(134)을 통해서 p측 전극(135)과 반도체 코어(131)의 외주면측 사이에서 전류가 흐르도록 한다. 이것에 의해, 상기 반도체 코어(131)의 캡층(132)이 설치된 측의 끝면으로의 전류 집중을 억제해서 그 반도체 코어(131)의 끝면에 발광이 집중되지 않고 반도체 코어(131)의 측면으로부터의 광의 인출 효율이 향상된다.
또한, 도 28에 나타내는 바와 같이, 캡층(132)의 끝면까지 반도체층(134)이 덮여져 있지 않은 구성의 경우, 양자우물층(133)의 평면 방향으로 p측 전극(135)으로부터 반도체 코어(131)로의 누설 전류의 발생이 예상되지만, 양자우물층(133)의 저항이 충분히 크기(막 두께가 얇고 또한 p측 전극(135)으로부터 반도체 코어(131)까지의 거리가 충분히 길기) 때문에 누설 전류의 발생은 매우 적고, 충분한 전압을 반도체 코어(131)와 반도체층(134) 사이에 인가할 수 있다.
여기서, 양자우물층(133)에 있어서 p측 전극(135)으로부터 반도체 코어(131)까지의 거리는, 예컨대 캡층(132)의 길이 1㎛~5㎛에 대략 상당한다.
상기 제 12 실시형태의 봉형상 구조 발광 소자는 제 10 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
도 29a~도 29c는 상기 제 12 실시형태의 봉형상 구조 발광 소자의 제 1~제 3 변형예의 요부의 단면도를 나타내고 있다. 도 29a~도 29c에서는 도 27과 양자우물층(133)과 반도체층(134)의 형태가 다르지만 도 27과 동일한 구성부에 동일 참조 번호를 붙이고 있다.
본 발명의 봉형상 구조 발광 소자에서는, 도 29a의 제 1 변형예에 나타내는 바와 같이, 캡층(132)의 외주면의 반도체 코어(131)측의 일부를 덮도록 양자우물층(133)과 반도체층(134)을 형성한 것이여도 좋고, 도 29b의 제 2 변형예에 나타내는 바와 같이, 캡층(132)의 외주면 전부를 덮고 또한 캡층(132)의 끝면보다 돌출되도록 양자우물층(133)과 반도체층(134)을 형성해서 캡층(132)의 끝면이 노출된 것이여도 좋다. 또한, 본 발명의 봉형상 구조 발광 소자에서는, 도 29c의 제 3 변형예에 나타내는 바와 같이, 캡층(132)의 외주면 전부를 덮고 또한 캡층(132)의 끝면을 덮도록 양자우물층(133)과 반도체층(134)을 형성해도 좋다.
또한, 도 30 및 도 31은 캡층의 외주면을 양자우물층과 반도체층이 덮고 있지 않은 변형예의 봉형상 구조 발광 소자의 요부의 단면 모식도를 나타내고 있다.
도 30, 도 31에 있어서 1041,1151은 반도체 코어, 1042,1152는 캡층, 1043,1153은 양자우물층, 1044,1154는 반도체층, 1045,1155는 p측 전극이며, 각 부의 재료는 상기 제 12 실시형태의 봉형상 구조 발광 소자와 동일한 재료를 이용하고 있다.
도 30에 나타내는 변형예의 봉형상 구조 발광 소자에서는 양자우물층(1043)과 반도체층(1044)이 캡층(1042)의 외주면 중 반도체 코어(1041) 근방의 약간의 영역밖에 덮고 있지 않으므로 이 부분에 전류 경로가 형성되어서 이 전류 경로를 통해서 p측 전극(1045)과 반도체 코어(1041) 사이에 누설 전류가 흐를 우려가 있다.
또한, 도 31에 나타내는 변형예의 봉형상 구조 발광 소자에 있어서도 반도체층(1154)이 캡층(1152)의 외주면을 덮고 있지 않고 반도체층(1154)의 끝면과 캡층(1152)의 끝면이 접하는 부분에 전류 경로가 형성되어서 이 전류 경로를 통해서 p측 전극(1155)과 반도체 코어(1151) 사이에 누설 전류가 흐를 우려가 있다.
이것에 대해서, 상기 제 12 실시형태의 도 27에 나타내는 봉형상 구조 발광 소자에 의하면 노출 부분(131a)을 제외한 반도체 코어(131)의 외주면과 캡층(132)의 외주면을 연속한 반도체층(134)에 의해 덮음으로써 반도체 코어(151)의 캡층(132)측에 접속된 p측 전극(135)으로부터 반도체 코어(131)로의 누설 전류를 억제할 수 있다.
또한, 상기 제 11 실시형태의 봉형상 구조 발광 소자에 있어서 반도체 코어(131)의 외주면과 반도체층(134) 사이에 양자우물층(133)을 형성함으로써 양자우물층(133)의 양자 구속 효과에 의해 반도체 코어(131)의 외주면과 반도체층(134)의 계면에서의 발광 효율을 향상시킬 수 있다.
또한, 이 양자우물층은 GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
또한, 상기 봉형상 구조 발광 소자에 의하면 상기 노출 부분(131a)을 제외한 반도체 코어(131)의 외주면과 캡층(132)의 외주면을 연속한 양자우물층(133)에 의해 덮음으로써 반도체 코어(131)의 캡층(132)측에 접속된 전극과 반도체 코어(131) 사이의 누설 전류를 억제할 수 있다.
〔제 13 실시형태〕
도 32는 본 발명의 제 13 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다. 이 제 13 실시형태의 봉형상 구조 발광 소자는 도전층을 제외하고 제 12 실시형태의 봉형상 구조 발광 소자와 동일한 구성을 하고 있다.
이 제 13 실시형태의 봉형상 구조 발광 소자(D)는, 도 32에 나타내는 바와 같이, 단면 거의 육각형의 봉형상의 n형 GaN으로 이루어지는 반도체 코어(141)와, 상기 반도체 코어(141)의 한쪽의 끝면을 덮는 캡층(142)과, 상기 캡층(142)으로 덮여진 반도체 코어(141)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(141a)이 되도록 반도체 코어(141)의 노출 부분(141a) 이외의 부분의 외주면을 덮는 p형 InGaN으로 이루어지는 양자우물층(143)과, 상기 양자우물층(143)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(144)과, 상기 반도체층(144)의 외주면을 덮는 도전층(145)을 구비하고 있다. 상기 반도체 코어(141)의 외주면과 캡층(142)의 외주면이 연속한 양자우물층(143)과 반도체층(144)에 의해 덮여져 있다.
또한, 상기 도전층(145)은 막 두께 200㎚의 ITO(주석 첨가 산화 인듐)에 의해 형성되어 있다. 이 ITO의 성막은 증착법 또는 스퍼터법을 이용할 수 있다. ITO막을 성막 후, 500℃~600℃에서 열처리를 행함으로써 p형 GaN으로 이루어지는 반도체층(144)과 ITO로 이루어지는 도전층(145)의 콘택트 저항을 낮출 수 있다. 또한, 도전층(145)은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni 또는 Au/Ni의 반투명의 적층 금속막 등을 이용해도 좋다. 이 적층 금속막의 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 또한, 보다 도전층의 저항을 낮추기 위해서 상기 ITO막 상에 Ag/Ni 또는 Au/Ni의 적층 금속막을 적층해도 좋다.
도 33은 상기 봉형상 구조 발광 소자(D)의 요부의 단면 모식도를 나타내고 있고, 도 33에 나타내는 바와 같이, 이 제 13 실시형태의 봉형상 구조 발광 소자(D)에서는 반도체층(144)보다 전기 저항이 큰 재료로 이루어지는 캡층(142)이 반도체 코어(141)의 한쪽의 끝면을 덮음으로써 반도체 코어(141)의 캡층(142)측에 접속된 p측 전극(146)과 반도체 코어(141) 사이에서 캡층(142)을 통해서 전류가 흐르지 않도록 하는 한편, 캡층(142)보다 저항이 낮은 도전층(145), 반도체층(144)을 통해서 p측 전극(146)과 반도체 코어(141)의 외주면측 사이에서 전류가 흐르도록 한다. 이것에 의해, 상기 반도체 코어(141)의 캡층(142)이 설치된 측의 끝면으로의 전류 집중을 억제해서 그 반도체 코어(141)의 끝면에 발광이 집중되지 않고 반도체 코어(141)의 측면으로부터의 광의 인출 효율이 향상된다.
상기 제 13 실시형태의 봉형상 구조 발광 소자는 제 10 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 봉형상 구조 발광 소자에 의하면, 반도체층(144)보다 저항이 낮은 도전층(145)을 통해서 반도체층(144)을 전극에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 반도체 코어(141)의 측면 전체면을 효율 좋게 발광시킬 수 있어 발광 효율이 더욱 향상된다.
또한, 상기 봉형상 구조 발광 소자는, 도 34에 나타내는 바와 같이, 반도체 코어(141)의 노출 부분(141a)에 제 1 전극의 일례로서의 n측 전극(147)을 접속하고 반도체 코어(141)의 캡층(142)이 설치된 측에 제 2 전극의 일례로서의 p측 전극(148)을 접속하고 있다.
도 34에서는 캡층(142)에 의해 반도체 코어(141)의 한쪽의 끝면이 노출되어 있지 않으므로 그 단부의 반도체층(144)과 도전층(145)을 통해서 반도체 코어(141)와 p측 전극(148)의 전기적 접속이 용이하게 할 수 있다. 그것에 의해, 반도체층(144)과 도전층(145)으로 덮여진 반도체 코어(141)의 측면 전체 중 p측 전극(148)이 차단하는 면적을 최소한으로 할 수 있어 광의 인출 효율을 향상시킬 수 있다. 또한, 상기 반도체 코어(141)의 캡층(142)이 설치된 측의 끝면으로의 전류 집중을 억제해서 그 반도체 코어의 끝면에 발광이 집중되지 않고 반도체 코어(141)의 측면으로부터의 광의 인출 효율이 향상된다.
또한, 반도체 코어(141)의 캡층(142)측의 단부에 있어서 도전층(145)만을 통해서 반도체 코어(141)와 p측 전극(148)을 전기적으로 접속해도 좋다.
〔제 14 실시형태〕
도 35는 본 발명의 제 14 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 사시도를 나타내고 있다. 이 제 14 실시형태에서는 제 12 실시형태의 봉형상 구조 발광 소자(C)와 동일한 구성의 봉형상 구조 발광 소자를 이용하고 있다. 또한, 봉형상 구조 발광 소자에 상기 제 1, 제 11, 제 13 실시형태의 봉형상 구조 발광 소자 중 어느 하나를 이용해도 좋다.
이 제 14 실시형태의 발광 장치는, 도 35에 나타내는 바와 같이, 실장면에 금속 전극(101,102)이 형성된 절연성 기판(100)과, 상기 절연성 기판(100) 상에 길이 방향이 절연성 기판(100)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(E)를 구비하고 있다.
상기 봉형상 구조 발광 소자(E)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(151)와, 상기 반도체 코어(151)의 한쪽의 끝면을 덮는 캡층(도시 생략)과, 상기 캡층(152)으로 덮여진 반도체 코어(151)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(151a)이 되도록 반도체 코어(151)의 노출 부분(151a) 이외의 부분의 외주면을 덮는 p형 InGaN으로 이루어지는 양자우물층(153)과, 상기 양자우물층(153)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(154)을 갖는다. 상기 반도체 코어(151)는 일단측의 외주면이 노출되는 노출 부분(151a)이 형성되어 있다. 또한, 반도체 코어(151)의 타단측의 캡층의 끝면은 양자우물층(153)과 반도체층(154)으로 덮여져 있지 않고 노출되어 있다.
도 35에 나타내는 바와 같이, 봉형상 구조 발광 소자(E)의 일단측의 노출 부분(151a)을 금속 전극(101)에 접속함과 아울러, 봉형상 구조 발광 소자(E)의 타단측의 반도체층(154)을 금속 전극(102)에 접속하고 있다.
여기서, 봉형상 구조 발광 소자(E)는 후술하는 제 38 실시형태의 봉형상 구조 발광 소자의 배열 방법에 있어서의 IPA 수용액의 건조시에 기판 표면과 봉형상 구조 발광 소자의 간극의 액적이 증발에 의해 축소될 때에 발생하는 스틱션(stiction)에 의해 중앙 부분이 휘어서 절연성 기판(100) 상에 접하고 있다.
상기 제 14 실시형태의 발광 장치에 의하면, 길이 방향이 실장면에 평행해지도록 절연성 기판(100)에 실장된 봉형상 구조 발광 소자(E)는 반도체층(154)의 외주면과 절연성 기판(100)의 실장면이 접촉하므로 봉형상 구조 발광 소자(E)에서 발생된 열을 반도체층(154)으로부터 절연성 기판(100)으로 효율 좋게 방열할 수 있다. 따라서, 발광 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 반도체층을 덮도록 도전층이 형성된 봉형상 구조 발광 소자에서는 도전층의 외주면과 절연성 기판의 실장면이 접촉함으로써 마찬가지로 효과가 얻어진다.
또한, 상기 발광 장치에서는 절연성 기판(100) 상에 봉형상 구조 발광 소자(E)를 옆으로 눕혀서 배치하고 있으므로 절연성 기판(100)을 포함한 두께를 얇게 할 수 있다. 상기 발광 장치에 있어서, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자(E)를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 이 발광 장치를 이용해서 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
〔제 15 실시형태〕
도 36은 본 발명의 제 15 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 측면도를 나타내고 있다.
이 제 15 실시형태의 발광 장치는, 도 36에 나타내는 바와 같이, 절연성 기판(100)과, 절연성 기판(100) 상에 길이 방향이 절연성 기판(100)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(F)를 구비하고 있다.
상기 봉형상 구조 발광 소자(F)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(161)와, 상기 반도체 코어(151)의 한쪽의 끝면을 덮는 캡층(162)(도 37에 나타냄)과, 상기 캡층(162)으로 덮여진 반도체 코어(161)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(161a)이 되도록 반도체 코어(161)의 노출 부분(161a) 이외의 부분의 외주면을 덮는 p형 InGaN으로 이루어지는 양자우물층(163)과, 상기 양자우물층(163)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(164)과, 상기 반도체층(164)의 외주면을 덮는 도전층(165)을 구비하고 있다. 상기 반도체 코어(161)는 일단측의 외주면이 노출되는 노출 부분(161a)이 형성되어 있다. 상기 도전층(165) 위 또한 절연성 기판(100)측에 제 2 도전층의 일례로서의 금속층(166)을 형성하고 있다. 상기 금속층(166)은 도전층(165)의 외주면의 하측 대략 절반 정도를 덮고 있다. 상기 도전층(165)은 ITO에 의해 형성되어 있다. 또한, 도전층은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni 또는 Au/Ni의 반투명의 적층 금속막 등을 이용해도 좋다. 이 적층 금속막의 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 또한, 보다 도전층의 저항을 낮추기 위해서 상기 1TO막 상에 Ag/Ni 또는 Au/Ni의 적층 금속막을 적층해도 좋다. 또한, 금속층(166)은 Al에 한정되지 않고 Cu, W, Ag, Au 등을 이용해도 좋다.
이 제 15 실시형태의 발광 장치는, 도 37에 나타내는 바와 같이, 실장면에 금속 전극(101,102)이 형성된 절연성 기판(100)과, 상기 절연성 기판(100) 상에 길이 방향이 절연성 기판(100)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(F)를 구비하고 있다.
상기 봉형상 구조 발광 소자(F)의 일단측의 노출 부분(161a)을 금속 전극(101)에 도전성 접착제 등의 접착부(103)에 의해 접속함과 아울러, 봉형상 구조 발광 소자(F)의 타단측의 금속층(166)을 금속 전극(102)에 도전성 접착제 등의 접착부(104)에 의해 접속하고 있다.
여기서, 봉형상 구조 발광 소자(F)는 후술하는 제 38 실시형태의 봉형상 구조 발광 소자의 배열 방법에 있어서의 IPA 수용액의 건조시에 기판 표면과 봉형상 구조 발광 소자의 간극의 액적이 증발에 의해 축소될 때에 발생되는 스틱션에 의해 중앙 부분이 휘어서 절연성 기판(100) 상에 접하고 있다.
상기 제 15 실시형태의 발광 장치에 의하면, 봉형상 구조 발광 소자(F)의 도전층(165) 위 또한 절연성 기판(100)측에 반도체층(164)보다 저항이 낮은 제 2 도전층의 일례로서의 금속층(166)을 형성함으로써 금속층(166)이 없는 봉형상 구조 발광 소자(F)의 절연성 기판(100)과 반대인 측에 있어서도 반도체 코어(161)의 외주면을 덮는 도전층(165)이 있기 때문에 고저항의 반도체층(164) 전체로의 전류의 흐르기 쉬움을 희생하지 않고 금속층(166)에 의해 저저항화할 수 있다. 또한, 반도체 코어(161)의 외주면을 덮는 도전층(165)에는 발광 효율을 고려하면 투과율이 낮은 재료가 사용되지 않으므로 저저항의 재료를 이용할 수 없지만, 금속층(166)에는 투과율보다 저저항인 것을 우선한 도전성 재료를 이용할 수 있다. 또한, 길이 방향이 실장면에 평행해지도록 절연성 기판(100)에 실장된 봉형상 구조 발광 소자(F)는 금속층(166)이 절연성 기판(100)의 실장면과 접하므로, 봉형상 구조 발광 소자(F)에서 발생된 열을 금속층(166)을 통해서 절연성 기판(100)에 효율 좋게 방열할 수 있다.
〔제 16 실시형태〕
도 38은 본 발명의 제 16 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 사시도를 나타내고 있다. 이 제 16 실시형태에서는 제 12 실시형태의 봉형상 구조 발광 소자(C)와 동일한 구성의 봉형상 구조 발광 소자를 이용하고 있다. 또한, 봉형상 구조 발광 소자에 상기 제 10, 제 11, 제 13 실시형태의 봉형상 구조 발광 소자 중 어느 하나를 이용해도 좋다.
이 제 16 실시형태의 발광 장치는, 도 38에 나타내는 바와 같이, 실장면에 금속 전극(201,202)이 형성된 절연성 기판(200)과, 상기 절연성 기판(200) 상에 길이 방향이 절연성 기판(200)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(G)를 구비하고 있다. 상기 절연성 기판(200)에는 절연성 기판(200) 상의 금속 전극(201,202) 사이 또한 봉형상 구조 발광 소자(G)의 하측에 금속부의 일례로서의 제 3 금속 전극(203)을 형성하고 있다. 도 38에서는 금속 전극(201,202,203)의 일부만을 나타내고 있다.
상기 봉형상 구조 발광 소자(G)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(171)와, 상기 반도체 코어(171)의 한쪽의 끝면을 덮는 캡층(도시 생략)과, 상기 캡층으로 덮여진 반도체 코어(171)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(171a)이 되도록 반도체 코어(171)의 노출 부분(171a) 이외의 부분의 외주면을 덮는 p형 InGaN으로 이루어지는 양자우물층(173)과, 상기 양자우물층(173)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(174)을 갖는다. 상기 반도체 코어(171)는 일단측의 외주면이 노출되는 노출 부분(171a)이 형성되어 있다. 또한, 반도체 코어(171)의 타단측의 캡층의 끝면은 양자우물층(173)과 반도체층(174)으로 덮여져 있지 않고 노출되어 있다.
상기 제 16 실시형태의 발광 장치에 의하면, 절연성 기판(200) 상의 전극(201,202) 사이 또한 봉형상 구조 발광 소자(G)의 하측에 금속 전극(203)을 형성함으로써 양단이 금속 전극(201,202)에 접속된 봉형상 구조 발광 소자(G)의 중앙측을 금속 전극(203)의 표면에 접촉시켜서 지지하므로, 양쪽 지지의 봉형상 구조 발광 소자(G)가 휘지 않고 금속 전극(203)에 의해 지지됨과 아울러, 봉형상 구조 발광 소자(G)에서 발생된 열을 반도체층(174)으로부터 금속 전극(203)을 통해서 절연성 기판(200)으로 효율 좋게 방열할 수 있다.
또한, 도 39에 나타내는 바와 같이, 금속 전극(201)과 금속 전극(202) 각각은 서로 소정의 간격을 두고 대략 병행한 기부(201a,202a)와, 기부(201a,202a)의 대향하는 위치로부터 기부(201a,202a) 사이로 연장되는 복수개의 전극부(201b,202b)를 갖는다. 금속 전극(201)의 전극부(201b)와 그것에 대향하는 금속 전극(202)의 전극부(202b)에 1개의 봉형상 구조 발광 소자(G)가 배열된다. 이 금속 전극(201)의 전극부(201b)와 그것에 대향하는 금속 전극(202)의 전극부(202b) 사이에 중앙 부분이 좁아진 나비 형상의 제 3 금속 전극(203)을 절연성 기판(200) 상에 형성하고 있다.
상기 서로 인접하는 제 3 금속 전극(203)끼리는 전기적으로 분리되어 있고, 도 39에 나타내는 바와 같이, 서로 인접하는 봉형상 구조 발광 소자(G)의 방향이 반대로 되어도 금속 전극(203)을 통해서 금속 전극(201)과 금속 전극(202)이 단락되는 것을 방지할 수 있다.
〔제 17 실시형태〕
도 40a~도 40d는 본 발명의 제 17 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 40a에 나타내는 바와 같이, n형 GaN으로 이루어지는 기판(300) 상에 성장 구멍을 갖는 마스크(도시 생략)를 형성한다. 마스크에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용할 수 있다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다. 이 때, 성장하는 반도체 코어의 지름은 상기 마스크의 성장 구멍의 사이즈에 의존한다.
이어서, 반도체 코어 형성 공정에 있어서 마스크의 성장 구멍에 의해 노출된 기판(300) 상에 MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(301)를 형성한다. 성장 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어(301)를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 기판(300) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 반도체 코어가 얻어진다.
그리고, 반도체 코어 형성 공정 후, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 반도체 코어(301) 상에 p형 GaN으로 이루어지는 캡층(302)을 형성한다. 이 캡층(302)은 불순물 농도를 가스의 공급 비율에 의해 저농도로 조정함으로써 이어서 형성하는 반도체층보다 전기 저항을 크게 한다.
이어서, 도 40b에 나타내는 바와 같이, 양자우물층, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(301), 캡층(302)을 덮도록 기판(300) 전체면에 p형InGaN으로 이루어지는 양자우물층(303)을 형성하고, 또한 기판(300) 전체면에 반도체층(304)을 형성한다. MOCVD 장치 내에서 전술한 바와 같이 n형 GaN의 반도체 코어를 성장시킨 후, 발광 파장에 따라 설정 온도를 600℃로부터 800℃로 변경하고, 캐리어 가스에 질소(N2), 성장 가스에 TMG 및 NH3, 트리메틸인듐(TMI)을 공급함으로써 n형 GaN의 반도체 코어(301) 상 및 캡층(302) 상에 InGaN 양자우물층(303)을 형성할 수 있다. 그 후, 또한 설정 온도를 960℃로 하고, 전술한 바와 같이, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(304)을 형성할 수 있다.
또한, 이 양자우물층은 InGaN층과 p형 GaN층 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다. 또한, GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
이어서, 도 40c에 나타내는 바와 같이, 노출 공정에 있어서 드라이 에칭에 의해 양자우물층(303), 반도체층(304)의 반도체 코어(301)를 덮는 부분을 제외한 영역을 제거해서 봉형상의 반도체 코어(301)의 기판(300)측의 외주면을 노출시켜 노출 부분(301a)을 형성함과 아울러, 캡층(302)의 상측의 일부도 에칭되어서 캡층(302a)의 끝면이 노출된다. 이 경우, 드라이 에칭의 RIE에 SiCl4를 이용함으로써 용이하게 GaN에 이방성을 가지고 에칭할 수 있다.
여기서, 반도체층(304a)의 외주면과 반도체 코어(301)의 노출 부분(301a)의 외주면이 단차 없이 연속되어 있다[양자우물층(303a)의 외주면의 노출 부분과 반도체 코어(301)의 노출 부분(301a)의 외주면도 단차가 없음]. 이것에 의해, 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체층(304a)의 외주면과 반도체 코어(301)의 노출 부분(301a)의 외주면 사이에 단차가 없으므로 반도체 코어(301)의 노출 부분(301a)과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
상기 제 17 실시형태의 봉형상 구조 발광 소자의 제조 방법에서는 불순물 가스의 바꿈으로 반도체 코어(301)에 계속해서 캡층(302)을 성장시킬 수 있으므로 캡층(302)을 용이하게 형성할 수 있다.
또한, 도 40c에 나타내는 노출 공정에 있어서 기판(300)을 새겨 넣을 때에 반도체 코어(301)의 선단에 캡층(302)이 형성되어 있으므로 반도체 코어(301)의 상단은 노출되지 않는다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(300)을 기판 평면을 따라 진동시킴으로써 기판(300) 상에 세워 설치하는 반도체 코어(301)의 기판(300)측에 가까운 근원이 절곡되도록 양자우물층(303a)과 반도체층(304a)으로 덮여진 반도체 코어(301)에 대해서 응력이 작용하여, 도 40d에 나타내는 바와 같이, 양자우물층(303a)과 반도체층(304a)으로 덮여진 반도체 코어(301)가 기판(300)으로부터 분리된다.
이렇게 해서, 기판(300)으로부터 분리된 미세한 봉형상 구조 발광 소자(H)를 제조할 수 있다. 이 제 17 실시형태에서는 봉형상 구조 발광 소자(H)의 직경을 1㎛, 길이를 10㎛로 하고 있다[도 40a~도 40d에서는 도면을 보기 쉽게 하기 위해서 봉형상 구조 발광 소자(H)의 길이를 짧게 나타내고 있음].
상기 제 17 실시형태의 봉형상 구조 발광 소자의 제조 방법에 의하면 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자(H)를 실현할 수 있다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛~30㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 제조 방법에 의하면 봉형상 구조 발광 소자(H)가 기판과 일체가 아니며 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(H)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자(H)는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
〔제 18 실시형태〕
도 41a~도 41e는 본 발명의 제 18 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 41a에 나타내는 바와 같이, n형 GaN으로 이루어지는 기판(400) 상에 성장 구멍(429A)을 갖는 마스크(410)를 형성한다. 마스크에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용할 수 있다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다. 이 때, 성장하는 반도체 코어의 지름은 마스크(410)의 성장 구멍(429A)의 사이즈에 의존한다.
이어서, 도 41b에 나타내는 바와 같이, 반도체 코어 형성 공정에 있어서 마스크(410)의 성장 구멍(429A)에 의해 노출된 기판(400) 상에 MOCVD 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(401)를 형성한다. 성장 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어(401)를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 기판(400) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 봉형상의 반도체 코어가 얻어진다.
그리고, 반도체 코어 형성 공정 후, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 반도체 코어(401)위가 p형 GaN으로 이루어지는 캡층(402)을 형성한다. 이 캡층(402)은 불순물 농도를 가스의 공급 비율에 의해 저농도로 조정함으로써 이어서 형성하는 반도체층보다도 전기 저항을 크게 한다.
이어서, 도 41c에 나타내는 바와 같이, 양자우물층, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(401), 캡층(402)을 덮도록 기판(400) 전체면에 p형 InGaN으로 이루어지는 양자우물층(403)을 형성하고, 또한 기판(400) 전체면에 반도체층(404)을 형성한다. MOCVD 장치 내에서 전술한 바와 같이 n형 GaN의 반도체 코어(401)를 성장시킨 후, 발광 파장에 따라 설정 온도를 600℃로부터 800℃로 변경하고, 캐리어 가스에 질소(N2), 성장 가스에 TMG 및 NH3, 트리메틸인듐(TMI)을 공급함으로써 n형 GaN의 반도체 코어(401) 상에 InGaN 양자우물층(403)을 형성할 수 있다. 그 후, 또한 설정 온도를 960℃로 하고, 전술한 바와 같이, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(125)을 형성할 수 있다.
또한, 이 양자우물층은 InGaN층과 p형 GaN층 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다. 또한, GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
이어서, 도 41d에 나타내는 바와 같이, 노출 공정에 있어서 에칭에 의해 양자우물층(403), 반도체층(404)의 반도체 코어(401)를 덮는 부분을 제외한 영역과 마스크(410)(도 41c에 나타냄)를 제거해서 봉형상의 반도체 코어(401)의 기판(400)측의 외주면을 노출시켜 노출 부분(401a)을 형성한다. 이 상태에서, 상기 반도체 코어(401)의 기판(400)과 반대인 측의 끝면은 양자우물층(403a)과 반도체층(404a)에 의해 덮여져 있다. 마스크가 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4)으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 리프트 오프에 의해 제거할 수 있다. 이 실시형태의 노출 공정에서는 CF4나 XeF2를 이용한 드라이 에칭에 의해 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 제거할 수 있다.
또한, 도 41d에 나타내는 노출 공정에 있어서 반도체 코어(401)의 선단측의 양자우물층(403)과 반도체층(404)이 에칭에 의해 제거되었더라도 캡층(402)이 형성되어 있으므로 반도체 코어(401)의 상단은 노출되지 않는다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(400)을 기판 평면을 따라 진동시킴으로써 기판(400) 상에 세워 설치하는 반도체 코어(401)의 기판(400)측에 가까운 근원이 절곡되도록 양자우물층(403a)과 반도체층(404a)으로 덮여진 반도체 코어(401)에 대해서 응력이 작용하여, 도 41e에 나타내는 바와 같이, 양자우물층(403a)과 반도체층(404a)으로 덮여진 반도체 코어(401)가 기판(400)으로부터 분리된다.
이렇게 해서, 기판(400)으로부터 분리된 미세한 봉형상 구조 발광 소자(I)를 제조할 수 있다. 이 제 18 실시형태에서는 봉형상 구조 발광 소자(I)의 직경을 1㎛, 길이를 10㎛로 하고 있다[도 41a~도 41e에서는 도면을 보기 쉽게 하기 위해서 봉형상 구조 발광 소자(I)의 길이를 짧게 나타내고 있음].
상기 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(I)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체 코어(401)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
〔제 19 실시형태〕
도 42a~도 42e는 본 발명의 제 19 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 42a에 나타내는 바와 같이, 하지 기판(500) 상에 n형 GaN으로 이루어지는 반도체막(510)을 형성하고, 그 반도체막(510) 상에 성장 구멍을 갖는 마스크(도시 생략)를 형성한다. 마스크에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용할 수 있다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다. 이 때, 성장하는 반도체 코어의 지름은 상기 마스크의 성장 구멍의 사이즈에 의존한다.
이어서, 반도체 코어 형성 공정에 있어서 마스크의 성장 구멍에 의해 노출된 반도체막(510) 상에 MOCVD 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(501)를 형성한다. 성장 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어(501)를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 하지 기판(500) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 반도체 코어가 얻어진다.
그리고, 반도체 코어 형성 공정 후, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 반도체 코어(501) 상에 p형 GaN으로 이루어지는 캡층(502)을 형성한다. 이 캡층(502)은 불순물 농도를 가스의 공급 비율에 의해 저농도로 조정함으로써 이어서 형성하는 반도체층보다 전기 저항을 크게 한다. 또한, 캡층(502)은 p형 GaN에 한정되지 않고 다른 절연성 재료이여도 좋다.
이어서, 도 42b에 나타내는 바와 같이, 양자우물층, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(501), 캡층(502)을 덮도록 하지 기판(500) 전체면에 p형 InGaN으로 이루어지는 양자우물층(503)을 형성하고, 또한 하지 기판(500) 전체면에 반도체층(504)을 형성한다. MOCVD 장치 내에서 전술한 바와 같이 n형 GaN의 반도체 코어(501)를 성장시킨 후, 발광 파장에 따라 설정 온도를 600℃로부터 800℃로 변경하고, 캐리어 가스에 질소(N2), 성장 가스에 TMG 및 NH3, 트리메틸인듐(TMI)을 공급함으로써 n형 GaN의 반도체 코어(501) 상에 InGaN 양자우물층(503)을 형성할 수 있다. 그 후, 또한 설정 온도를 960℃로 하고, 전술한 바와 같이, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(504)을 형성할 수 있다.
또한, 이 양자우물층은 InGaN층과 p형 GaN층 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다. 또한, GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
이어서, 도 42c에 나타내는 바와 같이, 노출 공정에 있어서 드라이 에칭에 의해 양자우물층(503), 반도체층(504)의 반도체 코어(501)를 덮는 부분을 제외한 영역을 제거해서 봉형상의 반도체 코어(501)의 하지 기판(500)측의 외주면을 노출시켜 노출 부분(501a)을 형성함과 아울러, 캡층(502)의 상측의 일부도 에칭되어서 캡층(502a)의 끝면이 노출된다. 이 경우, 드라이 에칭의 RIE에 SiCl4를 이용함으로써 용이하게 GaN에 이방성을 가지고 에칭할 수 있다.
여기서, 반도체층(504a)의 외주면과 반도체 코어(501)의 노출 부분(501a)의 외주면이 단차 없이 연속되어 있다[양자우물층(503a)의 외주면의 노출 부분과 반도체 코어(501)의 노출 부분(501a)의 외주면도 단차가 없음]. 이것에 의해, 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체층(504a)의 외주면과 반도체 코어(501)의 노출 부분(501a)의 외주면 사이에 단차가 없으므로 반도체 코어(501)의 노출 부분(501a)과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
상기 제 19 실시형태의 봉형상 구조 발광 소자의 제조 방법에서는 불순물 가스의 바꿈으로 반도체 코어(501)에 계속해서 캡층(502)을 성장시킬 수 있으므로 캡층(502)을 용이하게 형성할 수 있다.
또한, 도 42c에 나타내는 노출 공정에 있어서 하지 기판(500)이 노출될 때까지 에칭할 때에 반도체 코어(501)의 선단에 캡층(502)이 형성되어 있으므로 반도체 코어(501)의 상단은 노출되지 않는다.
이어서, 도 42d에 나타내는 바와 같이, 하지 기판(500)을 등방성 에칭함으로써 반도체 코어(501)의 하측까지 새겨 넣고, 하지 기판(500)에 형성된 볼록부(500a)의 선단의 지름을 반도체 코어(501)의 지름보다 가늘게 한다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 하지 기판(500)을 기판 평면을 따라 진동시킴으로써 하지 기판(500)의 볼록부(500a) 상에 세워 설치하는 반도체 코어(501)를 절곡하도록 양자우물층(503a)과 반도체층(504a)으로 덮여진 반도체 코어(501)에 대해서 응력이 작용하여, 도 42e에 나타내는 바와 같이, 양자우물층(503a)과 반도체층(504a)으로 덮여진 반도체 코어(501)가 기판(500)으로부터 분리된다.
이렇게 해서, 하지 기판(500)으로부터 분리된 미세한 봉형상 구조 발광 소자(J)를 제조할 수 있다. 이 제 19 실시형태에서는 봉형상 구조 발광 소자(J)의 직경을 1㎛, 길이를 10㎛로 하고 있다[도 42a~도 42e에서는 도면을 보기 쉽게 하기 위해서 봉형상 구조 발광 소자(J)의 길이를 짧게 나타내고 있음].
상기 제 19 실시형태의 봉형상 구조 발광 소자의 제조 방법에 의하면 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자(J)를 실현할 수 있다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(J)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자(J)는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의하면 반도체 코어(501)가 기판(500)으로부터 분리될 때, 접히는 위치가 안정되고, 보다 길이가 균일한 봉형상 구조 발광 소자가 형성할 수 있다.
또한, 상기 제 10~제 19 실시형태에서는 반도체 코어와 캡층 및 반도체층에 GaN을 모재로 하는 반도체를 이용했지만 GaAs, AlGaAs, GaAsP, InGaN, AlGaN, Ga P, ZnSe, AlGaInP 등을 모재로 하는 반도체를 이용한 발광 소자에 본 발명을 적용해도 좋다. 또한, 반도체 코어를 n형으로 하고 반도체층을 p형으로 했지만 도전형이 반대인 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다. 또한, 육각 기둥 형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 대해서 설명했지만, 이것에 한정되지 않고, 단면이 원형 또는 타원인 봉형상이여도 좋고, 단면이 삼각형 등의 다른 다각 형상인 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다.
또한, 상기 제 10~제 19 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛로 하고 길이가 10㎛~30㎛인 마이크로 오더 사이즈로 했지만 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이여도 좋다. 상기 봉형상 구조 발광 소자의 반도체 코어의 직경은 500㎚ 이상 또한 100㎛ 이하가 바람직하고, 수십㎚~수백㎚의 봉형상 구조 발광 소자에 비해서 반도체 코어의 직경의 편차를 억제할 수 있고 발광 면적 즉 발광 특성의 편차를 저감할 수 있어 수율을 향상시킬 수 있다.
또한, 상기 제 17~제 19 실시형태에서는 MOCVD 장치를 이용해서 반도체 코어(301,401,501)와 캡층(302,402,502)을 결정 성장시켰지만 MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해서 반도체 코어와 캡층을 형성해도 좋다. 또한, 성장 구멍을 갖는 마스크를 이용해서 반도체 코어를 기판 상에 결정 성장시켰지만 기판 상에 금속종을 배치해서 금속종으로부터 반도체 코어를 결정 성장시켜도 좋다.
또한, 상기 제 17~제 19 실시형태에서는 반도체 코어(301,401,501)를 초음파를 이용해서 기판으로부터 분리했지만, 이것에 한정되지 않고, 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 절곡함으로써 분리해도 좋다. 이 경우, 간단한 방법으로 기판 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
〔제 20 실시형태〕
도 43은 본 발명의 제 20 실시형태의 봉형상 구조 발광 소자의 사시도를 나타내고 있고, 도 44는 상기 봉형상 구조 발광 소자의 단면도를 나타내고 있다.
이 제 20 실시형태의 봉형상 구조 발광 소자(A2)는, 도 43, 도 44에 나타내는 바와 같이, 단면이 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(211)와, 상기 반도체 코어(211)의 일단측의 부분을 덮지 않고 노출 부분(211a)이 되도록 반도체 코어(211)의 노출 부분(211a) 이외의 피복 부분(211b)을 덮는 p형 GaN으로 이루어지는 반도체층(212)을 구비하고 있다. 상기 반도체 코어(211)는 노출 부분(211a)을 피복 부분(211b)보다 작은 지름으로 해서 노출 부분(211a)의 외주면과 피복 부분(211b)의 외주면 사이에 단차부(211c)를 형성하고 있다. 또한, 반도체 코어(211)의 타단측의 끝면은 반도체층(212)에 의해 덮여져 있다.
상기 봉형상 구조 발광 소자(A2)는 다음과 같이 제조한다.
우선, n형 GaN으로 이루어지는 기판 상에 성장 구멍을 갖는 마스크를 형성한다. 마스크에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어(211) 및 반도체층(212)에 대해서 선택적으로 에칭 가능한 재료를 이용한다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다.
이어서, 마스크의 성장 구멍에 의해 노출된 기판 상에 촉매 금속층을 형성한다. 이 촉매 금속층은 상기 리소그래피법과 드라이 에칭법에 의해 성장 구멍 형성시에 사용한 레지스트를 마스크 상에 남긴 채의 상태에서 레지스트 및 성장 구멍으로부터 노출된 기판 상(성장 구멍의 노출 영역 상)에 촉매 금속층을 200㎚~400㎚ 정도 퇴적하고, 리프트 오프법에 의해 상기 레지스트와 함께 레지스트 상의 촉매 금속층을 제거함으로써 형성된다. 촉매 금속층에는 Ga, N, In, Al 등의 화합물 반도체 재료 및 Si, Mg 등의 불순물에 대해서 이들을 용해해서 얻고, 또한 자신과는 화합물을 형성하지 않는 Ni, Fe, Au 등의 재료를 사용할 수 있다.
이어서, 상기 마스크의 성장 구멍 내에 촉매 금속층이 형성된 기판 상에 MOCVD(Metal 0rganic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 촉매 금속층과 기판의 계면으로부터 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(211)를 형성한다. MOCVD 장치의 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH3)을, 또한 캐리어 가스로서 수소(H3)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어를 성장시킬 수 있다. 이 때, 성장하는 반도체 코어(211)의 직경은 상기 마스크의 성장 구멍 내에서는 상기 촉매 금속층의 직경이 성장 구멍의 내경 이상으로 넓지 않으므로 성장 구멍의 내경에 의해 결정되지만, 성장하는 반도체 코어(211)의 높이가 마스크의 높이(성장 구멍의 깊이)를 넘고나서는 섬 형상으로 응집하는 촉매 금속층의 직경으로 정할 수 있다. 따라서, 상기 막 두께로 촉매 금속층을 형성했을 경우, 성장하는 반도체 코어(211)의 높이가 마스크의 높이(성장 구멍의 깊이)를 넘고나서는 성장 구멍보다 큰 직경으로 섬 형상으로 응집되기 때문에 성장 구멍 내의 반도체 코어(211)의 노출 부분(211a)의 직경보다 큰 직경으로 반도체 코어(211)의 피복 부분(211b)을 성장시킬 수 있다.
이어서, 반도체 코어(211)의 선단에 상기 섬 형상의 촉매 금속층을 유지한 채의 상태에서 봉형상의 반도체 코어(211)를 덮도록 기판 전체면에 p형 GaN으로 이루어지는 반도체층을 형성한다. MOCVD 장치의 온도를 960℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를, p형 불순물 공급용에 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용함으로써 마그네슘(Mg)을 불순물로 하는 p형 GaN을 성장시킬 수 있다.
이어서, 상기 섬 형상의 촉매 금속층을 제거함과 아울러, 리프트 오프에 의해 반도체층 중 반도체 코어를 덮는 부분을 제외한 영역과 마스크를 제거해서 봉형상의 반도체 코어(211)의 기판측 외주면을 노출시켜서 노출 부분을 형성한다. 이 상태에서, 상기 반도체 코어(211)의 기판과 반대인 측의 끝면은 반도체층(212)에 의해 덮여져 있고, 반도체 코어(211)의 피복 부분(211b)보다 작은 지름의 노출 부분(211a)이 형성되어 있다.
상기 마스크가 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4)으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 마스크 상의 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 리프트 오프에 의해 제거할 수 있다. 이 실시형태에 있어서는 제거된 마스크의 막 두께에 의해 반도체 코어(211)의 노출 부분(211a)의 길이가 결정된다. 이 실시형태의 노출 공정에서는 리프트 오프를 이용했지만 에칭에 의해 반도체 코어의 일부를 노출시켜도 좋다.
이어서, 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판을 기판 평면을 따라 진동시킴으로써 기판 상에 세워 설치하는 반도체 코어(211)의 기판측에 가까운 근원이 절곡되도록 반도체층(212)으로 덮여진 반도체 코어(211)에 대해서 응력이 작용하여 반도체층(212)으로 덮여진 반도체 코어(211)가 기판으로부터 분리된다.
이렇게 해서, n형 GaN으로 이루어지는 기판으로부터 분리된 미세한 봉형상 구조 발광 소자를 제조할 수 있다.
또한, 상기 반도체 코어를 초음파를 이용해서 기판으로부터 분리했지만, 이것에 한정되지 않고, 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 절곡함으로써 분리해도 좋다. 이 경우, 간단한 방법으로 기판 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
또한, 상기 봉형상 구조 발광 소자는 반도체층(212)이 반도체 코어(211)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(212)에 의해 반도체 코어(211)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
상기 구성의 봉형상 구조 발광 소자(A2)에 의하면 봉형상의 n형의 반도체 코어(211)의 일단측의 부분을 덮지 않고 노출 부분(211a)이 되도록 반도체 코어(211)의 노출 부분(211a) 이외의 피복 부분(211b)을 p형의 반도체층(212)에 의해 덮음으로써 마이크로 오더 사이즈나 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자이여도 반도체 코어(211)의 노출 부분(211a)을 n측 전극에 접속하고 반도체 코어(211)를 덮는 반도체층(212)의 부분에 p측 전극을 접속할 수 있게 된다. 이 봉형상 구조 발광 소자(A2)는 반도체 코어(211)의 노출 부분(211a)에 n측 전극을 접속하고 반도체층(212)에 p측 전극을 접속해서 p측 전극으로부터 n측 전극으로 전류를 흘려보냄으로써 반도체 코어(211)의 외주면과 반도체층(212)의 내주면의 계면(pn 접합부)에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 이 봉형상 구조 발광 소자(A2)에서는 반도체층(212)으로 덮여진 반도체 코어(211)의 측면 전체로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높다.
따라서, 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자(A2)를 실현할 수 있다. 또한, 상기 봉형상 구조 발광 소자(A2)는 기판과 일체가 아니므로 장치로의 실장의 자유도가 높다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛~30㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 반도체 코어(211)의 일단측의 외주면이, 예컨대 1㎛~5㎛ 정도 노출되어 있음으로써 반도체 코어(211)의 일단측의 외주면의 노출 부분(211a)에 한쪽의 n측 전극을 접속하고 반도체 코어(211)의 타단측의 반도체층(212)에 p측 전극을 접속하는 것이 가능하게 되고, 양단에 전극을 떼어 놓아서 접속할 수 있고, 반도체층(212)에 접속하는 p측 전극과 반도체 코어(211)의 노출 부분(211a)이 단락되는 것을 용이하게 방지할 수 있다.
도 45는 비교예의 봉형상 구조 발광 소자의 요부의 단면 모식도를 나타내고 있고, 본 발명의 봉형상 구조 발광 소자는 아니다. 도 45의 봉형상 구조 발광 소자는 상기 제 20 실시형태의 도 43, 도 44에 나타내는 봉형상 구조 발광 소자(A2)와 다른 점은 반도체 코어(1211)의 노출 부분의 외주면과 반도체 코어(1211)의 반도체층(1212)에 의해 덮여진 피복 부분 사이에 단차가 없는 것이다.
이 봉형상 구조 발광 소자에서는 반도체 코어(1211)의 노출 부분에 n측 전극을 접속할 경우, 단차부가 없으므로 n측 전극(1213)과 반도체층(1212)의 끝면의 거리(L)가 가깝게 되어서 n측 전극(1213)과 반도체층(1212) 사이의 단락이나 누설 전류가 발생될 우려가 있다. 또한, 이 봉형상 구조 발광 소자에서는, 도 45에 나타내는 바와 같이, 반도체 코어(1211) 내로부터 노출 부분의 외주면으로의 입사각이 큰 광은 반도체 코어(1211) 내에 반사해서 외부로 인출하기 어렵다.
이것에 대해서, 도 46의 단면 모식도에 나타내는 바와 같이, 상기 제 20 실시형태의 도 43, 도 44에 나타내는 봉형상 구조 발광 소자에서는, 도 46에 나타내는 바와 같이, 반도체 코어(211)의 반도체층(212)으로 덮여져 있지 않은 노출 부분(211a)의 외주면과 반도체 코어(211)의 반도체층(212)으로 덮여진 피복 부분의 외주면 사이에 단차부(211c)를 형성함으로써 반도체 코어(211)의 노출 부분(211a)의 외주면과 피복 부분(211b)의 외주면이 일치해서 단차가 없는 도 45의 비교예에 비해서 반도체 코어(211)의 노출 부분(211a)과 반도체층(212)의 경계에 형성된 단차부(211c)에 의해 반도체층(212)의 끝면의 위치가 결정되어 제조시에 경계 위치의 편차를 억제할 수 있다. 도 45의 비교예와 같이, 반도체 코어의 노출 부분의 외주면과 피복 부분의 외주면이 일치해서 단차가 없을 경우에는 반도체 코어의 성장시에 마스크의 성장 구멍 내벽과 반도체 코어 사이에 간극이 생길 우려가 있고, 계속해서 반도체층의 형성을 행할 때에 반도체층이 마스크의 성장 구멍 내벽과 반도체 코어의 간극 영역에도 형성되고, 본래 마스크의 상면의 위치에서 규정되는 반도체 코어의 노출 부분과 피복 부분의 경계가 흐트러지는 경우가 있다. 이것에 대해서, 도 46에 나타내는 제 20 실시형태와 같이, 반도체 코어의 노출 부분의 외주면과 피복 부분의 외주면에 단차가 있을 경우, 제조시에 있어서 마스크의 높이를 넘고나서 성장 구멍의 내경보다 큰 직경으로 반도체 코어를 성장시키기 때문에 마스크의 성장 구멍 내벽과 반도체 코어 사이에 간극이 생겼더라도 간극을 폐쇄하도록 반도체 코어가 성장하고, 반도체층의 형성시에 반도체층이 마스크 성장 구멍 내벽과 반도체 코어의 간극 영역에 형성되는 것을 방지할 수 있다. 도 46에서는 n측 전극(213)과 반도체층(212)의 끝면의 길이 방향의 거리가 동일하여도 단차부(211c)만 지름 방향으로 거리가 넓어진다.
또한, 상기 반도체 코어(211)의 노출 부분(211a)의 외주면과 피복 부분(211b)의 외주면 사이에 형성된 단차부(211c)에 의해 반도체 코어(211)의 노출 부분(211a)의 외주면과 반도체층(212)의 거리를 멀게 할 수 있으므로 반도체 코어(211)의 노출 부분(211a)에 n측 전극을 접속할 경우에 n측 전극과 반도체층(212) 사이의 단락이나 누설 전류의 발생을 억제할 수 있다. 또한, 반도체 코어(211)의 노출 부분(211a)의 외주면과 피복 부분(211b)의 외주면의 경계에 형성된 단차부(211c)로부터 외부로 광이 인출되기 쉬우므로 광의 인출 효율이 향상된다.
도 47은 상기 제 20 실시형태의 봉형상 구조 발광 소자의 변형예의 요부의 단면도를 나타내고 있다.
이 변형예의 봉형상 구조 발광 소자에서는 반도체 코어(215)는 노출 부분(215a)을 피복 부분(215b)보다 큰 지름으로 해서 노출 부분(215a)의 외주면과 피복 부분(215b)의 외주면 사이에 단차부(215c)를 형성하고 있다. 상기 반도체 코어(215)의 노출 부분(215a)에 n측 전극(217)을 접속하고 있다.
도 47에 나타내는 바와 같이, 반도체 코어(215)의 노출 부분(215a)의 외주면과 피복 부분(215b)의 외주면의 경계에 단차부(215c)가 형성되어 있으므로 외부로의 광의 인출 효율이 향상된다. 또한, 상기 반도체 코어(215)의 피복 부분(215b)보다 노출 부분(215a)의 지름이 크므로 반도체 코어(215)의 노출 부분(215a)에 접속되는 n측 전극(217)과의 접촉면이 크게 취해지므로 콘택트 저항을 낮출 수 있다.
또한, 상기 제 20 실시형태의 봉형상 구조 발광 소자(A2)에 의하면 반도체 코어(211)의 피복 부분(211b)의 길이 방향에 직교하는 단면의 외주 길이보다 반도체 코어(211)의 노출 부분(211a)의 길이 방향에 직교하는 단면의 외주 길이를 짧게 함으로써, 즉, 반도체 코어(211)의 피복 부분(211b)보다 노출 부분(211a)이 작은 지름임으로써 제조 공정에 있어서 기판 상에 세워 설치되도록 형성된 반도체 코어(211)의 노출 부분(211a)을 기판측에 형성함으로써 반도체 코어(211)가 접히기 쉬워져 제조가 용이해진다. 이미 설명한 바와 같이, 반도체 코어(211)는 IPA 중에서 초음파에 의해 진동시킴으로써 기판으로부터 분리되지만 반도체 코어(211)의 노출 부분(211a)이 가늘게 되어 있음으로써 분리가 용이해진다.
또한, 상기 반도체 코어(211)의 노출 부분(211a)이 단차부(211c)에 의해 낮은 측[반도체층(212)측이 높은 측]이 됨으로써 반도체 코어(211)의 노출 부분(211a)의 외주면과 반도체층(212)의 거리를 멀게 할 수 있으므로 반도체 코어(211)의 노출 부분(211a)에 n측 전극을 접속할 경우에 n측 전극과 반도체층(212) 사이의 단락이나 누설 전류의 발생을 억제할 수 있다.
또한, 상기 반도체 코어(211)의 노출 부분(211a)과 피복 부분(211b)의 각각의 단면은 원형상에 한정되는 것은 아니고, 육각형 등의 다른 다각형의 단면 형상이여도 좋고, 또한, 반도체 코어의 노출 부분과 피복 부분이 다른 단면 형상이여도 좋고, 반도체 코어(211)의 피복 부분(211b)보다 노출 부분(211a)이 작은 지름이면 동일한 효과를 갖는다.
또한, 상기 반도체 코어(211)의 노출 부분(211a)의 길이 방향에 직교하는 단면이 대략 원형상임으로써 제조 공정에 있어서 반도체 코어(211)의 성장시에 사용하는 마스크 패턴의 형상이 원형이여도 좋고, 기판의 평면 방향의 결정방위에 위치 맞춤시킨 마스크 레이아웃의 제한을 받지 않고, 또한, 방향을 정렬하기 위한 위치 맞춤 정밀도가 불필요하게 되므로 제조를 용이하게 할 수 있다.
도 48은 상기 봉형상 구조 발광 소자(A2)의 반도체 코어의 노출 부분의 전극 접속을 설명하기 위한 요부의 단면도를 나타내고 있고, 길이 방향이 실장면에 평행해지도록 봉형상 구조 발광 소자(A2)를 기판(210)에 실장함과 아울러, 기판(210) 상에 형성된 n측 전극(14)에 반도체 코어(211)의 노출 부분(211a)을 접속하고 있다.
도 48에 나타내는 바와 같이, 반도체 코어(211)의 반도체층(212)으로 덮여진 피복 부분(211b)에 있어서 반도체층(212)의 외형보다 반도체 코어(211)의 노출 부분(211a)의 외형쪽이 작아지므로 봉형상 구조 발광 소자를 기판(210) 상에 기판 평면에 대해서 길이 방향이 평행해지도록 실장할 때에 반도체층(212)의 외주면과 기판(210)의 접촉을 취하기 쉬워지므로 방열 효율이 향상된다. 즉, 반도체 코어(211)의 노출 부분(211a)은 가늘기 때문에 변형되어 n측 전극(14)에 양호하게 접속되고, 반도체 코어(211)의 반도체층(212)으로 덮여진 피복 부분(211b)은 변형되지 않고 기판(210)과 밀착할 수 있으므로 방열성이 우수하다. 한편, 반도체 코어(211)의 노출 부분(211a)의 외주면과 반도체층(212)으로 덮여진 피복 부분(211b)의 외주면이 일치할 경우, 또는 반도체 코어(211)의 노출 부분(211a)의 외형이 반도체층(212)으로 덮여진 피복 부분(211b)의 외형보다 클 경우, 반도체 코어(211)의 노출 부분(211a)은 변형되기 어렵다. 그 때문에, 반도체 코어(211)의 노출 부분(211a)이 n측 전극(14)에 접속될 때에 반도체 코어(211)의 반도체층(212)으로 덮여진 피복 부분(211b)이 변형되어 기판(210)과 밀착하지 않게 됨으로써 방열성이 악화된다.
또한, 상기 제 20 실시형태에서는 단면이 거의 원형인 봉형상의 반도체 코어(211)에 반도체층(212)을 피복한 봉형상 구조 발광 소자(A2)에 대해서 설명했지만, 예컨대 육각형이나 다른 다각형의 봉형상의 반도체 코어에 반도체층이나 양자우물층 등을 피복한 봉형상 구조 발광 소자에 대해서 본 발명을 적용해도 좋다. n형 GaN은 육방정계의 결정 성장이 되고, 기판 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 거의 육각 기둥 형상의 반도체 코어가 얻어진다. 성장 방향이나 성장 온도 등의 성장 조건에 의존하지만, 성장시키는 반도체 코어의 직경이 수십㎚~수백㎚ 정도의 작은 경우에 단면이 거의 원형에 가까운 형상이 되기 쉬운 경향이 있고, 직경이 0.5㎛ 정도로부터 수㎛로 커지면 단면을 거의 육각형으로 성장시키는 것이 용이해지는 경향이 있다.
〔제 21 실시형태〕
도 49는 본 발명의 제 21 실시형태의 봉형상 구조 발광 소자의 사시도를 나타내고 있다.
이 제 21 실시형태의 봉형상 구조 발광 소자(B2)는, 도 49에 나타내는 바와 같이, 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(221)와, 상기 반도체 코어(221)의 일단측의 부분을 덮지 않고 노출 부분(221a)이 되도록 반도체 코어(221)의 노출 부분(221a) 이외의 피복 부분(221b)을 덮는 p형 GaN으로 이루어지는 반도체층(222)을 구비하고 있다. 상기 반도체 코어(221)는 노출 부분(221a)을 피복 부분(221b)보다 작은 지름으로 해서 노출 부분(221a)의 외주면과 피복 부분(221b)의 외주면 사이에 단차부(221c)를 형성하고 있다. 또한, 반도체 코어(221)의 타단측의 끝면은 반도체층(222)에 의해 덮여져 있다.
상기 봉형상 구조 발광 소자(B2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 같은 방법으로 제조한다.
또한, 도 50은 상기 제 21 실시형태의 봉형상 구조 발광 소자의 요부의 단면 모식도를 나타내고 있고, 도 50에 있어서 223은 n측 전극이다.
이 제 21 실시형태의 봉형상 구조 발광 소자(B2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 동일한 효과를 갖는다.
상기 제 21 실시형태의 봉형상 구조 발광 소자(B2)에 의하면 반도체 코어(221)의 피복 부분(221b)의 길이 방향에 직교하는 단면이 육각 형상임으로써 이 봉형상 구조 발광 소자를 기판 상에 기판 평면에 대해서 길이 방향이 평행해지도록 실장할 때에 반도체층의 어느 외주면이여도 기판과의 접촉면을 얻기 쉽고, 기판으로의 방열 효율이 향상된다. 따라서, 발광시의 소자 온도가 상승해서 발광 효율이 저하되는 것을 억제할 수 있다.
도 51a는 상기 제 20 실시형태의 봉형상 구조 발광 소자(A2)의 반도체 코어의 노출 부분의 단면 모식도를 나타내고, 도 51b는 상기 제 21 실시형태의 봉형상 구조 발광 소자(B2)의 반도체 코어의 노출 부분의 단면 모식도를 나타내고 있다.
또한, 도 51c는 변형예의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분의 단면 모식도를 나타내고 있고, 이 변형예의 봉형상 구조 발광 소자에서는 반도체 코어(224)의 노출 부분(224a)의 길이 방향에 직교하는 단면을 정삼각형으로 하고 있다.
이와 같이, 반도체 코어의 노출 부분의 길이 방향에 직교하는 단면이 도 51a에 나타내는 원형보다 다각형(예컨대 도 51b에 나타내는 정육각형이나 도 51c에 나타내는 정삼각형)쪽이 광의 인출 효율을 향상시킬 수 있다. 그 이유는, 반도체 코어의 노출 부분의 단면은 정점수가 적은 다각형쪽이 외부로 광이 보다 쉽게 나오기 때문이다.
〔제 22 실시형태〕
도 52는 본 발명의 제 22 실시형태의 봉형상 구조 발광 소자의 사시도를 나타내고 있다.
이 제 22 실시형태의 봉형상 구조 발광 소자(C2)는, 도 52에 나타내는 바와 같이, 봉형상의 n형 GaN으로 이루어지는 반도체 코어(231)와, 상기 반도체 코어(231)의 일단측의 부분을 덮지 않고 노출 부분(231a)이 되도록 반도체 코어(231)의 노출 부분(231a) 이외의 피복 부분(231b)을 덮는 p형 GaN으로 이루어지는 반도체층(232)을 구비하고 있다. 상기 반도체 코어(231)의 노출 부분(231a)은 길이 방향에 직교하는 단면이 거의 사각형이고, 반도체 코어(231)의 피복 부분(231b)은 길이 방향에 직교하는 단면이 거의 육각형이다. 상기 반도체 코어(231)의 노출 부분(231a)의 외주면과 피복 부분(231b)의 외주면 사이에 단차부(231c)를 형성하고 있다. 또한, 반도체 코어(231)의 타단측의 끝면은 반도체층(232)에 의해 덮여져 있다.
상기 봉형상 구조 발광 소자(C2)는 반도체 코어의 피복 부분을 제외하고 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 같은 방법으로 제조한다. 여기서, 반도체 코어(231)의 노출 부분(231a)의 형상에 대해서는, 상기한 바와 같이, 상기 마스크의 성장 구멍의 높이를 넘을 때까지는 성장 구멍의 지름 및 형상으로 성장하는 반도체 코어(231)의 지름 및 형상이 결정되고, 성장하는 반도체 코어(231)의 높이가 마스크의 높이를 넘고나서는 섬 형상으로 응집하는 촉매 금속층의 지름으로 결정된다. 이 제 22 실시형태에서는 사각형의 성장 구멍을 이용하고 있다.
이 제 22 실시형태의 봉형상 구조 발광 소자(C2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 동일한 효과를 갖는다.
도 53은 상기 제 22 실시형태의 봉형상 구조 발광 소자의 제 1 변형예의 단면 모식도를 나타내고 있다. 이 제 1 변형예에서는 반도체 코어(1231)의 노출 부분(1231a)은 길이 방향에 직교하는 단면이 거의 원형이며, 반도체 코어(1231)의 피복 부분(1231b)은 길이 방향에 직교하는 단면이 거의 육각형이다. 상기 반도체 코어(1231)의 노출 부분(1231a)의 단면 형상이 피복 부분(1231b)의 단면 형상보다 크게 되어 있다. 상기 반도체 코어(1231)의 노출 부분(1231a)의 외주면과 피복 부분(1231b)의 외주면 사이에 단차부(1231c)를 형성하고 있다.
도 54는 상기 제 22 실시형태의 봉형상 구조 발광 소자의 제 2 변형예의 단면 모식도를 나타내고 있다. 이 제 2 변형예에서는, 반도체 코어(1241)는 노출 부분(1241a)의 길이 방향에 직교하는 단면이 거의 원형이며, 피복 부분(1241b)의 길이 방향에 직교하는 단면이 거의 육각형이다. 상기 반도체 코어(1241)의 피복 부분(1241b)의 길이 방향에 직교하는 단면의 외주 길이보다 반도체 코어(1241)의 노출 부분(1241a)의 길이 방향에 직교하는 단면의 외주 길이를 짧게 하고 있다. 즉, 상기 반도체 코어(1231)의 노출 부분(1231a)의 단면 형상이 피복 부분(1231b)의 단면 형상보다 작게 되어 있다. 상기 반도체 코어(1241)의 노출 부분(1241a)의 외주면과 피복 부분(1241b)의 외주면 사이에 단차부(1241c)를 형성하고 있다.
이와 같이, 도 52~도 54에 나타내는 봉형상 구조 발광 소자에 있어서 반도체 코어(231,1231,1241)의 노출 부분(231a,1231a,1241a)의 길이 방향에 직교하는 단면의 형상과 반도체 코어(231,1231,1241)의 피복 부분(231b,1231b,1241b)의 길이 방향에 직교하는 단면의 형상이 다름으로써 반도체 코어(231,1231,1241)의 노출 부분(231a,1231a,1241a)의 외주면과 피복 부분(231b,1231b,1241b)의 외주면의 경계에 단차부(231c,1231c,1241c)가 형성되므로 외부로의 광의 인출 효율이 향상된다.
또한, 상기 반도체 코어의 노출 부분의 외주면과 피복 부분의 외주면이 일치해서 단차가 없는 경우에 비해서 반도체 코어(231,1231,1241)의 노출 부분(231a,1231a,1241a)과 반도체층(232,1232,1242)의 경계에 형성된 단차부(231c,1231c,1241c)에 의해 반도체층(232,1232,1242)의 끝면의 위치가 결정되어 제조시에 경계 위치의 편차를 억제할 수 있다. 반도체 코어의 노출 부분의 외주면과 피복 부분의 외주면이 일치해서 단차가 없을 경우에는 반도체 코어의 성장시에 마스크의 성장 구멍 내벽과 반도체 코어의 사이에 간극이 생길 우려가 있고, 계속해서 반도체층의 형성을 행할 때에 반도체층이 마스크의 성장 구멍 내벽과 반도체 코어의 간극 영역에도 형성되고, 마스크의 상면의 위치에서 반도체 코어의 노출 부분과 피복 부분의 경계가 흐트러지는 경우가 있지만, 그러나, 반도체 코어의 노출 부분의 외주면과 피복 부분의 외주면에 단차가 있을 경우, 제조시에 있어서 마스크의 높이를 넘고나서 성장 구멍의 내경보다 큰 직경으로 반도체 코어를 성장시키기 때문에 마스크의 성장 구멍 내벽과 반도체 코어 사이에 간극이 생겼더라도 간극을 폐쇄하도록 반도체 코어가 성장하고, 반도체층의 형성시에 반도체층이 마스크 성장 구멍 내벽과 반도체 코어의 간극 영역에 형성되는 것을 방지할 수 있다.
〔제 23 실시형태〕
도 55는 본 발명의 제 23 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있고, 도 56은 상기 봉형상 구조 발광 소자의 사시도를 나타내고 있다.
이 제 23 실시형태의 봉형상 구조 발광 소자(D2)는, 도 55, 도 56에 나타내는 바와 같이, 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(241)와, 상기 반도체 코어(241)의 일단측의 부분을 덮지 않고 노출 부분(241a)이 되도록 반도체 코어(241)의 노출 부분(241a) 이외의 피복 부분(241b)을 덮는 p형 GaN으로 이루어지는 반도체층(242)을 구비하고 있다. 상기 반도체 코어(241)는 노출 부분(241a)을 피복 부분(241b)보다 작은 지름으로 해서 노출 부분(241a)의 외주면과 피복 부분(241b)의 외주면 사이에 단차부(241c)를 형성하고 있다. 또한, 반도체 코어(241)의 타단측의 끝면은 반도체층(242)에 의해 덮여져 있다.
또한, 상기 반도체 코어(241)의 단차부(241c)와 그 단차부(241c)측의 반도체층(242)의 끝면을 덮도록 또한, 반도체 코어(241)의 노출 부분(241a)의 단차부(241c)측을 덮도록 절연층(243)을 형성하고 있다. 상기 반도체 코어(241)의 노출 부분(241a)에 n측 전극(244)을 접속하고 있다.
상기 봉형상 구조 발광 소자(D2)는 반도체 코어의 피복 부분을 제외하고 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 같은 방법으로 제조한다. 여기서, 상기 반도체 코어(241)의 단차부(241c)와 그 단차부(241c)측의 반도체층(242)의 끝면을 덮고, 또한, 반도체 코어(241)의 노출 부분(241a)의 단차부(241c)측을 덮는 절연층(243)의 형성에 대해서는 제 20 실시형태의 봉형상 구조 발광 소자(A2)의 제조 공정에 있어서 리프트 오프에 의해 반도체층 중 반도체 코어를 덮는 부분을 제외한 영역과 마스크를 제거하는 대신에 우선 이방성의 드라이 에칭을 행하고, 반도체층 중 반도체 코어를 덮는 부분을 제외한 영역과 마스크의 에칭을 행한다. 그리고, 마스크를 도중까지 에칭한 단계에서 등방성의 드라이 에칭으로 바꾸어서 에칭을 행함으로써 부분적으로 상기 마스크를 절연층으로서 남길 수 있다.
상기 마스크가 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4))으로 구성되어 있을 경우, 이방성의 드라이 에칭에는 SiCl4 등의 염소계 가스, 또는 CF4, CHF3 등의 불소계 가스를 이용한 RIE(Reactive Ion Etching: 반응성 이온 에칭)를 사용할 수 있고, 등방성의 드라이 에칭에는 CF4를 함유한 가스의 플라즈마를 이용함으로써 에칭할 수 있다. 이 실시형태에 있어서는 드라이 에칭에 의해 제거된 마스크의 막 두께에 의해 절연층(243)의 길이가 결정된다. 또한, 이방성 드라이 에칭시에 SiCl4를 함유하는 가스를 사용하고, 마스크의 측벽에 반응 생성물에 의한 보호막을 형성하면서 에칭을 진행시킴으로써, 도 55나 도 56에 나타내는 바와 같이, 반도체층(242)의 외주면과 절연층(243)의 외주면을 거의 일치시킨 가공을 행할 수 있다.
이 제 23 실시형태의 봉형상 구조 발광 소자(D2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 동일한 효과를 갖는다.
또한, 상기 봉형상 구조 발광 소자(D2)에서는 반도체 코어(241)의 노출 부분(241a)의 외주면과 반도체층(242) 사이를 절연층(243)에 의해 절연할 수 있으므로 반도체 코어(241)의 노출 부분(241a)에 n측 전극(244)을 접속할 경우에 n측 전극(244)과 반도체층(242) 사이의 단락이나 누설 전류의 발생을 확실하게 억제할 수 있다.
〔제 24 실시형태〕
도 57은 본 발명의 제 24 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있고, 도 58은 상기 봉형상 구조 발광 소자의 사시도를 나타내고 있다.
이 제 24 실시형태의 봉형상 구조 발광 소자(E2)는, 도 57, 도 58에 나타내는 바와 같이, 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(251)와, 상기 반도체 코어(251)의 일단측의 부분을 덮지 않고 노출 부분(251a)이 되도록 반도체 코어(251)의 노출 부분(251a) 이외의 피복 부분(251b)을 덮는 p형 GaN으로 이루어지는 반도체층(252)을 구비하고 있다.
상기 반도체 코어(251)의 노출 부분(251a)은 피복 부분(251b)보다 작은 지름의 단차부(251c)측의 소경부(251a-1)와, 그 소경부(251a-1)에 연이어지고 피복 부분(251b)보다 큰 지름이며 또한 반도체층(252)과 동일한 외경의 대경부(251a-2)를 갖는다. 상기 반도체 코어(251)는 노출 부분(251a)의 소경부(251a-1)를 피복 부분(251b)보다 작은 지름으로 해서 노출 부분(251a)의 외주면과 피복 부분(251b)의 외주면 사이에 단차부(251c)를 형성하고 있다. 또한, 반도체 코어(251)의 타단측의 끝면은 반도체층(252)에 의해 덮여져 있다.
또한, 상기 반도체 코어(251)의 단차부(251c)와 그 단차부(251c)측의 반도체층(252)의 끝면을 덮도록 또한, 반도체 코어(251)의 노출 부분(251a)의 소경부(251a-1)측을 덮도록 절연층(253)을 형성하고 있다. 상기 반도체 코어(251)의 노출 부분(251a)의 대경부(251a-2)에 n측 전극(254)을 접속하고 있다.
상기 봉형상 구조 발광 소자(E2)는 반도체 코어의 피복 부분을 제외하고 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 같은 방법으로 제조한다. 이 봉형상 구조 발광 소자(E2)에서는 피복 부분(251b)보다 작은 지름의 단차부(251c)측의 소경부(251a-1)와, 그 소경부(251a-1)에 연이어지고 피복 부분(251b)보다 큰 지름이며 또한 반도체층(252)과 동일한 외경의 대경부(251a-2)를 갖는 반도체 코어(251)의 노출 부분(251a)의 형상, 및, 반도체 코어(251)의 단차부(251c)와 그 단차부(251c)측의 반도체층(252)의 끝면을 덮고, 또한, 반도체 코어(251)의 노출 부분(251a)의 소경부(251a-1)측을 덮는 절연층(253)은 제 20 실시형태의 봉형상 구조 발광 소자(A2)의 제조 공정에 있어서 리프트 오프에 의해 반도체층 중 반도체 코어를 덮는 부분을 제외한 영역과 마스크를 제거하는 공정 대신에 이방성의 드라이 에칭을 행하고, 반도체층 중 반도체 코어(251)를 덮는 부분을 제외한 영역과, 마스크, 이어서 기판까지 에칭함으로써 형성할 수 있다.
이 제 24 실시형태의 봉형상 구조 발광 소자(E2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 동일한 효과를 갖는다.
또한, 상기 봉형상 구조 발광 소자(E2)에서는 반도체 코어(251)의 단차부(251c)와 그 단차부(251c)측의 반도체층(252)의 끝면을 덮도록, 또한, 반도체 코어(251)의 노출 부분(251a)의 단차부(251c)측을 덮도록 형성된 절연층(253)을 구비함으로써 반도체 코어(251)의 노출 부분(251a)의 외주면과 반도체층(252) 사이를 절연층(253)에 의해 절연할 수 있으므로 반도체 코어(251)의 노출 부분(251a)에 n측 전극(254)을 접속할 경우에 n측 전극(254)과 반도체층(252) 사이의 단락이나 누설 전류의 발생을 확실하게 억제할 수 있다.
또한, 상기 반도체 코어(251)의 피복 부분(251b)보다 노출 부분(251a)의 대경부(251a-2)의 지름이 크므로 반도체 코어(251)의 노출 부분(251a)에 접속되는 n측 전극(254)과의 접촉면이 크게 취해져 콘택트 저항을 낮출 수 있다.
〔제 25 실시형태〕
도 59는 본 발명의 제 25 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다.
이 제 25 실시형태의 봉형상 구조 발광 소자(F2)는, 도 59에 나타내는 바와 같이, 봉형상의 n형 GaN으로 이루어지는 반도체 코어(261)와, 상기 반도체 코어(261)의 일단측의 부분을 덮지 않고 노출 부분(261a)이 되도록 반도체 코어(261)의 노출 부분(261a) 이외의 피복 부분(261b)을 덮는 p형 GaN으로 이루어지는 반도체층(262)과, 상기 반도체층(262)을 덮도록 형성되며 반도체층(262)보다 전기 저항이 낮은 재료로 이루어지는 도전층(263)을 구비하고 있다.
상기 반도체 코어(261)의 노출 부분(261a)은 길이 방향에 직교하는 단면이 거의 원형이며, 반도체 코어(261)의 피복 부분(261b)은 길이 방향에 직교하는 단면이 거의 육각형이다. 상기 반도체 코어(261)는 노출 부분(261a)을 피복 부분(261b)보다 작은 지름으로 해서 노출 부분(261a)의 외주면과 피복 부분(261b)의 외주면 사이에 단차부(261c)를 형성하고 있다. 또한, 반도체 코어(261)의 타단측의 끝면은 반도체층(262)에 의해 덮여져 있다.
또한, 상기 도전층(263)은 막 두께 200㎚의 ITO(주석 첨가 산화 인듐)에 의해 형성되어 있다. 이 ITO의 성막은 증착법 또는 스퍼터법을 이용할 수 있다. ITO막을 성막 후, 500℃~600℃에서 열처리를 행함으로써 p형 GaN으로 이루어지는 반도체층(262)과 ITO로 이루어지는 도전층(263)의 콘택트 저항을 낮출 수 있다. 또한, 도전층(263)은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni 또는 Au/Ni의 반투명의 적층 금속막 등을 이용해도 좋다. 이 적층 금속막의 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 또한, 보다 도전층의 저항을 낮추기 위해서 상기 ITO막 상에 Ag/Ni 또는 Au/Ni의 적층 금속막을 적층해도 좋다.
상기 봉형상 구조 발광 소자(F2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 같은 방법으로 제조한다. 이 봉형상 구조 발광 소자(F2)는 촉매 금속층의 제거 후에 반도체 코어(261)를 덮는 반도체층(262)을 형성하고, 또한 반도체층(262)을 덮도록 도전층으로서 ITO막의 형성을 행한 후, 이방성 드라이 에칭에 의해 ITO막 중 반도체층(262)을 덮는 부분을 제외한 영역을 제거하고, 그 후, 제 20 실시형태와 마찬가지로, 리프트 오프에 의해 반도체층 중 반도체 코어(261)를 덮는 부분을 제외한 영역과 마스크를 제거함으로써 형성할 수 있다.
또한, 이 제 25 실시형태의 봉형상 구조 발광 소자(F2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 동일한 효과를 갖는다.
상기 제 25 실시형태의 봉형상 구조 발광 소자(F2)에 의하면 반도체 코어(261)의 피복 부분(261a)의 길이 방향에 직교하는 단면이 육각 형상임으로써 이 봉형상 구조 발광 소자를 기판 상에 기판 평면에 대해서 길이 방향이 평행해지도록 실장할 때에 반도체층의 어느 외주면이여도 기판과의 접촉면을 얻기 쉬워 기판으로의 방열 효율이 향상된다. 따라서, 발광시의 소자 온도가 상승해서 발광 효율이 저하되는 것을 억제할 수 있다.
또한, 상기 반도체 코어(261)의 노출 부분(261a)의 길이 방향에 직교하는 단면의 형상과 반도체 코어(261)의 피복 부분(261b)의 길이 방향에 직교하는 단면의 형상이 다름으로써 반도체 코어(261)의 노출 부분(261a)의 외주면과 피복 부분(261b)의 외주면의 경계에 단차부(261c)가 형성되기 때문에 외부로의 광의 인출 효율이 향상된다.
또한, 상기 반도체층(262)보다 전기 저항이 낮은 재료로 이루어지는 도전층(263)을 통해서 반도체층(262)을 p측 전극에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 반도체 코어(261)의 측면 전체를 효율 좋게 발광시킬 수 있어 발광 효율이 더욱 향상된다.
〔제 26 실시형태〕
도 60은 본 발명의 제 26 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다.
이 제 26 실시형태의 봉형상 구조 발광 소자(G2)는, 도 60에 나타내는 바와 같이, 봉형상의 n형 GaN으로 이루어지는 반도체 코어(271)와, 상기 반도체 코어(271)의 일단측의 부분을 덮지 않고 노출 부분(271a)이 되도록 반도체 코어(271)의 노출 부분(271a) 이외의 부분을 덮는 p형 InGaN으로 이루어지는 양자우물층(272)과, 상기 양자우물층(272)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(273)과, 상기 반도체층(273)을 덮도록 형성되며 반도체층(273)보다 전기 저항이 낮은 재료로 이루어지는 도전층(274)을 구비하고 있다.
상기 반도체 코어(271)의 노출 부분(271a)은 길이 방향에 직교하는 단면이 거의 원형이고, 반도체 코어(271)의 피복 부분(271b)은 길이 방향에 직교하는 단면이 거의 육각형이다. 상기 반도체 코어(271)는 노출 부분(271a)을 피복 부분(271b)보다 작은 지름으로 해서 노출 부분(271a)의 외주면과 피복 부분(271b)의 외주면 사이에 단차부(271c)를 형성하고 있다. 또한, 반도체 코어(271)의 타단측의 끝면은 반도체층(272)에 의해 덮여져 있다.
또한, 상기 도전층(274)은 막 두께 200㎚의 ITO(주석 첨가 산화 인듐)에 의해 형성되어 있다. 이 ITO의 성막은 증착법 또는 스퍼터법을 이용할 수 있다. ITO막을 성막 후, 500℃~600℃에서 열처리를 행함으로써 p형 GaN으로 이루어지는 반도체층(272)과 ITO로 이루어지는 도전층(274)의 콘택트 저항을 낮출 수 있다. 또한, 도전층(274)은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni 또는 Au/Ni의 반투명의 적층 금속막 등을 이용해도 좋다. 이 적층 금속막의 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 또한, 보다 도전층의 저항을 낮추기 위해서 상기 ITO막 상에 Ag/Ni 또는 Au/Ni의 적층 금속막을 적층해도 좋다.
상기 봉형상 구조 발광 소자(G2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 같은 방법으로 제조한다. 이 봉형상 구조 발광 소자(G2)는 촉매 금속층의 제거 후에 반도체 코어(271)를 덮는 양자우물층(272) 및 반도체층(273)을 형성하고, 또한 ITO막 중 반도체층(273)을 덮도록 도전층으로서 ITO막의 형성을 행하고, 이어서, 이방성 드라이 에칭에 의해 반도체층(272)을 덮는 부분을 제외한 영역을 제거한 후, 제 20 실시형태와 마찬가지로, 리프트 오프에 의해 양자우물층 및 반도체층 중 반도체 코어를 덮는 부분을 제외한 영역과 마스크를 제거함으로써 형성할 수 있다.
또한, 이 제 26 실시형태의 봉형상 구조 발광 소자(G2)는 제 20 실시형태의 봉형상 구조 발광 소자(A2)와 동일한 효과를 갖는다.
상기 제 26 실시형태의 봉형상 구조 발광 소자(G2)에 의하면 반도체 코어(271)의 피복 부분(271a)의 길이 방향에 직교하는 단면이 육각 형상임으로써 이 봉형상 구조 발광 소자를 기판 상에 기판 평면에 대해서 길이 방향이 평행해지도록 실장할 때에 반도체층의 어느 외주면이여도 기판과의 접촉면을 얻기 쉬워 기판으로의 방열 효율이 향상된다. 따라서, 발광시의 소자 온도가 상승해서 발광 효율이 저하되는 것을 억제할 수 있다.
또한, 상기 반도체 코어(271)의 노출 부분(271a)의 길이 방향에 직교하는 단면의 형상과 반도체 코어(271)의 피복 부분(271b)의 길이 방향에 직교하는 단면의 형상이 다름으로써 반도체 코어(271)의 노출 부분(271a)의 외주면과 피복 부분(271b)의 외주면의 경계에 단차부(271c)가 형성되기 때문에 외부로의 광의 인출 효율이 향상된다.
또한, 상기 반도체층(273)보다 전기 저항이 낮은 재료로 이루어지는 도전층(274)을 통해서 반도체층(273)을 p측 전극에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 반도체 코어(271)의 측면 전체를 효율 좋게 발광시킬 수 있어 발광 효율이 더욱 향상된다.
또한, 상기 반도체 코어(271)의 피복 부분(271b)의 외주면과 반도체층(273) 사이에 양자우물층(272)을 형성함으로써 양자우물층(272)의 양자 구속 효과에 의해 발광 효율을 향상시킬 수 있다.
또한, 이 양자우물층은 GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
〔제 27 실시형태〕
도 61은 본 발명의 제 27 실시형태의 봉형상 구조 발광 소자의 단면도를 나타내고 있다. 이 제 27 실시형태의 봉형상 구조 발광 소자는 캡층을 제외하고 제 26 실시형태의 봉형상 구조 발광 소자와 동일한 구성을 하고 있다.
이 제 27 실시형태의 봉형상 구조 발광 소자(H2)는, 도 61에 나타내는 바와 같이, 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(281)와, 상기 반도체 코어(281)의 한쪽의 끝면을 덮는 캡층(282)과, 상기 캡층(282)으로 덮여진 반도체 코어(281)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(281a)이 되도록 반도체 코어(281)의 노출 부분(281a) 이외의 피복 부분(281b)의 외주면을 덮는 p형 InGaN으로 이루어지는 양자우물층(283)과, 상기 양자우물층(283)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(284)과, 상기 반도체층(284)의 외주면을 덮는 도전층(285)을 구비하고 있다.
상기 반도체 코어(281)는 노출 부분(281a)을 피복 부분(281b)보다 작은 지름으로 해서 노출 부분(281a)의 외주면과 피복 부분(281b)의 외주면 사이에 단차부(281c)를 형성하고 있다. 또한, 상기 반도체 코어(281)의 외주면과 캡층(282)의 외주면이 연속한 양자우물층(283)과 반도체층(284)에 의해 덮여져 있다.
또한, 상기 도전층(285)은 막 두께 200㎚의 ITO(주석 첨가 산화 인듐)에 의해 형성되어 있다. 이 ITO의 성막은 증착법 또는 스퍼터법을 이용할 수 있다. ITO막을 성막 후, 500℃~600℃에서 열처리를 행함으로써 p형 GaN으로 이루어지는 반도체층(284)과 ITO로 이루어지는 도전층(285)의 콘택트 저항을 낮출 수 있다. 또한, 도전층(285)은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni 또는 Au/Ni의 반투명의 적층 금속막 등을 이용해도 좋다. 이 적층 금속막의 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 또한, 보다 도전층의 저항을 낮추기 위해서 상기 ITO막 상에 Ag/Ni 또는 Au/Ni의 적층 금속막을 적층해도 좋다.
도 62는 상기 봉형상 구조 발광 소자(H2)의 요부의 단면 모식도를 나타내고 있고, 도 62에 나타내는 바와 같이, 이 제 27 실시형태의 봉형상 구조 발광 소자(H2)에서는 반도체층(284)보다 전기 저항이 큰 재료로 이루어지는 캡층(282)이 반도체 코어(281)의 한쪽의 끝면을 덮음으로써 반도체 코어(281)의 캡층(282)측에 접속된 p측 전극(286)과 반도체 코어(281) 사이에서 캡층(282)을 통해서 전류가 흐르지 않도록 하는 한편, 캡층(282)보다 저항이 낮은 도전층(285), 반도체층(284)을 통해서 p측 전극(286)과 반도체 코어(281)의 외주면측 사이에서 전류가 흐르도록 한다. 이것에 의해, 상기 반도체 코어(281)의 캡층(282)이 설치된 측의 끝면으로의 전류 집중을 억제해서 그 반도체 코어(281)의 끝면에 발광이 집중되지 않고 반도체 코어(281)의 측면으로부터의 광의 인출 효율이 향상된다.
상기 제 27 실시형태의 봉형상 구조 발광 소자(H2)는 제 26 실시형태의 봉형상 구조 발광 소자와 동일한 효과를 갖는다.
또한, 상기 봉형상 구조 발광 소자는 반도체 코어(281)의 노출 부분(281a)에 n측 전극(도시 생략)을 접속하고 반도체 코어(281)의 캡층(282)이 설치된 측에 p측 전극(286)을 접속할 때, 캡층(282)에 의해 반도체 코어(281)의 한쪽의 끝면이 노출되어 있지 않으므로 그 단부의 반도체층(284)과 도전층(285)을 통해서 반도체 코어(281)와 p측 전극(286)의 전기적 접속을 용이하게 할 수 있다. 그것에 의해, 반도체층(284)과 도전층(285)으로 덮여진 반도체 코어(281)의 측면 전체 중 p측 전극(286)이 차단하는 면적을 최소한으로 할 수 있어 광의 인출 효율을 향상시킬 수 있다. 또한, 상기 반도체 코어(281)의 캡층(282)이 설치된 측의 끝면으로의 전류 집중을 억제해서 그 반도체 코어의 끝면에 발광이 집중되지 않고 반도체 코어(281)의 측면으로부터의 광의 인출 효율이 향상된다.
또한, 반도체 코어(281)의 캡층(282)측의 단부에 있어서 캡층(282)에는 접속하지 않고 도전층(285)과 p측 전극(286)만을 전기적으로 접속해도 좋다.
〔제 28 실시형태〕
도 63은 본 발명의 제 28 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 사시도를 나타내고 있다.
이 제 28 실시형태의 발광 장치는, 도 63에 나타내는 바와 같이, 실장면에 금속 전극(298,299)이 형성된 절연성 기판(290)과, 상기 절연성 기판(290) 상에 길이 방향이 절연성 기판(290)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(12)를 구비하고 있다.
상기 봉형상 구조 발광 소자(I2)는 봉형상의 n형 GaN으로 이루어지는 반도체 코어(291)와, 상기 반도체 코어(291)의 일단측의 부분을 덮지 않고 노출 부분(291a)이 되도록 반도체 코어(291)의 노출 부분(291a) 이외의 피복 부분(291b)을 덮는 p형 GaN으로 이루어지는 반도체층(292)을 구비하고 있다.
상기 반도체 코어(291)의 노출 부분(291a)은 길이 방향에 직교하는 단면이 거의 원형이며, 반도체 코어(291)의 피복 부분(291b)은 길이 방향에 직교하는 단면이 거의 육각형이다. 상기 반도체 코어(291)의 노출 부분(291a)을 피복 부분(291b)보다 작은 지름으로 해서 노출 부분(291a)의 외주면과 피복 부분(291b)의 외주면 사이에 단차부(291c)를 형성하고 있다.
도 63에 나타내는 바와 같이, 봉형상 구조 발광 소자(I2)의 일단측의 노출 부분(291a)을 금속 전극(298)에 접속함과 아울러, 봉형상 구조 발광 소자(I2)의 타단측의 반도체층(292)을 금속 전극(299)에 접속하고 있다.
여기서, 봉형상 구조 발광 소자(I2)는 후술하는 제 38 실시형태의 봉형상 구조 발광 소자의 배열 방법에 있어서의 IPA 수용액의 건조시에 기판 표면과 봉형상 구조 발광 소자의 간극의 액적이 증발에 의해 축소될 때에 발생되는 스틱션에 의해 중앙 부분이 휘어서 절연성 기판(290) 상에 접하고 있다.
상기 제 28 실시형태의 발광 장치에 의하면 길이 방향이 실장면에 평행해지도록 절연성 기판(290)에 실장된 봉형상 구조 발광 소자(I2)는 반도체층(292)의 외주면과 절연성 기판(290)의 실장면이 접촉하므로 봉형상 구조 발광 소자(I2)에서 발생된 열을 반도체층(292)으로부터 절연성 기판(290)으로 효율 좋게 방열할 수 있다. 따라서, 발광 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 반도체층을 덮도록 도전층이 형성된 봉형상 구조 발광 소자에 있어서도 도전층의 외주면과 절연성 기판의 실장면이 접촉함으로써 마찬가지로 효과가 얻어진다.
또한, 상기 발광 장치에서는 절연성 기판(290) 상에 봉형상 구조 발광 소자(I2)를 옆으로 눕혀서 배치하고 있으므로 절연성 기판(290)을 포함한 두께를 얇게 할 수 있다. 상기 발광 장치에 있어서, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자(I2)를 이용함으로써 사용하는 반도체의 양을 적게 할 수 있고, 이 발광 장치를 이용해서 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 제 28 실시형태에 있어서 봉형상 구조 발광 소자에 제 20~제 28 실시형태의 봉형상 구조 발광 소자 중 어느 하나를 이용해도 좋다.
〔제 29 실시형태〕
도 64는 본 발명의 제 29 실시형태의 봉형상 구조 발광 소자를 구비한 발광 장치의 측면도를 나타내고 있다.
이 제 29 실시형태의 발광 장치는, 도 64에 나타내는 바와 같이, 절연성 기판(600)과, 절연성 기판(600) 상에 길이 방향이 절연성 기판(600)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(J2)를 구비하고 있다.
상기 봉형상 구조 발광 소자(J2)는 봉형상의 n형 GaN으로 이루어지는 반도체 코어(601)와, 상기 반도체 코어(251)의 한쪽의 끝면을 덮는 캡층(602)(도 65에 나타냄)과, 상기 캡층(602)으로 덮여진 반도체 코어(601)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(601a)이 되도록 반도체 코어(601)의 노출 부분(601a) 이외의 피복 부분(601b)의 외주면을 덮는 p형 InGaN으로 이루어지는 양자우물층(603)과, 상기 양자우물층(603)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(604)과, 상기 반도체층(604)의 외주면을 덮는 도전층(605)을 구비하고 있다.
상기 반도체 코어(601)의 노출 부분(601a)은 길이 방향에 직교하는 단면이 거의 원형이며, 반도체 코어(601)의 피복 부분(601b)은 길이 방향에 직교하는 단면이 거의 육각형이다. 상기 반도체 코어(601)의 노출 부분(601a)을 피복 부분(601b)보다 작은 지름으로 해서 노출 부분(601a)의 외주면과 피복 부분(601b)의 외주면 사이에 단차부(601c)를 형성하고 있다.
상기 도전층(605) 위 또한 절연성 기판(600)측에 제 2 도전층의 일례로서의 금속층(606)을 형성하고 있다. 상기 금속층(606)은 도전층(605)의 외주면의 하측 대략 절반 정도를 덮고 있다. 상기 도전층(605)은 ITO에 의해 형성되어 있다. 또한, 도전층은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni 또는 Au/Ni의 반투명의 적층 금속막 등을 이용해도 좋다. 이 적층 금속막의 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 또한, 보다 도전층의 저항을 낮추기 위해서 상기 ITO막 상에 Ag/Ni 또는 Au/Ni의 적층 금속막을 적층해도 좋다. 또한, 금속층(606)은 Al에 한정되지 않고, Cu, W, Ag, Au 등을 이용해도 좋다.
이 제 29 실시형태의 발광 장치는, 도 65에 나타내는 바와 같이, 실장면에 금속 전극(607,608)이 형성된 절연성 기판(600)과, 상기 절연성 기판(600) 상에 길이 방향이 절연성 기판(600)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(J2)를 구비하고 있다.
상기 봉형상 구조 발광 소자(J2)의 일단측의 노출 부분(601a)을 금속 전극(607)에 도전성 접착제 등의 접착부(109A)에 의해 접속함과 아울러, 봉형상 구조 발광 소자(J2)의 타단측의 금속층(606)을 금속 전극(608)에 도전성 접착제 등의 접착부(609B)에 의해 접속하고 있다.
여기서, 봉형상 구조 발광 소자(J2)는 후술하는 제 12 실시형태의 봉형상 구조 발광 소자의 배열 방법에 있어서의 IPA 수용액의 건조시에 기판 표면과 봉형상 구조 발광 소자의 간극의 액적이 증발에 의해 축소될 때에 발생되는 스틱션에 의해 중앙 부분이 휘어서 절연성 기판(600) 상에 접하고 있다.
상기 제 29 실시형태의 발광 장치에 의하면 봉형상 구조 발광 소자(J2)의 도전층(605) 위 또한 절연성 기판(600)측에 반도체층(604)보다 전기 저항이 낮은 재료로 이루어지는 제 2 도전층의 일례로서의 금속층(606)을 형성함으로써 금속층(606)이 없는 봉형상 구조 발광 소자(J2)의 절연성 기판(600)과 반대인 측에 있어서도 반도체 코어(601)의 외주면을 덮는 도전층(605)이 있으므로 고저항의 반도체층(604) 전체로의 전류의 흐르기 쉬움을 희생하지 않고 금속층(606)에 의해 저저항화할 수 있다. 또한, 반도체 코어(601)의 외주면을 덮는 도전층(605)에는 발광 효율을 고려하면 투과율이 낮은 재료가 사용되지 않으므로 저저항의 재료를 이용할 수 없지만, 금속층(606)에는 투과율보다 저저항인 것을 우선한 도전성 재료를 이용할 수 있다. 또한, 길이 방향이 실장면에 평행해지도록 절연성 기판(600)에 실장된 봉형상 구조 발광 소자(J2)는 금속층(606)이 절연성 기판(600)의 실장면과 접하므로 봉형상 구조 발광 소자(J2)에서 발생된 열을 금속층(606)을 통해서 절연성 기판(600)에 효율 좋게 방열할 수 있다.
〔제 30 실시형태〕
도 66은 본 발명의 제 30 실시형태의 발광 장치의 사시도를 나타내고 있다. 이 제 30 실시형태에서는 제 21 실시형태의 봉형상 구조 발광 소자(B2)와 동일한 구성의 봉형상 구조 발광 소자를 사용하고 있다. 또한, 봉형상 구조 발광 소자에 상기 제 20, 제 22~제 29 실시형태의 봉형상 구조 발광 소자 중 어느 하나를 이용해도 좋다.
이 제 30 실시형태의 발광 장치는, 도 66에 나타내는 바와 같이, 실장면에 금속 전극(701,702)이 형성된 절연성 기판(700)과, 상기 절연성 기판(700) 상에 길이 방향이 절연성 기판(700)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(K2)를 구비하고 있다. 상기 절연성 기판(700)에는 절연성 기판(700) 상의 금속 전극(701,702) 사이 또한 봉형상 구조 발광 소자(K2)의 하측에 금속부의 일례로서의 제 3 금속 전극(703)을 형성하고 있다. 도 66에서는 금속 전극(701,702,703)의 일부만을 나타내고 있다.
상기 봉형상 구조 발광 소자(K2)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(611)와, 상기 반도체 코어(611)의 부분과는 반대측인 부분을 덮지 않고 노출 부분(611a)이 되도록 반도체 코어(611)의 노출 부분(611a) 이외의 피복 부분(611b)의 외주면을 덮는 p형 GaN으로 이루어지는 반도체층(612)을 갖는다. 상기 반도체 코어(611)는 노출 부분(611a)을 피복 부분(611b)보다 작은 지름으로 해서 노출 부분(611a)의 외주면과 피복 부분(611b)의 외주면 사이에 단차부(611c)를 형성하고 있다. 또한, 반도체 코어(611)의 타단측의 끝면은 반도체층(612)에 의해 덮여져 있다.
상기 제 30 실시형태의 발광 장치에 의하면 절연성 기판(700) 상의 전극(701,702) 사이 또한 봉형상 구조 발광 소자(K2)의 하측에 금속 전극(703)을 형성함으로써 양단이 금속 전극(701,702)에 접속된 봉형상 구조 발광 소자(K2)의 중앙측을 금속 전극(703)의 표면에 접촉시켜서 지지하므로 양쪽 지지의 봉형상 구조 발광 소자(K2)가 휘지 않고 금속 전극(703)에 의해 지지됨과 아울러, 봉형상 구조 발광 소자(K2)에서 발생된 열을 반도체층(612)으로부터 금속 전극(703)을 통해서 절연성 기판(700)에 효율 좋게 방열할 수 있다.
또한, 도 67에 나타내는 바와 같이, 금속 전극(701)과 금속 전극(702) 각각은 서로 소정의 간격을 두고 대략 병행한 기부(701a,702a)와, 기부(701a,702a)의 대향하는 위치로부터 기부(701a,702a) 사이로 연장되는 복수개의 전극부(701b,702b)를 갖는다. 금속 전극(701)의 전극부(701b)와 그것에 대향하는 금속 전극(702)의 전극부(702b)에 1개의 봉형상 구조 발광 소자(K2)가 배열된다. 이 금속 전극(701)의 전극부(701b)와 그것에 대향하는 금속 전극(702)의 전극부(702b) 사이에 중앙 부분이 좁아진 나비 형상의 제 3 금속 전극(703)을 절연성 기판(700) 상에 형성하고 있다.
상기 서로 인접하는 제 3 금속 전극(703)끼리는 전기적으로 분리되어 있고, 도 67에 나타내는 바와 같이, 서로 인접하는 봉형상 구조 발광 소자(K2)의 방향이 반대로 되어도 금속 전극(703)을 통해서 금속 전극(701)과 금속 전극(702)이 단락되는 것을 방지할 수 있다.
또한, 상기 제 20~제 30 실시형태에서는 반도체 코어와 캡층 및 반도체층에 GaN을 모재로 하는 반도체를 이용했지만 GaAs, AlGaAs, GaAsP, InGaN, AlGaN, Ga P, ZnSe, AlGaInP 등을 모재로 하는 반도체를 이용한 발광 소자에 본 발명을 적용해도 좋다. 또한, 반도체 코어를 n형으로 하고 반도체층을 p형으로 했지만 도전형이 반대인 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다. 또한, 원형 또는 육각형의 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 대해서 설명했지만, 이것에 한정되지 않고, 단면이 타원인 봉형상이여도 좋고, 단면이 삼각형 등의 다른 다각 형상인 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다.
또한, 상기 제 20~제 30 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛로 하고 길이가 10㎛~30㎛인 마이크로 오더 사이즈로 했지만 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이여도 좋다. 상기 봉형상 구조 발광 소자의 반도체 코어의 직경은 500㎚ 이상 또한 100㎛ 이하가 바람직하고, 수십㎚~수백㎚의 봉형상 구조 발광 소자에 비해서 반도체 코어의 직경의 편차를 억제할 수 있고 발광 면적 즉 발광 특성의 편차를 저감할 수 있어 수율을 향상시킬 수 있다.
또한, 상기 제 20~제 30 실시형태에서는 MOCVD 장치를 이용해서 반도체 코어나 캡층을 결정 성장시키고 있지만, MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해서 반도체 코어나 캡층을 형성해도 좋다. 또한, 성장 구멍을 갖는 마스크를 이용해서 반도체 코어를 기판 상에 결정 성장시켰지만 기판 상에 금속종을 배치해서 금속종으로부터 반도체 코어를 결정 성장시켜도 좋다.
〔제 31 실시형태〕
도 68a~도 68e는 본 발명의 제 31 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 68a에 나타내는 바와 같이, n형 GaN으로 이루어지는 기판(811) 상에 성장 구멍(812a)을 갖는 마스크(812)를 형성한다. 마스크(812)는 반도체층(814)의 형성을 저해하는 물질로 이루어지고, 노출시키고 싶은 개소인 반도체 코어(813)의 외주면의 일부를 덮어서 반도체층 형성 공정 후에 마스크(812)를 제거함으로써 반도체 코어(813)의 외주면의 일부를 용이하게 노출시킬 수 있다. 여기서, 반도체층(814)의 형성을 저해하는 물질로서 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용했지만 반도체층의 형성을 저해하는 물질은 이것에 한정되지 않고, 반도체층의 조성 등에 따라 적절하게 선택하면 좋다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다. 이 때, 성장하는 반도체 코어의 지름은 상기 마스크의 성장 구멍의 사이즈에 의존한다.
이어서, 도 68b에 나타내는 바와 같이, 반도체 코어 형성 공정에 있어서 마스크(812)의 성장 구멍(812a)에 의해 노출된 기판(811) 상에 MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(813)를 형성한다. 성장 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 기판(811) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 반도체 코어가 얻어진다.
이어서, 도 68c에 나타내는 바와 같이, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(813)를 덮도록 기판(811) 전체면이 p형 GaN으로 이루어지는 반도체층(814)을 형성한다. 형성 온도를 960℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를, p형 불순물 공급용에 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용함으로써 마그네슘(Mg)을 불순물로 하는 p형 GaN을 성장시킬 수 있다.
이어서, 도 68d에 나타내는 바와 같이, 노출 공정에 있어서 리프트 오프에 의해 반도체 코어(813)를 덮는 반도체층(814)의 부분을 제외한 영역과 마스크(812)를 제거해서 봉형상의 반도체 코어(813)의 기판(811)측에 기판측의 외주면을 노출시켜 노출 부분(813a)을 형성한다. 이 상태에서, 상기 반도체 코어(813)의 기판(811)과 반대인 측의 끝면은 반도체층(814a)에 의해 덮여져 있다. 마스크가 산화 실리콘(SiO2)으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 리프트 오프에 의해 제거할 수 있다. 이 실시형태의 노출 공정에서는 리프트 오프를 이용했지만 에칭에 의해 반도체 코어의 일부를 노출시켜도 좋다. 드라이 에칭의 경우, CF4나 XeF2를 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 제거할 수 있다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(811)을 기판 평면을 따라 진동시킴으로써 기판(811) 상에 세워 설치하는 반도체 코어(813)의 기판(811)측에 가까운 근원이 절곡되도록 반도체층(814a)으로 덮여진 반도체 코어(813)에 대해서 응력이 작용해서, 도 68e에 나타내는 바와 같이, 반도체층(814a)으로 덮여진 반도체 코어(813)가 기판(811)으로부터 분리된다.
이렇게 해서, 기판(811)으로부터 분리된 미세한 봉형상 구조 발광 소자(810)를 제조할 수 있다. 이 제 31 실시형태에서는 봉형상 구조 발광 소자(810)의 직경을 1㎛, 길이를 10㎛로 하고 있다.
이 봉형상 구조 발광 소자(810)는 반도체 코어(813)의 노출 부분(813a)에 한쪽의 전극을 접속하고 반도체층(814a)에 다른쪽의 전극을 접속해서 p형의 반도체층(814a)으로부터 n형의 반도체 코어(813)로 전류를 흘림으로써 n형의 반도체 코어(813)의 외주면과 p형의 반도체층(814a)의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 상기 반도체층(814a)으로 덮여진 반도체 코어(813)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 높은 발광 효율이 얻어진다.
상기 구성의 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(810)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 기판으로부터 분리된 미세 구조물로서 이용하므로 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층(814a)으로 덮여진 반도체 코어(813)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 반도체 코어(813)의 외주면의 일부를 노출시키는 노출 공정에 있어서 반도체 코어(813)의 기판(811)측의 외주면을 노출시킴과 아울러, 반도체층 형성 공정에 있어서 반도체 코어(813)의 기판(811)과 반대인 측의 끝면을 반도체층(814)에 의해 덮음으로써 반도체 코어(813)의 기판(811)측의 노출 부분(813a)을 n측 전극에 접속하고 반도체 코어(813)의 기판(811)과 반대인 측의 끝면이 반도체층(814a)으로 덮여져 있음으로써 반도체 코어(813)의 기판(811)과 반대인 측을 덮는 반도체층(814a)의 부분에 p측 전극을 접속할 수 있다. 이것에 의해, 미세한 봉형상 구조 발광 소자의 양단에 전극을 용이하게 접속시킬 수 있게 된다.
또한, 상기 분리 공정에 있어서 초음파를 이용해서 기판(811) 평면에 따라 기판(811)을 진동시킴으로써 기판(811) 상에 세워 설치하는 반도체 코어(813)의 기판(811)측에 가까운 근원이 절곡되도록 반도체층(814a)으로 덮여진 반도체 코어(813)에 대해서 응력이 작용하여 반도체층(814a)으로 덮여진 반도체 코어(813)가 기판(811)으로부터 분리된다. 따라서, 간단한 방법으로 기판(811) 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 용이하게 분리할 수 있다.
또한, 상기 분리 공정에 있어서 절단 공구를 이용해서 반도체 코어(813)를 기판(811)으로부터 기계적으로 분리해도 좋다. 절단 공구를 이용해서 기판(811) 상에 세워 설치하는 반도체 코어(813)의 기판(811)측에 가까운 근원이 절곡되도록 하고, 반도체층(814a)으로 덮여진 반도체 코어(813)에 대해서 응력이 작용하여 반도체층(814a)으로 덮여진 반도체 코어(813)가 기판(811)으로부터 분리된다. 이 경우, 간단한 방법으로 기판(811) 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
또한, 상기 노출 공정에 있어서 드라이 에칭을 이용해도 좋고, GaN을 모재로 하는 반도체로 이루어지는 반도체 코어(813)의 외주면의 일부를 용이하게 노출시킬 수 있다. GaN을 모재로 하는 반도체는 습식 에칭이 곤란하므로 반도체 코어(813)와 반도체층(814a)이 GaN을 모재로 하는 반도체로 이루어질 경우, 분리 공정 전에 미리 드라이 에칭에 의해 반도체 코어(813)의 외주면의 일부를 노출시키는 것은 실장이 용이한 미세한 봉형상 구조 발광 소자를 실현함에 있어서 특히 유효하다. 또한, 상기 반도체 코어(813)의 외주면의 일부를 노출시키는 노출 공정 없이 반도체층(814a)으로 덮여진 반도체 코어(813)를 기판(811)으로부터 분리해서 미세한 봉형상 구조 발광 소자를 제조했을 경우, 이 미세한 봉형상 구조 발광 소자를 절연성 기판(811) 상에 배열시킨 후에 드라이 에칭을 이용해서 반도체 코어(813)의 외주면의 일부를 전극 접속용으로 용이하게 노출시킬 수 있다.
또한, 상기 노출 공정에 있어서 반도체 코어(813)의 반도체층(814a)으로 덮여진 영역의 외주면과 반도체 코어(813)의 노출 영역의 외주면이 연속하도록 해서 반도체 코어(813)의 노출 영역이 가늘게 되어 있으므로 상기 분리 공정에 있어서 반도체 코어(813)의 노출 영역의 기판(811)측에서 절곡되기 쉬워져 분리가 용이해진다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 봉형상 구조 발광 소자는 반도체층(814a)이 반도체 코어(813)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(814a)에 의해 반도체 코어(813)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
〔제 32 실시형태〕
도 69a~도 69e는 본 발명의 제 32 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 제 32 실시형태의 봉형상 구조 발광 소자는 양자우물층을 제외하고 제 31 실시형태의 봉형상 구조 발광 소자와 동일한 구성을 하고 있다.
우선, 도 69a에 나타내는 바와 같이, n형 GaN으로 이루어지는 기판(821) 상에 성장 구멍(822a)을 갖는 마스크(822)를 형성한다. 마스크에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용할 수 있다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다. 이 때, 성장하는 반도체 코어의 지름은 상기 마스크의 성장 구멍의 사이즈에 의존한다.
이어서, 도 69b에 나타내는 바와 같이, 반도체 코어 형성 공정에 있어서 마스크(822)의 성장 구멍(822a)에 의해 노출된 기판(821) 상에 MOCVD 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(23)를 형성한다. 성장 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어를 성장시킬 수 있다. 여기서, n형 GaN은 육방정계의 결정 성장이 되고, 기판(821) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 봉형상의 반도체 코어가 얻어진다.
이어서, 도 69c에 나타내는 바와 같이, 양자우물층, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(823)를 덮도록 기판(821) 전체면에 p형 InGaN으로 이루어지는 양자우물층(824)을 형성하고, 또한 기판(821) 전체면에 반도체층(825)을 형성한다. MOCVD 장치 내에서 전술한 바와 같이 n형 GaN의 반도체 코어를 성장시킨 후, 발광 파장에 따라 설정 온도를 600℃로부터 800℃로 변경하고, 캐리어 가스에 질소(N2), 성장 가스에 TMG 및 NH3, 트리메틸인듐(TMI)을 공급함으로써 n형 GaN의 반도체 코어(21) 상에 InGaN 양자우물층(824)을 형성할 수 있다. 그 후, 또한 설정 온도를 960℃로 하고, 전술한 바와 같이, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(825)을 형성할 수 있다. 또한, 이 양자우물층은 InGaN층과 p형 GaN층 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다. 또한, GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
이어서, 도 69d에 나타내는 바와 같이, 노출 공정에 있어서 리프트 오프에 의해 양자우물층(824), 반도체층(825)의 반도체 코어(823)를 덮는 부분을 제외한 영역과 마스크(822)를 제거해서 봉형상의 반도체 코어(823)의 기판(821)측에 기판측의 외주면을 노출시켜 노출 부분(823a)을 형성한다. 이 상태에서, 상기 반도체 코어(823)의 기판(821)과 반대인 측의 끝면은 양자우물층(824a)과 반도체층(825a)에 의해 덮여져 있다. 마스크가 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4)으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 리프트 오프에 의해 제거할 수 있다. 이 실시형태의 노출 공정에서는 리프트 오프를 이용했지만 에칭에 의해 반도체 코어의 일부를 노출시켜도 좋다. 드라이 에칭의 경우, CF4나 XeF2를 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 제거할 수 있다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(821)을 기판 평면을 따라 진동시킴으로써 기판(821) 상에 세워 설치하는 반도체 코어(823)의 기판(821)측에 가까운 근원이 절곡되도록 양자우물층(824)과 반도체층(825a)으로 덮여진 반도체 코어(823)에 대해서 응력이 작용하여, 도 69e에 나타내는 바와 같이, 양자우물층(824)과 반도체층(825a)으로 덮여진 반도체 코어(823)가 기판(821)으로부터 분리된다.
이렇게 해서, 기판(821)으로부터 분리된 미세한 봉형상 구조 발광 소자(820)를 제조할 수 있다. 이 제 32 실시형태에서는 봉형상 구조 발광 소자(820)의 직경을 1㎛, 길이를 10㎛로 하고 있다.
이 봉형상 구조 발광 소자(820)는 반도체 코어(823)의 노출 부분(823a)에 n측 전극을 접속하고 반도체층(825a)에 p측 전극을 접속해서 p형의 반도체층(825a)으로부터 n형의 반도체 코어(823)로 전류를 흘림으로써 양자우물층(824a)에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 상기 반도체층(825a)으로 덮여진 반도체 코어(823)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 높은 발광 효율이 얻어진다.
상기 구성의 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(820)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체 코어(823)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
상기 제 32 실시형태의 봉형상 구조 발광 소자의 제조 방법은 제 31 실시형태의 봉형상 구조 발광 소자의 제조 방법과 동일한 효과를 갖는다.
또한, n형의 반도체 코어(823)와 p형의 반도체층(825a) 사이에 형성된 양자우물층(824a)에서 전자와 정공의 재결합이 일어나서 광이 방출됨으로써 양자우물층(824a)의 양자 구속 효과에 의해 제 31 실시형태보다 더욱 발광 효율을 높게 할 수 있다.
〔제 33 실시형태〕
도 70a~도 70d는 본 발명의 제 33 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 제 33 실시형태의 봉형상 구조 발광 소자는 반도체 코어의 노출 부분을 제외하고 제 31 실시형태의 봉형상 구조 발광 소자와 동일한 구성을 하고 있다.
우선, 도 70a에 나타내는 바와 같이, 반도체 코어 형성 공정에 있어서 n형 GaN 기판(831) 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(833)를 형성한다. 이 반도체 코어(833)의 형성 공정은 제 31 실시형태와 같은 방법으로 행하여 마스크를 삭제한다.
이어서, 도 70b에 나타내는 바와 같이, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(833)를 덮도록 기판(831) 전체면이 p형 GaN으로 이루어지는 반도체층(834)을 형성한다.
이어서, 도 70c에 나타내는 바와 같이, 노출 공정에 있어서 드라이 에칭에 의해 반도체 코어(833)를 덮는 반도체층(834)의 부분을 제외한 영역을 제거해서 봉형상의 반도체 코어(833)의 기판(831)측의 외주면을 노출시켜 노출 부분(833a)을 형성한다. 이 경우, 드라이 에칭의 RIE(Reactive Ion Etching: 반응성 이온 에칭)에 SiCl4를 이용함으로써 용이하게 GaN에 이방성을 가지고 에칭할 수 있다. 이 상태에서는 드라이 에칭에 의해 반도체 코어(833)의 기판(831)과 반대인 측의 끝면이 노출되어 있다.
여기서, 반도체층(834a)의 외주면과 반도체 코어(833)의 노출 부분(833a)의 외주면이 단차 없이 연속되어 있다. 이것에 의해, 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체층(834a)의 외주면과 반도체 코어(833)의 노출 부분(833a)의 외주면 사이에 단차가 없으므로 반도체 코어(833)의 노출 부분(833a)과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(831)을 기판 평면을 따라 진동시킴으로써 기판(831) 상에 세워 설치하는 반도체 코어(833)의 기판(831)측에 가까운 근원이 절곡되도록 반도체층(834a)으로 덮여진 반도체 코어(833)에 대해서 응력이 작용하여, 도 70d에 나타내는 바와 같이, 반도체층(834a)으로 덮여진 반도체 코어(833)가 기판(831)으로부터 분리된다.
이렇게 해서, 기판(831)로부터 분리된 미세한 봉형상 구조 발광 소자(830)를 제조할 수 있다. 이 제 33 실시형태에서는 봉형상 구조 발광 소자(830)의 직경을 1㎛, 길이를 10㎛로 하고 있다.
이 봉형상 구조 발광 소자(830)는 반도체 코어(833)의 노출 부분(833a)에 n측 전극을 접속하고 반도체층(834a)에 p측 전극을 접속해서 p형의 반도체층(834a)로부터 n형의 반도체 코어(833)로 전류를 흘림으로써 n형의 반도체 코어(833)의 외주면과 p형의 반도체층(834a)의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 상기 반도체층(834a)으로 덮여진 반도체 코어(833)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 높은 발광 효율이 얻어진다.
상기 구성의 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(830)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
상기 제 33 실시형태의 봉형상 구조 발광 소자의 제조 방법은 제 31 실시형태의 봉형상 구조 발광 소자의 제조 방법과 동일한 효과를 갖는다.
또한, 도 70c에 나타내는 바와 같이, 반도체층 형성 공정 후 또한 분리 공정 전에 반도체층(834) 중 반도체 코어(833)의 표면을 덮는 부분을 제외한 영역 및 그 영역에 대응하는 n형 GaN 기판(831)의 상측 영역의 두께 방향의 일부를 에칭에 의해 제거함으로써 반도체 코어(833)의 외주면의 일부를 노출시키므로 반도체층(834a)의 외주면과 반도체 코어(833)의 외주면의 노출 부분(833a) 사이에 단차가 없도록 할 수 있다. 이것에 의해, 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체 코어(833)의 노출 부분(833a)과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
〔제 34 실시형태〕
도 71a~도 71d는 본 발명의 제 34 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 제 34 실시형태의 봉형상 구조 발광 소자는 반도체 코어의 노출 부분을 제외하고 제 32 실시형태의 봉형상 구조 발광 소자와 동일한 구성을 하고 있다.
우선, 도 71a에 나타내는 바와 같이, 반도체 코어 형성 공정에 있어서 n형 GaN 기판(841) 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(843)를 형성한다. 이 반도체 코어(843)의 형성 공정은 제 31 실시형태와 같은 방법으로 행하여 마스크를 삭제한다.
이어서, 도 71b에 나타내는 바와 같이, 양자우물층, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(843)를 덮도록 기판(841) 전체면에 p형 InGaN으로 이루어지는 양자우물층(844)을 형성하고, 또한 기판(841) 전체면에 반도체층(845)을 형성한다. 또한, 이 양자우물층은 장벽층과 양자우물층을 적층한 다중 양자우물구조이여도 좋다.
이어서, 도 71c에 나타내는 바와 같이, 노출 공정에 있어서 드라이 에칭에 의해 양자우물층(844), 반도체층(845)의 반도체 코어(843)를 덮는 부분을 제외한 영역을 제거해서 봉형상의 반도체 코어(843)의 기판(841)측에 기판(841)측의 외주면을 노출시켜 노출 부분(843a)을 형성한다. 이 경우, 드라이 에칭의 RIE에 SiCl4를 이용함으로써 용이하게 GaN에 이방성을 가지고 에칭할 수 있다. 이 상태에서는, 드라이 에칭에 의해 반도체 코어(843)의 기판(841)과 반대인 측의 끝면이 노출되어 있다.
여기서, 반도체층(845a)의 외주면과 반도체 코어(843)의 노출 부분(843a)의 외주면이 단차 없이 연속되어 있다[양자우물층(844a)의 외주면의 노출 부분과 반도체 코어(843)의 노출 부분(843a)의 외주면도 단차가 없음]. 이것에 의해, 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체층(845a)의 외주면과 반도체 코어(843)의 노출 부분(843a)의 외주면 사이에 단차가 없으므로 반도체 코어(843)의 노출 부분(843a)과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(841)을 기판 평면을 따라 진동시킴으로써 기판(841) 상에 세워 설치하는 반도체 코어(843)의 기판(841)측에 가까운 근원이 절곡되도록 반도체층(845a)으로 덮여진 반도체 코어(843)에 대해서 응력이 작용하여, 도 71d에 나타내는 바와 같이, 반도체층(845a)으로 덮여진 반도체 코어(843)가 기판(841)으로부터 분리된다.
이렇게 해서, 기판(841)으로부터 분리된 미세한 봉형상 구조 발광 소자(840)를 제조할 수 있다. 이 제 34 실시형태에서는 봉형상 구조 발광 소자(840)의 직경을 1㎛, 길이를 10㎛로 하고 있다.
이 봉형상 구조 발광 소자(840)는 반도체 코어(843)의 노출 부분(843a)에 n측 전극을 접속하고 반도체층(845a)에 p측 전극을 접속해서 p형의 반도체층(845a)으로부터 n형의 반도체 코어(843)로 전류를 흘림으로써 양자우물층(844a)에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 상기 반도체층(845a)으로 덮여진 반도체 코어(843)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 높은 발광 효율이 얻어진다.
상기 구성의 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(840)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
상기 제 34 실시형태의 봉형상 구조 발광 소자의 제조 방법은 제 31 실시형태의 봉형상 구조 발광 소자의 제조 방법과 동일한 효과를 갖는다.
또한, n형의 반도체 코어(843)와 p형의 반도체층(845a) 사이에 형성된 양자우물층(844a)에서 전자와 정공의 재결합이 일어나서 광이 방출됨으로써 양자우물층(844a)의 양자 구속 효과에 의해 제 33 실시형태보다 더욱 발광 효율을 높게 할 수 있다.
또한, 도 71c에 나타내는 바와 같이, 반도체층 형성 공정 후 또한 분리 공정 전에 양자우물층(844), 반도체층(845) 중 반도체 코어(843)의 표면을 덮는 부분을 제외한 영역 및 그 영역에 대응하는 n형 GaN 기판(841)의 상측 영역의 두께 방향의 일부를 에칭에 의해 제거함으로써 반도체 코어(843)의 외주면의 일부를 노출시키므로 반도체층(844a)의 외주면과 반도체 코어(843)의 외주면의 노출 부분(843a) 사이에 단차가 없도록 할 수 있다. 이것에 의해, 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체 코어(843)의 노출 부분(843a)과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
〔제 35 실시형태〕
도 72~도 94는 본 발명의 제 35 실시형태의 봉형상 구조 발광 소자의 제조 방법을 나타내는 공정도이다. 이 제 35 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용하지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다.
우선, 도 72에 나타내는 기판(911)의 표면을 세정한다. 기판에는 Si, SiC, 사파이어 등 GaN의 성장이 가능한 기판을 이용할 수 있다.
이어서, 도 73에 나타내는 바와 같이, 기판(911) 상에 성장 마스크층(이하, 마스크라고 함)(912)을 형성한다. 마스크에는 산화 실리콘(SiO2) 등의 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용할 수 있다.
이어서, 도 74에 나타내는 바와 같이, 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법을 이용해서 기판(911) 상에 도포된 레지스트(920)에 패터닝에 의해 구멍(920a)을 형성한다.
이어서, 도 75에 나타내는 바와 같이, 패터닝된 레지스트(920)의 구멍(920a)을 이용해서 마스크(912)에 성장 구멍(912a)을 형성한다. 성장 구멍의 형성은 드라이 에칭법을 이용할 수 있다.
이어서, 도 76에 나타내는 바와 같이, 반도체 코어 성장용의 촉매 금속(913)을 성막한다. 촉매 금속에는 Ni, Fe, Au 등 반도체 코어의 반도체의 성장을 촉진하는 재료를 이용할 수 있다.
이어서, 도 77에 나타내는 바와 같이, 성장 구멍(912a)(도 75에 나타냄) 이외의 영역에 성막된 촉매 금속(913)의 영역 및 레지스트(920)를 제거한다. 여기서는 리프트 오프를 이용하고 있지만 리소그래피법과 에칭을 이용해도 좋다.
이 때, 성장하는 반도체 코어의 지름은 상기 마스크의 성장 구멍의 사이즈와 촉매 금속의 체적에 의존한다.
이어서, 도 78에 나타내는 바와 같이, 반도체 코어 형성 공정에 있어서 촉매 금속(913)을 갖는 마스크층(912)의 성장 구멍(912a) 내의 기판(911) 상에 MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(914)를 형성한다. 성장 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH4)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어를 성장시킬 수 있다. 여기서, n형 GaN은 기판(911) 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 무극성면 또는 반극성면을 대부분 갖는 반도체 코어가 얻어진다.
이어서, 도 79에 나타내는 바와 같이, 양자우물층, 반도체층 형성 공정에 있어서 봉형상의 반도체 코어(914)를 덮도록 기판(911) 전체면에 p형 InGaN으로 이루어지는 양자우물층(915)을 형성하고, 또한 기판(911) 전체면에 반도체층(916)을 형성한다. MOCVD 장치 내에서 전술한 바와 같이 n형 GaN의 반도체 코어를 성장시킨 후, 발광 파장에 따라 설정 온도를 600℃로부터 800℃로 변경하고, 캐리어 가스에 질소(N2), 성장 가스에 TMG 및 NH3, 트리메틸인듐(TMI)을 공급함으로써 n형 GaN의 반도체 코어(914) 상에 InGaN 양자우물층(915)을 형성할 수 있다. 그 후, 또한 설정 온도를 960℃로 하고, 전술한 바와 같이, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(916)을 형성할 수 있다. 또한, 이 양자우물층은 InGaN층과 p형 GaN층 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다. 또한, GaN의 장벽층과 InGaN의 양자우물층을 교대로 적층한 다중 양자우물구조이여도 좋다.
이어서, 도 80에 나타내는 바와 같이, 촉매 금속(913)(도 79에 나타냄)을 습식 에칭에 의해 제거한 후, 도 81에 나타내는 바와 같이 도전막(917)을 반도체층(916)의 표면에 형성한다.
이어서, 도 82에 나타내는 바와 같이 이방성 드라이 에칭(RIE)에 의해 도전막(917) 중 통형상 부분(917a)을 제외한 선단 부분(917b)(도 81에 나타냄)과 기판측 부분(917c)(도 81에 나타냄)을 제거한다.
이어서, 도 83에 나타내는 바와 같이, 드라이 에칭에 의해 반도체층(916)과 양자우물층(915)의 반도체 코어(914)를 덮는 부분을 제외한 영역을 제거한다. 도 83에서는 반도체 코어(914)를 양자우물층(915a), 반도체층(916a), 도전막(917a)으로 덮고 있다.
이어서, 도 84에 나타내는 바와 같이, 마스크(912)(도 83에 나타냄)를 습식 에칭으로 제거한다. 마스크가 산화 실리콘(SiO2)으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있다.
이어서, 도 85에 나타내는 바와 같이, 기판(911)을 드라이 에칭에 의해 에칭한다. 이 경우, CF4나 XeF2를 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 기판(911)을 에칭할 수 있다. 이것에 의해, 반도체 코어(914) 바로밑의 기판(911)에 볼록부(911a)를 형성한다.
이어서, 분리 공정에 있어서 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판(911)을 기판 평면을 따라 진동시킴으로써 기판(911) 상에 세워 설치하는 반도체 코어(914)의 기판(911)측에 가까운 근원이 절곡되도록 양자우물층(915a), 반도체층(916a), 도전막(917a)으로 덮여진 반도체 코어(914)에 대해서 응력이 작용하여, 도 86에 나타내는 바와 같이, 도전막(917a), 반도체층(916a), 양자우물층(915a)으로 덮여진 반도체 코어(914)가 기판(911)으로부터 분리된다.
이렇게 해서, 기판(911)으로부터 분리된 미세한 봉형상 구조 발광 소자(918)를 제조할 수 있다. 이 제 35 실시형태에서는 봉형상 구조 발광 소자(918)의 직경을 1.5㎛, 길이를 25㎛로 하고 있다. 또한, 이 봉형상 구조 발광 소자(918)의 단면은, 후술하는 도 87c, 도 87d에 나타내는 바와 같이, 정삼각 형상으로 하고 있다.
이어서, 상기 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 봉형상 구조 발광 소자(918)를 절연성 기판에 배열한다. 이 봉형상 구조 발광 소자(918)의 배열은 후술하는 제 38 실시형태의 표시 장치의 제조 방법을 이용해서 행하고, 도 87a~도 94d에 따라 이하에 설명한다. 또한, 도 87a~도 94d에 있어서 도 86에 나타내는 봉형상 구조 발광 소자(918)와 동일한 구성부는 동일 참조 번호를 붙이고 있다.
또한, 이 봉형상 구조 발광 소자(918)의 단면을 정삼각 형상으로 했지만 봉형상 구조 발광 소자의 단면 형상은 이것에 한정되지 않고, 단면이 육각형, 원형 또는 타원의 봉형상이여도 좋고, 단면이 다른 다각 형상의 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자의 제조 방법에 본 발명을 적용해도 좋다.
도 87a는 도 86에 나타내는 봉형상 구조 발광 소자(918)를 이용한 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 87b는 도 87a의 F27B-F27B선으로부터 바라본 표시 장치의 단면도, 도 87c는 도 87a의 F27C-F27C선으로부터 바라본 표시 장치의 단면도, 도 87d는 도 87a의 F27D-F27D선으로부터 바라본 표시 장치의 단면도이다.
우선, 도 87a~도 87d에 나타내는 바와 같이, 독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판(930) 상에 봉형상 구조 발광 소자(918)를 배열한 후, 세정을 행한다. 봉형상 구조 발광 소자(918)를 절연성 기판(930) 상의 소정의 위치에 소정의 방향 배열하는 방법은 제 5 실시형태에서 상세하게 설명하고 있고, 여기서는 자세한 설명은 생략한다.
도 87b에 나타내는 바와 같이, 절연성 기판(930)의 표면에 소정의 간격을 두고 금속 전극(931,932)을 형성하고, 그 금속 전극(931,932)을 덮도록 절연막(133)을 형성하고 있다. 절연성 기판(930)은 유리, 세라믹, 산화알루미늄, 수지와 같은 절연체, 또는 실리콘과 같은 반도체 표면에 실리콘 산화막을 형성하고, 표면이 절연성을 갖는 기판이다. 유리 기판을 이용할 경우에는 표면에 실리콘 산화막, 실리콘 질화막과 같은 하지 절연막을 형성하는 것이 바람직하다. 또한, 금속 전극을 덮는 절연막은 없어도 좋다.
상기 금속 전극(931,932)은 인쇄 기술을 이용해서 원하는 전극 형상으로 형성하고 있다. 또한, 금속막 및 감광체막을 일률적으로 적층하고, 원하는 전극 패턴을 노광하고 에칭해서 형성해도 좋다.
여기서, 봉형상 구조 발광 소자(918)의 양단의 길이 3㎛의 부분이 금속 전극(931,932)에 각각 겹치고 있다.
또한, 도 87a~도 87d에서는 생략되어 있지만 금속 전극(931,932)에는 외부로부터 전위가 부여되도록 패드가 형성되어 있다. 도 87a~도 87d에서는 봉형상 구조 발광 소자를 배열하는 배열 영역이 1개 배치되어 있지만 임의의 개수를 배열해도 좋다.
또한, 봉형상 구조 발광 소자(918)는 절연성 기판(930) 상의 2개의 금속 전극(931,932)을 걸치도록 배열하지만, 후술하는 바와 같이, 그 방향에는 2가지의 임의성이 있다. 도 87a~도 87d에 나타낸 봉형상 구조 발광 소자(918)의 방향과 봉형상 구조 발광 소자(918)의 좌우를 바꾼 방향[이 제 35 실시형태의 발광 소자(918)에서는 양자는 구별할 수 없음]이다. 제 38 실시형태의 표시 장치의 제조 방법에서는 그 2개의 방향을 의도해서 결정할 수 없으므로 2개의 방향이 각각 50%의 확률로 출현한다.
이어서, 도 88a는 도 87a~도 87d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 88b는 도 88a의 F28B-F28B선으로부터 바라본 표시 장치의 단면도, 도 88c는 도 88a의 F28C-F28C선으로부터 바라본 표시 장치의 단면도, 도 88d는 도 88a의 F28D-F28D선으로부터 바라본 표시 장치의 단면도이다.
도 88a~도 88d에 나타내는 바와 같이, 절연성 기판(930) 상에 레지스트(940)를 도포한 후에 리소그래피법에 의해 패터닝을 행하고, 봉형상 구조 발광 소자(918)의 일단(도 88a에 있어서 좌단)을 노출시킨다.
이어서, 도 89a는 도 88a~도 88d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 89b는 도 89a의 F29B-F29B선으로부터 바라본 표시 장치의 단면도를 나타내고, 도 89c는 도 89a의 F29C-F29C선으로부터 바라본 표시 장치의 단면도, 도 89d는 도 89a의 F29D-F29D선으로부터 바라본 표시 장치의 단면도이다.
도 89a~도 89d에 나타내는 바와 같이, 패터닝된 레지스트(940)를 이용해서 도전막(917a)을 습식 에칭으로 제거한 후, 드라이 에칭에 의해 반도체층(916a)과 양자우물층(915a)의 일부를 제거하여 반도체 코어(914)의 노출 부분(914a)을 얻는다. 이와 같이 하여, 봉형상 구조 발광 소자(918)의 일단의 측의 반도체 코어(914)를 노출시킬 수 있다.
전술한 바와 같이, 도 87a~도 87d에 있어서 절연성 기판(930) 상에 봉형상 구조 발광 소자(918)를 배열할 때에는 2가지의 방향을 취할 수 있다. 여기서, 2가지의 방향이 생기는 것은 도 87a~도 87d에 있어서 봉형상 구조 발광 소자(918)의 좌우가 바뀐 방향을 서로 구별했기 때문이다. 무엇보다, 봉형상 구조 발광 소자(918)는 좌우를 바꿔도 대칭이므로 양자는 구별할 수 없지만, 예컨대, 제 31~제 34 실시형태의 봉형상 구조 발광 소자는 그러한 바꿈이 행해진 경우 구별 가능하다. 이 제 35 실시형태의 봉형상 구조 발광 소자의 제조 방법에서는 봉형상 구조 발광 소자(918)를 절연성 기판(930) 상에 배열(도 87)한 후에 봉형상 구조 발광 소자(918)의 반도체(914)의 외주면의 일부를 노출시키는 노출 공정(도 89)을 행하므로 배열시에 봉형상 구조 발광 소자(918)가 어느 방향으로 배열되었더라도 절연성 기판(930) 상에 배열한 봉형상 구조 발광 소자(918)의 소정의 측의 반도체 코어(914)의 외주면의 일부를 노출시킬 수 있다. 그 때문에, 봉형상 구조 발광 소자(918)를 절연성 기판(930) 상에 배열할 때에 그 방향을 정렬해서 배열할 필요가 없다. 봉형상 구조 발광 소자(918)는 애노드 전극과 캐소드 전극을 갖는 다이오드이며, 그 방향을 정렬하는 것은 중요하며, 이 제 35 실시형태에 의하면 그러한 방향을 정열하는 공정이 불필요하게 되므로 프로세스를 간략화할 수 있다.
이어서, 도 90a는 도 89a~도 89d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 90b는 도 90a의 F30B-F30B선으로부터 바라본 표시 장치의 단면도, 도 90c는 도 90a의 F30C-F30C선으로부터 바라본 표시 장치의 단면도, 도 90d는 도 90a의 F30D-F30D선으로부터 바라본 표시 장치의 단면도이다. 또한, 도 91a는 도 90a~도 90d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 91b는 도 91a의 F31B-F31B선으로부터 바라본 표시 장치의 단면도, 도 91c는 도 91a의 F31C-F31C선으로부터 바라본 표시 장치의 단면도, 도 91d는 도 91a의 F31D-F31D선으로부터 바라본 표시 장치의 단면도이다.
도 90a~도 90d에 나타내는 바와 같이, 절연성 기판(930) 상에 SiO2로 이루어지는 절연막(941)을 성막하고, 그 후, 도 91a~도 91d에 나타내는 바와 같이, SiO2로 이루어지는 절연막(941)을 드라이 에칭에 의해 에칭한다. 이 때, SiO2로 이루어지는 절연막(941)의 전부를 제거하지 않고 반도체 코어(914)와 절연성 기판(930) 사이에 있는 양자우물층(915a)과 반도체층(916a)이 노출되지 않고 절연막(941)의 SiO2에 둘러싸여져 있고, 또한 반도체 코어(914)의 노출 영역(914a)이 노출되도록 에칭한다(도 91c 참조).
이어서, 도 92a는 도 91a~도 91d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 92b는 도 92a의 F32B-F32B선으로부터 바라본 표시 장치의 단면도, 도 92c는 도 92a의 F32C-F32C선으로부터 바라본 표시 장치의 단면도, 도 92d는 도 92a의 F32D-E32D선으로부터 바라본 표시 장치의 단면도이다.
상기 에칭에 이용한 레지스트(940)를 박리한 후, 도 92a~도 92d에 나타내는 바와 같이, 다시 레지스트(942)를 도포한 후에 리소그래피법에 의해 패터닝을 행하고, 봉형상 구조 발광 소자(918)의 일단에서 반도체 코어(914)의 노출 영역(914a)을 노출시킴과 아울러, 봉형상 구조 발광 소자(918)의 타단에서 도전막(917a)을 노출시킨다.
이어서, 도 93a는 도 92a~도 92d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 93b는 도 93a의 F33B-F33B선으로부터 바라본 표시 장치의 단면도, 도 93c는 도 93a의 F33C-F33C선으로부터 바라본 표시 장치의 단면도, 도 93d는 도 93a의 F33D-F33D선으로부터 바라본 표시 장치의 단면도이다. 또한, 도 94a는 도 93a~도 93d에 계속되는 표시 장치의 제조 방법의 공정을 나타내는 평면도를 나타내고, 도 94b는 도 94a의 F34B-F34B선으로부터 바라본 표시 장치의 단면도, 도 94c는 도 94a의 F34C-F34C선으로부터 바라본 표시 장치의 단면도, 도 94d는 도 94a의 F34D-F34D선으로부터 바라본 표시 장치의 단면도이다.
도 93a~도 93d에 나타내는 바와 같이, 메탈을 증착법이나 스퍼터링법에 의해 메탈층(943)을 성막하고, 그 후, 도 94a~도 94d에 나타내는 바와 같이, 리프트 오프를 행한다.
이것에 의해, 봉형상 구조 발광 소자(918)는 반도체 코어(914)의 노출 부분(914a)에 한쪽의 전극(943A)을 접속하고 도전막(917a)에 다른쪽의 전극(943B)을 접속해서 도전막(917a)을 통해서 p형의 반도체층(916a)으로부터 n형의 반도체 코어(914)로 전류를 흘림으로써 n형의 반도체 코어(914)의 외주면과 p형 반도체층(916a)의 내주측의 pn 접합부에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 상기 반도체층(916a)으로 덮여진 반도체 코어(914)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 높은 발광 효율이 얻어진다.
상기 제 35 실시형태에 있어서 반도체층(916a) 상에 형성된 도전막(917a)에 ITO(주석 첨가 산화 인듐)를 이용함으로써 반도체층을 투명한 도전막을 통해서 전극에 접속하므로 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다. 또한, 도전막은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni의 적층 금속막 등을 이용해도 좋다.
상기 구성의 봉형상 구조 발광 소자의 제조 방법에 의하면 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자(918)를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자(918)는 기판으로부터 분리된 미세 구조물로서 이용하므로 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층(916a)으로 덮여진 반도체 코어(914)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 노출 공정은 상기 분리 공정보다 나중에 행해지므로 봉형상 구조 발광 소자(918)를 기판으로부터 분리할 때까지의 공정이 적어 고수율로 봉형상 구조 발광 소자(918)를 작성할 수 있다.
또한, 상기 반도체층 형성 공정에 있어서 반도체층(916)의 형성을 저해하는 물질로 이루어지는 마스크(912)로 노출시키고 싶은 개소인 반도체 코어(914)의 외주면의 일부를 덮어서 반도체층 형성 공정 후에 마스크(912)를 제거함으로써 반도체 코어(914)의 외주면의 일부를 용이하게 노출시킬 수 있다. 여기서, 반도체층(916)의 형성을 저해하는 물질로서 산화 실리콘(SiO2) 등의 반도체 코어 및 반도체층에 대해서 선택적으로 에칭 가능한 재료를 이용했지만 반도체층의 형성을 저해하는 물질은 이것에 한정되지 않고, 반도체층의 조성 등에 따라 적절하게 선택하면 좋다.
또한, 상기 분리 공정에 있어서 초음파를 이용해서 기판(911) 평면을 따라 기판(911)을 진동시킴으로써 기판(911) 상에 세워 설치하는 반도체 코어(914)의 기판(911)측에 가까운 근원이 절곡되도록 반도체층(916a)으로 덮여진 반도체 코어(914)에 대해서 응력이 작용하여 반도체층(916a)으로 덮여진 반도체 코어(914)가 기판(911)으로부터 분리된다. 따라서, 간단한 방법으로 기판(911) 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자(918)를 용이하게 분리할 수 있다.
또한, 상기 분리 공정에 있어서 절단 공구를 이용해서 반도체 코어(914)를 기판(911)으로부터 기계적으로 분리해도 좋다. 절단 공구를 이용해서 기판(911) 상에 세워 설치하는 반도체 코어(914)의 기판(911)측에 가까운 근원이 절곡되도록 하고, 반도체층(916a)으로 덮여진 반도체 코어(914)에 대해서 응력이 작용하여 반도체층(916a)으로 덮여진 반도체 코어(914)가 기판(911)으로부터 분리된다. 이 경우, 간단한 방법으로 기판(911) 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자(918)를 단시간에 분리할 수 있다.
또한, 봉형상 구조 발광 소자(918)는 길이 방향의 중간점을 지나고 또한 길이 방향에 대해서 직각인 직선에 대해서 양측이 거의 대칭인 구조이므로 배열을 보다 행하기 쉽다. 이것에 의해, 보다 확실하게 고수율의 배열을 행할 수 있다.
또한, 상기 봉형상 구조 발광 소자(918)를 배열 기판[절연성 기판(930)] 상에 배열한 후에 반도체 코어(914)의 외주면의 일부를 노출시키는 노출 공정에 있어서 봉형상 구조 발광 소자(918)는 길이 방향으로 거의 대칭의 구조이며, 또한 원하는 장소의 양자우물층(915a), 반도체층(916a), 도전막(917a)을 제거해서 반도체 코어(914)의 일단의 외주면을 노출시킬 수 있으므로 복수개의 봉형상 구조 발광 소자(발광 다이오드)의 극성을 정렬해서 배열할 필요가 없고, 제조시에 복수개의 봉형상 구조 발광 소자(발광 다이오드)의 극성(방향)을 정렬하는 공정이 불필요하게 되어 공정을 간략화할 수 있다. 또한, 봉형상 구조 발광 소자(발광 다이오드)의 극성(방향)을 식별하기 위해서 봉형상 구조 발광 소자에 마크를 설치할 필요가 없고, 극성 식별을 위해서 봉형상 구조 발광 소자를 특별한 형상으로 할 필요가 없게 된다. 따라서, 봉형상 구조 발광 소자의 제조 공정을 간략화할 수 있어 제조 비용도 억제할 수 있다. 또한, 발광 다이오드의 사이즈가 작은 경우나 발광 다이오드의 개수가 많을 경우, 극성을 정렬하여 발광 다이오드를 배열하는 것에 비해서 상기 제조 공정을 현격하게 간략화할 수 있다.
또한, 상기 노출 공정 후, 반도체 코어(914)의 노출 부분(914a)을 n측 전극에 접속하고 반도체 코어(914)의 타단이 양자우물층, 반도체층, 도전막으로 덮여져 있음으로써 도전막의 부분에 p측 전극을 접속할 수 있다. 이것에 의해, 미세한 봉형상 구조 발광 소자의 양단에 전극을 용이하게 접속시킬 수 있게 된다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 봉형상 구조 발광 소자는 반도체층(916)이 반도체 코어(914)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(916)에 의해 반도체 코어(914)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
상기 제 31~제 35 실시형태에서는 기판(811~841)과 반도체 코어(813~843,914)와 반도체층(814a,825a,834a,845a,916a)에 GaN을 모재로 하는 반도체를 이용했지만 GaAs, AlGaAs, GaAsP, InGaN, AlGaN, GaP, ZnSe, AlGaInP 등을 모재로 하는 반도체를 이용한 발광 소자에 본 발명을 적용해도 좋다. 또한, 기판과 반도체 코어를 n형으로 하고 반도체층을 p형으로 했지만 도전형이 반대인 봉형상 구조 발광 소자의 제조 방법에 본 발명을 적용해도 좋다. 또한, 육각 기둥 형상 및 삼각 기둥 형상의 반도체 코어를 갖는 봉형상 구조 발광 소자의 제조 방법에 대해서 설명했지만, 이것에 한정되지 않고, 단면이 원형 또는 타원인 봉형상이여도 좋고, 단면이 삼각형 등의 다른 다각 형상인 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자의 제조 방법에 본 발명을 적용해도 좋다.
또한, 상기 제 1~제 35 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛ 또는 1.5㎛로 하고 길이가 10㎛~30㎛인 마이크로 오더 사이즈로 했지만 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이여도 좋다. 상기 봉형상 구조 발광 소자의 반도체 코어의 직경은 500㎚ 이상 또한 50㎛ 이하가 바람직하고, 수십㎚~수백㎚의 봉형상 구조 발광 소자에 비해서 반도체 코어의 직경의 편차를 억제할 수 있고 발광 면적 즉 발광 특성의 편차를 저감할 수 있어 수율을 향상시킬 수 있다.
또한, 상기 제 1~제 35 실시형태에서는 MOCVD 장치를 이용해서 반도체 코어(813,823,833,843,914)를 결정 성장시켰지만 MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해서 반도체 코어를 형성해도 좋다. 또한, 상기 제 1~제 34 실시형태에서는 성장 구멍을 갖는 마스크를 이용해서 반도체 코어를 기판 상에 결정 성장시켰지만, 제 35 실시형태와 같이, 기판 상에 금속종을 배치해서 금속종으로부터 반도체 코어를 결정 성장시켜도 좋다.
또한, 상기 제 31~제 35 실시형태에서는, 반도체층(814a, 825a, 834a, 845a, 916a)으로 덮여진 반도체 코어(813~843,914)를 초음파를 이용해서 기판(811~841,911)으로부터 분리했지만, 이것에 한정되지 않고, 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 절곡해서 분리해도 좋다. 이 경우, 간단한 방법으로 기판 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
또한, 상기 제 31~제 35 실시형태에 있어서 반도체층(814a, 825a, 834a, 845a, 916a) 상에 ITO(주석 첨가 산화 인듐)로 이루어지는 투명 전극을 형성해도 좋다. 이것에 의해, 반도체층을 투명 전극을 통해서 전극에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다. 또한, 투명 전극은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni의 적층 금속막 등을 이용해도 좋다.
또한, 상기 제 35 실시형태에서는 절연성 기판(930)의 표면에 형성된 2개의 금속 전극(931,932)에 전위차를 부여해서 금속 전극(931,932) 사이에 봉형상 구조 발광 소자(918)를 배열시켰지만, 이것에 한정되지 않고, 절연성 기판의 표면에 형성된 2개의 전극간에 제 3 전극을 형성하고, 3개의 전극에 독립된 전압을 각각 인가해서 봉형상 구조 발광 소자를 전극에 의해 규정되는 위치에 배열시켜도 좋다.
또한, 상기 제 35 실시형태에서는 봉형상 구조 발광 소자를 구비한 표시 장치에 대해서 설명했지만, 이것에 한정되지 않고, 본 발명의 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 봉형상 구조 발광 소자를 백라이트나 조명 장치 등의 다른 장치에 적용해도 좋다.
또한, 본 발명의 봉형상 구조 발광 소자의 제조 방법은,
기판 상에 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 반도체 코어의 표면을 덮는 통형상의 제 2 도전형의 반도체층을 형성하는 반도체층 형성 공정과,
상기 반도체 코어의 외주면의 일부를 노출시키는 노출 공정과,
상기 노출 공정에 있어서 노출된 노출 부분을 포함하는 상기 반도체 코어를 상기 기판으로부터 분리하는 분리 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 기판 상에 봉형상의 제 1 도전형의 반도체 코어를 형성한 후, 반도체 코어의 표면을 덮도록 통형상의 제 2 도전형의 반도체층을 형성한다. 여기서, 반도체 코어의 기판과 반대측의 끝면은 반도체층으로 덮여져 있어도 좋고 노출되어 있어도 좋다. 이어서, 상기 반도체 코어의 외주면의 일부를 노출시킨 후, 노출 부분을 포함하는 반도체 코어를, 예컨대 초음파에 의해 기판을 진동시키거나 절단 공구를 이용하거나 해서 기판으로부터 분리한다. 이와 같이 하여 기판으로부터 분리된 봉형상 구조 발광 소자는 반도체 코어의 노출 부분에 한쪽의 전극을 접속하고 반도체층에 다른쪽의 전극을 접속해서 반도체 코어의 외주면과 반도체층의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 전극간에 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다. 이와 같이 하여, 장치로의 실장의 자유도가 높은 미세한 봉형상 구조 발광 소자를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이가 10㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 됨과 아울러, 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 일실시형태의 봉형상 구조 발광 소자의 제조 방법에서는,
상기 노출 공정에 있어서 상기 반도체 코어의 상기 기판측의 외주면을 노출시킴과 아울러,
상기 반도체층 형성 공정에 있어서 상기 반도체 코어의 상기 기판과 반대인 측의 끝면을 상기 반도체층에 의해 덮는다.
상기 실시형태에 의하면, 상기 노출 공정에 있어서 반도체 코어의 기판측 외주면을 노출시킴과 아울러, 상기 반도체층 형성 공정에 있어서 반도체 코어의 기판과 반대인 측의 끝면을 반도체층에 의해 덮음으로써 반도체 코어의 기판측의 노출 부분을 한쪽의 전극에 접속하고, 반도체 코어의 기판과 반대인 측의 끝면이 반도체층으로 덮여져 있음으로써 반도체 코어의 기판과 반대인 측을 덮는 반도체층의 부분에 다른쪽의 전극을 접속할 수 있다. 이것에 의해, 미세한 봉형상 구조 발광 소자의 양단에 전극을 용이하게 접속시킬 수 있게 된다.
또한, 일실시형태의 봉형상 구조 발광 소자의 제조 방법에서는,
상기 분리 공정에 있어서 초음파를 이용해서 상기 반도체층으로 덮여진 상기 반도체 코어를 상기 기판으로부터 분리한다.
상기 실시형태에 의하면, 상기 분리 공정에 있어서 초음파를 이용해서 반도체층으로 덮여진 반도체 코어를 기판으로부터 분리한다. 예컨대, 초음파를 이용해서 기판 평면을 따라 기판을 진동시킴으로써 기판 상에 세워 설치하는 반도체 코어의 기판측에 가까운 근원이 절곡되도록 응력이 작용하여 반도체층으로 덮여진 반도체 코어가 기판으로부터 분리된다. 따라서, 간단한 방법으로 기판 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 용이하게 분리할 수 있다.
또한, 일실시형태의 봉형상 구조 발광 소자의 제조 방법에서는,
상기 분리 공정에 있어서 절단 공구를 이용해서 상기 반도체 코어를 상기 기판으로부터 기계적으로 분리한다.
상기 실시형태에 의하면, 상기 분리 공정에 있어서 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 분리함으로써 간단한 방법으로 기판 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
또한, 일실시형태의 봉형상 구조 발광 소자의 제조 방법에서는,
상기 반도체 코어와 상기 반도체층은 GaN을 모재로 하는 반도체로 이루어지고,
상기 노출 공정에 있어서 드라이 에칭을 이용한다.
상기 실시형태에 의하면, 상기 노출 공정에 있어서 드라이 에칭을 이용함으로써 GaN을 모재로 하는 반도체로 이루어지는 반도체 코어의 외주면의 일부를 용이하게 노출시킬 수 있다. GaN을 모재로 하는 반도체는 습식 에칭이 곤란하므로 반도체 코어와 반도체층이 GaN을 모재로 하는 반도체로 이루어질 경우, 분리 공정 전에 미리 드라이 에칭에 의해 반도체 코어의 외주면의 일부를 노출시키는 것은 실장이 용이한 미세한 봉형상 구조 발광 소자를 실현함에 있어서 특히 유효하다.
또한, 일실시형태의 봉형상 구조 발광 소자의 제조 방법에서는,
상기 노출 공정에 있어서 상기 반도체층의 외주면과 단차 없이 연속되도록 상기 반도체 코어의 외주면을 노출시킨다.
상기 실시형태에 의하면, 상기 노출 공정에 있어서 반도체층의 외주면과 단차 없이 연속되도록 반도체 코어의 외주면을 노출시킴으로써 분리 후의 미세한 봉형상 구조 발광 소자를 전극이 형성된 절연성 기판 상에 기판 평면에 대해서 축방향이 평행해지도록 실장할 때, 반도체층의 외주면과 반도체 코어의 외주면의 노출 부분 사이에 단차가 없으므로 반도체 코어의 노출 부분과 전극을 확실하고 또한 용이하게 접속시킬 수 있게 된다.
또한, 일실시형태의 봉형상 구조 발광 소자의 제조 방법에서는,
상기 노출 공정에 있어서 상기 반도체 코어의 상기 반도체층으로 덮여진 영역의 외주면과 상기 반도체 코어의 노출 영역의 외주면이 연속하고 있다.
상기 실시형태에 의하면, 상기 노출 공정에 있어서 반도체 코어의 반도체층으로 덮여진 영역의 외주면과 반도체 코어의 노출 영역의 외주면이 연속하도록 해서 반도체 코어의 노출 영역이 가늘게 되어 있으므로 상기 분리 공정에 있어서 반도체 코어의 노출 영역의 기판측에서 절곡되기 쉬워져 분리가 용이해진다.
또한, 본 발명의 표시 장치의 제조 방법에서는,
상기 어느 하나의 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 봉형상 구조 발광 소자를 구비한 표시 장치의 제조 방법으로서,
독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하는 기판 작성 공정과,
상기 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포하는 도포 공정과,
상기 2개 이상의 전극에 상기 독립된 전압을 각각 인가해서 상기 봉형상 구조 발광 소자를 상기 2개 이상의 전극에 의해 규정되는 위치에 배열시키는 배열 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하고, 그 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포한다. 그 후, 적어도 상기 2개의 전극에 독립된 전압을 각각 인가해서 미세한 봉형상 구조 발광 소자를 2개 이상의 전극에 의해 규정되는 위치에 배열시킨다. 이것에 의해, 상기 봉형상 구조 발광 소자를 소정의 기판 상에 용이하게 배열시킬 수 있다.
또한, 상기 표시 장치의 제조 방법에서는 미세한 봉형상 구조 발광 소자만을 이용함으로써 사용하는 반도체의 양을 적게 할 수 있음과 아울러, 박형화와 경량화가 가능한 표시 장치를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 표시 장치를 실현할 수 있다.
〔제 36 실시형태〕
도 95는 본 발명의 제 36 실시형태의 봉형상 구조 발광 소자(2001)의 모식 단면도이다.
상기 봉형상 구조 발광 소자(2001)는 단면 거의 원형인 봉형상의 n형 GaN(질화갈륨)으로 이루어지는 반도체 코어(2011)와, 이 반도체 코어(2011)의 일단측의 외주면 및 축방향 끝면을 덮는 p형 InGaN으로 이루어지는 양자우물층(2012)과, 이 양자우물층(2012)을 덮는 p형 GaN으로 이루어지는 반도체층(2013)과, 반도체 코어(2011)의 타단측의 단부의 외주면을 덮는 SiO2(산화 실리콘) 또는 Si3N4(질화 실리콘)로 이루어지는 절연체(2014)를 구비하고 있다. 또한, 반도체 코어(2011)는 제 1 도전형의 반도체층의 일례, 양자우물층(2012)은 양자우물층의 일례, 반도체층(2013)은 제 2 도전형의 반도체층의 일례이다.
상기 반도체 코어(2011)의 타단측의 외주면은 절연체(2014)로 덮여져 있지만 반도체 코어(2011)의 타단측의 축방향 끝면(2011a)은 절연체(2014)로 덮여져 있지 않고 노출되어 있다. 여기서는, 절연체(2014)는 반도체 코어(2011)의 타단측의 외주면 전체를 덮고 있다. 또한, 절연체(2014) 대신에, 도 95 중의 2점 쇄선으로 나타내는 바와 같이, 반도체 코어(2011)의 타단측에 있어서 반도체층(2013)으로 덮여져 있지 않은 외주면 중 반도체 코어(2011)의 일단측에 있어서 반도체층(2013)으로 덮여진 외주면 부근의 부분만을 덮는 절연체(2014')를 형성해도 좋다.
또한, 상기 반도체 코어(2011)에는 도너(donor) 불순물로서 Si가 도핑되어 있는 한편, 양자우물층(2012) 및 반도체층(2013)에는 억셉터(acceptor) 불순물로서 Mg가 도핑되어 있지만, 도너 불순물은 Si에 한정되지 않고, 억셉터 불순물도 Mg에 한정되지 않는다.
또한, 상기 반도체층(2013)의 외주면 상에는 폴리 실리콘 또는 ITO(주석 첨가 산화 인듐)로 이루어지는 도전막(2015)이 형성되어 있다. 이 도전막(2015)은 양자우물층(2012)로부터의 광을 투과하는 막이다. 또한, 도전막(2015)의 외주면은 절연체(2014)의 외주면과 단차를 발생함이 없이 연속하도록 형성되어 있어도 좋다. 즉, 도전막(2015)의 외주면은 절연체(2014)의 외주면과 면일하게 되어 있어도 좋다.
이하, 도 96a~도 96k를 이용해서 상기 봉형상 구조 발광 소자(2001)의 제조 방법에 대해서 설명한다.
우선, 도 96a에 나타내는 바와 같이, n형 GaN으로 이루어지는 기판(2101)을 준비한다. 이 기판(2101)에는 필요에 따라 세제나 순수 등으로 기판 세정을 행하거나 마킹 등의 기판 가공을 행해도 좋다.
이어서, 도 96b에 나타내는 바와 같이, 기판(2101) 상에 절연체로 이루어지는 마스크층(2014A)을 형성한 후, 공지의 리소그래피법과 드라이 에칭법을 이용해서, 도 96c에 나타내는 바와 같이, 기판(2101) 상에 성장 구멍(2016)을 갖는 마스크층(2014B)을 형성한다(절연체 형성 공정). 또한, 성장 구멍(2016)은 관통 구멍의 일례이며, 마스크층(2014B)은 절연체의 일례이다.
보다 상세하게는, 상기 마스크층(2014A)의 표면에 레지스트를 도포한 후, 노광 및 현상을 함으로써 레지스트 패턴(2017)을 형성한다. 이 레지스트 패턴(2017)을 마스크로 하고, 기판(2101)의 표면의 일부가 노출될 때까지 드라이 에칭을 행한다. 이와 같이 하여, 기판(2101) 상에 성장 구멍(2016)을 갖는 마스크층(2014B)을 형성한다. 이 때, 마스크층(2014A,2014B)의 재료에는 SiO2 또는 질화 실리콘(Si3N4) 등과 같이 양자우물층(2012)의 재료에 대해서 선택적으로 에칭 가능한 재료를 이용한다.
이어서, Ni 또는 Fe의 촉매 금속의 증착을 행하여, 도 96d에 나타내는 바와 같이, 성장 구멍(2016)으로부터 노출되는 기판(2101)의 표면 상에 Ni 또는 Fe로 이루어지는 섬 형상의 촉매 금속부(2018)를 형성한다(촉매부 형성 공정). 이에 따라, 레지스트 패턴(2017) 상에 Ni 또는 Fe로 이루어지는 촉매 금속층(19)이 형성된다. 또한, 촉매 금속부(2018)의 체적은 촉매 금속부(2018)의 단면 형상이 거의 직사각형이 될 정도까지 크게 한다.
이어서, 도 96e에 나타내는 바와 같이, 레지스트 패턴(2017)을 제거함으로써 촉매 금속층(19)을 리프트 오프한 후, 예컨대 순수로 세정한다.
이어서, 도 96f에 나타내는 바와 같이, 섬 형상의 촉매 금속부(2018)가 형성된 기판(2101)의 표면 상에 즉, 성장 구멍(2016)에 겹치는 기판(2101)의 표면 상에 MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 섬 형상의 촉매 금속부(2018)와 기판(2101)의 계면으로부터 n형의 GaN을 결정 성장시킴으로써 n형의 GaN으로 이루어지는 봉형상의 반도체 코어(2011A)를 형성한다(반도체 코어 형성 공정). 이 때, 성장 온도를 800℃ 정도로 설정하고, 성장 가스로서 TMG(트리메틸갈륨) 및 NH3(암모니아)을 사용하고, n형 불순물 공급용에 SiH4(실란)를 공급하고, 또한, 캐리어 가스로서 H2를 공급함으로써 Si를 도너 불순물로 한 n형 GaN의 반도체 코어(2011A)를 성장시킬 수 있다.
이어서, 상기 반도체 코어(2011A)의 일단에 섬 형상의 촉매 금속부(2018)를 유지한 상태에서 반도체 코어(2011A)의 외주면으로부터의 결정 성장, 및 촉매 금속부(2018)와 반도체 코어(2011)의 계면으로부터의 결정 성장에 의해, 도 96g에 나타내는 바와 같이, p형 InGaN으로 이루어지는 양자우물층(2012A)과 p형 GaN으로 이루어지는 반도체층(2013A)을 형성한다(반도체층 형성 공정). 이 때, 성장 온도를 750℃~800℃의 범위 내로 설정하고, 성장 가스로서 TMG, NH3 및 TMI(트리메틸인듐)를 사용하고, p형 불순물 공급용에 Cp2Mg(비스시클로펜타디에닐마그네슘)를 공급하고, 또한, 캐리어 가스로서 H2를 공급함으로써 Mg를 불순물로 하는 p형 InGaN을 성장시킬 수 있다. 그리고, 성장 온도를 900℃ 정도로 설정하고, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 공급하고, 또한, 캐리어 가스로서 H2를 공급함으로써 Mg를 불순물로 하는 p형 GaN을 성장시킬 수 있다. 또한, 양자우물층(2012A) 및 반도체층(2013A)은 성장 구멍(2016)으로부터 돌출된 반도체 코어(2011)를 덮도록 형성된다. 또한, 양자우물층(2012A)의 구조는 우물층을 1개 가지는 단일 양자우물구조이여도 좋고, 우물층을 복수개 가지는 다중 양자우물구조이여도 좋다.
이어서, 도 96h에 나타내는 바와 같이, 반도체 코어(2011A)의 일단에 섬 형상의 촉매 금속부(2018)를 선택적으로 습식 에칭으로 제거한 후, 예컨대 순수로 세정한다. 섬 형상의 촉매 금속부(2018)는 드라이 에칭의 RIE(Reactive Ion Etching: 반응성 이온 에칭)로 제거해도 좋다. 이 때, RIE에 SiCl4를 이용함으로써 GaN에 이방성을 가진 에칭을 용이하게 행할 수 있다.
이어서, p형 GaN의 활성화를 위한 어닐을 행한 후, 도 96i에 나타내는 바와 같이, 반도체층(2013A) 상에 폴리 실리콘 또는 ITO로 이루어지는 도전막(2015A)을 형성하고 또한 어닐 처리를 행하여 반도체층(2013A)과 도전막(2015A) 사이의 저항을 낮춘다.
이어서, 상기 도전막(2015A), 반도체층(2013A), 양자우물층(2012A) 및 마스크층(2014B)을 순차적으로 비등방 에칭해서, 도 96j에 나타내는 바와 같이, 반도체 코어(2011)의 일단측에 양자우물층(2012), 반도체층(2013) 및 도전막(2015)을 남기는 한편, 반도체 코어(2011)의 타단측에 절연체(2014)를 남긴다(절연체 에칭 공정). 이 때, 반도체층(2013A) 및 도전막(2015A)의 일부가 제거되지만 양자우물층(2012A) 및 반도체층(2013A)에서는 반도체 코어(2011)의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어(2011)의 일단측의 축방향 끝면을 덮는 부분의 축방향의 두께가 두꺼워져 있으므로 반도체 코어(2011)의 일단측의 축방향 끝면은 노출되기 어렵다. 또한, 도전막(2015A), 반도체층(2013A), 양자우물층(2012A) 및 마스크층(2014B)을 순차적으로 비등방 에칭할 때, 마스크층(2014B)을 에칭할 때의 비등방성을 작게 함으로써, 도 96j 중의 2점 쇄선으로 나타내는 바와 같이, 반도체 코어(2011)의 타단측에 있어서 반도체층(2013)으로 덮여져 있지 않은 외주면 중 반도체 코어(2011)의 일단측에 있어서 반도체층(2013)으로 덮여진 외주면 부근의 부분만을 덮는 절연체(2014')를 형성할 수 있다. 또한, 절연체(2014,2014')는 기판(2101) 상에 남은 마스크층(2014B)의 일부이다. 또한, 도 96j에서는 1개의 봉형상 구조 발광 소자(2001)가 형성되어 있게 도시되어 있지만 복수개의 봉형상 구조 발광 소자(2001)가 형성되어 있다.
이어서, IPA(이소프로필알콜) 수용액 중에 기판(2101)을 담그고, 예컨대 수십㎑의 초음파를 이용해서 기판(2101)을 기판 평면을 따라 진동시킴으로써 기판(2101) 상에 세워 설치하는 반도체 코어(2011)의 기판(2101)측에 가까운 근원이 절곡되도록 반도체 코어(2011) 및 절연체(2014)에 대해서 응력이 작용하여, 도 96k에 나타내는 바와 같이, 반도체 코어(2011)가 기판(2101)으로부터 분리된다(분리 공정).
이렇게 해서, 상기 기판(2101)으로부터 분리된 복수개의 미세한 봉형상 구조 발광 소자(2001)를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 10㎚로부터 5㎛까지의 범위 내에 들어가고, 길이가 100㎚로부터 200㎛까지의 범위 내에 들어가는 사이즈이며, 보다 바람직하게는 직경이 100㎚로부터 2㎛까지의 범위 내에 들어가고 길이가 1㎛로부터 50㎛까지의 범위 내에 들어가는 사이즈의 소자이다.
상기 구성의 봉형상 구조 발광 소자의 제조 방법에 의하면, 기판(2101)으로부터 미세한 봉형상 구조 발광 소자(2001)를 분리하므로 미세한 봉형상 구조 발광 소자(2001)의 장치로의 실장의 자유도를 높일 수 있다.
또한, 상기 기판(2101)에 겹치는 기판(2101)의 표면 상에 기판(2101)으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성하므로 반도체 코어의 굵기를 일률적으로 할 수 있다.
또한, 상기 기판(2101)은 미세한 봉형상 구조 발광 소자(2001)와 분리되므로 미세한 봉형상 구조 발광 소자(2001)의 발광시에 이용하지 않아도 좋다. 따라서, 미세한 봉형상 구조 발광 소자(2001)의 발광시에 이용하는 기판의 선택지가 늘어나서 미세한 봉형상 구조 발광 소자(2001)를 실장해야 할 장치의 형태의 자유도를 높일 수 있다.
또한, 상기 분리 공정에 있어서 초음파를 이용해서 기판 평면을 따라 기판(2101)을 진동시킴으로써 기판(2101) 상에 세워 설치하는 반도체 코어(2011)의 기판(2101)측에 가까운 근원이 절곡되도록 반도체 코어(2011) 및 절연체(2014)에 대해서 응력이 작용하여 반도체 코어(2011) 및 절연체(2014)가 기판(2101)으로부터 분리된다. 따라서, 기판(2101) 상에 설치된 복수개의 미세한 봉형상 구조 발광 소자(2001)를 간단한 방법으로 용이하게 분리할 수 있다.
만약 상기 봉형상 구조 발광 소자(2001)가 절연체(2014)를 구비하고 있지 않으면 반도체 코어(2011)의 외주면에 있어서 단차가 형성되어 있는 개소에 응력이 집중해서 이 개소 부근에서 반도체 코어(2011)가 절곡되기 쉬워진다. 상기 개소에서 반도체 코어(2011)가 절곡된 경우에는 소자 불량이 된다. 따라서, 상기 봉형상 구조 발광 소자(2001)는 절연체(2014)를 구비하고, 절연체(2014)가 반도체 코어(2011)의 상기 개소 부근의 외주면을 덮으므로 상기 개소 부근에서 반도체 코어(2011)가 절곡되는 것을 방지할 수 있다. 그 결과, 미세한 봉형상 구조 발광 소자(2001)를 복수개 제조해도 복수개의 미세한 봉형상 구조 발광 소자(2001)의 길이를 일률적으로 할 수 있다. 또한, 도 95에 나타내는 바와 같이, 절연체(2014)는 반도체 코어(2011)의 타단측의 외주면 전체를 완전히 덮으므로 절연체(2014')에 비해서 분리시에 반도체 코어(2011)가 도중에 절곡되는 것을 방지하는 효과가 높아지는 결과, 복수개의 미세한 봉형상 구조 발광 소자(2001)의 길이를 확실하게 일률적으로 할 수 있다.
또한, 상기 기판(2101)은 미세한 봉형상 구조 발광 소자(2001)를 분리한 후, 미세한 봉형상 구조 발광 소자(2001)의 제조에 재이용할 수 있으므로 제조 비용을 저감할 수 있다.
또한, 상기 봉형상 구조 발광 소자(2001)는 미세하므로 사용하는 반도체의 양을 적게 할 수 있다. 따라서, 봉형상 구조 발광 소자(2001)를 실장해야 할 장치의 박형화와 경량화가 가능하게 되어 환경에의 부하를 경감할 수 있다.
또한, 상기 촉매부 형성 공정에 있어서 성장 구멍(2016) 내에 형성하는 섬 형상의 촉매 금속부(2018)의 체적을 촉매 금속부(2018)의 단면 형상이 거의 직사각형이 되도록 크게 하므로 다음의 반도체 코어 형성 공정에 있어서 봉형상의 반도체 코어(2011A)의 성장 구멍(2016) 내의 부분의 지름보다 봉형상의 반도체 코어(2011A)의 성장 구멍(2016) 밖의 부분의 지름이 커진다. 따라서, pn 접합부를 크게 해서 넓은 발광 영역을 얻을 수 있다.
또한, 상기 반도체 형성 공정에 있어서 섬 형상의 촉매 금속부(2018)를 제거하지 않고 반도체 코어(2011A)의 일단에 섬 형상의 촉매 금속부(2018)를 유지한 상태에서 p형 InGaN으로 이루어지는 양자우물층(2012A)과 p형 GaN으로 이루어지는 반도체층(2013A)을 형성하므로 반도체 코어(2011A)의 외주면으로부터의 결정 성장보다 촉매 금속부(2018)와 반도체 코어(2011)의 계면으로부터의 결정 성장이 촉진된다. 즉, 촉매 금속부(2018)와 반도체 코어(2011)의 계면으로부터의 결정 성장의 속도는 반도체 코어(2011A)의 외주면으로부터의 결정 성장의 속도의 10배~100배가 된다. 따라서, 양자우물층(2012A) 및 반도체층(2013A)에 있어서 반도체 코어(2011)의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어(2011)의 일단측의 축방향 끝면을 덮는 부분의 축방향의 두께를 용이하게 두껍게 할 수 있다. 그 결과, 반도체 코어(2011)의 일단측의 축방향 끝면은 노출되기 어려우므로 n형의 반도체 코어(2011)의 일단측의 축방향 끝면에 p측 전극이 접속되는 것을 방지할 수 있다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 미세한 봉형상 구조 발광 소자(2001)에서는 절연체(2014)로 덮여져 있지 않은 반도체 코어(2011)의 축방향 끝면(2011a)에 n측 전극을 접속하고 도전막(2015) 또는 이 도전막(2015)으로부터 노출되어 있는 반도체층(2013)의 표면에 p측 전극을 접속해서 p형의 반도체층(2013)으로부터 n형의 반도체 코어(2011)로 전류를 흘림으로써 양자우물층(2012)에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 이 때, 양자우물층(2012) 및 반도체층(2013)이 반도체 코어(2011)의 일단측의 전체 둘레면 및 축방향 끝면을 덮도록 형성되어 있으므로 양자우물층(2012)의 거의 전부로부터 광이 방출되어 발광 영역이 넓어진다. 따라서, 발광량을 늘릴 수 있음과 아울러 발광 효율을 높일 수 있다.
또한, 상기 봉형상 구조 발광 소자(2001)의 발광 효율을 높일 수 있으므로 봉형상 구조 발광 소자(2001)를 이용해서 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 반도체 코어(2011)와 반도체층(2013) 사이에 양자우물층(2012)을 형성함으로써 양자우물층(2012)의 양자 구속 효과에 의해 발광량을 보다 늘릴 수 있음과 아울러 발광 효율을 보다 높게 할 수 있다.
또한, 상기 반도체 코어(2011)의 축방향 끝면(2011a)은 노출되어 있으므로 이 축방향 끝면(2011a)에 n측 전극을 용이하게 접속할 수 있다.
또한, 상기 반도체 코어(2011)의 타단측에 있어서 반도체층(2013)으로 덮여져 있지 않은 외주면 중 반도체 코어(2011)의 일단측에 있어서 반도체층(2013)으로 덮여진 외주면 부근의 부분을 절연체(2014)로 덮음으로써 n측 전극이 p측 전극과 단락되기 어려워지므로 n측 전극 및 p측 전극의 형성은 용이하다. 즉, 반도체층(2013)에 접속해야 할 p측 전극을 반도체 코어(2011)의 외주면의 단차 부근에 형성하더라도 p측 전극이 반도체 코어(2011)와 접촉되는 것이 방지되므로 n측 전극 및 p측 전극의 형성은 용이하다. 이러한 효과는 절연체(2014) 대신에 절연체(2014')를 형성한 경우에도 얻어진다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 미세한 봉형상 구조 발광 소자(2001)는 양자우물층(2012A) 및 반도체층(2013A)이 반도체 코어(2011A)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피된다. 따라서, 결정 결함이 적은 양자우물층(2012) 및 반도체층(2013)으로 반도체 코어(2011)의 일단측을 덮을 수 있으므로 미세한 봉형상 구조 발광 소자(2001)의 특성을 양호하게 할 수 있다.
또한, 상기 봉형상 구조 발광 소자(2001)의 축방향이 기판의 표면에 대해서 평행이 되도록 봉형상 구조 발광 소자(2001)를 기판에 배치했을 경우, 도전막(2015)의 외주면은 절연체(2014)의 외주면과 단차를 발생함이 없이 연속하도록 형성되어 있으므로 봉형상 구조 발광 소자(2001)의 파손을 방지할 수 있음과 아울러, 봉형상 구조 발광 소자(2001)가 기판의 표면에 대해 기울어져서 불안정해지는 것을 방지할 수 있다.
또한, 상기 봉형상 구조 발광 소자(2001)가 기판의 표면에 대해 기울어져서 배치되는 것을 방지함으로써 그 기판의 표면에 대한 봉형상 구조 발광 소자(2001)의 접촉 면적이 커지므로 봉형상 구조 발광 소자(2001)의 열이 상기 기판에 확산되기 쉬워진다.
〔제 37 실시형태〕
도 97은 본 발명의 제 37 실시형태의 봉형상 구조 발광 소자(2002)의 모식 단면도이다.
상기 봉형상 구조 발광 소자(2002)는 단면 거의 원형인 봉형상의 n형 GaN(질화갈륨)으로 이루어지는 반도체 코어(2021)와, 이 반도체 코어(2021)의 일단측의 외주면 및 축방향 끝면을 덮는 p형 InGaN으로 이루어지는 양자우물층(2022)과, 이 양자우물층(2022)을 덮는 p형 GaN으로 이루어지는 반도체층(2023)과, 반도체 코어(2021)의 타단측의 외주면을 덮는 SiO2(산화 실리콘) 또는 Si3N4(질화 실리콘)로 이루어지는 절연체(2024)와, 반도체 코어(2021)의 타단에 연이어지는 하지층(2030)을 구비하고 있다. 또한, 반도체 코어(2021)는 제 1 도전형의 반도체층의 일례, 양자우물층(2022)은 양자우물층의 일례, 반도체층(2023)은 제 2 도전형의 반도체층의 일례, 하지층(2030)은 제 1 도전형의 하지층의 일례이다.
상기 반도체 코어(2021)의 표면은 양자우물층(2022) 또는 절연체(2024)로 덮여져 있다. 여기서는, 절연체(2024)는 반도체 코어(2021)의 타단측의 외주면 전체를 덮고 있다. 또한, 절연체(2024) 대신에, 도 97중의 2점 쇄선으로 나타내는 바와 같이, 반도체 코어(2021)의 타단측에 있어서 반도체층(2023)으로 덮여져 있지 않은 외주면 중 반도체 코어(2021)의 일단측에 있어서 반도체층(2023)으로 덮여진 외주면 부근의 부분만을 덮는 절연체(2024')를 형성해도 좋다.
상기 하지층(2030)의 반도체 코어(2021)측과는 반대측인 축방향 끝면(2030a)은 절연체(2024)로 덮여져 있지 않고 노출되어 있다. 또한, 하지층(2030)의 둘레면(2030b)도 절연체(2024)로 덮여져 있지 않고 노출되어 있다.
또한, 상기 반도체 코어(2021)에는 도너 불순물로서 Si가 도핑되어 있는 한편, 양자우물층(2022) 및 반도체층(2023)에는 억셉터 불순물로서 Mg가 도핑되어 있지만, 도너 불순물은 Si에 한정되지 않고, 억셉터 불순물도 Mg에 한정되지 않는다.
또한, 상기 반도체층(2023)의 외주면 상에는 폴리 실리콘 또는 ITO(주석 첨가 산화 인듐)로 이루어지는 도전막(2025)이 형성되어 있다. 이 도전막(2025)은 양자우물층(2022)으로부터의 광을 투과하는 막이다. 또한, 도전막(2025)의 외주면은 절연체(2024)의 외주면과 단차를 발생함이 없이 연속하도록 형성되어 있어도 좋다. 즉, 도전막(2025)의 외주면은 절연체(2024)의 외주면과 면일하게 되어 있어도 좋다.
이하, 도 98a~도 98m을 이용해서 상기 봉형상 구조 발광 소자(2002)의 제조 방법에 대해서 설명한다.
우선, 도 98a에 나타내는 바와 같이, 예컨대 Si로 이루어지는 기판(2201)을 준비한다. 이 기판(2201)에는 필요에 따라 세제나 순수 등으로 기판 세정을 행하거나 마킹 등의 기판 가공을 행해도 좋다.
이어서, 도 98b에 나타내는 바와 같이, 기판(2201) 상에 MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 하지층(2030A)을 형성한다(하지층 형성 공정). 이 때, 성장 온도를 950℃로 정도로 설정하고, 성장 가스로서 TMG 및 NH3을 사용하고, n형 불순물 공급용에 SiH4를 공급하고, 또한, 캐리어 가스로서 H2를 공급함으로써 Si를 도너 불순물로 한 n형 GaN의 하지층(2030A)을 성장시킬 수 있다.
이어서, 도 98c에 나타내는 바와 같이, 기판(2201) 상에 절연체로 이루어지는 마스크층(2024A)을 형성한 후, 공지의 리소그래피법과 드라이 에칭법을 이용해서, 도 98d에 나타내는 바와 같이, 기판(2201) 상에 성장 구멍(2026)을 갖는 마스크층(2024B)을 형성한다(절연체 형성 공정). 또한, 성장 구멍(2026)은 관통 구멍의 일례이며, 마스크층(2024B)은 절연체의 일례이다.
보다 상세하게는 상기 마스크층(2024A)의 표면에 레지스트를 도포한 후, 노광 및 현상을 행함으로써 레지스트 패턴(2027)을 형성한다. 이 레지스트 패턴(2027)을 마스크로 하고, 하지층(2030A)의 표면의 일부가 노출될 때까지 드라이 에칭을 행한다. 이와 같이 하여, 하지층(2030A) 상에 성장 구멍(2026)을 갖는 마스크층(2024B)을 형성한다. 이 때, 마스크층(2024A,2024B)의 재료에는 SiO2 또는 질화 실리콘(Si3N4) 등과 같이 양자우물층(2022)의 재료에 대해서 선택적으로 에칭 가능한 재료를 이용한다.
이어서, Ni 또는 Fe의 촉매 금속의 증착을 행하여, 도 98e에 나타내는 바와 같이, 성장 구멍(2026)으로부터 노출되는 하지층(2030A)의 표면 상에 Ni 또는 Fe로 이루어지는 섬 형상의 촉매 금속부(2028)를 형성한다(촉매부 형성 공정). 이에 따라, 레지스트 패턴(2027) 상에 Ni 또는 Fe로 이루어지는 촉매 금속층(2029)이 형성된다. 또한, 촉매 금속부(2028)의 체적은 촉매 금속부(2028)의 단면 형상이 거의 직사각형이 될 정도까지 크게 한다.
이어서, 도 98f에 나타내는 바와 같이, 레지스트 패턴(2027)을 제거함으로써 촉매 금속층(2029)을 리프트 오프한 후, 예컨대 순수로 세정한다.
이어서, 도 98g에 나타내는 바와 같이, 섬 형상의 촉매 금속부(2028)가 형성된 하지층(2030A)의 표면 상에, 즉, 성장 구멍(2026)에 겹치는 하지층(2030A)의 표면 상에 MOCVD 장치를 이용해서 섬 형상의 촉매 금속부(2028)와 하지층(2030A)의 계면으로부터 n형의 GaN을 결정 성장시킴으로써 n형의 GaN으로 이루어지는 봉형상의 반도체 코어(2021A)를 형성한다(반도체 코어 형성 공정). 이 때, 성장 온도를 800℃ 정도로 설정하고, 성장 가스로서 TMG 및 NH3을 사용하고, n형 불순물 공급용에 SiH4를 공급하고, 또한, 캐리어 가스로서 H2를 공급함으로써 Si를 도너 불순물로 한 n형 GaN의 반도체 코어(2021A)를 성장시킬 수 있다.
이어서, 상기 반도체 코어(2021A)의 일단에 섬 형상의 촉매 금속부(2028)를 유지한 상태에서 반도체 코어(2021A)의 외주면으로부터의 결정 성장, 및 촉매 금속부(2028)와 반도체 코어(2021)의 계면으로부터의 결정 성장에 의해, 도 98h에 나타내는 바와 같이, p형 InGaN으로 이루어지는 양자우물층(2022A)과, p형 GaN으로 이루어지는 반도체층(2023A)을 형성한다(반도체층 형성 공정). 이 때, 성장 온도를 750℃~800℃의 범위 내로 설정하고, 성장 가스로서 TMG, NH3 및 TMI를 사용하고, p형 불순물 공급용에 Cp2Mg를 공급하고, 또한, 캐리어 가스로서 H2를 공급함으로써 Mg를 불순물로 하는 p형 InGaN을 성장시킬 수 있다. 그리고, 성장 온도를 900℃ 정도로 설정하고, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 공급하고, 또한, 캐리어 가스로서 H2를 공급함으로써 Mg를 불순물로 하는 p형 GaN을 성장시킬 수 있다. 또한, 양자우물층(2022A) 및 반도체층(2023A)은 성장 구멍(2026)으로부터 돌출된 반도체 코어(2021)를 덮도록 형성된다. 또한, 양자우물층(2022A)의 구조는 우물층을 1개 가지는 단일 양자우물구조이여도 좋고, 우물층을 복수개 가지는 다중 양자우물구조이여도 좋다.
이어서, 도 98i에 나타내는 바와 같이, 반도체 코어(2021A)의 일단에 섬 형상의 촉매 금속부(2028)를 선택적으로 습식 에칭으로 제거한 후, 예컨대 순수로 세정한다. 섬 형상의 촉매 금속부(2028)는 드라이 에칭의 RIE로 제거해도 좋다. 이 때, RIE에 SiCl4를 이용함으로써 GaN에 이방성을 가진 에칭을 용이하게 행할 수 있다.
이어서, p형 GaN의 활성화를 위한 어닐을 행한 후, 도 98j에 나타내는 바와 같이, 반도체층(2023A) 상에 폴리 실리콘 또는 ITO로 이루어지는 도전막(2025A)을 형성하고 또한 어닐 처리를 행하여 반도체층(2023A)과 도전막(2025A) 사이의 저항을 낮춘다.
이어서, 상기 도전막(2025A), 반도체층(2023A), 양자우물층(2022A) 및 마스크층(2024B)을 순차적으로 비등방 에칭해서, 도 98k에 나타내는 바와 같이, 반도체 코어(2021)의 일단측에 양자우물층(2022), 반도체층(2023) 및 도전막(2025)을 남기는 한편, 반도체 코어(2021)의 타단측에 절연체(2024)를 남긴다(절연체 에칭 공정). 이 때, 반도체층(2023A) 및 도전막(2025A)의 일부가 제거되지만 양자우물층(2022A) 및 반도체층(2023A)에서는 반도체 코어(2021)의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어(2021)의 일단측의 축방향 끝면을 덮는 부분의 축방향의 두께가 두껍게 되어 있으므로 반도체 코어(2021)의 일단측의 축방향 끝면은 노출되기 어렵다. 또한, 도전막(2025A), 반도체층(2023A), 양자우물층(2022A) 및 마스크층(2024B)을 순차적으로 비등방 에칭할 때, 마스크층(2024B)을 에칭할 때의 비등방성을 작게 함으로써, 도 98k 중의 2점 쇄선으로 나타내는 바와 같이, 반도체 코어(2021)의 타단측에 있어서 반도체층(2023)으로 덮여져 있지 않은 외주면 중 반도체 코어(2021)의 일단측에 있어서 반도체층(2023)으로 덮여진 외주면 부근의 부분만을 덮는 절연체(2024')를 형성할 수 있다. 또한, 절연체(2024,2024')는 기판(2201) 상에 남은 마스크층(2024B)의 일부이다. 또한, 도 98k에서는 1개의 봉형상 구조 발광 소자(2002)가 형성되어 있게 도시되어 있지만 복수개의 봉형상 구조 발광 소자(2002)가 형성되어 있다. 또한, 상기 절연체 에칭 공정은 에칭 공정의 일례이다.
이어서, 상기 하지층(2030A)에 RIE를 행하여, 도 98l에 나타내는 바와 같이, 반도체 코어(2021)의 타단에 연이어지는 하지층(2030)을 형성한다(하지층 에칭 공정). 또한, 상기 하지층 에칭 공정은 에칭 공정의 일례이다.
이어서, IPA 수용액 중에 기판(2201)을 담그고, 예컨대 수십㎑의 초음파를 이용해서 기판(2201)을 기판 평면을 따라 진동시킴으로써 기판(2201) 상에 세워 설치하는 반도체 코어(2021)의 기판(2201)측에 가까운 근원이 절곡되도록 반도체 코어(2021) 및 절연체(2024)에 대해서 응력이 작용하여, 도 98m에 나타내는 바와 같이, 하지층(2030)이 기판(2201)으로부터 분리된다(분리 공정).
이렇게 해서, 상기 기판(2201)으로부터 분리된 복수개의 미세한 봉형상 구조 발광 소자(2002)를 제조할 수 있다. 여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 10㎚로부터 5㎛까지의 범위 내에 들어가고 길이가 100㎚로부터 200㎛까지의 범위 내에 들어가는 사이즈이며, 보다 바람직하게는 직경이 100㎚로부터 2㎛까지의 범위 내에 들어가고 길이가 1㎛로부터 50㎛까지의 범위 내에 들어가는 사이즈의 소자이다.
상기 구성의 봉형상 구조 발광 소자의 제조 방법에 의하면 기판(2201)으로부터 미세한 봉형상 구조 발광 소자(2002)를 분리하므로 미세한 봉형상 구조 발광 소자(2002)의 장치로의 실장의 자유도를 높일 수 있다.
또한, 상기 기판(2201)에 겹치는 기판(2201)의 표면 상에 기판(2201)으로부터 돌출되도록 봉형상의 제 1 도전형의 반도체 코어를 형성하므로 반도체 코어의 굵기를 일률적으로 할 수 있다.
또한, 상기 기판(2201)은 미세한 봉형상 구조 발광 소자(2002)와 분리되므로 미세한 봉형상 구조 발광 소자(2002)의 발광시에 이용하지 않아도 좋다. 즉, 기판(2201)으로의 전극의 접속은 불필요하게 된다. 따라서, 미세한 봉형상 구조 발광 소자(2002)의 발광시에 이용하는 기판의 선택지가 늘어나서 미세한 봉형상 구조 발광 소자(2002)를 실장해야 할 장치의 형태의 자유도를 높일 수 있다.
또한, 상기 분리 공정에 있어서 초음파를 이용해서 기판 평면을 따라 기판(2201)을 진동시킴으로써 기판(2201) 상에 세워 설치하는 반도체 코어(2021)의 기판(2201)측에 가까운 근원이 절곡되도록 반도체 코어(2021) 및 절연체(2024)에 대해서 응력이 작용하여 반도체 코어(2021) 및 절연체(2024)가 기판(2201)으로부터 분리된다. 따라서, 기판(2201) 상에 설치된 복수개의 미세한 봉형상 구조 발광 소자(2002)를 간단한 방법으로 용이하게 분리할 수 있다.
만약 상기 봉형상 구조 발광 소자(2002)가 절연체(2024)를 구비하고 있지 않으면 반도체 코어(2021)의 외주면에 있어서 단차가 형성되어 있는 개소에 응력이 집중되어 이 개소 부근에서 반도체 코어(2021)가 절곡되기 쉬워진다. 상기 개소에서 반도체 코어(2021)가 절곡된 경우에는 소자 불량이 된다. 따라서, 상기 봉형상 구조 발광 소자(2002)는 절연체(2024)를 구비하고, 절연체(2024)가 반도체 코어(2021)의 상기 개소 부근의 외주면을 덮으므로 상기 개소 부근에서 반도체 코어(2021)가 절곡되는 것을 방지할 수 있다. 그 결과, 미세한 봉형상 구조 발광 소자(2002)를 복수개 제조해도 복수개의 미세한 봉형상 구조 발광 소자(2002)의 길이를 일률적으로 할 수 있다. 또한, 도 97에 나타내는 바와 같이, 절연체(2024)가 반도체 코어(2021)의 타단측의 외주면 전체를 완전히 덮으므로 절연체(2024')에 비해서 분리시에 반도체 코어(2021)가 도중에 절곡되는 것을 방지하는 효과가 높아지는 결과, 복수개의 미세한 봉형상 구조 발광 소자(2002)의 길이를 확실하게 일률적으로 할 수 있다.
또한, 상기 기판(2201)은 미세한 봉형상 구조 발광 소자(2002)를 분리한 후, 미세한 봉형상 구조 발광 소자(2002)의 제조에 재이용할 수 있으므로 제조 비용을 저감할 수 있다.
또한, 상기 봉형상 구조 발광 소자(2002)는 미세하므로 사용하는 반도체의 양을 적게 할 수 있다. 따라서, 봉형상 구조 발광 소자(2002)를 실장해야 할 장치의 박형화와 경량화가 가능하게 되어 환경에의 부하를 경감할 수 있다.
또한, 상기 촉매부 형성 공정에 있어서 성장 구멍(2026) 내에 형성하는 섬 형상의 촉매 금속부(2028)의 체적을 촉매 금속부(2028)의 단면 형상이 거의 직사각형이 되도록 크게 하므로 다음의 반도체 코어 형성 공정에 있어서 봉형상의 반도체 코어(2021A)의 성장 구멍(2026) 내의 부분의 지름보다 봉형상의 반도체 코어(2021A)의 성장 구멍(2026) 밖의 부분의 지름이 커진다. 따라서, pn 접합부를 크게 해서 넓은 발광 영역을 얻을 수 있다.
또한, 상기 반도체 코어 형성 공정에 있어서 n형 GaN으로 이루어지는 하지층(2030A) 상에 n형 GaN으로 이루어지는 반도체 코어(2021A)를 결정 성장시키므로 반도체 코어(2021A)를 용이하게 결정 성장시킬 수 있음과 아울러 반도체 코어(2021A)의 초기의 결정 성장의 편차를 저감할 수 있다.
또한, 상기 반도체 형성 공정에 있어서 섬 형상의 촉매 금속부(2028)를 제거하지 않고 반도체 코어(2021A)의 일단에 섬 형상의 촉매 금속부(2028)를 유지한 상태에서 p형 InGaN으로 이루어지는 양자우물층(2022A)과 p형 GaN으로 이루어지는 반도체층(2023A)을 형성하므로 반도체 코어(2021A)의 외주면으로부터의 결정 성장보다 촉매 금속부(2028)와 반도체 코어(2021)의 계면으로부터의 결정 성장이 촉진된다. 즉, 촉매 금속부(2028)와 반도체 코어(2021)의 계면으로부터의 결정 성장의 속도는 반도체 코어(2021A)의 외주면으로부터의 결정 성장의 속도의 10배~100배가 된다. 따라서, 양자우물층(2022A) 및 반도체층(2023A)에 있어서 반도체 코어(2021)의 외주면을 덮는 부분의 지름 방향의 두께보다 반도체 코어(2021)의 일단측의 축방향 끝면을 덮는 부분의 축방향의 두께를 용이하게 두껍게 할 수 있다. 그 결과, 반도체 코어(2021)의 일단측의 축방향 끝면은 노출되기 어려우므로 n형의 반도체 코어(2021)의 일단측의 축방향 끝면에 p측 전극이 접속되는 것을 방지할 수 있다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 미세한 봉형상 구조 발광 소자(2002)에서는 절연체(2024)로 덮여져 있지 않은 하지층(2030)의 축방향 끝면(2030a)과 절연체(2024)로 덮여져 있지 않은 하지층(2030)의 둘레면(2030b) 중 적어도 한쪽에 n측 전극을 접속하고 도전막(2025) 또는 이 도전막(2025)으로부터 노출되어 있는 반도체층(2023)의 표면에 p측 전극을 접속해서 p형의 반도체층(2023)으로부터 n형의 반도체 코어(2021)로 전류를 흘림으로써 양자우물층(2022)에서 전자와 정공의 재결합이 일어나서 광이 방출된다. 이 때, 양자우물층(2022) 및 반도체층(2023)이 반도체 코어(2021)의 일단측의 전체 둘레면 및 축방향 끝면을 덮도록 형성되어 있으므로 양자우물층(2022)의 거의 전부로부터 광이 방출되어 발광 영역이 넓어진다. 따라서, 발광량을 늘릴 수 있음과 아울러 발광 효율을 높일 수 있다.
또한, 상기 봉형상 구조 발광 소자(2002)의 발광 효율을 높일 수 있으므로 봉형상 구조 발광 소자(2002)를 이용해서 발광 효율이 높고 전력 절약적인 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 반도체 코어(2021)와 반도체층(2023) 사이에 양자우물층(2022)을 형성함으로써 양자우물층(2022)의 양자 구속 효과에 의해 발광량을 보다 늘릴 수 있음과 아울러 발광 효율을 보다 높게 할 수 있다.
또한, 상기 하지층(2030)의 축방향 끝면(2030a) 및 둘레면(2030b)은 노출되어 있으므로 이 축방향 끝면(2030a) 및 둘레면(2030b) 중 적어도 한쪽에 n측 전극을 용이하게 접속할 수 있다.
또한, 상기 반도체 코어(2021)의 타단측에 있어서 반도체층(2023)으로 덮여져 있지 않은 외주면 중 반도체 코어(2021)의 일단측에 있어서 반도체층(2023)으로 덮여진 외주면 부근의 부분을 절연체(2024)로 덮음으로써 n측 전극이 p측 전극과 단락되기 어려워지므로 n측 전극 및 p측 전극의 형성은 용이하다. 즉, 반도체층(2023)에 접속해야 할 p측 전극을 반도체 코어(2021)의 외주면의 단차 부근에 형성해도 p측 전극이 반도체 코어(2021)와 접촉되는 것을 방지할 수 있으므로 n측 전극 및 p측 전극의 형성은 용이하다. 이러한 효과는 절연체(2024) 대신에 절연체(2024')를 형성한 경우에도 얻어진다.
또한, 상기 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 미세한 봉형상 구조 발광 소자(2002)는 양자우물층(2022A) 및 반도체층(2023A)이 반도체 코어(2021A)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피된다. 따라서, 결정 결함이 적은 양자우물층(2022) 및 반도체층(2023)으로 반도체 코어(2021)의 일단측을 덮을 수 있으므로 미세한 봉형상 구조 발광 소자(2002)의 특성을 양호하게 할 수 있다.
또한, 상기 봉형상 구조 발광 소자(2002)의 축방향이 기판의 표면에 대해서 평행이 되도록 봉형상 구조 발광 소자(2002)를 기판에 배치했을 경우, 도전막(2025)의 외주면은 절연체(2024)의 외주면과 단차를 발생함이 없이 연속하도록 형성되어 있으므로 봉형상 구조 발광 소자(2002)의 파손을 방지할 수 있음과 아울러, 봉형상 구조 발광 소자(2002)가 기판의 표면에 대해 기울어져서 불안정해지는 것을 방지할 수 있다.
또한, 상기 봉형상 구조 발광 소자(2002)가 기판의 표면에 대해 기울어져서 배치되는 것을 방지함으로써 그 기판의 표면에 대한 봉형상 구조 발광 소자(2002)의 접촉 면적이 커지므로 봉형상 구조 발광 소자(2002)의 열이 상기 기판에 확산되기 쉬워진다.
상기 제 1, 제 37 실시형태에 있어서 GaAs, AlGaAs, GaAsP, InGaN, AlGaN, GaP, ZnSe, AlGaInP 등을 모재로 하는 반도체를 이용해서 미세한 봉형상 구조 발광 소자를 제조해도 좋다.
상기 제 36, 제 37 실시형태에서는 n형의 반도체 코어(2011,2021), p형의 양자우물층(2012,2022), p형의 반도체층(2013,2023) 및 n형의 하지층(2030)을 이용하고 있었지만 p형의 반도체 코어, n형의 양자우물층, n형의 반도체층 및 p형의 하지층을 이용해도 좋다. 즉, 상기 제 36, 제 37 실시형태에 있어서의 도전형을 반대로 해도 좋다.
상기 제 36, 제 37 실시형태에 있어서 반도체 코어(2011,2021)의 직경은 300㎚ 이상 또한 50㎛ 이하로 하면 직경이 수십㎚~수백㎚의 반도체 코어에 비해서 반도체 코어(2011,2021)의 직경의 편차를 억제할 수 있고 발광 면적 즉 발광 특성의 편차를 저감할 수 있어 수율을 향상시킬 수 있다.
상기 제 36, 제 37 실시형태에서는 단면 거의 원형인 봉형상의 반도체 코어(2011,2021)의 일단측에 양자우물층(2012,2022)이나 반도체층(2013,2023)을 피복한 봉형상 구조 발광 소자(2001,2002)에 대해서 설명했지만, 예컨대, 단면 거의 타원인 봉형상의 반도체 코어의 일단측에 양자우물층이나 반도체층 등을 피복한 봉형상 구조 발광 소자나, 단면 거의 육각형 등의 다른 다각형인 봉형상의 반도체 코어의 일단측에 양자우물층이나 반도체층 등을 피복한 봉형상 구조 발광 소자에 대해서 본 발명을 적용해도 좋다. n형 GaN은 육방정계의 결정 성장이 되고, 기판 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 거의 육각 기둥 형상의 반도체 코어가 얻어진다. 성장 방향이나 성장 온도 등의 성장 조건에 의존하지만, 성장 구멍(2016,2026)의 직경이 수십㎚로부터 수백㎚ 정도로 작을 경우, 단면이 거의 원형에 가까운 형상의 반도체 코어가 형성되어 쉬운 경향이 있고, 성장 구멍(2016,2026)의 직경이 0.5㎛ 정도로부터 수㎛으로 클 경우, 단면이 거의 육각형인 형상의 반도체 코어가 형성되기 쉬운 경향이 있다.
상기 제 36, 제 37 실시형태에서는 일단측의 지름이 타단측의 지름보다 큰 반도체 코어(2011,2021)를 형성하고 있었지만 일단측의 지름이 타단측의 지름과 동일한 반도체 코어를 형성해도 좋다. 이러한 반도체 코어는 성장 구멍(2016) 내에 형성하는 섬 형상의 촉매 금속부의 체적을 촉매 금속부의 단면 형상이 거의 반원이 되도록 작게 함으로써 용이하게 형성할 수 있다.
상기 제 36, 제 37 실시형태에서는 반도체 코어(2011A,2021A)의 일단에 섬 형상의 촉매 금속부(2018,2028)를 유지한 상태에서 p형 InGaN으로 이루어지는 양자우물층(2012A,2022A)과 p형 GaN으로 이루어지는 반도체층(2013A,2023A)을 형성하고 있었지만 반도체층만을 형성하도록 해도 좋다. 즉, 양자우물층(2012A,2022A)을 형성하지 않도록 해도 좋다.
상기 제 36, 제 37 실시형태에서는 도전막(2015,2025)의 외주면을 절연체(2014,2024)의 외주면과 단차를 발생함이 없이 연속하도록 형성하고 있었지만 도전막(2015,25)을 형성하지 않도록 해서 반도체층의 외주면을 절연체(2014,2024)의 외주면과 단차가 발생함이 없이 연속하도록 형성해도 좋다.
상기 제 36, 제 37 실시형태에서는 촉매 금속부(2018,2028)를 이용해서 반도체 코어(2011A,2021A), 양자우물층(2012A,2022A) 및 반도체층(2013A,2023A)을 형성하고 있었지만 촉매 금속부(2018,2028)를 이용하지 않고 반도체 코어, 양자우물층 및 반도체층을 형성해도 좋다.
상기 촉매 금속부(2018,28)를 이용하지 않고 반도체 코어, 양자우물층 및 반도체층을 형성했을 경우, 양자우물층 및 반도체층에서는 반도체 코어의 일단측의 축방향 끝면을 덮는 부분의 축방향의 두께가 반도체 코어의 외주면을 덮는 부분의 지름 방향의 두께와 거의 동일하게 된다. 이 때문에, 절연체 에칭 공정에 있어서 반도체 코어의 일단측의 축방향 끝면은 노출되기 쉬워지지만 반도체 코어의 일단측의 축방향 끝면은 노출해도 좋다.
상기 제 36, 제 37 실시형태의 분리 공정에 있어서 절단 공구를 이용해서 반도체 코어(2011)를 기판(2101)으로부터 기계적으로 분리해도 좋다. 이 절단 공구를 이용해서 기판(2101) 상에 세워 설치하는 반도체 코어(2011)의 기판(2101)측에 가까운 근원이 절곡되도록 하고, 반도체층(2013)으로 덮여진 반도체 코어(2011)에 대해서 응력이 작용하여 반도체층(2013)으로 덮여진 반도체 코어(2011)가 기판(2101)으로부터 분리된다. 이 경우, 간단한 방법으로 기판(2101) 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
상기 제 36, 제 37 실시형태의 절연체 에칭 공정에 있어서 반도체 코어(2011)의 타단측의 단부의 주위에 마스크층(2014B,2024B)의 일부가 남도록 마스크층(2014B)을 에칭함으로써 도전막(2015A,2025A), 반도체층(2013A,2023A) 및 양자우물층(2012A,2022A)을 일제히 리프트 오프해도 좋다.
상기 제 36, 제 37 실시형태에 있어서 MOCVD 장치 대신에 MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해도 좋다.
〔제 38 실시형태〕
이어서, 본 발명의 제 38 실시형태의 봉형상 구조 발광 소자를 구비한 백라이트, 조명 장치 및 표시 장치에 대해서 설명한다. 이 제 38 실시형태에서는 상기 제 1~제 37 실시형태 중 어느 하나에 기재된 봉형상 구조 발광 소자 또는 그 변형예를 절연성 기판에 배열한다. 이 봉형상 구조 발광 소자의 배열은 본 출원인이 일본 특허 출원 2007-102848(일본 특허 공개 2008-260073호 공보)로 출원한 「미세 구조체의 배열 방법 및 미세 구조체를 배열한 기판, 및 집적 회로 장치 및 표시 소자」의 발명의 기술을 이용해서 행한다.
도 99는 본제 38 실시형태의 백라이트, 조명 장치 및 표시 장치에 이용하는 절연성 기판의 평면도를 나타내고 있다. 도 99에 나타내는 바와 같이, 절연성 기판(2350)의 표면에 금속 전극(2351,2352)을 형성하고 있다. 절연성 기판(2350)은 유리, 세라믹, 산화알루미늄, 수지와 같은 절연체, 또는 실리콘과 같은 반도체 표면에 실리콘 산화막을 형성하여 표면이 절연성을 갖는 기판이다. 유리 기판을 이용할 경우에는 표면에 실리콘 산화막, 실리콘 질화막과 같은 하지 절연막을 형성하는 것이 바람직하다.
상기 금속 전극(2351,2352)은 인쇄 기술을 이용해서 원하는 전극 형상으로 형성하고 있다. 또한, 금속막 및 감광체막을 일률적으로 적층하고, 원하는 전극 패턴을 노광하고 에칭해서 형성해도 좋다.
도 99에서는 생략되어 있지만 금속 전극(2351,2352)에는 외부로부터 전위가 부여되도록 패드가 형성되어 있다. 이 금속 전극(2351,2352)이 대향하는 부분(배열 영역)에 봉형상 구조 발광 소자를 배열한다. 도 99에서는 봉형상 구조 발광 소자를 배열하는 배열 영역이 2×2개 배열되어 있지만 임의의 개수를 배열해도 좋다.
도 100은 도 99의 100-100선으로부터 바라본 모식 단면도이다.
우선, 도 100에 나타내는 바와 같이, 절연성 기판(2350) 상에 봉형상 구조 발광 소자(2360)를 포함한 이소프로필알콜(IPA)(361)을 얇게 도포한다. IPA(361) 외에 에틸렌글리콜, 프로필렌글리콜, 메탄올, 에탄올, 아세톤, 또는 그들의 혼합물이여도 좋다. 또는, IPA(361)는 다른 유기물로 이루어지는 액체, 물 등을 이용할 수 있다. 또한, 봉형상 구조 발광 소자(2360)는 상기 제 1~제 37 실시형태 중 어느 하나에 기재된 봉형상 구조 발광 소자 또는 그 변형예이다.
단, 액체를 통해서 금속 전극(2351,2352) 사이에 큰 전류가 흘러버리면 금속 전극(2351,2352) 사이에 원하는 전압차를 인가할 수 없게 되어버린다. 그러한 경우에는 금속 전극(2351,2352)을 덮도록 절연성 기판(2350) 표면 전체에 10㎚~30㎚ 정도의 절연막을 코팅하면 좋다.
상기 봉형상 구조 발광 소자(2360)를 포함하는 IPA(361)를 도포하는 두께는 다음에 봉형상 구조 발광 소자(2360)를 배열하는 공정에서 봉형상 구조 발광 소자(2360)가 배열될 수 있도록 액체 중에서 봉형상 구조 발광 소자(2360)가 이동할 수 있는 두께이다. 따라서, IPA(361)를 도포하는 두께는 봉형상 구조 발광 소자(2360)의 굵기 이상이며, 예컨대, 수㎛~수㎜이다. 도포하는 두께는 지나치게 얇으면 봉형상 구조 발광 소자(2360)가 이동하기 어려워지고, 지나치게 두꺼우면 액체를 건조하는 시간이 길어진다. 또한, IPA의 양에 대해서 봉형상 구조 발광 소자(2360)의 양은 1×104개/㎤~1×107개/㎤가 바람직하다.
상기 봉형상 구조 발광 소자(2360)를 포함하는 IPA(361)를 도포하기 위해서 봉형상 구조 발광 소자(2360)를 배열시키는 금속 전극의 외주 주위에 프레임을 형성하고, 그 프레임 내에 봉형상 구조 발광 소자(2360)를 포함하는 IPA(361)를 원하는 두께가 되도록 충전해도 좋다. 그러나, 봉형상 구조 발광 소자(2360)를 포함하는 IPA(361)가 점성을 가질 경우에는 프레임을 필요로 하지 않고 원하는 두께로 도포할 수 있다.
IPA나 에틸렌글리콜, 프로필렌글리콜, …, 또는 그들의 혼합물, 또는, 다른 유기물로 이루어지는 액체, 또는 물 등의 액체는 봉형상 구조 발광 소자(2360)의 배열 공정을 위해서는 점성이 낮을수록 바람직하고, 또한 가열에 의해 증발되기 쉬운 쪽이 바람직하다.
이어서, 금속 전극(2351,2352) 사이에 전위차를 준다. 이 제 38 실시형태에서는 1V의 전위차로 하는 것이 적당했다. 금속 전극(2351,2352)의 전위차는 0.1~10V를 인가할 수 있지만 0.1V 이하에서는 봉형상 구조 발광 소자(2360)의 배열이 나빠지고, 10V 이상에서는 금속 전극간의 절연이 문제가 되기 시작한다. 따라서, 1~5V가 바람직하고, 더욱이는 1V 정도로 하는 것이 바람직하다.
도 101은 상기 봉형상 구조 발광 소자(2360)를 금속 전극(2351,2352) 상에 배열하는 원리를 나타내고 있다. 도 101에 나타내는 바와 같이, 금속 전극(2351)에 전위(VL)를 인가하고 금속 전극(2352)에 전위[VR(VL<VR)]를 인가하면 금속 전극(2351)에는 부전하가 유기되고 금속 전극(2352)에는 정전하가 유기된다. 거기에 봉형상 구조 발광 소자(2360)가 접근하면 봉형상 구조 발광 소자(2360)에 있어서 금속 전극(2351)에 가까운 측에 정전하가 유기되고 금속 전극(2352)에 가까운 측에 부전하가 유기된다. 이 봉형상 구조 발광 소자(2360)에 전하가 유기되는 것은 정전유도에 의한다. 즉, 전계중에 놓여진 봉형상 구조 발광 소자(2360)는 내부의 전계가 0이 될 때까지 표면에 전하가 유기되는 것에 의한다. 그 결과, 각 전극과 봉형상 구조 발광 소자(2360) 사이에 정전력에 의해 인력(引力)이 작용하고, 봉형상 구조 발광 소자(2360)는 금속 전극(2351,2352) 사이에 생기는 전기력선을 따름과 아울러, 각 봉형상 구조 발광 소자(2360)에 유기된 전하가 거의 같으므로 전하에 의한 반발력에 의해 거의 등간격으로 일정 방향으로 규칙적으로 배열된다. 그러나, 예컨대, 제 36 실시형태의 도 95에 나타내는 봉형상 구조 발광 소자(2001)에서는 축방향 끝면(2011a)의 방향은 일정하게 되지 않고 랜덤하게 된다(다른 실시형태나 변형예의 봉형상 구조 발광 소자에서도 마찬가지임).
이상과 같이, 상기 봉형상 구조 발광 소자(2360)가 금속 전극(2351,2352) 사이에 발생한 외부 전장에 의해 봉형상 구조 발광 소자(2360)에 전하를 발생시키고, 전하의 인력에 의해 금속 전극(2351,2352)에 봉형상 구조 발광 소자(2360)를 흡착시키므로 봉형상 구조 발광 소자(2360)의 크기는 액체중에서 이동 가능한 크기인 것이 필요하다. 따라서, 봉형상 구조 발광 소자(2360)의 크기는 액체의 도포량(두께)에 의해 변화된다. 액체의 도포량이 적을 경우에는 봉형상 구조 발광 소자(2360)는 나노 오더 사이즈이여야만 하지만 액체의 도포량이 많을 경우에는 마이크로 오더 사이즈이여도 상관 없다.
상기 봉형상 구조 발광 소자(2360)가 전기적으로 중성이 아니라 플러스 또는 마이너스로 대전하고 있을 경우에는 금속 전극(2351,2352) 사이에 정적(靜的)인 전위차(DC)를 주는 것만으로는 봉형상 구조 발광 소자(2360)를 안정되게 배열할 수 없다. 예컨대, 봉형상 구조 발광 소자(2360)가 정미(正味)로서 플러스로 올바르게 대전한 경우에는 정전하가 유기되어 있는 금속 전극(2352)과의 인력이 상대적으로 약해진다. 그 때문에, 봉형상 구조 발광 소자(2360)의 배열이 비대상(非對象)이 된다.
그러한 경우에는, 도 102에 나타내는 바와 같이, 금속 전극(2351,2352) 사이에 AC 전압을 인가하는 것이 바람직하다. 도 102에 있어서는 금속 전극(2352)에 기준 전위를, 금속 전극(2351)에는 진폭(VPPL/2)의 AC 전압을 인가하고 있다. 이렇게 함에 따라, 봉형상 구조 발광 소자(2360)가 대전하고 있는 경우에도 배열을 대상으로 유지할 수 있다. 또한, 이 경우의 금속 전극(2352)에 주는 교류 전압의 주파수는 10㎐~1㎒로 하는 것이 바람직하고, 50㎐~1㎑로 하는 것이 가장 배열이 안정되며 보다 바람직하다. 또한, 금속 전극(2351,2352) 사이에 인가하는 AC 전압은 정현파에 한정되지 않고, 구형파, 삼각파, 톱니파 등 주기적으로 변동하는 것이면 좋다. 또한, VPPL은 1V 정도로 하는 것이 바람직했다.
이어서, 상기 금속 전극(2351,2352) 상에 봉형상 구조 발광 소자(2360)를 배열시킨 후, 절연성 기판(2350)을 가열함으로써 액체를 증발시켜 건조시키고, 봉형상 구조 발광 소자(2360)를 금속 전극(2351,2352) 사이의 전기력선을 따라 등간격으로 배열시켜 고착시킨다.
도 103은 상기 봉형상 구조 발광 소자(2360)를 배열한 절연성 기판(2350)의 평면도를 나타내고 있다. 이 봉형상 구조 발광 소자(2360)를 배열한 절연성 기판(2350)을 액정 표시 장치 등의 백라이트에 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 백라이트를 실현할 수 있다. 또한, 이 봉형상 구조 발광 소자(2360)를 배열한 절연성 기판(2350)을 조명 장치로서 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 조명 장치를 실현할 수 있다.
또한, 도 104는 상기 봉형상 구조 발광 소자(2360)를 배열한 절연성 기판을 이용한 표시 장치의 평면도를 나타내고 있다. 도 104에 나타내는 바와 같이, 표시 장치(2300)는 절연성 기판(2310) 상에 표시부(2301), 논리 회로부(2302), 논리 회로부(2303), 논리 회로부(2304) 및 논리 회로부(2305)를 구비하는 구성으로 되어 있다. 상기 표시부(2301)에는 매트릭스상으로 배치된 화소에 봉형상 구조 발광 소자(2360)를 배열하고 있다.
도 105는 상기 표시 장치(2300)의 표시부(2301)의 요부의 회로도를 나타내고 있고, 상기 표시 장치(2300)의 표시부(2301)는, 도 105에 나타내는 바와 같이, 서로 교차하는 복수개의 주사 신호선(GL)(도 105에서는 1개만을 나타냄)과 복수개의 데이터 신호선(SL)(도 105에서는 1개만을 나타냄)을 구비하고 있고, 인접하는 2개의 주사 신호선(GL)과 인접하는 2개의 데이터 신호선(SL)으로 포위된 부분에 화소가 매트릭스상으로 배치되어 있다. 이 화소는 게이트가 주사 신호선(GL)에 접속되고 소스가 데이터 신호선(SL)에 접속된 스위칭 소자(Q1)와, 그 스위칭 소자(Q1)의 드레인에 게이트가 접속된 스위칭 소자(Q2)와, 상기 스위칭 소자(Q2)의 게이트에 일단이 접속된 화소 용량(C)과, 상기 스위칭 소자(Q2)에 의해 구동되는 복수개의 발광 다이오드(D1~Dn)[봉형상 구조 발광 소자(2360)]를 갖고 있다.
상기 봉형상 구조 발광 소자(2360)의 pn의 극성은 한쪽으로 정렬되어 있지 않고 랜덤하게 배열되어 있다. 이 때문에, 구동시는 교류 전압에 의해 구동되어서 다른 극성의 봉형상 구조 발광 소자(2360)가 교대로 발광하게 된다.
또한, 상기 표시 장치의 제조 방법에 의하면, 독립된 전위가 각각 부여되는 2개의 전극(2351,2352)을 단위로 하는 배열 영역이 형성된 절연성 기판(2350)을 작성하고, 그 절연성 기판(2350) 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 봉형상 구조 발광 소자(2360)를 포함한 액체를 도포한다. 그 후, 2개의 전극(2351,2352)에 독립된 전압을 각각 인가해서 미세한 봉형상 구조 발광 소자(2360)를 2개의 전극(2351,2352)에 의해 규정되는 위치에 배열시킨다. 이것에 의해, 상기 봉형상 구조 발광 소자(2360)를 소정의 절연성 기판(2350) 상에 용이하게 배열시킬 수 있다.
또한, 상기 표시 장치의 제조 방법에서는 사용하는 반도체의 양을 적게 할 수 있음과 아울러 박형화와 경량화가 가능한 표시 장치를 제조할 수 있다. 또한, 봉형상 구조 발광 소자(2360)는 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 표시 장치를 실현할 수 있다.
상기 제 38 실시형태에서는 절연성 기판(2350)의 표면에 형성된 2개의 금속 전극(2351,2352)에 전위차를 부여해서 금속 전극(2351,2352) 사이에 봉형상 구조 발광 소자(2360)를 배열시켰지만, 이것에 한정되지 않고, 절연성 기판의 표면에 형성된 2개의 전극간에 제 3 전극을 형성하고, 3개의 전극에 독립된 전압을 각각 인가해서 봉형상 구조 발광 소자를 전극에 의해 규정되는 위치에 배열시켜도 좋다.
상기 제 38 실시형태에서는 봉형상 구조 발광 소자를 구비한 표시 장치에 대해서 설명했지만, 이것에 한정되지 않고, 본 발명의 봉형상 구조 발광 소자의 제조 방법에 의해 제조된 봉형상 구조 발광 소자를 백라이트나 조명 장치 등의 다른 장치에 적용해도 좋다.
〔제 39 실시형태〕
도 106은 본 발명의 제 39 실시형태의 발광 장치의 사시도를 나타내고 있다. 이 제 39 실시형태의 발광 장치는, 도 106에 나타내는 바와 같이, 절연성 기판(316)과, 절연성 기판(316) 상에 길이 방향이 절연성 기판(316)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(310)를 구비하고 있다. 상기 봉형상 구조 발광 소자(310)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(311)와, 상기 반도체 코어(311)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(312)을 갖는다. 상기 반도체 코어(311)는 일단측의 외주면이 노출되는 노출 부분(311a)이 형성되어 있다. 또한, 반도체 코어(311)의 타단측의 끝면은 반도체층(312)으로 덮여져 있다.
상기 봉형상 구조 발광 소자(310)의 길이 방향이 절연성 기판(316)의 실장면에 평행해지도록 절연성 기판(316)에 실장된 봉형상 구조 발광 소자(310)는 반도체층(312)의 외주면과 절연성 기판(316)의 실장면이 접촉하고 있으므로 봉형상 구조 발광 소자(310)에서 발생된 열을 반도체층(312)으로부터 절연성 기판(316)으로 효율 좋게 방열할 수 있다. 따라서, 복수개 배치해도 인접하는 봉형상 발광 소자에 흡수되기 어렵고, 세워 설치된 종래기술에 비해서 광의 인출 효율이 높고 또한 방열성이 좋은 발광 장치를 실현할 수 있다. 또한, 상기 발광 장치에서는 절연성 기판(316) 상에 봉형상 구조 발광 소자(310)를 옆으로 눕혀서 배치하고 있으므로 절연성 기판(316)을 포함한 두께를 얇게 할 수 있다.
상기 봉형상 구조 발광 소자(310)는 다음과 같이 제조한다.
우선, n형 GaN으로 이루어지는 기판 상에 성장 구멍을 갖는 마스크를 형성한다. 마스크에는 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4) 등 반도체 코어(311) 및 반도체층(312)에 대해서 선택적으로 에칭 가능한 재료를 이용한다. 성장 구멍의 형성은 통상의 반도체 프로세스에 사용하는 공지의 리소그래피법과 드라이 에칭법을 이용할 수 있다.
이어서, 마스크의 성장 구멍에 의해 노출된 기판 상에 MOCVD(Metal 0rganic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용해서 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(311)를 형성한다. MOCVD 장치의 온도를 950℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를 사용하고, n형 불순물 공급용에 실란(SiH3)을, 또한 캐리어 가스로서 수소(H2)를 공급함으로써 Si를 불순물로 한 n형 GaN의 반도체 코어를 성장시킬 수 있다. 이 때, 성장하는 반도체 코어(311)의 직경은 상기 마스크의 성장 구멍의 지름으로 정할 수 있다. 성장한 n형 GaN은 육방정계의 결정 성장이 되고, 기판 표면에 대해서 수직 방향을 c축방향으로 해서 성장시킴으로써 육각 기둥 형상의 반도체 코어가 얻어진다.
이어서, 봉형상의 반도체 코어(311)를 덮도록 기판 전체면에 p형 GaN으로 이루어지는 반도체층을 형성한다. MOCVD 장치의 온도를 960℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH3)를, p형 불순물 공급용에 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용함으로써 마그네슘(Mg)을 불순물로 하는 p형 GaN을 성장시킬 수 있다.
이어서, 리프트 오프에 의해 반도체 코어를 덮는 반도체층의 부분을 제외한 영역과 마스크를 제거해서 봉형상의 반도체 코어(311)의 기판측 외주면을 노출시켜 노출 부분(311a)을 형성한다. 이 상태에서 상기 반도체 코어(311)의 기판과 반대인 측의 끝면은 반도체층(312)에 의해 덮여져 있다. 마스크가 산화 실리콘(SiO2) 또는 질화 실리콘(Si3N4)으로 구성되어 있을 경우, 불산(HF)을 함유한 용액을 이용함으로써 용이하게 반도체 코어 및 반도체 코어를 덮는 반도체층 부분에 영향을 주지 않고 마스크를 에칭할 수 있고, 마스크와 함께 마스크 상의 반도체 코어를 덮는 반도체층의 부분을 제외한 영역을 리프트 오프에 의해 제거할 수 있다. 이 실시형태에 있어서는 제거된 마스크의 막 두께에 의해 반도체 코어(311)의 노출 부분(311a)의 길이가 결정된다. 이 실시형태의 노출 공정에서는 리프트 오프를 이용했지만 에칭에 의해 반도체 코어의 일부를 노출시켜도 좋다.
이어서, 이소프로필알콜(IPA) 수용액 중에 기판을 담그고, 초음파(예컨대 수십㎑)를 이용해서 기판을 기판 평면을 따라 진동시킴으로써 기판 상에 세워 설치하는 반도체 코어(311)의 기판측에 가까운 근원이 절곡되도록 반도체층(312)으로 덮여진 반도체 코어(311)에 대해서 응력이 작용하여 반도체층(312)으로 덮여진 반도체 코어(311)가 기판으로부터 분리된다.
이렇게 해서, n형 GaN으로 이루어지는 기판으로부터 분리된 미세한 봉형상 구조 발광 소자를 제조할 수 있다. n형 GaN으로 이루어지는 기판으로부터 분리된 봉형상 구조 발광 소자는 IPA 수용액 중에 분산된 상태로 얻어지므로, 이 분산액을 절연성 기판(316)의 실장면에 도포해서 건조시킴으로써 절연성 기판(316)의 실장면에 평행해지도록 배치할 수 있다.
또한, 상기 봉형상 구조 발광 소자는 반도체층(312)이 반도체 코어(311)의 외주면으로부터 반경 방향 외향으로 결정 성장하고, 지름 방향의 성장 거리가 짧고 또한 결함이 외향으로 회피되므로 결정 결함이 적은 반도체층(312)에 의해 반도체 코어(311)를 덮을 수 있다. 따라서, 특성이 양호한 봉형상 구조 발광 소자를 실현할 수 있다.
상기 구성의 봉형상 구조 발광 소자에 의하면, 봉형상의 n형 GaN으로 이루어지는 반도체 코어(311)를 덮도록, 또한, 반도체 코어(311)의 일부의 외주면이 노출되도록 p형 GaN으로 이루어지는 반도체층(312)을 형성함으로써 마이크로 오더 사이즈나 나노 오더 사이즈의 미세한 봉형상 구조 발광 소자이여도 반도체 코어(311)의 노출 부분(311a)을 n측 전극에 접속하고 반도체 코어(311)를 덮는 반도체층(312)의 부분에 p측 전극을 접속시킬 수 있게 된다. 이 봉형상 구조 발광 소자는 반도체 코어(311)의 노출 부분(311a)에 n측 전극을 접속하고 반도체층(312)에 p측 전극을 접속해서 반도체 코어(311)의 외주면과 반도체층(312)의 내주면의 pn 접합부에서 전자와 정공의 재결합이 일어나도록 p측 전극으로부터 n측 전극으로 전류를 흘려보냄으로써 pn 접합부로부터 광이 방출된다. 이 봉형상 구조 발광 소자에서는 반도체층(312)으로 덮여진 반도체 코어(311)의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높다. 따라서, 간단한 구성으로 전극 접속이 용이하게 가능한 발광 효율이 높은 미세한 봉형상 구조 발광 소자를 실현할 수 있다. 또한, 상기 봉형상 구조 발광 소자는 기판과 일체가 아니므로 장치로의 실장의 자유도가 높다.
여기서, 미세한 봉형상 구조 발광 소자는, 예컨대 직경이 1㎛이고 길이 20㎛인 마이크로 오더 사이즈나, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이다. 또한, 상기 봉형상 구조 발광 소자는 사용하는 반도체의 양을 적게 할 수 있고, 발광 소자를 이용한 장치의 박형화와 경량화가 가능한 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다.
또한, 상기 반도체 코어(311)의 반도체층(312)으로 덮여진 영역의 외주면과 반도체 코어(311)의 노출 영역의 외주면이 연속하고 있음으로써 반도체 코어(311)의 노출 영역이 반도체층(312)의 외경보다 가늘게 되어 있으므로, 제조 공정에 있어서 기판 상에 세워 설치하도록 형성된 반도체 코어(311)의 노출 영역의 기판측에서 절곡되기 쉬워져 제조가 용이해진다.
또한, 상기 반도체 코어(311)의 일단측의 외주면이, 예컨대 5㎛ 정도 노출되어 있음으로써 리프트 오프법이나 나노 임프린트법 등 통상의 가공 정밀도를 갖는 공지의 반도체 프로세스를 이용해서 용이하게 반도체 코어(311)의 일단측의 외주면의 노출 부분(311a)에 한쪽의 전극(배선)을 접속하고 반도체 코어(311)의 타단측의 반도체층(312)에 전극(배선)을 접속하는 것이 가능하게 되고, 양단에 전극을 떼어 놓아서 접속할 수 있고, 반도체층(312)에 접속하는 전극과 반도체 코어(311)의 노출 부분이 단락되는 것을 용이하게 방지할 수 있다.
또한, 상기 반도체 코어(311)의 타단측의 끝면을 반도체층(312)에 의해 덮고 있음으로써 반도체 코어(311)의 노출 부분(311a)과 반대인 측의 끝면을 덮는 반도체층(312)의 부분에 반도체 코어(311)와 단락시키지 않고 전극을 용이하게 접속시킬 수 있다. 이것에 의해, 미세한 봉형상 구조 발광 소자의 양단에 전극을 용이하게 접속시킬 수 있게 된다.
또한, 상기 반도체 코어(311)의 반도체층(312)으로 덮여진 영역의 외주면과 반도체 코어(311)의 노출 영역의 외주면이 연속하고 있음으로써 반도체 코어(311)의 노출 영역이 반도체층(312)의 외경보다 가늘게 되어 있으므로, 제조 공정에 있어서 기판 상에 세워 설치하도록 형성된 반도체 코어(311)의 노출 영역의 기판측에서 절곡되기 쉬워져 제조가 용이해진다.
〔제 40 실시형태〕
도 107은 본 발명의 제 40 실시형태의 발광 장치의 사시도를 나타내고 있다. 이 제 40 실시형태의 발광 장치는, 도 107에 나타내는 바와 같이, 절연성 기판(326)과, 절연성 기판(326) 상에 길이 방향이 절연성 기판(326)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(320)를 구비하고 있다. 상기 봉형상 구조 발광 소자(320)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(321)와, 상기 반도체 코어(321)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(322)과, 상기 양자우물층(322)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(323)을 갖는다. 상기 반도체 코어(321)는 일단측의 외주면이 노출되는 노출 부분(321a)이 형성되어 있다. 또한, 반도체 코어(321)의 타단측의 끝면은 양자우물층(322)과 반도체층(323)으로 덮여져 있다.
상기 제 40 실시형태의 발광 장치에서는, 제 39 실시형태의 발광 장치의 봉형상 구조 발광 소자와 마찬가지로, MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 기판 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(321)를 형성한다.
상기 제 40 실시형태의 발광 장치는 제 39 실시형태의 발광 장치와 동일한 효과를 갖는다.
또한, 상기 반도체 코어(321)와 반도체층(323) 사이에 양자우물층(322)을 형성함으로써 양자우물층(322)의 양자 구속 효과에 의해 발광 효율을 더욱 향상시킬 수 있다. MOCVD 장치 내로 전술한 바와 같이 n형 GaN의 반도체 코어(321)를 성장시킨 후, 발광 파장에 따라 설정 온도를 600℃로부터 800℃로 변경하고, 캐리어 가스에 질소(N2), 성장 가스에 TMG 및 NH3, 트리메틸인듐(TMI)을 공급함으로써 n형 GaN의 반도체 코어(321) 상에 InGaN 양자우물층(322)을 형성할 수 있다. 그 후, 또한 설정 온도를 960℃로 하고, 전술한 바와 같이, 성장 가스로서 TMG 및 NH3을 사용하고, p형 불순물 공급용에 Cp2Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(323)을 형성할 수 있다. 또한, 이 양자우물층은 InGaN층과 p형 GaN층 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다, 또한, GaN의 장벽층과 InGaN의 양자우물층을 적층한 다중 양자우물구조이여도 좋다.
〔제 41 실시형태〕
도 108은 본 발명의 제 41 실시형태의 발광 장치의 사시도를 나타내고 있다. 이 제 41 실시형태의 발광 장치는, 도 108에 나타내는 바와 같이, 절연성 기판(336)과, 절연성 기판(336) 상에 길이 방향이 절연성 기판(336)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(330)를 구비하고 있다. 상기 봉형상 구조 발광 소자(330)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(331)와, 상기 반도체 코어(331)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(332)과, 상기 반도체층(332)을 덮도록 형성된 투명 전극(333)을 구비하고 있다. 상기 반도체 코어(331)는 일단측의 외주면이 노출되는 노출 부분(331a)이 형성되어 있다. 또한, 반도체 코어(331)의 타단측의 끝면은 반도체층(332)과 투명 전극(333)으로 덮여져 있다. 상기 투명 전극(333)은 막 두께 200㎚의 ITO(주석 첨가 산화 인듐)에 의해 형성되어 있다. MOCVD 장치로 p형 GaN으로 이루어지는 반도체층(332)까지 형성한 후, n형 GaN으로 이루어지는 기판마다 MOCVD 장치로부터 증착 장치, 또는 스퍼터 장치로 이동해서 반도체층(332)을 덮도록 ITO를 성막한다. ITO막의 성막 후, 500℃~600℃에서 열처리를 행함으로써 p형 GaN으로 이루어지는 반도체층(332)과 ITO로 이루어지는 투명 전극(333) 사이의 저항을 낮출 수 있다. 또한, 투명 전극은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni의 적층 금속막 등을 이용해도 좋다. Ag/Ni의 적층 금속막의 성막에는 증착법 또는 스퍼터법을 이용할 수 있다. 보다 전극층의 저항을 낮추기 위해서 상기 1TO를 성막 후에 Ag/Ni의 적층 금속막을 적층해도 좋다.
상기 투명 전극(334)의 반도체 코어(331)의 노출 부분(331a)과 반대인 측의 끝에 전극(또는 배선)을 접속함으로써 그 전극과 반도체 코어(331)가 단락되는 것을 용이하게 방지할 수 있음과 아울러 투명 전극(334)에 접속되는 전극(또는 배선)을 굵게 할 수 있으므로 전극(또는 배선)을 통해서 열을 효율 좋게 방열할 수 있다.
또한, 상기 봉형상 구조 발광 소자(330)는 반도체 코어(331)의 노출 부분(331a)에 n측 전극(도시 생략)을 접속하고 타단측의 투명 전극(334)에 p측 전극(도시 생략)을 접속하고 있다. p측 전극이 투명 전극(334)의 끝에 접속되어 있으므로 발광 영역을 전극으로 차단하는 면적을 최소한으로 할 수 있어 광의 인출 효율을 높일 수 있다.
상기 제 41 실시형태의 봉형상 구조 발광 소자에서는, 제 39 실시형태의 발광 장치의 봉형상 구조 발광 소자와 마찬가지로, MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 기판 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(331)를 형성한다.
상기 제 41 실시형태의 발광 장치는 제 39 실시형태의 발광 장치와 동일한 효과를 갖는다.
또한, 상기 반도체층(332)을 덮도록 투명 전극(333)을 형성하는 것에 의해서 반도체층(332)을 투명 전극(333)을 통해서 전극에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다. 특히, n형 반도체로 이루어지는 반도체 코어와 p형 반도체로 이루어지는 반도체층의 구성에서는 p형 반도체로 이루어지는 반도체층이 불순물 농도를 높이기 어려워 저항이 크기 때문에 전극 접속 부분에 전류가 집중되기 쉽지만, 투명 전극에 의해 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다.
〔제 42 실시형태〕
도 109는 본 발명의 제 42 실시형태의 발광 장치의 사시도를 나타내고 있다. 이 제 42 실시형태의 발광 장치는, 도 109에 나타내는 바와 같이, 절연성 기판(346)과, 절연성 기판(346) 상에 길이 방향이 절연성 기판(346)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(340)를 구비하고 있다. 상기 봉형상 구조 발광 소자(340)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(341)와, 상기 반도체 코어(341)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(342)과, 상기 양자우물층(342)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(343)과, 상기 반도체층(343)을 덮도록 형성된 투명 전극(344)을 구비하고 있다. 상기 반도체 코어(341)는 일단측의 외주면이 노출되는 노출 부분(341a)이 형성되어 있다. 또한, 반도체 코어(341)의 타단측의 끝면은 양자우물층(342)과 반도체층(343)과 투명 전극(344)으로 덮여져 있다. 상기 투명 전극(343)은 ITO(주석 첨가 산화 인듐)에 의해 형성되어 있다. 또한, 투명 전극은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni의 적층 금속막 등을 이용해도 좋다.
상기 투명 전극(344)의 반도체 코어(341)의 노출 부분(341a)과 반대인 측의 끝에 전극(또는 배선)을 접속함으로써 그 전극이 반도체 코어(341)측과 단락되는 것을 용이하게 방지할 수 있음과 아울러, 투명 전극(344)에 접속되는 전극(또는 배선)을 굵게 또는 단면적을 크게 할 수 있으므로 전극(또는 배선)을 통해서 열을 효율 좋게 방열할 수 있다.
또한, 상기 봉형상 구조 발광 소자(340)는 반도체 코어(341)의 노출 부분(341a)에 n측 전극(도시 생략)을 접속하고 타단측의 투명 전극(344)에 p측 전극(도시 생략)을 접속하고 있다. p측 전극이 투명 전극의 끝에 접속되어 있으므로 발광 영역을 전극으로 차단하는 면적을 최소한으로 할 수 있어 광의 인출 효율을 높일 수 있다.
상기 제 42 실시형태의 봉형상 구조 발광 소자에서는, 제 39 실시형태의 발광 장치의 봉형상 구조 발광 소자와 마찬가지로, MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 기판 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(321)를 형성한다.
상기 제 42 실시형태의 발광 장치는 제 40 실시형태의 발광 장치와 동일한 효과를 갖는다.
또한, 상기 반도체층(343)을 덮도록 투명 전극(344)을 형성하는 것에 의해서 반도체층(343)을 투명 전극(344)을 통해서 p측 전극에 접속함으로써 전극 접속 부분에 전류가 집중해서 편중됨이 없이 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다. 특히, n형 반도체로 이루어지는 반도체 코어와 p형 반도체로 이루어지는 반도체층의 구성에서는 p형 반도체로 이루어지는 반도체층이 불순물 농도를 높이기 어려워 저항이 크기 때문에 전극 접속 부분에 전류가 집중되기 쉽지만, 투명 전극에 의해 넓은 전류 경로를 형성해서 소자 전체를 발광시킬 수 있어 발광 효율이 더욱 향상된다.
〔제 43 실시형태〕
도 110은 본 발명의 제 43 실시형태의 발광 장치의 측면도를 나타내고 있다. 이 제 43 실시형태의 발광 장치는, 도 110에 나타내는 바와 같이, 절연성 기판(356)과, 절연성 기판(356) 상에 길이 방향이 절연성 기판(356)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(350)를 구비하고 있다. 상기 봉형상 구조 발광 소자(350)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(351)와, 상기 반도체 코어(351)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(352)과, 상기 반도체층(352)을 덮도록 형성된 투명 전극(353)을 구비하고 있다. 상기 반도체 코어(351)는 일단측의 외주면이 노출되는 노출 부분(351a)이 형성되어 있다. 상기 투명 전극(353) 위 또한 절연성 기판(356)측에 A1로 이루어지는 금속층(354)을 형성하고 있다. 상기 금속층(354)은 투명 전극(353)의 외주면의 하측 대략 절반 정도를 덮고 있다. 또한, 반도체 코어(351)의 타단측의 끝면은 반도체층(352)과 투명 전극(353)으로 덮여져 있다. 상기 투명 전극(353)은 ITO에 의해 형성되어 있다. 또한, 투명 전극은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni의 적층 금속막 등을 이용해도 좋다. 또한, 금속층(354)은 Al에 한정되지 않고, Cu, W, Ag, Au 등을 이용해도 좋다. 상기 제 43 실시형태의 봉형상 구조 발광 소자에서는, 제 41 실시형태의 발광 장치의 봉형상 구조 발광 소자와 마찬가지로, MOCVD 장치를 이용해서 n형 GaN으로 이루어지는 기판 상에 n형 GaN을 결정 성장시켜서 봉형상의 반도체 코어(351)를 형성하고, 동 MOCVD 장치 내에서 p형 GaN으로 이루어지는 반도체층(352)까지 형성한 후, 증착 장치로 이동해서 반도체층(352)을 덮도록 ITO로 이루어지는 투명 전극(353)을 형성한다. ITO막의 성막 후의 500℃~600℃에서 열처리를 행한 후, 증착 장치로 이동하고, 투명 전극(353)을 덮도록 Al을 성막한다. 다음으로, 상기 제 39 실시형태와 마찬가지로, 리프트 오프에 의해 반도체 코어를 덮는 반도체층, 투명 전극, 및 Al층, 및 마스크를 제거하고, 반도체 코어(351)의 일부를 노출시킨 후, 초음파를 이용해서 n형 GaN으로 이루어지는 기판으로부터 봉형상 구조 발광 소자를 분리한다. 그리고, 절연성 기판(356)의 실장면에 봉형상 구조 발광 소자의 길이 방향이 평행하게 배치한다. 또한, 이방성 드라이 에칭에 의해 상기 Al로 이루어지는 금속층 중 투명 전극(353) 위 또한 절연성 기판(356)측이 아닌 부분을 에치 백(etch back)함으로써 투명 전극(353)의 외주면의 하측 대략 절반 정도를 덮는 금속층(354)을 형성할 수 있다. Al로 이루어지는 금속층의 에치 백은 반도체 프로세스에서 사용하는 공지의 Al의 드라이 에칭 방법을 사용할 수 있다.
상기 제 43 실시형태의 발광 장치는 제 41 실시형태의 발광 장치와 동일한 효과를 갖는다.
상기 투명 전극(353) 위 또한 절연성 기판(356)측에 형성된 금속층(354)에 의해 봉형상 구조 발광 소자(350)로부터 절연성 기판(356)측으로 방사된 광을 금속층(354)에 의해 반사하므로 광의 인출 효율이 향상된다.
〔제 44 실시형태〕
도 111은 본 발명의 제 44 실시형태의 발광 장치의 측면도를 나타내고 있다. 이 제 44 실시형태의 발광 장치는, 도 111에 나타내는 바와 같이, 절연성 기판(366)과, 절연성 기판(366) 상에 길이 방향이 절연성 기판(366)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(360)를 구비하고 있다. 상기 봉형상 구조 발광 소자(360)는 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(361)와, 상기 반도체 코어(361)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(362)과, 상기 양자우물층(362)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(363)과, 상기 반도체층(363)을 덮도록 형성된 투명 전극(364)을 구비하고 있다. 상기 반도체 코어(361)는 일단측의 외주면이 노출되는 노출 부분(361a)이 형성되어 있다. 상기 투명 전극(364) 위 또한 절연성 기판(366)측에 Al로 이루어지는 금속층(365)을 형성하고 있다. 상기 금속층(365)은 투명 전극(364)의 외주면의 하측 대략 절반 정도를 덮고 있다. 상기 투명 전극(364)은 ITO에 의해 형성되어 있다. 또한, 투명 전극은 이것에 한정되지 않고, 예컨대 두께 5㎚의 Ag/Ni의 적층 금속막 등을 이용해도 좋다. 또한, 금속층(365)은 Al에 한정되지 않고, Cu, W, Ag, Au 등을 이용해도 좋다.
또한, 도 112는 상기 발광 장치의 단면도를 나타내고 있고, 반도체 코어(361)의 타단측의 끝면은 양자우물층(362)과 반도체층(363)과 투명 전극(364)으로 덮여져 있다.
상기 제 44 실시형태의 발광 장치는 제 42 실시형태의 발광 장치와 동일한 효과를 갖는다.
상기 투명 전극(364) 위 또한 절연성 기판(366)측에 형성된 금속층(365)에 의해 봉형상 구조 발광 소자(360)로부터 절연성 기판(366)측으로 방사된 광을 금속층(365)에 의해 반사하므로 광의 인출 효율이 향상된다.
상기 제 39~제 44 실시형태에서는 Si를 도핑한 n형 GaN과 Mg를 도핑한 p형 GaN을 이용했지만 GaN에 도핑하는 불순물은 이것에 한정되지 않는다. n형에서는 Ge, p형에서는 Zn 등을 이용할 수 있다.
또한, 상기 제 39~제 44 실시형태에서는 단면이 거의 육각형인 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 대해서 설명했지만, 이것에 한정되지 않고, 단면이 원형 또는 타원인 봉형상이여도 좋고, 단면이 삼각형 등의 다른 다각 형상인 봉형상의 반도체 코어를 갖는 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다. 성장 방향이나 성장 온도 등의 성장 조건에 의존하지만, 성장시키는 반도체 코어의 직경이 수십㎚로부터 수백㎚ 정도의 작은 경우에 단면이 거의 원형에 가까운 형상이 되기 쉬운 경향이 있고, 직경이 0.5㎛ 정도로부터 수㎛로 커지면 단면을 거의 육각형으로 성장시키는 것이 용이해지는 경향이 있다.
예컨대, 도 113에 나타내는 바와 같이, 봉형상 구조 발광 소자(370)는 단면이 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(371)와, 상기 반도체 코어(371)의 일부를 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(372)과, 상기 반도체층(372)을 덮도록 형성된 투명 전극(373)을 구비하고 있다. 상기 반도체 코어(371)는 일단측의 외주면이 노출되는 노출 부분(371a)이 형성되어 있다. 상기 투명 전극(373) 위 또한 기판(376)측에 Al로 이루어지는 금속층(374)을 형성하고 있다. 또한, 반도체 코어(371)의 타단측의 끝면은 반도체층(372)과 투명 전극(373)으로 덮여져 있다.
또한, 도 114에 나타내는 바와 같이, 봉형상 구조 발광 소자(380)는 단면이 거의 원형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(381)와, 상기 반도체 코어(381)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(382)과, 상기 양자우물층(382)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(383)과, 상기 반도체층(383)을 덮도록 형성된 투명 전극(384)을 구비하고 있다. 상기 반도체 코어(381)는 일단측의 외주면이 노출되는 노출 부분(381a)이 형성되어 있다. 상기 투명 전극(384) 위 또한 기판(386)측에 Al로 이루어지는 금속층(385)을 형성하고 있다. 또한, 반도체 코어(381)의 타단측의 끝면은 양자우물층(382)과 반도체층(383)과 투명 전극(384)으로 덮여져 있다.
〔제 45 실시형태〕
도 115는 본 발명의 제 45 실시형태의 발광 장치의 측면도를 나타내고, 도 116은 상기 발광 장치의 사시도를 나타내고 있다. 이 제 45 실시형태에서는 상기 제 1~제 44 실시형태의 발광 장치의 봉형상 구조 발광 소자 중 어느 하나를 이용한다. 도 116에서는 제 40 실시형태의 발광 장치의 봉형상 구조 발광 소자와 동일한 구성의 봉형상 구조 발광 소자를 나타내고 있다.
이 제 45 실시형태의 발광 장치는, 도 115, 도 116에 나타내는 바와 같이, 실장면에 금속 전극(451,452)이 형성된 절연성 기판(450)과, 상기 절연성 기판(450) 상에 길이 방향이 절연성 기판(450)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(460)를 구비하고 있다.
상기 봉형상 구조 발광 소자(460)는, 도 116에 나타내는 바와 같이, 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(471)와, 상기 반도체 코어(471)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(472)과, 상기 양자우물층(472)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(473)을 갖는다. 상기 반도체 코어(471)는 일단측의 외주면이 노출되는 노출 부분(1371a)이 형성되어 있다. 또한, 반도체 코어(471)의 타단측의 끝면은 양자우물층(472)과 반도체층(473)으로 덮여져 있다.
도 115, 도 116에 나타내는 바와 같이, 봉형상 구조 발광 소자(460)의 일단측의 노출 부분(1371a)이 금속 전극(451)에 접속되고 봉형상 구조 발광 소자(460)의 타단측의 반도체층(473)이 금속 전극(452)에 접속되어 있다. 여기서, 봉형상 구조 발광 소자(460)는 IPA 수용액의 건조시에 기판 표면과 봉형상 구조 발광 소자의 간극의 액적이 증발에 의해 축소될 때에 발생되는 스틱션에 의해 중앙 부분이 휘어서 절연성 기판(450) 상에 접하고 있다.
이어서, 상기 봉형상 구조 발광 소자(460)를 절연성 기판(450)에 배열시킨 발광 장치를 구비한 백라이트, 조명 장치 및 표시 장치에 대해서 설명한다. 이 봉형상 구조 발광 소자(460)의 배열은 본 출원인이 일본 특허 출원 2007-102848(일본 특허 공개 2008-260073호 공보)로 출원한 「미세 구조체의 배열 방법 및 미세 구조체를 배열한 기판, 및 집적 회로 장치 및 표시 소자」의 발명의 기술을 이용해서 행한다.
도 117은 이 제 45 실시형태의 백라이트, 조명 장치 및 표시 장치에 이용하는 발광 장치의 절연성 기판의 평면도를 나타내고 있다. 도 117에 나타내는 바와 같이, 절연성 기판(450)의 표면에 금속 전극(451,452)을 형성하고 있다. 절연성 기판(450)은 유리, 세라믹, 산화알루미늄, 수지와 같은 절연체, 또는 실리콘과 같은 반도체 표면에 실리콘 산화막을 형성하고, 표면이 절연성을 갖는 기판이다. 유리 기판을 이용할 경우에는 표면에 실리콘 산화막, 실리콘 질화막과 같은 하지 절연막을 형성하는 것이 바람직하다.
상기 금속 전극(451,452)은 인쇄 기술을 이용해서 원하는 전극 형상으로 형성하고 있다. 또한, 금속막 및 감광체막을 일률적으로 적층하고, 원하는 전극 패턴을 노광하고 에칭해서 형성해도 좋다.
도 117에서는 생략되어 있지만 금속 전극(451,452)에는 외부로부터 전위가 부여되도록 패드가 형성되어 있다. 이 금속 전극(451,452)이 대향하는 부분(배열 영역)에 봉형상 구조 발광 소자를 배열한다. 도 117에서는 봉형상 구조 발광 소자를 배열하는 배열 영역이 2×2개 배열되어 있지만 임의의 개수를 배열해도 좋다.
도 118은 도 117의 118-118선으로부터 바라본 단면 모식도이다.
우선, 도 118에 나타내는 바와 같이, 절연성 기판(450) 상에 봉형상 구조 발광 소자(460)를 포함한 이소프로필알콜(IPA)(161)을 얇게 도포한다. IPA(161) 외에 에틸렌글리콜, 프로필렌글리콜, 메탄올, 에탄올, 아세톤, 또는 그들의 혼합물이여도 좋다. 또는, IPA(161)는 다른 유기물로 이루어지는 액체, 물 등을 이용할 수 있다.
단, 액체를 통해서 금속 전극(451,452) 사이에 큰 전류가 흘러버리면 금속 전극(451,452) 사이에 원하는 전압차를 인가할 수 없게 되어버린다. 그러한 경우에는 금속 전극(451,452)을 덮도록 절연성 기판(450) 표면 전체에 10㎚~30㎚ 정도의 절연막을 코팅하면 좋다.
봉형상 구조 발광 소자(460)를 포함하는 IPA(161)를 도포하는 두께는 다음에 봉형상 구조 발광 소자(460)를 배열하는 공정에서 봉형상 구조 발광 소자(460)를 배열할 수 있도록 액체중에서 봉형상 구조 발광 소자(460)가 이동할 수 있는 두께이다. 따라서, IPA(161)를 도포하는 두께는 봉형상 구조 발광 소자(460)의 굵기 이상이며, 예컨대, 수㎛~수㎜이다. 도포하는 두께는 지나치게 얇으면 봉형상 구조 발광 소자(460)가 이동하기 어려워지고, 지나치게 두꺼우면 액체를 건조하는 시간이 길어진다. 또한, IPA의 양에 대해서 봉형상 구조 발광 소자(460)의 양은 1×104개/㎤~1×107개/㎤가 바람직하다.
봉형상 구조 발광 소자(460)를 포함하는 IPA(161)를 도포하기 위해서 봉형상 구조 발광 소자(460)를 배열시키는 금속 전극의 외주 주위에 프레임을 형성하고, 그 프레임 내에 봉형상 구조 발광 소자(460)를 포함하는 IPA(161)를 원하는 두께가 되도록 충전해도 좋다. 그러나, 봉형상 구조 발광 소자(460)를 포함하는 IPA(161)가 점성을 가질 경우에는 프레임을 필요로 하지 않고 원하는 두께로 도포하는 것이 가능하다.
IPA나 에틸렌글리콜, 프로필렌글리콜, …, 또는 그들의 혼합물, 또는, 다른 유기물로 이루어지는 액체, 또는 물 등의 액체는 봉형상 구조 발광 소자(460)의 배열 공정을 위해서는 점성이 낮을수록 바람직하고, 또한 가열에 의해 증발되기 쉬운 쪽이 바람직하다.
이어서, 금속 전극(451,452) 사이에 전위차를 준다. 이 제 43 실시형태에서는 1V의 전위차로 하는 것이 적당했다. 금속 전극(451,452)의 전위차는 0.1~10V를 인가할 수 있지만 0.1V 이하에서는 봉형상 구조 발광 소자(460)의 배열이 나빠지고, 10V 이상에서는 금속 전극간의 절연이 문제로 되기 시작한다. 따라서, 1~5V가 바람직하고, 더욱이는 1V 정도로 하는 것이 바람직하다.
도 119는 상기 봉형상 구조 발광 소자(460)를 금속 전극(451,452) 상에 배열하는 원리를 나타내고 있다. 도 119에 나타내는 바와 같이, 금속 전극(451)에 전위(VL)를 인가하고 금속 전극(452)에 전위[VR(VL<VR)]를 인가하면 금속 전극(451)에는 부전하가 유기되고 금속 전극(452)에는 정전하가 유기된다. 거기에 봉형상 구조 발광 소자(460)가 접근하면 봉형상 구조 발광 소자(460)에 있어서 금속 전극(451)에 가까운 측에 정전하가 유기되고 금속 전극(452)에 가까운 측에 부전하가 유기된다. 이 봉형상 구조 발광 소자(460)에 전하가 유기되는 것은 정전유도에 의한다. 즉, 전계중에 높여진 봉형상 구조 발광 소자(460)는 내부의 전계가 0이 될 때까지 표면에 전하가 유기되는 것에 의한다. 그 결과, 각 전극과 봉형상 구조 발광 소자(460) 사이에 정전력에 의해 인력이 작용하고, 봉형상 구조 발광 소자(460)는 금속 전극(451,452) 사이에 생기는 전기력선을 따름과 아울러, 각 봉형상 구조 발광 소자(460)에 유기된 전하가 거의 같으므로 전하에 의한 반발력에 의해 거의 등간격으로 일정 방향으로 규칙적으로 배열된다. 그러나, 예컨대, 제 39 실시형태의 도 106에 나타내는 봉형상 구조 발광 소자에서는 반도체층(312)으로 덮여진 반도체 코어(311)의 노출 부분(311a)측의 방향은 일정하게 되지 않고 랜덤하게 된다(다른 실시형태의 봉형상 구조 발광 소자에서도 마찬가지임).
이상과 같이, 봉형상 구조 발광 소자(460)가 금속 전극(451,452) 사이에 발생된 외부 전장에 의해 봉형상 구조 발광 소자(460)에 전하를 발생시키고, 전하의 인력에 의해 금속 전극(451,452)에 봉형상 구조 발광 소자(460)를 흡착시키므로, 봉형상 구조 발광 소자(460)의 크기는 액체중에서 이동 가능한 크기인 것이 필요하다. 따라서, 봉형상 구조 발광 소자(460)의 크기는 액체의 도포량(두께)에 의해 변화된다. 액체의 도포량이 적을 경우에는 봉형상 구조 발광 소자(460)는 나노 오더 사이즈이여야만 하지만 액체의 도포량이 많을 경우에는 마이크로 오더 사이즈이여도 상관 없다.
봉형상 구조 발광 소자(460)가 전기적으로 중성이 아니라 플러스 또는 마이너스로 대전하고 있을 경우에는 금속 전극(451,452) 사이에 정적인 전위차(DC)를 주는 것만으로는 봉형상 구조 발광 소자(460)를 안정되게 배열할 수 없다. 예컨대, 봉형상 구조 발광 소자(460)가 정미로서 플러스로 대전한 경우에는 정전하가 유기되어 있는 금속 전극(452)과의 인력이 상대적으로 약해진다. 그 때문에, 봉형상 구조 발광 소자(460)의 배열이 비대상이 된다.
그러한 경우에는, 도 120에 나타내는 바와 같이, 금속 전극(451,452) 사이에 AC 전압을 인가하는 것이 바람직하다. 도 120에 있어서는 금속 전극(451)에 기준 전위를, 금속 전극(452)에는 진폭(VPPL/2)의 AC 전압을 인가하고 있다. 이렇게 함에 따라, 봉형상 구조 발광 소자(460)가 대전하고 있는 경우에도 배열을 대상으로 유지할 수 있다. 또한, 이 경우의 금속 전극(452)에 주는 교류 전압의 주파수는 10㎐~1㎒로 하는 것이 바람직하고, 50㎐~1㎑로 하는 것이 가장 배열이 안정되어 보다 바람직하다. 또한, 금속 전극(451,452) 사이에 인가하는 AC 전압은 정현파에 한정되지 않고, 구형파, 삼각파, 톱니파 등 주기적으로 변동하는 것이면 좋다. 또한, VPPL은 1V 정도로 하는 것이 바람직했다.
이어서, 금속 전극(451,452) 상에 봉형상 구조 발광 소자(460)를 배열시킨 후, 절연성 기판(450)을 가열함으로써 액체를 증발시켜 건조시키고, 봉형상 구조 발광 소자(460)를 금속 전극(451,452) 사이의 전기력선을 따라 등간격으로 배열시켜서 고착시킨다.
상기 발광 장치의 제조 방법에 의하면, 독립된 전위가 각각 부여되는 2개의 전극(451,452)을 단위로 하는 배열 영역이 형성된 절연성 기판(450)을 작성하고, 그 절연성 기판(450) 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 봉형상 구조 발광 소자(460)를 포함한 액체를 도포한다. 그 후, 2개의 전극(451,452)에 독립된 전압을 각각 인가해서 미세한 봉형상 구조 발광 소자(460)를 2개의 전극(451,452)에 의해 규정되는 위치에 배열시킨다. 이것에 의해, 상기 봉형상 구조 발광 소자(460)를 소정의 절연성 기판(450) 상에 용이하게 배열시킬 수 있다.
또한, 상기 발광 장치의 제조 방법에서는 사용하는 반도체의 양을 적게 할 수 있음과 아울러 박형화와 경량화가 가능한 발광 장치를 제조할 수 있다. 또한, 상기 봉형상 구조 발광 소자(460)는 반도체층으로 덮여진 반도체 코어의 전체 둘레로부터 광이 방출됨으로써 발광 영역이 넓어지므로 발광 효율이 높고 전력 절약적인 방열성이 좋은 발광 장치를 실현할 수 있다.
도 121은 상기 봉형상 구조 발광 소자(460)를 배열한 절연성 기판(450)의 평면도를 나타내고 있다. 이 봉형상 구조 발광 소자(460)를 배열한 절연성 기판(450)을 액정 표시 장치 등의 백라이트에 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 방열성이 좋은 백라이트를 실현할 수 있다. 또한, 이 봉형상 구조 발광 소자(460)를 배열한 절연성 기판(450)을 조명 장치로서 이용함으로써 박형화와 경량화가 가능하고 또한 발광 효율이 높고 전력 절약적인 방열성이 좋은 조명 장치를 실현할 수 있다.
또한, 도 122는 상기 봉형상 구조 발광 소자(460)를 배열한 절연성 기판을 이용한 발광 장치를 구비한 표시 장치의 평면도를 나타내고 있다. 도 122에 나타내는 바와 같이, 표시 장치(3300)는 절연성 기판(3310) 상에 표시부(3301), 논리 회로부(3302), 논리 회로부(3303), 논리 회로부(3304) 및 논리 회로부(3305)를 구비하는 구성으로 되어 있다. 상기 표시부(3301)에는 매트릭스상으로 배치된 화소에 봉형상 구조 발광 소자(260)를 배열하고 있다.
도 123은 상기 표시 장치(3300)의 표시부(3301)의 요부의 회로도를 나타내고 있고, 상기 표시 장치(3300)의 표시부(3301)는, 도 123에 나타내는 바와 같이, 서로 교차하는 복수개의 주사 신호선(GL)(도 123에서는 1개만을 나타냄)과 복수개의 데이터 신호선(SL)(도 123에서는 1개만을 나타냄)을 구비하고 있고, 인접하는 2개의 주사 신호선(GL)과 인접하는 2개의 데이터 신호선(SL)으로 포위된 부분에 화소가 매트릭스상으로 배치되어 있다. 이 화소는 게이트가 주사 신호선(GL)에 접속되고 소스가 데이터 신호선(SL)에 접속된 스위칭 소자(Q1)와, 그 스위칭 소자(Q1)의 드레인에 게이트가 접속된 스위칭 소자(Q2)와, 상기 스위칭 소자(Q2)의 게이트에 일단이 접속된 화소 용량(C)과, 상기 스위칭 소자(Q2)에 의해 구동되는 복수개의 발광 다이오드(D1~Dn)[봉형상 구조 발광 소자(460)]를 갖고 있다.
상기 봉형상 구조 발광 소자(460)의 pn의 극성은 한쪽으로 정렬되어 있지 않고 랜덤하게 배열되어 있다. 이 때문에, 구동시는 교류 전압에 의해 구동되어서 다른 극성의 봉형상 구조 발광 소자(460)가 교대로 발광하게 된다.
〔제 46 실시형태〕
도 124는 본 발명의 제 46 실시형태의 발광 장치의 측면도를 나타내고, 도 125는 상기 발광 장치의 사시도를 나타내고 있다. 이 제 46 실시형태에서는 상기 제 39~제 45 실시형태의 발광 장치의 봉형상 구조 발광 소자 중 어느 하나를 이용한다. 도 125에서는 제 40 실시형태의 발광 장치의 봉형상 구조 발광 소자와 동일한 구성의 봉형상 구조 발광 소자를 나타내고 있다.
이 제 46 실시형태의 발광 장치는, 도 124, 도 125에 나타내는 바와 같이, 실장면에 금속 전극(461,462)이 형성된 절연성 기판(450)과, 상기 절연성 기판(450) 상에 길이 방향이 절연성 기판(450)의 실장면에 평행해지도록 실장된 봉형상 구조 발광 소자(460)를 구비하고 있다. 상기 절연성 기판(450)에는 절연성 기판(450) 상의 금속 전극(461,462) 사이 또한 봉형상 구조 발광 소자(460)의 하측에 금속부의 일례로서의 제 3 금속 전극(463)을 형성하고 있다. 도 125에서는 금속 전극(461,462,463)의 일부만을 나타내고 있다.
상기 봉형상 구조 발광 소자(460)는, 도 125에 나타내는 바와 같이, 단면이 거의 육각형인 봉형상의 n형 GaN으로 이루어지는 반도체 코어(471)와, 상기 반도체 코어(471)의 일부를 덮도록 형성된 p형 InGaN으로 이루어지는 양자우물층(472)과, 상기 양자우물층(472)을 덮도록 형성된 p형 GaN으로 이루어지는 반도체층(473)을 갖는다. 상기 반도체 코어(471)는 일단측의 외주면이 노출되는 노출 부분(1371a)이 형성되어 있다. 또한, 반도체 코어(471)의 타단측의 끝면은 양자우물층(472)과 반도체층(473)으로 덮여져 있다.
도 124, 도 125에 나타내는 바와 같이, 봉형상 구조 발광 소자(460)의 일단측의 노출 부분(1371a)이 금속 전극(461)에 접속되고, 봉형상 구조 발광 소자(460)의 타단측의 반도체층(473)이 금속 전극(462)에 접속되어 있다. 여기서, 봉형상 구조 발광 소자(460)의 중앙 부분이 금속 전극(463)에 접속되어 있다.
또한, 절연성 기판(450) 상에 소정의 간격을 두고 형성된 금속 전극(461,462) 사이에 봉형상 구조 발광 소자(460)의 양단을 접속하고, 절연성 기판(450) 상의 금속 전극(461,462) 사이 또한 봉형상 구조 발광 소자(460)의 하측에 금속부를 형성함으로써 양단이 금속 전극(461,462)에 접속된 봉형상 구조 발광 소자(460)의 중앙측을 제 3 금속 전극(463)의 표면에 접촉시켜서 지지하므로 양쪽 지지의 봉형상 구조 발광 소자(460)가 휘지 않고 금속 전극(463)에 의해 지지됨과 아울러, 봉형상 구조 발광 소자(460)에서 발생된 열을 반도체층(473)으로부터 금속 전극(463)을 통해서 절연성 기판(450)으로 효율 좋게 방열할 수 있다.
또한, 도 126에 나타내는 바와 같이, 금속 전극(461)과 금속 전극(462) 각각은 서로 소정의 간격을 두고 대략 병행한 기부(461a,462a)와, 기부(461a,462a)의 대향하는 위치로부터 기부(461a,462a) 사이로 연장되는 복수개의 전극부(461b,462b)를 갖는다. 금속 전극(461)의 전극부(461b)와 그것에 대향하는 금속 전극(462)의 전극부(462b)에 1개의 봉형상 구조 발광 소자(460)가 배열된다. 이 금속 전극(461)의 전극부(461b)와 그것에 대향하는 금속 전극(462)의 전극부(462b) 사이에 중앙 부분이 좁아진 나비 형상의 제 3 금속 전극(463)을 절연성 기판(450) 상에 형성하고 있다.
상기 서로 인접하는 제 3 금속 전극(463)끼리는 전기적으로 분리되어 있고, 도 126에 나타내는 바와 같이, 서로 인접하는 봉형상 구조 발광 소자(460)의 방향이 반대로 되어도 금속 전극(463)을 통해서 금속 전극(461)과 금속 전극(462)이 단락되는 것을 방지할 수 있다.
상기 제 39~제 46 실시형태에서는 반도체 코어(311, 321, 331, 341, 351, 361, 371, 381, 471)의 일단측의 외주면이 노출된 노출 부분(311a, 321a, 331a, 341a, 351a, 361a, 371a, 381a, 471a)을 갖는 봉형상 구조 발광 소자에 대해서 설명했지만, 이것에 한정되지 않고, 반도체 코어의 양단의 외주면이 노출된 노출 부분을 갖는 것이여도 좋고, 반도체 코어의 중앙 부분의 외주면이 노출된 노출 부분을 갖는 것이여도 좋다.
또한, 상기 제 39~제 46 실시형태에서는 반도체 코어(311, 321, 331, 341, 351, 361, 371, 381, 471)와 반도체층(312, 323, 332, 343, 352, 363, 372, 383, 473)에 GaN을 모재로 하는 반도체를 이용했지만 GaAs, AlGaAs, GaAsP, InGaN, AlGaN, GaP, ZnSe, AlGaInP 등을 모재로 하는 반도체를 이용한 발광 소자에 본 발명을 적용해도 좋다. 또한, 반도체 코어를 n형으로 하고 반도체층을 p형으로 했지만 도전형이 반대인 봉형상 구조 발광 소자에 본 발명을 적용해도 좋다.
또한, 상기 제 39~제 42 실시형태에서는 봉형상 구조 발광 소자의 직경을 1㎛로 하고 길이가 20㎛인 마이크로 오더 사이즈로 했지만 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 사이즈의 소자이여도 좋다. 상기 봉형상 구조 발광 소자의 반도체 코어의 직경은 500㎚ 이상 또한 50㎛ 이하가 바람직하고, 반도체 코어의 직경이 수십㎚~수백㎚의 봉형상 구조 발광 소자에 비해서 반도체 코어의 직경의 편차를 억제할 수 있고 발광 면적 즉 발광 특성의 편차를 저감할 수 있어 수율을 향상시킬 수 있다.
또한, 상기 제 39~제 46 실시형태에서는 MOCVD 장치를 이용해서 반도체 코어(311,321,331,341,351,361,371,381,471)를 결정 성장시켰지만 MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해서 반도체 코어를 형성해도 좋다. 또한, 성장 구멍을 갖는 마스크를 이용해서 반도체 코어를 기판 상에 결정 성장시켰지만 기판 상에 금속종을 배치해서 금속종으로부터 반도체 코어를 결정 성장시켜도 좋다.
또한, 상기 제 39~제 46 실시형태의 봉형상 구조 발광 소자(310, 320, 330, 340, 350, 360, 370, 380, 460)는 반도체층(312, 323, 332, 343, 352, 363, 372, 383, 473)으로 덮여진 반도체 코어(311, 321, 331, 341, 351, 361, 371, 381, 471)를 초음파를 이용해서 기판으로부터 분리했지만, 이것에 한정되지 않고, 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 절곡함으로써 분리해도 좋다. 이 경우, 간단한 방법으로 기판 상에 설치된 미세한 복수개의 봉형상 구조 발광 소자를 단시간에 분리할 수 있다.
또한, 상기 제 45 실시형태에서는 절연성 기판(450)의 표면에 형성된 2개의 금속 전극(451,452)에 전위차를 부여해서 금속 전극(451,452) 사이에 봉형상 구조 발광 소자(460)를 배열시켰지만, 이것에 한정되지 않고, 절연성 기판의 표면에 형성된 2개의 전극간에 제 46 실시형태와 같은 제 3 전극을 형성하고, 3개의 전극에 독립된 전압을 각각 인가해서 봉형상 구조 발광 소자를 전극에 의해 규정되는 위치에 배열시켜도 좋다.
또한, 상기 제 45 실시형태에서는 발광 장치를 구비한 백라이트와 조명 장치 및 표시 장치에 대해서 설명했지만, 이것에 한정되지 않고, 다른 장치에 적용해도 좋다.
이상, 본 발명의 실시형태를 설명했지만 이것은 여러가지로 변경해도 되는 것은 명확하다. 그러한 변경은 본 발명의 정신과 범위로부터 일탈되야 하는 것으로 간주되어서는 안되고, 당업자에 있어서 자명한 변경은 전부, 이어서 계속되는 클레임의 범위 안에 포함되는 것이다.
Claims (23)
- 기판과,
상기 기판에 실장된 1개 또는 복수의 봉형상 구조 발광 소자와,
상기 기판 상에 소정 간격을 두고 형성된 제 1 및 제 2 전극을 구비하고,
상기 1개의 봉형상 구조 발광 소자 또는 상기 복수의 봉형상 구조 발광 소자의 각각은,
1개의 봉형상의 제 1 도전형의 반도체 코어와,
상기 반도체 코어의 일부를 덮지 않고 노출 부분이 되도록 상기 반도체 코어의 상기 노출 부분 이외의 부분을 덮는 제 2 도전형의 반도체층을 구비하고,
상기 반도체 코어의 상기 노출 부분이 상기 제 1 전극에 전기적으로 접속됨과 아울러 상기 제 2 전극에 상기 반도체층이 전기적으로 접속되는 것을 특징으로 하는 발광 장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 1개의 봉형상 구조 발광 소자 또는 상기 복수의 봉형상 구조 발광 소자의 각각은,
상기 반도체 코어의 한쪽의 끝면을 덮는 캡층을 더 구비하고,
상기 제 2 도전형의 반도체층은, 상기 캡층으로 덮여진 상기 반도체 코어의 부분과는 반대측인 부분을 덮지 않고 노출 부분이 되도록 상기 반도체 코어의 상기 노출 부분 이외의 부분의 외주면을 덮고 있고,
상기 캡층은 상기 반도체층보다 전기 저항이 큰 재료로 이루어지는 것을 특징으로 하는 발광 장치. - 제 1 항에 있어서,
상기 봉형상 구조 발광 소자의 상기 반도체층을 덮도록 상기 반도체층보다 저항이 낮은 도전층을 형성한 것을 특징으로 하는 발광 장치. - 삭제
- 삭제
- 삭제
- 기판과,
상기 기판에 실장된 1개 또는 복수의 봉형상 구조 발광 소자와,
상기 기판 상에 소정 간격을 두고 형성된 제 1 및 제 2 전극을 구비하고,
상기 1개의 봉형상 구조 발광 소자 또는 상기 복수의 봉형상 구조 발광 소자의 각각은,
1개의 봉형상의 제 1 도전형의 반도체 코어와,
상기 반도체 코어의 일부를 덮지 않고 노출 부분이 되도록 상기 반도체 코어의 상기 노출 부분 이외의 부분을 덮는 제 2 도전형의 반도체층을 구비하고,
상기 반도체 코어의 상기 반도체층에 덮여져 있지 않은 상기 노출 부분의 외주면과 상기 반도체 코어의 상기 반도체층으로 덮여진 피복 부분의 외주면 사이에 단차부를 형성하고,
상기 반도체 코어의 상기 노출 부분이 상기 제 1 전극에 전기적으로 접속됨과 아울러 상기 제 2 전극에 상기 반도체층이 전기적으로 접속되는 것을 특징으로 하는 발광 장치. - 제 9 항에 있어서,
상기 1개의 봉형상 구조 발광 소자 또는 상기 복수의 봉형상 구조 발광 소자의 각각은,
상기 반도체층을 덮도록 형성되고 상기 반도체층보다 전기 저항이 낮은 재료로 이루어지는 도전층을 더 구비한 것을 특징으로 하는 발광 장치. - 제 1 항, 제 4 항, 제 5 항, 제 9 항, 또는 제 10 항 중 어느 한 항에 있어서,
상기 1개 또는 복수의 봉형상 구조 발광 소자는, 봉형상 구조 발광 소자의 길이 방향이 상기 기판의 실장면에 평행해지도록 상기 기판에 실장되어 있는 것을 특징으로 하는 발광 장치. - 삭제
- 제 11 항에 기재된 발광 장치의 제조 방법으로서,
독립된 전위가 각각 부여되는 2개 이상의 전극을 단위로 하는 배열 영역이 형성된 절연성 기판을 작성하는 기판 작성 공정과,
상기 절연성 기판 상에 나노 오더 사이즈 또는 마이크로 오더 사이즈의 상기 봉형상 구조 발광 소자를 포함한 액체를 도포하는 도포 공정과,
상기 2개 이상의 전극에 상기 독립된 전압을 각각 인가해서 상기 봉형상 구조 발광 소자를 상기 2개 이상의 전극에 의해 규정되는 위치에 배열시키는 배열 공정을 갖는 것을 특징으로 하는 발광 장치의 제조 방법. - 기판 상에 1개 또는 복수의 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 반도체 코어의 표면을 덮는 통형상의 제 2 도전형의 반도체층을 형성하는 반도체층 형성 공정과,
상기 반도체층 형성 공정에 있어서 형성된 상기 통형상의 제 2 도전형의 반도체층을 갖는 상기 반도체 코어를 상기 기판으로부터 분리하여 1개 또는 복수의 봉형상 구조 발광 소자를 얻는 분리 공정과,
상기 반도체층 형성 공정 후이며 상기 분리 공정 전에 또는, 상기 분리 공정 후에 상기 반도체 코어의 외주면의 일부를 노출 부분으로 노출시키는 노출 공정과,
제 1 및 제 2 전극이 소정 간격을 두고 형성된 제 2 기판 상에 상기 1개 또는 복수의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분이 상기 제 1 전극에 전기적으로 접속되도록 그리고 상기 1개 또는 복수의 봉형상 구조 발광 소자의 상기 반도체층이 상기 제 2 전극에 전기적으로 접속되도록 상기 1개 또는 복수의 봉형상 구조 발광 소자를 실장하는 공정을 갖는 것을 특징으로 하는 발광 장치의 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 기판 상에 섬 형상의 촉매 금속층을 형성하는 촉매 금속층 형성 공정과,
상기 섬 형상의 촉매 금속층이 형성된 상기 제 1 기판 상에 상기 섬 형상의 촉매 금속층과 상기 기판의 계면으로부터 제 1 도전형의 반도체를 결정 성장시킴으로써 1개 또는 복수의 봉형상의 제 1 도전형의 반도체 코어를 형성하는 반도체 코어 형성 공정과,
상기 반도체 코어의 표면을 덮는 제 2 도전형의 반도체층을 결정 성장에 의해 형성하는 반도체층 형성 공정과,
상기 반도체 코어의 상기 기판측의 외주면을 노출시키는 노출 공정과,
상기 노출 공정에 있어서 노출된 노출 부분을 포함하는 상기 반도체 코어를 상기 제 1 기판으로부터 분리하여 1개 또는 복수의 봉형상 구조 발광 소자를 얻는 분리 공정과,
제 1 및 제 2 전극이 소정 간격을 두고 형성된 제 2 기판 상에 상기 1개 또는 복수의 봉형상 구조 발광 소자의 반도체 코어의 노출 부분이 상기 제 1 전극에 전기적으로 접속되도록, 그리고 상기 1개 또는 복수의 봉형상 구조 발광 소자의 상기 반도체층이 상기 제 2 전극에 전기적으로 접속되도록 상기 1개 또는 복수의 봉형상 구조 발광 소자를 실장하는 공정을 갖는 것을 특징으로 하는 발광 장치의 제조 방법. - 제 1 항, 제 4 항, 제 5 항, 제 9 항, 또는 제 10 항 중 어느 한 항에 기재된 발광 장치를 구비한 것을 특징으로 하는 표시 장치.
- 제 22 항에 있어서,
상기 봉형상 구조 발광 소자는, 봉형상 구조 발광 소자의 길이 방향이 상기 기판의 실장면에 평행해지도록 상기 기판에 실장되어 있는 것을 특징으로 하는 표시 장치.
Applications Claiming Priority (16)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2009-240405 | 2009-10-19 | ||
| JP2009240407A JP4887414B2 (ja) | 2009-10-19 | 2009-10-19 | 発光装置、バックライト、照明装置および表示装置 |
| JPJP-P-2009-240318 | 2009-10-19 | ||
| JPJP-P-2009-240407 | 2009-10-19 | ||
| JP2009240318 | 2009-10-19 | ||
| JP2009240405 | 2009-10-19 | ||
| JPJP-P-2009-264076 | 2009-11-19 | ||
| JP2009264076A JP5014403B2 (ja) | 2009-11-19 | 2009-11-19 | 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置 |
| JPJP-P-2009-275460 | 2009-12-03 | ||
| JP2009275548A JP5094824B2 (ja) | 2009-10-19 | 2009-12-03 | 棒状構造発光素子、バックライト、照明装置および表示装置 |
| JP2009275460A JP4897034B2 (ja) | 2009-12-03 | 2009-12-03 | 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置 |
| JPJP-P-2009-275548 | 2009-12-03 | ||
| JPJP-P-2009-277905 | 2009-12-07 | ||
| JP2009277905A JP4912454B2 (ja) | 2009-12-07 | 2009-12-07 | 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置 |
| JP2010176107A JP5014477B2 (ja) | 2009-10-19 | 2010-08-05 | 棒状構造発光素子の製造方法および表示装置の製造方法 |
| JPJP-P-2010-176107 | 2010-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110043461A KR20110043461A (ko) | 2011-04-27 |
| KR101178468B1 true KR101178468B1 (ko) | 2012-09-06 |
Family
ID=44033073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100099883A KR101178468B1 (ko) | 2009-10-19 | 2010-10-13 | 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101178468B1 (ko) |
| CN (1) | CN102074631B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10614761B2 (en) | 2017-08-08 | 2020-04-07 | Samsung Display Co., Ltd. | Pixel, display device, and method for driving the same |
| US10984707B2 (en) | 2017-08-08 | 2021-04-20 | Samsung Display Co., Ltd. | Pixel, display device, and method for driving the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150098246A (ko) * | 2010-09-01 | 2015-08-27 | 샤프 가부시키가이샤 | 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드 |
| KR101350812B1 (ko) * | 2011-07-25 | 2014-01-13 | 주식회사 칩테크놀러지 | 반도체 발광 다이오드 및 그의 제조 방법 |
| KR20180007025A (ko) | 2016-07-11 | 2018-01-22 | 삼성디스플레이 주식회사 | 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법 |
| CN108831969B (zh) * | 2018-05-28 | 2020-02-11 | 北京大学 | 利用空气作为绝缘介质的半导体纳米线电注入发光器件 |
| CN108807610B (zh) * | 2018-06-07 | 2019-12-20 | 台湾创界有限公司 | 微米led线性发光体的制备方法 |
| KR20210003995A (ko) * | 2019-07-02 | 2021-01-13 | 삼성디스플레이 주식회사 | 발광 소자, 이의 제조 방법 및 표시 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100805A (ja) | 2000-07-18 | 2002-04-05 | Sony Corp | 半導体発光素子および半導体発光素子の製造方法 |
| JP2008235444A (ja) | 2007-03-19 | 2008-10-02 | Matsushita Electric Works Ltd | 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1241272C (zh) * | 2001-08-22 | 2006-02-08 | 索尼公司 | 氮化物半导体器件及其制造方法 |
| KR101132076B1 (ko) * | 2003-08-04 | 2012-04-02 | 나노시스, 인크. | 나노선 복합체 및 나노선 복합체로부터 전자 기판을제조하기 위한 시스템 및 프로세스 |
| JP2005108643A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 有機ｅｌ棒及びその製造方法 |
| EP1941554A2 (en) * | 2005-06-02 | 2008-07-09 | Nanosys, Inc. | Light emitting nanowires for macroelectronics |
| KR100623271B1 (ko) * | 2005-06-24 | 2006-09-12 | 한국과학기술연구원 | 갈륨망간나이트라이드 단결정 나노선의 제조방법 |
| CA2674448A1 (en) * | 2007-01-12 | 2008-07-17 | Qunano Ab | Nitride nanowires and method of producing such |
| JP4965293B2 (ja) * | 2007-03-19 | 2012-07-04 | パナソニック株式会社 | 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法 |
-
2010
- 2010-10-13 KR KR1020100099883A patent/KR101178468B1/ko active IP Right Grant
- 2010-10-19 CN CN201010516174.5A patent/CN102074631B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100805A (ja) | 2000-07-18 | 2002-04-05 | Sony Corp | 半導体発光素子および半導体発光素子の製造方法 |
| JP2008235444A (ja) | 2007-03-19 | 2008-10-02 | Matsushita Electric Works Ltd | 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10614761B2 (en) | 2017-08-08 | 2020-04-07 | Samsung Display Co., Ltd. | Pixel, display device, and method for driving the same |
| US10984707B2 (en) | 2017-08-08 | 2021-04-20 | Samsung Display Co., Ltd. | Pixel, display device, and method for driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102074631A (zh) | 2011-05-25 |
| CN102074631B (zh) | 2015-12-16 |
| KR20110043461A (ko) | 2011-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101178468B1 (ko) | 봉형상 구조 발광 소자, 봉형상 구조 발광 소자의 제조 방법, 백라이트, 조명 장치 및 표시 장치 | |
| US8872214B2 (en) | Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device | |
| US9287443B2 (en) | Nanostructured device | |
| US7439091B2 (en) | Light-emitting diode and method for manufacturing the same | |
| JP5066164B2 (ja) | 半導体素子の製造方法 | |
| JP2016527713A (ja) | ドライエッチングによる３ｄ半導体構造の除去 | |
| KR20100073757A (ko) | 마이크로 로드를 이용한 발광소자 및 그 제조방법 | |
| US8367443B2 (en) | Method of manufacturing semiconductor light emitting device | |
| CN108847419A (zh) | 一种单片集成半导体阵列器件及其制备方法 | |
| JP5014477B2 (ja) | 棒状構造発光素子の製造方法および表示装置の製造方法 | |
| JP2011086865A (ja) | 発光装置、バックライト、照明装置および表示装置 | |
| JP4912454B2 (ja) | 棒状構造発光素子の製造方法、棒状構造発光素子、バックライト、照明装置および表示装置 | |
| JP2011192722A (ja) | 発光装置の製造方法 | |
| JP5422712B2 (ja) | 棒状構造発光素子、バックライト、照明装置および表示装置 | |
| JP5014403B2 (ja) | 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置 | |
| JP5378184B2 (ja) | 棒状構造発光素子、バックライト、照明装置および表示装置 | |
| JP2005191099A (ja) | 発光ダイオード装置 | |
| JP2011119617A (ja) | 棒状構造発光素子の製造方法 | |
| JP6724687B2 (ja) | ナノロッドの形成方法及び半導体素子の製造方法 | |
| JP5242764B2 (ja) | 発光装置、バックライト、照明装置および表示装置 | |
| KR20100051925A (ko) | 수직구조 발광다이오드 및 그 제조방법 | |
| JP5422628B2 (ja) | 発光装置の製造方法 | |
| JP4897034B2 (ja) | 棒状構造発光素子、発光装置、発光装置の製造方法、バックライト、照明装置および表示装置 | |
| JP6210434B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| US20230126339A1 (en) | Ultra-thin fin led device and ultra-thin fin led electrode assembly |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150817 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160812 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170811 Year of fee payment: 6 |