KR101172312B1 - Method of fabricating Hafnium dioxide Capacitor - Google Patents
Method of fabricating Hafnium dioxide Capacitor Download PDFInfo
- Publication number
- KR101172312B1 KR101172312B1 KR1020020084582A KR20020084582A KR101172312B1 KR 101172312 B1 KR101172312 B1 KR 101172312B1 KR 1020020084582 A KR1020020084582 A KR 1020020084582A KR 20020084582 A KR20020084582 A KR 20020084582A KR 101172312 B1 KR101172312 B1 KR 101172312B1
- Authority
- KR
- South Korea
- Prior art keywords
- hafnium oxide
- heat treatment
- lower electrode
- capacitor
- film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
Abstract
본 발명은 후속 열공정을 진행하더라도 하부전극과 하프늄산화물의 계면에 하프늄실리콘산화물이 형성되는 것을 방지하는데 적합한 하프늄산화물 캐패시터의 제조 방법을 제공하기 위한 것으로, 폴리실리콘막으로 된 하부전극을 형성하는 단계, 상기 하부전극 표면을 질화시키는 단계, 상기 질화된 하부전극 표면을 산소분위기에서 산질화시키는 단계, 상기 산질화된 하부전극 상에 하프늄산화물을 증착하는 단계, 상기 하프늄산화물의 유전특성을 확보하기 위한 후속 열처리를 실시하는 단계, 및 상기 하프늄산화물 상에 상부전극을 형성하는 단계를 포함하고, 본 발명은 질화된 폴리실리콘막 표면을 산질화시켜 미리 산화시키므로써 하프늄산화물 증착후의 후속 열공정을 진행하더라도 폴리실리콘막과 하프늄산화물의 계면에 HfSiO가 형성되는 것을 방지할 수 있다.The present invention is to provide a method for producing a hafnium oxide capacitor suitable for preventing the formation of hafnium silicon oxide at the interface between the lower electrode and the hafnium oxide even after the subsequent thermal process, the step of forming a lower electrode made of a polysilicon film Nitriding the lower electrode surface, oxynitriding the nitrided lower electrode surface in an oxygen atmosphere, depositing hafnium oxide on the oxynitized lower electrode, and subsequently securing the dielectric properties of the hafnium oxide. Performing a heat treatment, and forming an upper electrode on the hafnium oxide, and the present invention is characterized in that the polysilicon film is oxidized and oxidized in advance so that a subsequent thermal process after hafnium oxide deposition is carried out. HfSiO is formed at the interface between the silicon film and the hafnium oxide. You can prevent it.
하프늄산화물, 질화, 산질화, 실리콘옥시나이트라이드, 산화저항막, 플라즈마, 열처리Hafnium oxide, nitride, oxynitride, silicon oxynitride, oxidation resistant film, plasma, heat treatment
Description
도 1은 종래기술에 따른 하프늄산화물 캐패시터의 구조 단면도,1 is a structural cross-sectional view of a hafnium oxide capacitor according to the prior art,
도 2는 본 발명의 제1 실시예에 따른 하프늄산화물 캐패시터의 제조 방법을 도시한 공정 흐름도,2 is a process flowchart illustrating a method of manufacturing a hafnium oxide capacitor according to a first embodiment of the present invention;
도 3은 본 발명의 제2 실시예에 따른 하프늄산화물 캐패시터의 제조 방법을 도시한 공정 흐름도,3 is a process flowchart showing a method of manufacturing a hafnium oxide capacitor according to a second embodiment of the present invention;
도 4a는 본 발명의 실시예에 따른 하프늄산화물 캐패시터의 구조 단면도,4A is a structural cross-sectional view of a hafnium oxide capacitor according to an embodiment of the present invention;
도 4b는 실리콘옥시나이트라이드막의 산화저항 특성을 보인 단면도.4B is a cross-sectional view illustrating oxidation resistance of a silicon oxynitride film.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 폴리실리콘막 22 : 하프늄산화물21
23 : 상부전극 24 : 실리콘옥시나이트라이드막
23
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly to a method of manufacturing a capacitor.
소자의 집적화에 따라 셀크기의 감소에 의해 정전용량을 확보하기 위해서는 셀 면적을 넓게해야 한다. 그중에서 가장 가능성이 높은 기술로는 캐패시터의 높이를 높이는 방법이 있지만, 이는 캐패시터 형성시 식각 공정을 진행하기에 어려움이 있어 아직까지 제조 공정에 적용하는데 어려움이 있다. In order to secure capacitance by decreasing the cell size due to the integration of devices, the cell area must be widened. Among the most promising techniques, there is a method of increasing the height of the capacitor, but this is difficult to proceed with the etching process when forming the capacitor, it is still difficult to apply to the manufacturing process.
또한, 현재 캐패시터의 유전 물질로 탄탈륨산화물(Ta2O5)을 사용하고 있지만, 열적 안정성과 유전상수(ε=~25)가 작기 때문에 정전 용량을 확보하는데는 어려움이 있다. In addition, although tantalum oxide (Ta 2 O 5 ) is currently used as a dielectric material of the capacitor, it is difficult to secure capacitance because of its low thermal stability and low dielectric constant (ε = ˜25).
이에 대응하기 위해 최근 캐패시터의 유전물질로 하프늄산화물(HfO2)이 활발히 연구되고 있다. 하프늄산화물은 탄탈륨산화물에 비해 유전상수(ε=~30)가 약간 크지만 열적 안정성 및 누설전류가 우수하기 때문에 캐패시터의 높이 증가없이도 정전용량을 확보할 수 있는 장점이 있다.In order to cope with this, hafnium oxide (HfO 2 ) has been actively studied as a dielectric material of capacitors. Hafnium oxide has a slightly larger dielectric constant (ε = -30) than tantalum oxide, but has excellent thermal stability and leakage current, and thus has an advantage of ensuring capacitance without increasing a capacitor's height.
도 1은 종래기술에 따른 하프늄산화물 캐패시터의 구조 단면도이다.1 is a structural cross-sectional view of a hafnium oxide capacitor according to the prior art.
도 1에 도시된 바와 같이, 폴리실리콘막(11)으로 된 하부전극, 하부전극상의 하프늄산화물(12)로 된 유전막, 유전막상의 티타늄나이트라이드막과 폴리실리콘막의 이중층(13)으로 된 상부전극으로 구성된다.As shown in FIG. 1, a lower electrode made of a
그러나, 도 1과 같은 캐패시터의 제조시, 하프늄산화물(12)의 유전율 확보를 위한 후속 열처리 과정에서 하부전극인 폴리실리콘막(11)과의 표면반응을 통해 하 프늄실리콘산화물(HfSiO2,14)과 같은 저유전층을 형성시키므로서 정전용량 감소 및 누설전류 특성에 큰 영향을 미쳐 캐패시터의 전기적 특성을 확보하는데 어려움이 있다.
However, also in the manufacture of a capacitor, such as one, hafnium oxide (12), subsequent heat treatment and peunyum silicon oxide over the surface reaction between the lower electrode of
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 후속 열공정을 진행할 때 하부전극과 하프늄산화물의 계면에 하프늄실리콘산화물이 형성되는 것을 방지하는데 적합한 하프늄산화물 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above problems of the prior art, to provide a method for producing a hafnium oxide capacitor suitable for preventing the formation of hafnium silicon oxide at the interface between the lower electrode and the hafnium oxide during the subsequent thermal process. The purpose is.
상기 목적을 달성하기 위한 캐패시터의 제조 방법은 폴리실리콘막으로 된 하부전극을 형성하는 단계, 상기 하부전극 표면을 질화시켜 질화물을 형성하는 단계, 상기 질화물을 산소분위기에서 산질화시켜 실리콘옥시나이트라이드막으로 개질시키는 단계, 상기 실리콘옥시나이트라이드막 상에 하프늄산화물을 형성하는 단계, 상기 하프늄산화물의 유전특성을 확보하기 위한 후속 열처리를 실시하는 단계, 및 상기 하프늄산화물 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 질화물을 산소분위기에서 산질화시켜 실리콘옥시나이트라이드막으로 개질시키는 단계는 산소분위기에서 열처리 또는 플라즈마처리하는 것을 특징으로 한다.A method of manufacturing a capacitor for achieving the above object includes forming a lower electrode made of a polysilicon film, nitriding the surface of the lower electrode to form a nitride, and oxynitriding the nitride in an oxygen atmosphere to form a silicon oxynitride film. Modifying the hafnium oxide, forming hafnium oxide on the silicon oxynitride film, performing a subsequent heat treatment to secure dielectric properties of the hafnium oxide, and forming an upper electrode on the hafnium oxide. The nitride may be oxynitrated in an oxygen atmosphere to be modified into a silicon oxynitride film by heat treatment or plasma treatment in an oxygen atmosphere.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2는 본 발명의 제1 실시예에 따른 하프늄산화물 캐패시터의 제조 방법을 도시한 공정 흐름도이다.2 is a process flowchart illustrating a method of manufacturing a hafnium oxide capacitor according to a first embodiment of the present invention.
도 2에 도시된 바와 같이, 제1 실시예에 따른 하프늄산화물 캐패시터의 제조 방법은 크게 폴리실리막으로 이루어진 하부전극 형성 과정(S1), 폴리실리콘막 전세정 과정(S2), 폴리실리콘막 표면 질화 과정(S3), 산질화 과정(S4), 하프늄산화물 증착 과정(S5), 하프늄산화물의 결정화 및 불순물 또는 산소공핍을 줄이기 위한 후속 열처리 과정(S6), 상부전극 형성 과정(S7)으로 이루어진다.As shown in FIG. 2, the method for manufacturing the hafnium oxide capacitor according to the first embodiment includes a lower electrode forming process (S1), a polysilicon film pre-cleaning process (S2), and a polysilicon film surface nitride. The process (S3), oxynitride process (S4), hafnium oxide deposition process (S5), the crystallization of the hafnium oxide and subsequent heat treatment process to reduce impurities or oxygen depletion (S6), the upper electrode forming process (S7).
먼저, 하부전극 형성 과정(S1)을 살펴보면, 도핑된 폴리실리콘막을 증착한 후 패터닝하여 하부전극을 형성하는데, 이때, 하부전극은 실린더형, 오목형, 적층형 캐패시터의 하부전극 구조를 갖는다.First, referring to the lower electrode forming process (S1), the doped polysilicon film is deposited and then patterned to form a lower electrode, wherein the lower electrode has a lower electrode structure of a cylindrical, concave, and stacked capacitor.
다음으로, 폴리실리콘막 표면에 생성된 자연산화막이나 식각잔류물을 제거하기 위해 전세정(Pre-cleaning) 과정(S2)을 수행하는데, 전세정 과정은 HF 또는 HF/NH4OH의 혼합을 이용한다.Next, a pre-cleaning process (S2) is performed to remove the natural oxide film or etching residues generated on the surface of the polysilicon film, and the pre-cleaning process uses a mixture of HF or HF / NH 4 OH. .
다음으로, 폴리실리콘막 표면 질화 과정(S3)을 수행하는데, 표면질화과정은 급속열질화(Rapid Thermal Nitridation; RTN)법 또는 NH3 플라즈마처리법중에서 선택하여 이용한다. 먼저, 급속열질화법을 이용한 표면 질화 과정은, 온도를 500℃~800℃로 유지하고, NH3의 가스량을 1slm~20slm으로 유지하며, 시간은 60초 ~180초, 압력은 상압을 유지한다. 그리고, NH3 플라즈마처리법을 이용한 표면 질화 과정은, NH3의 가스량을 10sccm~1000sccm으로 유지하며, RF 파워를 50W~400W로 하고, 압력을 0.1torr~2torr로 하여 30초~300초동안 실시한다.Next, the polysilicon film surface nitriding process (S3) is performed, and the surface nitriding process is selected from Rapid Thermal Nitridation (RTN) or NH 3 plasma treatment. First, in the surface nitriding process using the rapid thermal nitriding method, the temperature is maintained at 500 ° C to 800 ° C, the amount of gas of NH 3 is maintained at 1 slm to 20 slm, the time is 60 seconds to 180 seconds, and the pressure is maintained at normal pressure. In the surface nitriding process using the NH 3 plasma treatment method, the NH 3 gas is maintained at 10 sccm to 1000 sccm, the RF power is 50 W to 400 W, and the pressure is 0.1 to 2 tor for 30 to 300 seconds. .
전술한 급속열질화법 또는 플라즈마처리법을 통해 폴리실리콘막 표면에는 질화물이 형성되며, 표면 질화 과정은 로(Furnace) 열처리를 이용하여도 동일한 효과를 얻을 수 있다.Nitride is formed on the surface of the polysilicon film through the rapid thermal nitriding or plasma treatment, and the surface nitriding process may be achieved by using furnace heat treatment.
다음으로, 산질화 과정(S4)을 수행하는데, 산질화과정(S4)은 O2 또는 N2O 가스와 같은 산소분위기의 급속열처리를 이용한다. 즉, RTO(Rapid Thermal Oxidation) 또는 RTN2O(Rapid Thermal N2O)를 이용한다. 이와 같은, 산질화 과정(S4)시, 온도를 500℃~800℃로 유지하고, O2 또는 N2O의 가스량을 1slm~20slm으로 유지하며, 시간은 60초~180초, 압력은 상압을 유지한다.Next, the oxynitride process (S4) is performed, the oxynitride process (S4) uses a rapid heat treatment of an oxygen atmosphere such as O 2 or N 2 O gas. That is, RTO uses (Rapid Thermal Oxidation) or RTN 2 O (Rapid Thermal N 2 O). In the oxynitride process (S4), the temperature is maintained at 500 ° C. to 800 ° C., the amount of gas of O 2 or N 2 O is maintained at 1 slm to 20 slm, the time is 60 seconds to 180 seconds, and the pressure is normal pressure. Keep it.
전술한 산질화 과정(S4)에 의해 폴리실리콘막 표면의 질화물은 실리콘옥시나이트라이드막(SiON)으로 개질되며, 산질화 과정을 위한 열처리는 로(furnace)에서 수행해도 동일한 효과를 얻을 수 있다. 결국, 이러한 실리콘옥시나이트라이드막은 하프늄산화물 증착후의 후속 열처리 과정시 산소가 폴리실리콘막을 산화시키는 것을 방지하는 산화저항막 역할을 수행한다. 바람직한 실리콘옥시나이트라이드막의 두께는 2Å~30Å이다.The nitride on the surface of the polysilicon film is modified by the silicon oxynitride film (SiON) by the above-described oxynitride process (S4), and the same heat treatment can be obtained even if the heat treatment for the oxynitride process is performed in a furnace. As a result, the silicon oxynitride film serves as an oxidation resistance film that prevents oxygen from oxidizing the polysilicon film during the subsequent heat treatment after hafnium oxide deposition. The thickness of a preferable silicon oxynitride film is 2 kPa-30 kPa.
다음으로, 하프늄산화물(HfO2) 증착 과정(S5)을 수행한다. 예컨대, HfCl4, Hf(NO3)4, Hf(NCH2C2H5)4 및 Hf(OC2 H5)4 중에서 선택된 하나의 하프늄소스를 기화기에서 기화시킨후 증착챔버로 공급하고, 반응가스로 O2 또는 N2O 가스를 10sccm~ 1000sccm의 유량으로 공급하여 하프늄산화물을 증착한다. 이때, 증착챔버내의 압력을 0.1torr~10torr로 유지하고, 히터의 온도를 200℃~400℃로 유지한다.Next, hafnium oxide (HfO 2 ) deposition process (S5) is performed. For example, a hafnium source selected from HfCl 4 , Hf (NO 3 ) 4 , Hf (NCH 2 C 2 H 5 ) 4, and Hf (OC 2 H 5 ) 4 is vaporized in a vaporizer and then supplied to a deposition chamber, and reacted. Hafnium oxide is deposited by supplying O 2 or N 2 O gas at a flow rate of 10 sccm to 1000 sccm. At this time, the pressure in the deposition chamber is maintained at 0.1torr to 10torr, and the temperature of the heater is maintained at 200 ° C to 400 ° C.
전술한 하프늄산화물의 증착 과정(S5)은 저압화학기상증착법(LPCVD) 또는 원자층증착법(ALD)을 이용한다.The above-described deposition process of hafnium oxide (S5) uses low pressure chemical vapor deposition (LPCVD) or atomic layer deposition (ALD).
다음으로, 후속 열처리 과정(S6)을 수행하는데, 하프늄산화물의 결정화 및 불순물 또는 산소공핍을 줄이기 위해 저온열처리와 고온열처리를 순차적으로 진행한다. 먼저, 후속 열처리 과정(S6)의 저온열처리는 압력을 0.1torr~10torr로 유지하고, 온도를 200℃~400℃로 유지하며, N2O 또는 O2 가스에 플라즈마를 RF 파워 50W~400W에서 여기시켜 하프늄산화물내에 존재하는 불순물 및 산소공핍을 제거한다. 다음으로, 후속 열처리 과정(S6)의 고온 열처리는 N2O 또는 O2 분위기에서 400℃~800℃의 온도로 5분~30분동안 열처리한다. 이와 같은 고온 열처리는 로(furnace) 열처리, RTO 또는 RTN2O와 같은 급속열처리를 이용한다.Next, a subsequent heat treatment process (S6) is performed, and the low temperature heat treatment and the high temperature heat treatment are sequentially performed to reduce crystallization of hafnium oxide and to reduce impurities or oxygen depletion. First, the low temperature heat treatment of the subsequent heat treatment process (S6) maintains the pressure at 0.1torr ~ 10torr, the temperature at 200 ℃ ~ 400 ℃, excitation of the plasma in N 2 O or O 2 gas at RF power 50W ~ 400W To remove impurities and oxygen depletion present in the hafnium oxide. Next, the high temperature heat treatment of the subsequent heat treatment process (S6) is heat-treated for 5 minutes to 30 minutes at a temperature of 400 ℃ ~ 800 ℃ in N 2 O or O 2 atmosphere. Such high temperature heat treatment uses furnace heat treatment, rapid heat treatment such as RTO or RTN 2 O.
다음으로, 상부전극 형성 과정(S7)을 수행한다. 예컨대, 후속 열처리된 하프늄산화물 상에 티타늄나이트라이드막(TiN) 또는 티타늄나이트라이드막과 폴리실리콘막의 적층막(Polysilicon/TiN)을 증착한다. Next, the upper electrode forming process (S7) is performed. For example, a titanium nitride film (TiN) or a laminate film of a titanium nitride film and a polysilicon film (Polysilicon / TiN) is deposited on the annealed hafnium oxide.
도 3은 본 발명의 제2 실시예에 따른 하프늄산화물 캐패시터의 제조 방법을 도시한 공정 흐름도이다.3 is a process flowchart illustrating a method of manufacturing a hafnium oxide capacitor according to a second embodiment of the present invention.
도 3에 도시된 바와 같이, 제2 실시예에 따른 하프늄산화물 캐패시터의 제조 방법은 크게 폴리실리막으로 이루어진 하부전극 형성 과정(S11), 폴리실리콘막 전세정 과정(S12), 폴리실리콘막 표면 질화 과정(S13), 산질화 과정(S14), 하프늄산화물 증착 과정(S15), 하프늄산화물의 결정화 및 불순물 또는 산소공핍을 줄이기 위한 후속 열처리 과정(S16), 상부전극 형성 과정(S17)으로 이루어진다.As shown in FIG. 3, the method of manufacturing the hafnium oxide capacitor according to the second embodiment includes a lower electrode forming process (S11), a polysilicon film pre-cleaning process (S12), and a polysilicon film surface nitride. A process (S13), an oxynitride process (S14), a hafnium oxide deposition process (S15), a subsequent heat treatment process (S16), and an upper electrode forming process (S17) to reduce hafnium oxide crystallization and impurities or oxygen depletion.
먼저, 하부전극 형성 과정(S11)을 살펴보면, 도핑된 폴리실리콘막을 증착한 후 패터닝하여 하부전극을 형성하는데, 이때, 하부전극은 실린더형, 오목형, 적층형 캐패시터의 하부전극 구조를 갖는다.First, referring to the lower electrode forming process (S11), the doped polysilicon layer is deposited and then patterned to form a lower electrode, wherein the lower electrode has a lower electrode structure of a cylindrical, concave, and stacked capacitor.
다음으로, 폴리실리콘막 표면에 생성된 자연산화막이나 식각잔류물을 제거하기 위해 전세정(Pre-cleaning) 과정(S12)을 수행하는데, 전세정 과정은 HF 또는 HF/NH4OH의 혼합을 이용한다.Next, a pre-cleaning process (S12) is performed to remove the natural oxide film or the etching residues generated on the surface of the polysilicon film. The pre-cleaning process uses a mixture of HF or HF / NH 4 OH. .
다음으로, 폴리실리콘막 표면 질화 과정(S13)을 수행하는데, 표면질화과정은 급속열질화(Rapid Thermal Nitridation; RTN)법 또는 NH3 플라즈마처리법중에서 선택하여 이용한다. 먼저, 급속열질화법을 이용한 표면 질화 과정은, 온도를 500℃~800℃로 유지하고, NH3의 가스량을 1slm~20slm으로 유지하며, 시간은 60초~180초, 압력은 상압을 유지한다. 그리고, NH3 플라즈마처리법을 이용한 표면 질화 과정은, NH3의 가스량을 10sccm~1000sccm으로 유지하며, RF 파워를 50W~400W로 하 고, 압력을 0.1torr~2torr로 하여 30초~300초동안 실시한다.Next, the polysilicon film surface nitriding process (S13) is performed, and the surface nitriding process is selected from Rapid Thermal Nitridation (RTN) or NH 3 plasma treatment. First, in the surface nitriding process using the rapid thermal nitriding method, the temperature is maintained at 500 ° C to 800 ° C, the amount of NH 3 is maintained at 1 slm to 20 slm, the time is 60 seconds to 180 seconds, and the pressure is maintained at normal pressure. In the surface nitriding process using the NH 3 plasma treatment method, the NH 3 gas was maintained at 10 sccm to 1000 sccm, the RF power was 50 W to 400 W, and the pressure was 0.1 to 2 tor for 30 to 300 seconds. do.
전술한 급속열질화법 또는 플라즈마처리법을 통해 폴리실리콘막 표면에는 질화물이 형성되며, 표면 질화 과정은 로(Furnace) 열처리를 이용하여도 동일한 효과를 얻을 수 있다.Nitride is formed on the surface of the polysilicon film through the rapid thermal nitriding or plasma treatment, and the surface nitriding process may be achieved by using furnace heat treatment.
다음으로, 산질화 과정(S14)을 수행하는데, 산질화과정(S14)은 O2 또는 N2O 가스와 같은 산소분위기의 플라즈마처리를 이용한다. 예컨대, O2 또는 N2O의 가스량을 10sccm~1000sccm으로 유지하며, RF 파워를 50W~400W로 인가하고, 0.1torr ~2torr의 압력을 유지하면서 30초~300초동안 플라즈마 처리한다.Next, the oxynitride process S14 is performed, and the oxynitride process S14 uses plasma treatment of an oxygen atmosphere such as O 2 or N 2 O gas. For example, while maintaining a gas amount of O 2 or N 2 O at 10 sccm to 1000 sccm, RF power is applied at 50 W to 400 W, and plasma treatment is performed for 30 to 300 seconds while maintaining a pressure of 0.1 to 2 tor.
전술한 산소분위기의 플라즈마처리를 이용한 산질화 과정(S14)에 의해 폴리실리콘막 표면의 질화물은 실리콘옥시나이트라이드막(SiON)으로 개질되며, 이러한 실리콘옥시나이트라이드막은 하프늄산화물 증착후의 후속 열처리 과정시 산소가 폴리실리콘막을 산화시키는 것을 방지하는 산화저항막 역할을 수행한다.The nitride on the surface of the polysilicon film is modified into a silicon oxynitride film (SiON) by the oxynitride process (S14) using the plasma treatment of the oxygen atmosphere, and the silicon oxynitride film is subjected to the subsequent heat treatment after hafnium oxide deposition. It serves as an oxidation resistant film to prevent oxygen from oxidizing the polysilicon film.
다음으로, 하프늄산화물(HfO2) 증착 과정(S15)을 수행한다. 예컨대, HfCl4, Hf(NO3)4, Hf(NCH2C2H5)4 및 Hf(OC2 H5)4 중에서 선택된 하나의 하프늄소스를 기화기에서 기화시킨후 증착챔버로 공급하고, 반응가스로 O2 또는 N2O 가스를 10sccm~ 1000sccm의 유량으로 공급하여 하프늄산화물을 증착한다. 이때, 증착챔버내의 압력을 0.1torr~10torr로 유지하고, 히터의 온도를 200℃~400℃로 유지한다.Next, hafnium oxide (HfO 2 ) deposition process (S15) is performed. For example, a hafnium source selected from HfCl 4 , Hf (NO 3 ) 4 , Hf (NCH 2 C 2 H 5 ) 4, and Hf (OC 2 H 5 ) 4 is vaporized in a vaporizer and then supplied to a deposition chamber, and reacted. Hafnium oxide is deposited by supplying O 2 or N 2 O gas at a flow rate of 10 sccm to 1000 sccm. At this time, the pressure in the deposition chamber is maintained at 0.1torr to 10torr, and the temperature of the heater is maintained at 200 ° C to 400 ° C.
전술한 하프늄산화물의 증착 과정(S15)은 저압화학기상증착법(LPCVD) 또는 원자층증착법(ALD)을 이용한다.The above-described deposition process of hafnium oxide (S15) uses low pressure chemical vapor deposition (LPCVD) or atomic layer deposition (ALD).
다음으로, 후속 열처리 과정(S16)을 수행하는데, 하프늄산화물의 결정화 및 불순물 또는 산소공핍을 줄이기 위해 저온열처리와 고온열처리를 순차적으로 진행한다. 먼저, 후속 열처리 과정(S16)의 저온열처리는 압력을 0.1torr~10torr로 유지하고, 온도를 200℃~400℃로 유지하며, N2O 또는 O2 가스에 플라즈마를 RF 파워 50W~400W에서 여기시켜 하프늄산화물내에 존재하는 불순물 및 산소공핍을 제거한다. 다음으로, 후속 열처리 과정(S6)의 고온 열처리는 N2O 또는 O2 분위기에서 400℃~800℃의 온도로 5분~30분동안 열처리한다. 이와 같은 고온 열처리는 로(furnace) 열처리, RTO 또는 RTN2O와 같은 급속열처리를 이용한다.Next, a subsequent heat treatment process (S16) is performed, and the low temperature heat treatment and the high temperature heat treatment are sequentially performed to reduce the crystallization of the hafnium oxide and to reduce impurities or oxygen depletion. First, the low temperature heat treatment of the subsequent heat treatment process (S16) maintains the pressure at 0.1torr ~ 10torr, the temperature is maintained at 200 ℃ ~ 400 ℃, excitation of plasma in N 2 O or O 2 gas at RF power 50W ~ 400W To remove impurities and oxygen depletion present in the hafnium oxide. Next, the high temperature heat treatment of the subsequent heat treatment process (S6) is heat-treated for 5 to 30 minutes at a temperature of 400 ℃ to 800 ℃ in N 2 O or O 2 atmosphere. Such high temperature heat treatment uses furnace heat treatment, rapid heat treatment such as RTO or RTN 2 O.
다음으로, 상부전극 형성 과정(S17)을 수행한다. 예컨대, 후속 열처리된 하프늄산화물 상에 티타늄나이트라이드막(TiN) 또는 티타늄나이트라이드막과 폴리실리콘막의 적층막(Polysilicon/TiN)을 증착한다. Next, the upper electrode forming process (S17) is performed. For example, a titanium nitride film (TiN) or a laminate film of a titanium nitride film and a polysilicon film (Polysilicon / TiN) is deposited on the annealed hafnium oxide.
도 4a는 본 발명의 실시예에 따른 하프늄산화물 캐패시터의 구조 단면도이고, 도 4b는 실리콘옥시나이트라이드막에 의한 산소 침투 방지 특성을 보인 단면도이다.4A is a cross-sectional view illustrating a structure of a hafnium oxide capacitor according to an embodiment of the present invention, and FIG. 4B is a cross-sectional view illustrating oxygen intrusion prevention property by a silicon oxynitride film.
도 4a에 도시된 바와 같이, 하부전극인 폴리실리콘막(21), 폴리실리콘막상의 하프늄산화물(22), 하프늄산화물(22)상의 티타늄나이트라이드막과 폴리실리콘막의 이중 상부전극(23)으로 구성되고, 폴리실리콘막(21)과 하프늄산화물(22) 사이에 산화저항막인 실리콘옥시나이트라이드막(24)이 삽입된다.
As shown in FIG. 4A, the lower electrode includes a
이와 같은 실리콘옥시나이트라이드막(24)은, 도 4b에 도시된 바와 같이, 하프늄산화물 증착후의 산소분위기의 후속 열처리 과정시 산소가 폴리실리콘막으로 침투하는 것을 방지한다. 즉, 미리 산소가 포함된 산화저항막을 폴리실리콘막상에 형성하므로써 후속 열처리 과정시 침투해오는 산소를 포획하여 폴리실리콘막 표면이 산화되는 것을 방지한다.This
전술한 실시예들에 따르면, 하부전극인 폴리실리콘막 표면을 질화시킨후, 산소 분위기에서 질화된 폴리실리콘막 표면을 산질화시켜 미리 산화시키므로써, 하프늄산화물 증착후의 후속 열공정을 진행하더라도 폴리실리콘막과 하프늄산화물의 계면에 HfSiO가 형성되는 것을 방지한다.According to the embodiments described above, the surface of the polysilicon film, which is a lower electrode, is nitrided, and the surface of the nitrided polysilicon film is oxidized in advance in an oxygen atmosphere to oxidize it in advance, so that polysilicon may be subjected to subsequent thermal processes after hafnium oxide deposition. The formation of HfSiO at the interface between the film and the hafnium oxide is prevented.
즉, 실리콘옥시나이트라이드막(SiON)이 산소의 농도가 높은 유전막이므로 산화저항막으로 작용할 수 있고, 아울러, 폴리실리콘막과 상부전극 사이에 실리콘옥시나이트라이드막과 하프늄산화물의 이중 유전물질이 형성되므로 캐패시터의 전체 캐패시턴스를 증가시킨다.That is, since the silicon oxynitride film (SiON) is a dielectric film having a high oxygen concentration, the silicon oxynitride film (SiON) can act as an oxidation resistance film and a double dielectric material of the silicon oxynitride film and the hafnium oxide is formed between the polysilicon film and the upper electrode. This increases the overall capacitance of the capacitor.
상술한 바와 같은 본 발명은 실린더 구조, 오목구조, 적층 구조의 캐패시터 제조 공정에 모두 적용 가능하고, 하프늄산화물을 게이트절연막으로 이용하는 모든 반도체 소자의 제조 공정에 적용 가능하다.The present invention as described above can be applied to all the capacitor manufacturing processes of the cylinder structure, the concave structure, and the laminated structure, and can be applied to the manufacturing process of all semiconductor devices using hafnium oxide as the gate insulating film.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 후속 열공정에 의한 하부전극의 산화를 억제하므로써 캐패시터의 전기적 특성을 확보할 수 있는 효과가 있다.
The present invention described above has the effect of securing the electrical characteristics of the capacitor by inhibiting the oxidation of the lower electrode by a subsequent thermal process.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084582A KR101172312B1 (en) | 2002-12-26 | 2002-12-26 | Method of fabricating Hafnium dioxide Capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020084582A KR101172312B1 (en) | 2002-12-26 | 2002-12-26 | Method of fabricating Hafnium dioxide Capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040057781A KR20040057781A (en) | 2004-07-02 |
KR101172312B1 true KR101172312B1 (en) | 2012-08-14 |
Family
ID=37350336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020084582A KR101172312B1 (en) | 2002-12-26 | 2002-12-26 | Method of fabricating Hafnium dioxide Capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101172312B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101046757B1 (en) * | 2004-07-30 | 2011-07-05 | 주식회사 하이닉스반도체 | Capacitor of semiconductor device and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020011009A (en) * | 2000-07-31 | 2002-02-07 | 박종섭 | FeRAM having hafnium dioxide layer over ferroelectric capacitor |
JP2002075972A (en) * | 2000-09-04 | 2002-03-15 | Hitachi Ltd | Method for fabricating semiconductor device |
KR20020058524A (en) * | 2000-12-30 | 2002-07-12 | 박종섭 | Bottom electrode of capacitor |
KR20020094462A (en) * | 2001-06-12 | 2002-12-18 | 주식회사 하이닉스반도체 | Method of forming a capacitor of a semiconductor device |
-
2002
- 2002-12-26 KR KR1020020084582A patent/KR101172312B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020011009A (en) * | 2000-07-31 | 2002-02-07 | 박종섭 | FeRAM having hafnium dioxide layer over ferroelectric capacitor |
JP2002075972A (en) * | 2000-09-04 | 2002-03-15 | Hitachi Ltd | Method for fabricating semiconductor device |
KR20020058524A (en) * | 2000-12-30 | 2002-07-12 | 박종섭 | Bottom electrode of capacitor |
KR20020094462A (en) * | 2001-06-12 | 2002-12-18 | 주식회사 하이닉스반도체 | Method of forming a capacitor of a semiconductor device |
Non-Patent Citations (1)
Title |
---|
IEEE JOURNAL (1971, 12, 7pages) * |
Also Published As
Publication number | Publication date |
---|---|
KR20040057781A (en) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6387761B1 (en) | Anneal for enhancing the electrical characteristic of semiconductor devices | |
US7704896B2 (en) | Atomic layer deposition of thin films on germanium | |
JP4712560B2 (en) | Manufacturing method of semiconductor device | |
US20010006843A1 (en) | Method for forming a gate insulating film for semiconductor devices | |
US20030042526A1 (en) | Method of improved high K dielectric-polysilicon interface for CMOS devices | |
KR100422565B1 (en) | Method of forming a capacitor of a semiconductor device | |
KR20000052627A (en) | Chemical vapor deposition of silicate high dielectric constant materials | |
KR100507860B1 (en) | Capacitor having oxidation barrier and method for fabricating the same | |
US20070166931A1 (en) | Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film | |
US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
JP2001057414A (en) | Capacitor for semiconductor memory element and its manufacture | |
TW200908156A (en) | Method of manufacturing semiconductor device | |
KR101172312B1 (en) | Method of fabricating Hafnium dioxide Capacitor | |
JP4063570B2 (en) | Capacitor forming method for semiconductor device | |
KR100482753B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR20000042429A (en) | Method for manufacturing ferroelectric capacitor of semiconductor device | |
KR100670671B1 (en) | Method for forming hafnium oxide layer in semiconductor device | |
KR100231604B1 (en) | Manufacturing method of capacitor of semiconductor device | |
JPWO2004073072A1 (en) | MIS type semiconductor device and method for manufacturing MIS type semiconductor device | |
KR20040057751A (en) | Method for fabricating capacitor having stack dielectric layer by alumina and hafnium dioxide | |
KR100600292B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
US20050054156A1 (en) | Capacitor and fabrication method using ultra-high vacuum cvd of silicon nitride | |
KR100671605B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
KR980012524A (en) | Capacitor manufacturing method | |
JP2006054382A (en) | Metallic silicate film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |