KR101167762B1 - 전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법 - Google Patents

전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법 Download PDF

Info

Publication number
KR101167762B1
KR101167762B1 KR1020090083571A KR20090083571A KR101167762B1 KR 101167762 B1 KR101167762 B1 KR 101167762B1 KR 1020090083571 A KR1020090083571 A KR 1020090083571A KR 20090083571 A KR20090083571 A KR 20090083571A KR 101167762 B1 KR101167762 B1 KR 101167762B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
electrode pad
pad
electrode
substrate
Prior art date
Application number
KR1020090083571A
Other languages
English (en)
Other versions
KR20110025485A (ko
Inventor
김용석
오용수
김형호
이택정
유원희
장병규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090083571A priority Critical patent/KR101167762B1/ko
Publication of KR20110025485A publication Critical patent/KR20110025485A/ko
Application granted granted Critical
Publication of KR101167762B1 publication Critical patent/KR101167762B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 세라믹 기판의 오픈 쇼트 검사를 위한 전극 패드의 처리 방법을 제공한다. 본 발명에 따른 전극 패드 처리 방법은 탄소나노튜브(CNT)를 포함하는 도전성 물질로 전극 패드들을 형성하는 단계 및 세라믹 기판의 오픈 쇼트 검사(Open Short Test)를 수행 후 세라믹 기판에 형성된 전극 패드들을 제거하는 단계를 포함한다.
저온 동시 소성 세라믹, 탄소나노튜브, CNT, LTCC, OS 테스트, 전극 패드, 프로브 카드,

Description

전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법{METHOD FOR TREATING ELECTRODE PAD, AND METHOD FOR TESTING OPEN SHORT OF A SUBSTRATE WITH THE SAME}
본 발명은 전극 패드를 처리하는 방법에 관한 것으로, 보다 상세하게는 프로브 카드 제조를 위한 세라믹 기판의 제조시, 오픈 쇼트 테스트용 전극 패드의 처리 방법, 그리고 이를 이용하여 세라믹 기판의 오픈 쇼트 검사를 하는 방법에 관한 것이다.
일반적인 프로브 카드 제조 방법으로서 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic:LTCC) 공정 기술 또는 고온 동시 소성 세라믹(High Temperature Co-fired Ceramic:HTCC) 공정 기술이 널리 사용된다. 이러한 저온 및 고온 동시 소성 세라믹 공정 기술들은 먼저 복수의 그린 시트들을 준비하고, 준비한 그린 시트들을 적층시킨다. 이때, 각각의 그린 시트들에는 비아(via) 및 이에 전기적으로 연결되는 금속 패턴들이 형성되어 있다. 그 후, 적층된 그린 시트들을 가열 및 압착하여 하나의 다층 세라믹 기판을 제조한다. 따라서, 다층 세라믹 기판이 제조된 후, 상기 다층 세라믹 기판의 전기적인 불량 여부를 검사하는 오픈/쇼트 테스트(Open/Short Test, 이하 'OS 테스트'라 함)가 수행된다.
OS 테스트를 수행하기 위해, 보통 테스터기의 포고핀의 전기 접속 위치를 정의하는 전극 패드를 세라믹 기판에 형성한다. 상기 전극 패드는 상기 세라믹 기판의 비아(via) 및 금속 패턴과 상기 포고핀 간의 전기적 접속, 그리고 상기 포고핀의 접속 면적의 확보를 위해 제공되는 것이다. 보통 OS 테스트를 위한 전극 패드는 은(Au), 니켈(Ni) 및 티타늄(Ti) 등의 금속으로 형성된다. 이러한 전극 패드는 OS 테스트를 수행한 후 제거되며, OS 테스트용 전극 패드의 제거 방법으로는 크게 물리적 방법과 화학적 방법으로 나뉠 수 있다. 상기 물리적 방법으로는 알루미나(Alumina:Al2O3) 및 규소탄화물(SiC)과 같은 연마제를 사용하여 전극 패드를 래핑(lapping)하는 방법이 사용되고, 상기 화학적 방법으로는 다양한 식각액을 사용하여 전극 패드를 습식으로 제거하는 방법이 사용된다.
그러나, 상술한 물리적 방법은 소정의 연마 루버(polishing rubber)로 전극 패드를 문질러 제거하므로, 기판 표면 상태 불균일 및 기판 표면 강도 저하 등의 문제점이 있다. 이에 더하여, 상기 물리적 방법은 전극 패드 제조를 위한 금속 입자가 세라믹 기판 표면에 박혀 세라믹 표면의 색깔이 변화되는 현상이 발생된다. 그리고, 상술한 화학적 방법은 산알칼리 식각액으로 전극 패드를 약액 처리하여 제거하게 되므로, 식각액이 세라믹 기판 표면 및 세라믹 기판에 형성된 비아(via) 및 금속 배선 등을 침식하여 세라믹 기판의 전기적 특성을 저하시키는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 OS 테스트를 위해 세라믹 기판에 제공되는 전극 패드를 효과적으로 형성 및 제거할 수 있는 전극 패드 처리 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 세라믹 기판의 전기적 특성을 저하시키지 않고 효과적으로 형성 및 제거가 가능한 전극 패드 처리 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 세라믹 기판의 전기적 특성을 저하시키지 않고 OS 테스트를 완료할 수 있는 기판의 오픈 쇼트 검사 방법을 제공하는 것에 있다.
본 발명에 따른 전극 패드 처리 방법은 탄소나노튜브(CNT)를 포함하는 도전성 물질로 세라믹 기판에 전극 패드들을 형성하는 단계 및 상기 세라믹 기판의 오픈 쇼트 검사(Open Short Test)를 수행 후, 상기 세라믹 기판에 형성된 상기 전극 패드들을 제거하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 전극 패드들을 형성하는 단계는 고분자 물질, 용매, 그리고 탄소나노튜브 파우더를 혼합한 혼합액으로, 상기 기판의 오픈 쇼트 검사를 위한 전극 패드 제조용 도전성 페이스트를 제조하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브의 혼합비는 10~40Wt% : 10~30Wt% : 30~80Wt%일 수 있다.
본 발명의 실시예에 따르면, 상기 도전성 페이스트를 제조하는 단계는 상기 혼합액에 구리(Cu)를 혼합시키는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 고분자 물질은 아민(amine) 계열의 물질, 불소수지 계열, 그리고 아크릴 계열의 물질 중 적어도 어느 하나를 포함하고, 상기 용매는 알코올(alcohol), 엔엠피(N-methyl Pyrrolidone) 및 톨루엔(toluene) 중 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 아민 계열의 물질은 부틸아민(butylamine), 헥실아민(hexylamine), 옥틸아민(Octylamine), 피리딘 중 적어도 어느 하나를 포함하고, 상기 불소수지계열의 물질은 폴리비닐알코올(Polyvinyl Alcohol: PVA), 폴리비닐덴 플로라이드(Polyvinylidene Fluoride:PVDF), 폴리아닐린(Polyaniline:PAN), 폴리피롤(Polypryrrole:PPy), 폴리티오핀(Polythiophene), 그리고 폴리설퍼니트리드(Polysulfurnitride) 중 적어도 어느 하나를 포함하고, 상기 아크릴 계열의 물질은 폴리비닐아크릴레이트(Polyvinylacrylate) 및 폴리메틸메타아크릴레이트(Polymethyl methacrtlate) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 전극 패드를 형성하는 단계는 화학적 기상 증착법(Chemical Vapor Deoposition:CVD), 스퍼터링 방법(Sputtering), 원자층 증착법(Atomic Layer Deposition:ALD), 분자 빔 에피택시법(Molecular Beam Epitaxy:MBE), 그리고 물리적 기상 증착법(Physical Vapor Deposition:PVD) 중 어느 하나의 방법으로 형성될 수 있다.
본 발명의 실시예에 따르면, 상기 전극 패드를 제거하는 단계는 마이크로웨이브 플라즈마 분위기에 상기 세라믹 기판을 노출시키는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 전극 패드를 제거하는 단계는 영하 30℃ 이하의 저온 분위기에서 이산화탄소(CO2), 메테인(methane:CH4), 벤젠(Benzene:C6H6), 그리고 암모니아(NH4) 중 적어도 어느 하나의 가스를 상기 세라믹 기판에 분사하여 이루어질 수 있다.
본 발명의 실시예에 따르면, 상기 전극 패드를 제거하는 단계는 레이저 처리 방식 또는 램프 처리 방식을 사용하여 이루어질 수 있다.
본 발명에 따른 기판의 오픈 쇼트 검사 방법은 탄소나노튜브를 포함하는 도전성 물질로 세라믹 기판의 전면에 전면 패드 및 상기 전면의 반대편인 배면에 배면 패드를 각각 형성하는 단계, 상기 전면 패드에 테스터기의 포고핀을 접속시키는 단계, 상기 배면 패드에 프로브 카드의 프로브핀을 접속시키는 단계, 상기 세라믹 기판의 오픈 쇼트 검사를 수행하는 단계, 그리고 상기 전면 패드 및 상기 배면 패드를 제거하는 단계를 포함한다.
본 발명의 실시예에 따르면, 상기 세라믹 기판의 전면에 전면 패드 및 상기 전면의 반대편인 배면에 배면 패드를 각각 형성하는 단계는 고분자 물질, 용매, 그 리고 탄소나노튜브 파우더를 혼합한 혼합액으로 상기 기판의 오픈 쇼트 검사를 위한 전극 패드 제조용 도전성 페이스트를 제조하는 단계, 스크린 인쇄 방식으로 상기 세라믹 기판의 기설정된 영역에 선택적으로 상기 도전성 페이스트를 형성하는 단계, 그리고 상기 도전성 페이스트를 건조하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 도전성 페이스트를 제조하는 단계는 상기 혼합액에 구리(Cu)를 혼합시키는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 전면 패드 및 상기 배편 패드를 제거하는 단계는 상기 세라믹 기판을 마이크로웨이브 플라즈마 분위기에 노출시키는 단계를 포함할 수 있다.
본 발명에 따른 전극 패드 처리 방법은 탄소나노튜브 및 구리를 포함하는 도전성 물질로 세라믹 기판에 전극 패드를 형성하여 OS 테스트를 수행한 후, 전극 패드를 플라즈마 처리 방법 등으로 세라믹 기판의 물리적 및 화학적 손상 없이 효과적으로 전극 패드를 제거한다. 이에 따라, 본 발명에 따른 전극 패드 처리 방법은 세라믹 기판의 전기적 특성을 저하시키지 않고 효과적으로 전극 패드를 제거할 수 있다.
본 발명에 따른 기판의 오픈 쇼트 검사 방법은 탄소나노튜브 및 구리를 포함하는 도전성 물질로 세라믹 기판에 전극 패드를 형성하여 OS 테스트를 수행한 후, 전극 패드를 플라즈마 처리 방법 등으로 세라믹 기판의 물리적 또는 화학적 손상 없이 효과적으로 전극 패드를 제거한다. 이에 따라, 본 발명에 따른 기판의 오 픈 쇼트 검사 방법은 세라믹 기판의 전기적 특성을 저하시키지 않고 효과적으로 OS테스를 완료할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 단계는 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들에 따른 OS 테스트용 전극 패드의 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 기판의 오픈 쇼트 검사 방법을 보여주는 순서도이고, 도 2 내지 도 5는 본 발명의 실시예에 따른 기판의 오픈 쇼트 검사 과정을 설명하기 위한 도면들이다. 그리고, 도 6은 본 발명의 실시예에 따른 전극 패드의 제거를 위한 플라즈마 처리 장치를 보여주는 도면이다.
도 1 및 도 2를 참조하면, 세라믹 기판(110)을 준비할 수 있다(S110). 예컨대, 상기 세라믹 기판(110)을 준비하는 단계는 프로브 카드 제조를 위한 다층 세라믹 기판을 준비하는 단계를 포함할 수 있다. 일 예로서, 상기 세라믹 기판(110)은 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic:LTCC) 또는 고온 동시 소성 세라믹(High Temperature Co-fired Ceramic:HTCC)일 수 있다. 상기 세라믹 기판(110)을 준비하는 단계는 복수의 세라믹 그린 시트들(112)을 준비하고, 상기 세라믹 그린 시트들(112) 각각에 비아(via:114) 및 금속 패턴을 형성한 후, 상기 세라믹 그린 시트들(112)을 적층 및 소성할 수 있다. 그리고, 상기 세라믹 그린 시트들(112)을 기설정된 단위로 절단한 후 이를 표면 연마처리하여, 상기 세라믹 기판(110)을 완성할 수 있다.
도 1 및 도 3을 참조하면, 세라믹 기판(110)에 전극 패드(120)를 형성할 수 있다. 일 예로서, 도전성 페이스트의 제조를 위한 고분자 물질, 용매, 그리고 탄소나노튜브 파우더를 준비할 수 있다(S110). 상기 고분자 물질은 상기 도전성 페이스트의 점성과 같은 물리적 특성을 조절하기 위해 제공될 수 있다. 상기 고분자 물질은 아민(amine) 계열의 물질 및 불소수지계열의 물질 중 적어도 어느 하나를 포함할 수 있다. 보다 구체적으로, 상기 아민 계열의 물질은 부틸아민(butylamine), 헥실아민(hexylamine), 옥틸아민(Octylamine), 피리딘 중 적어도 어느 하나를 포함할 수 있다. 상기 불소수지계열의 물질로는 폴리비닐알코올(Polyvinyl Alcohol:PVA), 폴리비닐덴 플로라이드(Polyvinylidene Fluoride:PVDF), 폴리아닐린(Polyaniline:PAN), 폴리피롤(Polypryrrole:PPy), 폴리티오핀(Polythiophene), 그리고 폴리설퍼니트리드(Polysulfurnitride) 중 적어도 어느 하나가 사용될 수 있다. 또는, 상기 불소수지계열의 물질은 폴리테트라플루오로에틸렌(Polytetrafluoroethylene:PTFE), 에프이피(Fluorinated Ethylene Propylene:FEP), 그리고 피에프에이(Perfluoroalkoxy:PFA) 중 적어도 어느 하나가 사용될 수도 있다. 상기 아크릴 계열의 물질은 폴리비닐아크릴레이트(Polyvinylacrylate) 및 폴리메틸메타아크릴레이트(Polymethyl methacrtlate) 중 적어도 어느 하나가 사용될 수 있다. 상기 용매는 알코올(alcohol), 엔엠피(N-methyl Pyrrolidone), 그리고 톨루엔(toluene) 중 어느 하나가 사용될 수 있다. 그리고, 상기 탄소나노튜브 파우더는 분말 상태의 탄소나노튜브일 수 있다.
상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브 파우더를 혼합할 수 있다(S130). 예컨대, 소정의 혼합 용기(미도시됨)에 상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브를 넣을 수 있다. 여기서, 상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브의 혼합비는 대략 10~40Wt% : 10~30Wt% : 30~80Wt%로 조절될 수 있다. 더 바람직하게는 상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브의 혼합비는 대략 25~35Wt% : 15~25Wt% : 40~60Wt%로 조절될 수 있다. 상기와 같은 혼합 비율을 갖는 상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브를 혼합하여 혼합액을 제조할 수 있다. 여기서, 상기 혼합액의 혼합 효율을 향상시키기 위해, 상기 혼합 용기를 초음파 처리(Sonification) 혼합 방식, 원심 혼합기를 이용한 혼합 방식, 볼 밀러(ball miller) 장치를 이용한 혼합 방식 등의 기술이 부가될 수 있다. 이에 따라, 상기 혼합 용기에는 기설정된 혼합 비율 및 물리적 특성을 만족하는 OS 테스트를 위한 전극 패드 형성용 도전성 페이스트가 제조될 수 있다. 한편, 상기 도전성 페이스트를 제조하는 단계는 상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브 이외의 소정의 금속 물질을 더 혼합시키는 단계를 더 포함할 수 있다. 예컨대, 상기 도전성 페이스트를 제조하는 단계는 상기 고분자 물질, 상기 용매 및 상기 탄소나노튜브 혼합액로 이루어진 혼합액에 구리(Cu)를 혼합시키는 단계를 더 포함할 수 있다. 상기 구리는 상기 도전성 페이스트의 도전성을 조절하기 위한 금속일 수 있다.
상기 도전성 페이스트를 이용하여 상기 세라믹 기판(110)에 전극 패드(120)를 형성할 수 있다(S140). 일 예로서, 스크린 프린팅(screen printing) 방식으로 상기 도전성 페이스트를 상기 세라믹 기판(110)의 기설정된 영역 상에 인쇄하여 형성한 후 상기 세라믹 기판(110)을 건조시킬 수 있다. 또는, 다른 예로서, 일반적인 박막 형성 공정, 예컨대, 원자층 증착(ALD), 화학적 기상 증착(CVD) 및 물리적 기상 증착(PVD) 등의 방식으로 이용하여 상기 도전성 페이스트를 상기 세라믹 기판(110) 상에 형성시킬 수 있다. 이에 따라, 상기 세라믹 기판(110) 상에는 비아(114) 및 금속 패턴에 전기적으로 연결된 전극 패드(120)가 형성될 수 있다. 한편, 상기 전극 패드(120)는 세라믹 기판(110)의 전면 상에 배치되는 전면 패드(122) 및 상기 세라믹 기판(110)의 배면 상에 배치되는 배면 패드(124)를 포함할 수 있다.
도 1 및 도 4를 참조하면, OS 테스트를 수행할 수 있다(S150). 예컨대, 상기 전극 패드(120)의 전면 패드(122) 상에 테스터기의 포고핀(210)을 위치시킬 수 있다. 상기 포고핀(210)은 상기 전면 패드(122)에 전기적으로 접속하여, 상기 세라믹 기판(110)에 형성된 비아(114) 및 전극 패턴에 통전될 수 있다. 그리고, 상기 전극 패드(120)의 배면 패드(124) 상에 프로브 카드의 프로브핀(220)을 위치시킬 수 있다. 상기 프로브핀(220)은 상기 배면 패드(124)에 전기적으로 접속하여, 상기 비아(114) 및 상기 전극 패턴에 통전될 수 있다. 상기 포고핀(210) 및 상기 프로브핀(220)을 통해 소정의 테스트용 전기 신호를 제공한 후, 상기 전기 신호를 상태를 분석하여 상기 세라믹 기판(110)의 전기적인 불량 여부를 검사할 수 있다.
도 1, 도 5 및 도 6을 참조하면, 세라믹 기판(110)으로부터 전극 패드(120)를 제거할 수 있다(S150). 일 예로서, 상기 전극 패드(120)는 마이크로웨이브 플라즈마 처리 방식으로 제거될 수 있다. 예컨대, 플라즈마 식각 장치(300)를 준비할 수 있다. 상기 플라즈마 식각 장치(300)는 하우징(310), 스테이지(320), 가스 공급기(330), 전극(340) 및 전력 인가기(350)를 구비할 수 있다. 상기 하우징(310)은 내부에 상기 세라믹 기판(110)의 전극 패드(120)를 제거하기 위한 식각 공정을 수행하는 내부 공간(A)을 제공할 수 있다. 상기 하우징(310)의 일측에는 배기라인(312)이 연결될 수 있다. 상기 배기라인(312)은 상기 내부 공간(A) 내 가스를 배출함으로써, 상기 내부 공간(A)의 압력을 조절할 수 있다. 상기 배기라인(312)에는 진공 펌프(미도시)가 구비될 수 있다. 상기 스테이지(320)는 상기 하우징(310)의 내부에서 상기 세라믹 기판(110)을 지지할 수 있다. 상기 가스 공급기(330)는 상기 하우징(310)으로 소정의 가스를 공급할 수 있다. 예컨대, 상기 가스 공급기(330)는 활성가스 공급라인(332) 및 불활성가스 공급라인(334)을 포함할 수 있다. 상기 활성가스 공급라인(332)은 상기 하우징(310)으로 산소 가스(O2)를 공급할 수 있다. 상기 불활성가스 공급라인(334)은 상기 하우징(310)으로 아르곤 가스(Ar gas), 헬륨 가스(He gas) 및 네온 가스(Ne gas) 중 적어도 어느 하나를 공급할 수 있다. 상기 전극(340)은 상기 내부 공간(A)에서 상기 스테이지(320)와 마주보도록 제공될 수 있다. 상기 전극(340)은 소정의 자기 코일(magnetic coil:미도시)에 의해 감싸지도록 제공될 수 있다. 상기 전력 인가기(350)는 상기 전극(340)에 소정의 전력을 인가할 수 있다. 예컨대, 상기 전력 인가기(350)는 상기 전극(340)에 마이크로웨이브(microwave)를 인가할 수 있다. 또는, 상기 전력 인가기(350)는 고주파 전압(RF Voltage) 또는 ECR(Elector Cyclotron Resonance)을 인가할 수 있다.
상기 세라믹 기판(110)을 상기 하우징(310)의 상기 내부 공간(A)에 반입시킨 후 상기 스테이지(320) 상에 안착시킬 수 있다. 상기 전력 인가기(350)는 상기 전극(340)에 소정의 마이크로웨이브를 인가할 수 있다. 상기 마이크로웨이브는 대략 2.0GHz 내지 3.0GHz로 주파수 범위를 갖도록 조절될 수 있다. 그리고, 상기 활성가스 공급라인(332) 및 상기 불활성가스 공급라인(334)은 상기 하우징(310) 내부에 선택적으로 활성 가스 및 불활성 가스를 공급할 수 있다. 그리고, 상기 배기라인(312)은 상기 내부 공간(A) 내 가스의 배출량을 조절하여, 상기 내부 공간(A)의 압력을 조절할 수 있다. 예컨대, 상기 내부 공간(A) 내 압력은 대략 0.7mmHg 내지 1.3mmHg로 조절될 수 있다. 상기 하우징(310) 내부로 공급된 상기 산소 가스는 상기 전극(340)에 의해 활성화되며, 이에 따라 상기 내부 공간(A)에는 플라즈마(P)가 형성될 수 있다. 상기 플라즈마(P)에 의해 상기 세라믹 기판(110)의 전극 패드(120)는 제거될 수 있다. 상기와 같은 플라즈마 식각 공정은 대략 2분 내지 6분 정도 수행될 수 있다.
도 7a는 본 발명의 실시예에 따른 전극 패드 처리 방법으로 상기 세라믹 기판(110)의 전극 패드(120)를 제거시킨 모습을 보여주는 도면이고, 도 7b는 종래의 물리적 방법으로 세라믹 기판(10)의 전극 패드(12)를 제거시킨 모습을 보여주는 도면이다. 도 7a 및 도 7b를 비교 참조하면, 도 7a에 도시된 바와 같이, 본 발명은 상기와 같은 플라즈마 처리 방식으로 전극 패드(120)를 제거한 결과, 상기 세라믹 기판(110)의 손상 없이 상기 전극 패드(120)가 완전히 제거된 모습을 보여준다. 이와 달리, 도 7b에 도시된 바와 같이, 앞서 종래 기술에서 살펴본 물리적 방법으로 전극 패드(12)를 제거한 결과, 세라믹 기판(10) 표면에 전극 패드(12)의 입자들이 박히는 현상이 발생되었고, 이에 더하여 전극 패드(12)가 완전히 제거되지 않은 모습을 보여준다.
상술한 바와 같이, 본 발명은 탄소나노튜브 및 구리를 포함하는 도전성 페이스트로 세라믹 기판(110)에 전극 패드(120)를 형성하여 OS 테스트를 수행한 후, 상기 전극 패드(120)를 플라즈마 처리 방식으로 제거함으로써, 효과적으로 전극 패드(120)를 형성 및 제거할 수 있다. 이에 따라, 본 발명에 따른 전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법은 세라믹 기판(110)의 손상 없이 효과적으로 OS 테스트를 수행할 수 있다.
이하, 상술한 전극 패드 제거 방법의 변형예들을 상세히 설명한다. 여기서, 앞서 설명한 본 발명의 실시예에 따른 전극 패드 형성 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법에 대해 중복되는 내용들은 생략하거나 간소화될 수 있다.
도 8은 본 발명의 일 변형예에 따른 전극 패드 제거 방법을 보여주는 도면이다. 도 8을 참조하면, 본 발명의 일 변형예에 따른 전극 패드 제거 방법은 가스 분사 방식으로 전극 패드를 제거할 수 있다. 예컨대, 전극 패드 제거용 가스 처리 장치(400)를 준비할 수 있다. 상기 가스 처리 장치(400)는 냉각 탱크(410) 및 분사기(420)를 포함할 수 있다. 상기 냉각 탱크(410)는 내부에 세라믹 기판(110)의 전극 패드(120)를 제거하기 위한 내부 공간(B)을 제공할 수 있다. 상기 냉각 탱크(410)에는 상기 내부 공간(B)의 온도를 조절하기 위한 냉각기(미도시)가 제공될 수 있다. 상기 냉각기로는 냉매로서 액체 질소 또는 드라인 아이스를 사용하는 냉각기가 사용될 수 있다. 상기 분사기(420)는 상기 내부 공간(B)으로 전극 패드(120) 제거용 가스를 분사할 수 있다. 일 예로서, 상기 분사기(420)로는 복수의 제트 분사기(jet injector)가 사용될 수 있다.
상기 가스 처리 장치(400)의 내부 공간(B)에 상기 세라믹 기판(110)을 위치시킬 수 있다. 상기 냉각 탱크(410)의 내부 공간(B)의 온도는 상기 냉각기에 의해 공정 온도로 조절될 수 있다. 상기 공정 온도는 대략 -20℃로 -40℃로 조절될 수 있다. 더 바람직하게는 상기 공정 온도는 대략 -35℃ 내지 -30℃일 수 있다. 상기 내부 공간(B)의 온도가 기설정된 공정 온도로 조절되면, 상기 분사기(420)는 상기 세라믹 기판(110)을 향해 전극 패드(120) 제거용 유체를 분사할 수 있다. 여기서, 상기 분사기(420)는 이산화탄소(CO2), 메탄(CH4), 벤젠(C6H6) 및 암모니아(NH4) 중 적어도 어느 하나의 유체를 분사할 수 있다. 상기와 같은 유체들은 기체 상태로 분사되거나 에어로졸 상태, 또는 액체상태로 분사될 수 있다. 분사된 유체는 상기 전극 패드(120)를 제거한 후 상기 냉각 탱크(410)로부터 배출될 수 있다.
도 9는 본 발명의 다른 변형예에 따른 전극 패드 제거 방법을 보여주는 도면이다. 도 9를 참조하면, 본 발명의 다른 변형예에 따른 전극 패드 제거 방법은 레이저 처리 방식으로 전극 패드를 제거할 수 있다. 예컨대, 소정의 레이저를 분사하는 광조사기(500)를 준비할 수 있다. 상기 광조사기(500)는 복수개가 제공될 수 있으며, 각각의 광조사기(500)는 상기 세라믹 기판(110)의 전면 및 배면으로 레이저를 조사할 수 있도록 배치될 수 있다. 세라믹 기판(110)으로 조사된 레이저는 전극 패드(120)를 선택적으로 제거할 수 있다.
도 10은 본 발명의 또 다른 변형예에 따른 전극 패드 제거 방법을 보여주는 도면이다. 도 10을 참조하면, 본 발명의 또 다른 변형예에 따른 전극 패드 제거 방법은 램프 처리 방식으로 전극 패드를 제거할 수 있다. 예컨대, 복수의 램프들(600)을 준비할 수 있다. 상기 램프들(600)은 마이크로웨이브 또는 레이저빔 램프들일 수 있다. 상기 램프들(600)은 상기 세라믹 기판(110)에 소정의 광을 제공함으로써, 상기 세라믹 기판(110)의 전극 패드(120)를 제거할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 단계으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 기판 검사 방법을 보여주는 순서도이다.
도 2 내지 도 5는 본 발명의 실시예에 따른 기판의 오픈 쇼트 검사 과정을 설명하기 위한 도면들이다.
도 6은 본 발명의 실시예에 따른 전극 패드의 제거를 위한 플라즈마 처리 장치를 보여주는 도면이다.
도 7a는 본 발명의 실시예에 따른 전극 패드 처리 방법으로 상기 세라믹 기판의 전극 패드를 제거시킨 모습을 보여주는 도면이다.
도 7b는 종래의 물리적 방법으로 세라믹 기판의 전극 패드를 제거시킨 모습을 보여주는 도면이다.
도 8은 본 발명의 일 변형예에 따른 전극 패드 제거 방법을 보여주는 도면이다.
도 9는 본 발명의 다른 변형예에 따른 전극 패드 제거 방법을 보여주는 도면이다.
도 10은 본 발명의 또 다른 변형예에 따른 전극 패드 제거 방법을 보여주는 도면이다.
*도면의 주요 부분에 대한 부호 설명*
110 : 세라믹 기판
112 : 그린시트
114 : 비아
120 : 전극 패드
122 : 전면 패드
124 : 배면 패드
210 : 포고핀
220 : 프로브핀
300 : 플라즈마 처리 장치
310 : 하우징
320 : 스테이지
330 : 가스 공급기
340 : 전극
350 : 전력 인가기

Claims (14)

  1. 탄소나노튜브(CNT)를 포함하는 도전성 물질로 세라믹 기판에 전극 패드들을 형성하는 단계; 및
    상기 세라믹 기판에 형성된 상기 전극 패드의 오픈 쇼트 검사(Open Short Test)를 수행 후, 상기 세라믹 기판에 형성된 상기 전극 패드들을 제거하는 단계를 포함하는 전극 패드 처리 방법.
  2. 제 1 항에 있어서,
    상기 전극 패드들을 형성하는 단계는 고분자 물질, 용매, 그리고 탄소나노튜브 파우더를 혼합한 혼합액으로, 상기 기판의 오픈 쇼트 검사를 위한 전극 패드 제조용 도전성 페이스트를 제조하는 단계를 포함하는 전극 패드 처리 방법.
  3. 제 2 항에 있어서,
    상기 고분자 물질, 상기 용매, 그리고 상기 탄소나노튜브 파우더의 혼합비는 10~40Wt% : 10~30Wt% : 30~80Wt%인 전극 패드 처리 방법.
  4. 제 2 항에 있어서,
    상기 도전성 페이스트를 제조하는 단계는 상기 혼합액에 구리(Cu)를 혼합시키는 단계를 더 포함하는 전극 패드 처리 방법.
  5. 제 2 항에 있어서,
    상기 고분자 물질은 아민(amine) 계열의 물질, 불소수지 계열의 물질, 그리고 아크릴 계열의 물질 중 적어도 어느 하나를 포함하고,
    상기 용매는 알코올(alcohol), 엔엠피(N-methyl Pyrrolidone), 그리고 톨루엔(toluene) 중 어느 하나를 포함하는 전극 패드 처리 방법.
  6. 제 5 항에 있어서,
    상기 아민 계열의 물질은 부틸아민(butylamine), 헥실아민(hexylamine), 옥틸아민(Octylamine), 피리딘 중 적어도 어느 하나를 포함하고,
    상기 불소수지계열의 물질은 폴리비닐알코올(Polyvinyl Alcohol: PVA), 폴리비닐덴 플로라이드(Polyvinylidene Fluoride:PVDF), 폴리아닐린(Polyaniline:PAN), 폴리피롤(Polypryrrole:PPy), 폴리티오핀(Polythiophene), 그리고 폴리설퍼니트리드(Polysulfurnitride) 중 적어도 어느 하나를 포함하고,
    상기 아크릴 계열의 물질은 폴리비닐아크릴레이트(Polyvinylacrylate) 및 폴리메틸메타아크릴레이트(Polymethyl methacrtlate) 중 적어도 어느 하나를 포함하는 전극 패드 처리 방법.
  7. 제 1 항에 있어서,
    상기 전극 패드를 형성하는 단계는 화학적 기상 증착법(Chemical Vapor Deoposition:CVD), 스퍼터링 방법(Sputtering), 원자층 증착법(Atomic Layer Deposition:ALD), 분자 빔 에피택시법(Molecular Beam Epitaxy:MBE), 그리고 물리적 기상 증착법(Physical Vapor Deposition:PVD) 중 어느 하나의 방법으로 형성되는 전극 패드 처리 방법.
  8. 제 1 항에 있어서,
    상기 전극 패드를 제거하는 단계는 마이크로웨이브 플라즈마 분위기에 상기 세라믹 기판을 노출시키는 단계를 포함하는 전극 패드 처리 방법.
  9. 제 1 항에 있어서,
    상기 전극 패드를 제거하는 단계는 이산화탄소(CO2), 메테인(methane:CH4), 벤젠(Benzene:C6H6), 그리고 암모니아(NH4) 중 적어도 어느 하나의 가스를 상기 세라믹 기판에 분사하여 이루어지는 전극 패드 처리 방법.
  10. 제 1 항에 있어서,
    상기 전극 패드를 제거하는 단계는 레이저 처리 방식을 사용하여 이루어지는 전극 패드 처리 방법.
  11. 탄소나노튜브를 포함하는 도전성 물질로 세라믹 기판의 전면에 전면 패드 및 상기 전면의 반대편인 배면에 배면 패드를 각각 형성하는 단계;
    상기 전면 패드에 테스터기의 포고핀을 접속시키는 단계;
    상기 배면 패드에 프로브 카드의 프로브핀을 접속시키는 단계;
    상기 세라믹 기판의 오픈 쇼트 검사를 수행하는 단계; 및
    상기 전면 패드 및 상기 배면 패드를 제거하는 단계를 포함하는 기판의 오픈 쇼트 검사 방법.
  12. 제 11 항에 있어서,
    상기 세라믹 기판의 전면에 전면 패드 및 상기 전면의 반대편인 배면에 배면 패드를 각각 형성하는 단계는:
    고분자 물질, 용매, 그리고 탄소나노튜브 파우더를 혼합한 혼합액으로, 상기 세라믹 기판의 오픈 쇼트 검사를 위한 전극 패드 제조용 도전성 페이스트를 제조하는 단계;
    스크린 인쇄 방식으로 상기 세라믹 기판의 기설정된 영역에 선택적으로 상기 도전성 페이스트를 형성하는 단계; 및
    상기 도전성 페이스트를 건조하는 단계를 포함하는 기판의 오픈 쇼트 검사 방법.
  13. 제 12 항에 있어서,
    상기 도전성 페이스트를 제조하는 단계는 상기 혼합액에 구리(Cu)를 혼합시키는 단계를 더 포함하는 기판의 오픈 쇼트 검사 방법.
  14. 제 11 항에 있어서,
    상기 전면 패드 및 상기 배면 패드를 제거하는 단계는 상기 세라믹 기판을 마이크로웨이브 플라즈마 분위기에 노출시키는 단계를 포함하는 기판의 오픈 쇼트 검사 방법.
KR1020090083571A 2009-09-04 2009-09-04 전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법 KR101167762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090083571A KR101167762B1 (ko) 2009-09-04 2009-09-04 전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083571A KR101167762B1 (ko) 2009-09-04 2009-09-04 전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법

Publications (2)

Publication Number Publication Date
KR20110025485A KR20110025485A (ko) 2011-03-10
KR101167762B1 true KR101167762B1 (ko) 2012-07-24

Family

ID=43933028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083571A KR101167762B1 (ko) 2009-09-04 2009-09-04 전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법

Country Status (1)

Country Link
KR (1) KR101167762B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002257860A (ja) 2001-02-28 2002-09-11 Ibiden Co Ltd プローブカード
JP2008002852A (ja) 2006-06-20 2008-01-10 Japan Electronic Materials Corp プローブカードの接続パッド及びこれを用いたプローブカード
JP2009075027A (ja) 2007-09-25 2009-04-09 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002257860A (ja) 2001-02-28 2002-09-11 Ibiden Co Ltd プローブカード
JP2008002852A (ja) 2006-06-20 2008-01-10 Japan Electronic Materials Corp プローブカードの接続パッド及びこれを用いたプローブカード
JP2009075027A (ja) 2007-09-25 2009-04-09 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板

Also Published As

Publication number Publication date
KR20110025485A (ko) 2011-03-10

Similar Documents

Publication Publication Date Title
CN101651078B (zh) 聚焦环、等离子体处理装置及等离子体处理方法
TWI453815B (zh) Plasma processing device interior structure and plasma processing device
WO2005091687A1 (ja) マイクロプラズマジェット発生装置
JP2014090192A (ja) 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
CN114466519B (zh) 一种预图形化覆铜陶瓷基板及其制备方法
JP2003059919A (ja) マイクロ波プラズマ処理装置および処理方法
TWI836170B (zh) 陶瓷接合體、靜電卡盤裝置、陶瓷接合體的製造方法
KR101167762B1 (ko) 전극 패드 처리 방법 및 이를 이용한 기판의 오픈 쇼트 검사 방법
JPH05235520A (ja) 回路用基板のプラズマ処理方法
EP3142467B1 (en) Large area, uniform, atmospheric pressure plasma processing device and method using the device
JP5179219B2 (ja) 付着物除去方法及び基板処理方法
JPH07147311A (ja) 搬送アーム
TW201414874A (zh) 時效處理方法、電漿處理裝置及製造方法
US7487738B2 (en) Plasma processing apparatus and components thereof, and method for detecting life span of the components
US10109499B2 (en) Etching method and substrate
US20100031504A1 (en) Method of manufacturing probe card
JP4749683B2 (ja) エッチング方法
JP4381694B2 (ja) 試料の表面処理方法
KR100902616B1 (ko) 기판 처리 방법
KR100706021B1 (ko) 정전척 제조방법
CN114273992A (zh) 一种图案化金属层表面抛光方法
JP2003059911A (ja) 半導体装置の製造方法
KR20060135973A (ko) 정전척 제조방법
JP4363011B2 (ja) 基板表面処理方法及び装置
Liu et al. Investigation on Plasma Cleaning Technology of Wedge Bonding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee