KR101157022B1 - 전압 발생 회로 - Google Patents

전압 발생 회로 Download PDF

Info

Publication number
KR101157022B1
KR101157022B1 KR1020100064302A KR20100064302A KR101157022B1 KR 101157022 B1 KR101157022 B1 KR 101157022B1 KR 1020100064302 A KR1020100064302 A KR 1020100064302A KR 20100064302 A KR20100064302 A KR 20100064302A KR 101157022 B1 KR101157022 B1 KR 101157022B1
Authority
KR
South Korea
Prior art keywords
level
control signal
driver
power supply
voltage
Prior art date
Application number
KR1020100064302A
Other languages
English (en)
Other versions
KR20120003607A (ko
Inventor
정춘석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100064302A priority Critical patent/KR101157022B1/ko
Publication of KR20120003607A publication Critical patent/KR20120003607A/ko
Application granted granted Critical
Publication of KR101157022B1 publication Critical patent/KR101157022B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

전압 발생 회로는 전원 전압 출력단, 전원 전압을 분배한 피드백 전압과 기준 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 차동 증폭기, 제 1 제어 신호에 응답하여 전원 전압 출력단을 구동하도록 구성된 제 1 드라이버, 제 2 제어 신호에 응답하여 전원 전압 출력단을 구동하도록 구성된 제 2 드라이버 및 외부 전압의 레벨에 따라 제 2 제어 신호를 생성하도록 구성된 제어부를 포함한다.

Description

전압 발생 회로{VOLTAGE GENERATION CIRCUIT}
본 발명은 반도체 회로에 관한 것으로서, 특히 전압 발생 회로에 관한 것이다.
반도체 회로 특히, 반도체 메모리는 외부 전압(VDD) 또는 외부 전압(VDD)을 이용하여 내부적으로 생성한 다양한 내부 전압들을 전원 전압으로 사용하고 있다.
예를 들어, 지연 고정 루프(Delay Locked Loop: DLL)의 전원 전압(VDLL) 또한 외부 전압(VDD)을 이용하여 생성한 내부 전압이다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 전압 발생 회로(1)는 차동 증폭기(10), 드라이버(M3) 및 분배 저항(M1, M2)을 포함한다.
이와 같이 구성된 종래 기술은 차동 증폭기(10)가 기준 전압(VREF)과 피드백 전압(VFB)을 비교하여 제어 신호(VCTRL)를 생성한다.
이때 기준 전압(VREF)은 목표로 하는 전원 전압(VDLL)의 절반에 해당하는 전압 레벨을 갖는다.
드라이버(M3)는 제어 신호(VCTRL)에 따라 전류 구동 능력이 가변되고, 가변된 전류 구동 능력에 맞도록 외부 전압(VDD)에 의한 전류를 구동하여 전원 전압(VDLL)의 레벨을 조정한다.
전원 전압(VDLL)이 분배 저항(M1, M2)에 의해 분배되어 피드백 전압(VFB)이 생성된다.
이때 피드백 전압(VFB)은 전원 전압(VDLL)의 절반에 해당하는 레벨을 갖는다.
따라서 전원 전압(VDLL)의 레벨이 낮아지면 피드백 전압(VFB)의 레벨도 낮아지고 그에 따라 제어 신호(VCTRL)의 레벨이 낮아진다.
제어 신호(VCTRL)의 레벨이 낮아짐에 따라 드라이버(M3)의 전류 구동력이 증가하여 전원 전압(VDLL)의 레벨이 높아진다.
한편, 전원 전압(VDLL)의 레벨이 높아지면 피드백 전압(VFB)의 레벨도 높아지고 그에 따라 제어 신호(VCTRL)의 레벨이 높아진다.
제어 신호(VCTRL)의 레벨이 높아짐에 따라 드라이버(M3)의 전류 구동력이 감소하여 전원 전압(VDLL)의 레벨이 낮아진다.
이와 같이, 피드백 전압(VFB)에 따라 제어 신호(VCTRL), 전원 전압(VDLL)이 변하고 다시 피드백 전압(VFB)을 변화시키는 네가티브 피드백 루프(Negative Feedback Loop)에 의해 외부 전압(VDD)의 레벨이 변하여도 전원 전압(VDLL)의 레벨을 일정하게 유지시킬 수 있다.
그러나 종래 기술은 일반적인 레벨 즉, 목표 레벨과 동일하거나 근접한 외부 전압(VDD)에 따른 드라이버(M3)의 전류 구동력 변화량에 비해 일반적인 레벨에 비해 높아진 외부 전압(VDD)에 따른 드라이버(M3)의 전류 구동력 변화량이 크다. 따라서 네가티브 피드백 루프의 이득이 증가하는 반면, 위상 마진이 감소하여 전원 전압(VDLL)의 노이즈를 증가시킨다.
이와 같이 전원 전압(VDLL)의 노이즈 증가는 전원 전압(VDLL)을 사용하는 지연 고정 루프의 출력 클럭의 지터를 증가시키고 결국 반도체 메모리의 데이터 유효 윈도우를 감소시키는 문제를 유발한다.
본 발명의 실시예는 노이즈를 감소시킬 수 있도록 한 전압 발생 회로를 제공하고자 한다.
본 발명의 실시예는 전원 전압 출력단, 전원 전압을 분배한 피드백 전압과 기준 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 차동 증폭기, 제 1 제어 신호에 응답하여 전원 전압 출력단을 구동하도록 구성된 제 1 드라이버, 제 2 제어 신호에 응답하여 전원 전압 출력단을 구동하도록 구성된 제 2 드라이버 및 외부 전압의 레벨에 따라 제 2 제어 신호를 생성하도록 구성된 제어부를 포함함을 특징으로 한다.
본 발명의 실시예는 전원 전압 출력단, 및 전원 전압 출력단을 구동하도록 구성된 제 1 드라이버와 제 2 드라이버를 포함하며, 외부 전압 레벨이 설정 레벨 보다 낮으면 제 1 드라이버 및 상기 제 2 드라이버를 동작시키고, 외부 전압 레벨이 설정 레벨보다 높으면 제 2 드라이버의 동작을 중지시키도록 구성됨을 다른 특징으로 한다.
본 발명의 실시예는 외부 전압 레벨에 따라 드라이버의 구동 능력을 조정함으로써 전원 전압의 노이즈를 감소시킬 수 있다. 따라서 전원 전압을 사용하는 지연 고정 루프의 출력 클럭의 지터를 감소시키고 결국 반도체 메모리의 데이터 유효 윈도우를 증가시켜 데이터 출력 성능을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 전압 발생 회로(1)의 회로도,
도 2는 본 발명의 실시예에 따른 전압 발생 회로(100)의 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 전압 발생 회로(100)는 차동 증폭기(110), 제 1 드라이버(120), 제 2 드라이버(130), 분배 저항(140), 제어부(150) 및 전원 전압 출력단(170)을 포함한다.
차동 증폭기(110)는 기준 전압(VREF)과 피드백 전압(VFB)을 비교하여 제 1 제어 신호(VCTRL1)를 생성하도록 구성된다.
제 1 드라이버(120)는 제 1 제어 신호(VCTRL1)에 응답하여 전원 전압 출력단(170)을 구동하여 전원 전압(VDLL)을 생성하도록 구성된다.
제 1 드라이버(120)는 트랜지스터(M11)를 포함한다.
제 2 드라이버(130)는 제 2 제어 신호(VCTRL2)에 응답하여 전원 전압 출력단(170)을 구동하여 전원 전압(VDLL)을 생성하거나 동작 중지되도록 구성된다.
제 2 드라이버(130)는 트랜지스터(M12)를 포함한다.
이때 본 발명의 실시예는 게이트에 인가되는 전압 레벨이 동일한 조건에서, 제 1 드라이버(120)와 제 2 드라이버(130) 설계 시 각각의 전류 구동력이 종래의 드라이버(M3)의 전류 구동력에 비해 작도록 한다.
또한 제 1 드라이버(120)의 전류 구동력과 제 2 드라이버(130)의 전류 구동력을 합한 값은 드라이버(M3)(도 1 참조)의 전류 구동력과 동일하거나 근접한 값을 갖도록 트랜지스터들(M11, M12)을 설계할 수 있다.
분배 저항(140)은 전원 전압(VDLL)을 분배하여 피드백 전압(VFB)을 생성하도록 구성된다.
분배 저항(140)은 복수의 트랜지스터(M13, M14)를 포함한다.
제어부(150)는 외부 전압(VDD)의 레벨에 따라 제 2 제어 신호(VCTRL2)를 생성하도록 구성된다.
제어부(150)는 레벨 검출기(151) 및 다중화기(152)를 포함한다.
레벨 검출기(151)는 외부 전압(VDD)의 레벨과 설정 레벨을 비교하여 검출 신호(MON_VDD)를 생성하도록 구성된다.
레벨 검출기(151)는 외부 전압(VDD)의 레벨이 설정 레벨에 비해 낮다면 로우 레벨의 검출 신호(MON_VDD)를 생성하고, 설정 레벨에 비해 높다면 하이 레벨의 검출 신호(MON_VDD)를 생성하도록 구성할 수 있다.
다중화기(152)는 검출 신호(MON_VDD)에 응답하여 제 1 제어 신호(VCTRL1) 또는 외부 전압(VDD)을 제 2 제어 신호(VCTRL2)로서 출력하도록 구성된다.
다중화기(152)는 복수의 패스 게이트(PG11, PG12) 및 인버터(IV11)를 포함한다.
이와 같이 구성된 본 발명의 실시예의 전압 발생 동작을 설명하면 다음과 같다.
예를 들어, 외부 전압(VDD)의 레벨이 목표 레벨에 비해 낮다면, 레벨 검출기(151)는 로우 레벨의 검출 신호(MON_VDD)를 생성한다.
다중화기(152)는 로우 레벨의 검출 신호(MON_VDD)에 응답하여 제 1 제어 신호(VCTRL1)를 제 2 제어 신호(VCTRL2)로서 출력한다.
차동 증폭기(110)는 기준 전압(VREF)과 피드백 전압(VFB)을 비교하여 제 1 제어 신호(VCTRL1)를 생성한다.
제 1 드라이버(120)는 제 1 제어 신호(VCTRL1)에 따라 외부 전압(VDD)에 의한 전류로 전원 전압 출력단(170)을 구동한다.
제 2 드라이버(130)는 제 2 제어 신호(VCTRL2)에 따라 외부 전압(VDD)에 의한 전류로 전원 전압 출력단(170)을 구동한다.
즉, 제 1 드라이버(120)와 제 2 드라이버(130)는 동일한 레벨을 갖는 제 1 제어 신호(VCTRL1)와 제 2 제어 신호(VCTRL2)에 따라 전원 전압 출력단(170)을 함께 구동하여 전원 전압(VDLL)을 생성한다.
전원 전압(VDLL)이 분배 저항(140)에 의해 분배되어 피드백 전압(VFB)이 생성된다.
차동 증폭기(110)는 기준 전압(VREF)과 가변된 피드백 전압(VFB)을 비교하여 제 1 제어 신호(VCTRL1)의 레벨을 변화시킨다.
이와 같이, 피드백 전압(VFB)에 따라 제 1 제어 신호(VCTRL1), 전원 전압(VDLL)이 변하고 다시 피드백 전압(VFB)을 변화시키는 네가티브 피드백 루프(Negative Feedback Loop)에 의해 외부 전압(VDD)의 레벨이 변하여도 전원 전압(VDLL)의 레벨을 일정하게 유지시킬 수 있다.
한편, 외부 전압(VDD)의 레벨이 목표 레벨에 비해 높다면, 레벨 검출기(151)는 하이 레벨의 검출 신호(MON_VDD)를 생성한다.
다중화기(152)는 하이 레벨의 검출 신호(MON_VDD)에 응답하여 외부 전압(VDD)을 제 2 제어 신호(VCTRL2)로서 출력한다.
차동 증폭기(110)는 기준 전압(VREF)과 피드백 전압(VFB)을 비교하여 제 1 제어 신호(VCTRL1)를 생성한다.
제 1 드라이버(120)는 제 1 제어 신호(VCTRL1)에 따라 외부 전압(VDD)에 의한 전류로 전원 전압 출력단(170)을 구동한다.
제 2 드라이버(130)는 외부 전압(VDD) 레벨의 제 2 제어 신호(VCTRL2)가 게이트에 인가되므로 턴 오프 된다. 즉, 전류 구동 동작을 수행하지 못하게 된다.
즉, 제 2 드라이버(130)는 턴 오프 되고, 제 1 드라이버(120) 만이 전원 전압 출력단(170)을 구동하여 전원 전압(VDLL)을 생성한다.
이때 기 언급한 바와 같이, 제 1 드라이버(120)는 종래에 비해 전류 구동 능력의 변화가 작다. 따라서 제 1 드라이버(120) 만을 동작시킴으로써 전원 전압(VDLL)의 노이즈를 감소시킬 수 있다.
전원 전압(VDLL)이 분배 저항(140)에 의해 분배되어 피드백 전압(VFB)이 생성된다.
차동 증폭기(110)는 기준 전압(VREF)과 가변된 피드백 전압(VFB)을 비교하여 제 1 제어 신호(VCTRL1)의 레벨을 변화시킨다.
이와 같이, 피드백 전압(VFB)에 따라 제 1 제어 신호(VCTRL1), 전원 전압(VDLL)이 변하고 다시 피드백 전압(VFB)을 변화시키는 네가티브 피드백 루프(Negative Feedback Loop)에 의해 외부 전압(VDD)의 레벨이 변하여도 전원 전압(VDLL)의 레벨을 일정하게 유지시킬 수 있다.
결국, 본 발명의 실시예는 외부 전압(VDD)이 설정 레벨에 비해 낮은 경우에는 제 1 드라이버(120)와 제 2 드라이버(130)를 동시에 구동하여 종래 기술과 근접하거나 높은 전류 구동 능력을 발휘할 수 있다.
또한 외부 전압(VDD)이 설정 레벨에 비해 높은 경우에는 제 1 드라이버(120) 만을 구동하여 종래 기술에 비해 전류 구동 능력의 변화량을 감소시킴으로써 전원 전압(VDLL)의 노이즈를 감소시킬 수 있다. 물론 이 경우 종래 기술에 비해 전류 구동 능력은 작으나 외부 전압(VDD)이 높은 상태이므로 전원 전압(VDLL)을 원하는 레벨로 생성하는 것에 큰 영향을 끼치지 않는다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (5)

  1. 전원 전압 출력단;
    전원 전압을 분배한 피드백 전압과 기준 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 차동 증폭기;
    상기 제 1 제어 신호에 응답하여 상기 전원 전압 출력단을 구동하도록 구성된 제 1 드라이버;
    외부 전압의 레벨과 설정 레벨을 비교하여 제 2 제어 신호를 생성하도록 구성된 제어부; 및
    상기 제 2 제어 신호에 응답하여 상기 전원 전압 출력단을 구동하도록 구성된 제 2 드라이버를 포함하는 전압 발생 회로.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제어부는
    상기 외부 전압의 레벨이 상기 설정 레벨 이상이면 상기 제 2 드라이버의 동작을 중지시킬 수 있는 레벨의 상기 제 2 제어 신호를 생성하도록 구성되는 전압 발생 회로.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제어부는
    상기 외부 전압의 레벨과 상기 설정 레벨을 비교하여 검출 신호를 생성하도록 구성된 레벨 검출기, 및
    상기 검출 신호에 응답하여 상기 제 1 제어 신호 또는 외부 전압을 상기 제 2 제어 신호로서 출력하도록 구성된 다중화기를 포함하는 전압 발생 회로.
  4. 전원 전압 출력단; 및
    상기 전원 전압 출력단을 구동하도록 구성된 제 1 드라이버와 제 2 드라이버를 포함하며,
    외부 전압 레벨이 설정 레벨 보다 낮으면 상기 제 1 드라이버 및 상기 제 2 드라이버를 동작시키고, 상기 외부 전압 레벨이 상기 설정 레벨보다 높으면 상기 제 2 드라이버의 동작을 중지시키도록 구성된 전압 발생 회로.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 4 항에 있어서,
    상기 전원 전압을 분배한 피드백 전압과 기준 전압을 비교하여 상기 제 1 드라이버를 제어하기 위한 제 1 제어 신호를 생성하도록 구성된 차동 증폭기,
    상기 외부 전압의 레벨과 상기 설정 레벨을 비교하여 검출 신호를 생성하도록 구성된 레벨 검출기, 및
    상기 검출 신호에 응답하여 상기 제 1 제어 신호 또는 상기 외부 전압을 상기 제 2 드라이버를 제어하기 위한 제 2 제어 신호로서 출력하도록 구성된 다중화기를 더 포함하는 전압 발생 회로.
KR1020100064302A 2010-07-05 2010-07-05 전압 발생 회로 KR101157022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064302A KR101157022B1 (ko) 2010-07-05 2010-07-05 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064302A KR101157022B1 (ko) 2010-07-05 2010-07-05 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20120003607A KR20120003607A (ko) 2012-01-11
KR101157022B1 true KR101157022B1 (ko) 2012-06-21

Family

ID=45610504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064302A KR101157022B1 (ko) 2010-07-05 2010-07-05 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR101157022B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101867A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 지연 고정 루프 회로용 내부 전원 전압 발생기
KR100702766B1 (ko) 2005-12-07 2007-04-03 주식회사 하이닉스반도체 안정적인 ｄｌｌ용 내부 전압을 생성하는 내부 전압발생기와 이를 포함하는 내부 클록 발생기 및 그 내부 전압발생 방법
KR20070058800A (ko) * 2005-12-05 2007-06-11 삼성전자주식회사 지연동기루프
KR100892726B1 (ko) 2007-12-21 2009-04-10 주식회사 하이닉스반도체 지연고정루프용 전압 발생 회로, 그를 포함하는 반도체메모리 장치, 및 지연고정루프용 전압 발생 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101867A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 지연 고정 루프 회로용 내부 전원 전압 발생기
KR20070058800A (ko) * 2005-12-05 2007-06-11 삼성전자주식회사 지연동기루프
KR100702766B1 (ko) 2005-12-07 2007-04-03 주식회사 하이닉스반도체 안정적인 ｄｌｌ용 내부 전압을 생성하는 내부 전압발생기와 이를 포함하는 내부 클록 발생기 및 그 내부 전압발생 방법
KR100892726B1 (ko) 2007-12-21 2009-04-10 주식회사 하이닉스반도체 지연고정루프용 전압 발생 회로, 그를 포함하는 반도체메모리 장치, 및 지연고정루프용 전압 발생 방법

Also Published As

Publication number Publication date
KR20120003607A (ko) 2012-01-11

Similar Documents

Publication Publication Date Title
US8841893B2 (en) Dual-loop voltage regulator architecture with high DC accuracy and fast response time
US6518828B2 (en) Pumping voltage regulation circuit
JP6042091B2 (ja) スイッチングレギュレータの制御回路、スイッチングレギュレータおよび電子機器、スイッチング電源装置、テレビ
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US20130154592A1 (en) Circuit and method for providing a reference signal
US8633759B2 (en) Voltage generator and method of generating voltage
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
CN108270542B (zh) 频带选择时钟数据恢复电路以及相关方法
KR100753034B1 (ko) 내부 전원전압 발생 회로
JP2000228084A (ja) 電圧発生回路
KR101086877B1 (ko) 반도체 장치
KR100904423B1 (ko) 반도체 메모리 소자
KR101818505B1 (ko) 듀티비 보정 회로
KR101157022B1 (ko) 전압 발생 회로
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
EP2735933A1 (en) Startup control circuit in voltage regulators and related circuits
US9252784B2 (en) Device and method for controlling output amplitude of voltage control oscillator in electronic device
US8629697B2 (en) Semiconductor integrated circuit and method of operating the same
TW202328849A (zh) 低壓降穩壓系統及其控制方法
US9459638B2 (en) Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal
KR20160097403A (ko) 내부 전압 생성 회로 및 그의 동작 방법
KR100996192B1 (ko) 파워 업 신호 생성회로
CN110677025A (zh) 调压器的电流限制
JP5102413B2 (ja) 第１の電源電圧から第２の電源電圧を生成する装置、基準電圧発生器、ならびに、所望の電圧を生成するための方法および装置
KR20080060322A (ko) 반도체 소자의 내부전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee