KR101144545B1 - 반도체 제조를 위한 탄력적 혼성 결함 분류 - Google Patents
반도체 제조를 위한 탄력적 혼성 결함 분류 Download PDFInfo
- Publication number
- KR101144545B1 KR101144545B1 KR1020077009123A KR20077009123A KR101144545B1 KR 101144545 B1 KR101144545 B1 KR 101144545B1 KR 1020077009123 A KR1020077009123 A KR 1020077009123A KR 20077009123 A KR20077009123 A KR 20077009123A KR 101144545 B1 KR101144545 B1 KR 101144545B1
- Authority
- KR
- South Korea
- Prior art keywords
- rules
- defect
- rule
- defects
- statistical
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
- G01B5/28—Measuring arrangements characterised by the use of mechanical techniques for measuring roughness or irregularity of surfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/08—Locating faults in cables, transmission lines, or networks
- G01R31/10—Locating faults in cables, transmission lines, or networks by increasing destruction at fault, e.g. burning-in by using a pulse generator operating a special programme
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/24—Indexing scheme for image data processing or generation, in general involving graphical user interfaces [GUIs]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Medical Informatics (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
본 발명은 반도체 제조에서의 결함을 분류하기 위한 혼성 방법을 제공한다. 상기 방법은 결함에 대한 탄력적 규칙 시퀀스를 검사 데이터에 적용하는 것을 포함한다. 규칙의 시퀀스는 확정 규칙, 통계 규칙, 혼성 규칙, 또는 이들 일부 조합을 포함한다. 시퀀스에 포함된 규칙은 그래픽 인터페이스를 이용하여 사용자에 의해 선택될 수 있다. 또한, 이 방법은 규칙의 시퀀스를 검사 데이터에 적용한 결과에 기초하여 결함을 분류하는 것을 포함한다.
Description
본 발명은 일반적으로 반도체 웨이퍼 또는 표본의 제조 동안 발생된 결함을 분류하기 위한 컴퓨터 구현 방법에 관한 것이다. 임의의 실시예는 반도체 표본의 검사에 의해 발견되는 결함에 대해 통계 규칙(statistic rule), 확정 규칙(deterministic rule), 혼성 규칙, 또는 이들의 조합 중 하나 이상의 시퀀스를 탄력적(flexible)으로 적용하는 것, 그리고 규칙의 시퀀스의 적용 결과에 기초하여 결함을 분류하는 것을 포함하는 컴퓨터 구현 방법에 관한 것이다.
다음의 설명 및 예들은 본 배경기술 영역 내에 포함됨으로써 선행기술로 인정되어서는 안된다.
웨이퍼 검사 시스템은 각각의 웨이퍼 상의 수천개의 비정상(통상 "이벤트" 또는 "결함"으로 불림)을 자주 발견한다. 결함은 반도체 웨이퍼를 제조하는 동안 발생할 수 있는 구조적 흠, 프로세스 찌꺼기, 및 외부 오염과 같은 다양한 형태일 수 있다. 결함 분류는 검사에 의해 생성되는 다량의 정보를 분별하기 위해 그리고 "관심있는" 결함의 위치를 파악하기 위해 사용된다. 웨이퍼 제조 공정이 발전함에 따라 관심 결함 유형이 변한다. 결함의 중요성은 모양, 및 위치, 다른 결함과의 근 접성과 표본의 과거 이력과 같은 다른 특성을 포함하는 몇몇의 요소 따라 좌우된다.
많은 상이한 결함 분류 방법이 사용되어 왔다. 반도체 검사의 분야에서 결함을 분류하기 위한 현행의 방법은 3개의 일반적인 카테고리 내에 있다.
1) 확정 규칙 기반 방법;
2) 통계/훈련 기반 방법; 및
3) 확정 규칙 및 훈련 특성의 고정 조합
완전 규칙 기반 접근법의 예는, 미국 캘리포니아주 산호세에 소재하는 KLA-Tencor사에서 상용화한 AIT II, AIT III, 및 AIT XP 시스템에 제공되는 RTC(Run Time Classification)를 포함하고, 미국 캘리포니아주 산타 클라라에 소재하는 주식회사 어플라이드 머티리얼스(Applied Materials Inc.)에서 상용화한 콤퍼스 툴에서의 초기 발매의 온-더-플라이(OTF) 분류 방법을 포함하고, 미국 캘리포니아주 밀피타스에 소재하는 헤르메스 마이크로 비전(Hermes Micro Vision)에서 상용화한 전압 콘트라스트 결함에 대한 그레이 레벨 비닝(binning)을 포함한다. 이런 분류자의 세트업은 사용자가 이해하기에 상대적으로 간단하고 쉽다. 이러한 많은 접근법은 결함이 다양한 그래픽 수단을 통해 어떻게 구별되는지를 보여주고, 각각의 빈에 있는 결함의 예를 보여줌으로써 일부 사용자 보조(user assistance)를 제공한다. 확정 규칙 기반 분류자는 일반적으로 높은 처리율을 갖는다.
통계적(훈련) 분류의 예는 KLA-Tencor사에서 상용화한 23xx, AIT, eSxx, 및 eV300 툴의 현재의 자동 결함 분류(ADC) 및 인라인 ADC (iADC) 제품이 있다. 이들 특정 예는 결함을 구별하기 위해서 통계적 분류(예를 들어 가장 근접한 이웃) 접근법을 사용한다. 훈련된 분류자의 추가적 예로는 미국 캘리포니아주 산타 클라라에 소재하는 주식회사 어플라이드 머티리얼스(Applied Materials Inc.)에서 상용화한 "OTF 그룹핑"으로 불리는 현재 발매되는 OTF가 있다. 사용자가 각 빈에 대하여 낮은 양성 오류(false positive) 또는 음성 오류(false negative) 평가의 중요도를 제어할 수 있지만, 이들 분류 알고리즘은, 결함과 훈련 세트를 매칭시키는, "블랙 박스" 방식으로 결함의 외형 및 콘텍스트(소위 "결함 피처(features)")의 수학적 표현식을 사용한다.
혼성 접근법의 하나의 예로는 SEMVision ADC가 있다. SEMVision ADC는 미국 캘리포니아주 산타 클라라에 소재하는 주식회사 어플라이드 머티리얼스(Applied Materials Inc.)에서 상용화한 것으로서, 결함 바운더리 분석, 백그라운드의 분할, 및 다중 관점 화상을 통한 결함의 깊이에 주로 기초로 하는, 코어 클래스라고 불리는 빈의 고정 세트를 갖는다. 이 접근법에서는 행해질 결정의 순서 및 유형을 정하는 트리 구조가 고정되어 있지만 분류에 대한 임계는 사용자에 의해 설정될 수 있다.
전술한 방법은 결함 분류에 있어서는 다소 성공적이지만, 이들 각각의 방법은 개선될 수 있다. 예를 들어, 많은 확정식 방법은 양호한 분류에 관련되는 모든 결함 특성을 포함하지는 않는다. 덧붙여, 바운더리 고정 방식은 상이한 표본에 대해서 시간이 경과함에 따라 제대로 기능하지 않는 경우가 많다. 또한, 확정 규칙 기반 방법은 규칙 및 결함 특성의 용도에 있어서 일반적으로 탄력적이지 않다. 덧 붙여, 이들 방법은 특성의 수와 종류 및 그들을 결합하는 방법의 일부 제한을 포함한다. 또한 이들 방법은 분류 레시피를 생성가능하게 함에 있어서 사용자 인터페이스의 결핍을 일반적으로 갖는다. 예를 들어 사용자 인터페이스는 조작이 복잡할 수 있고, 최종 결과가 명확하지 않을 수 있다.
충분히 훈련된 접근법들의 하나의 단점은 이들 방법은 일반적으로 훈련을 위한 이용가능한 각각의 빈마다 충분한 결함 개체수를 충분히 갖는 것에 달려있다는 점이다. 또한, 이들 방법은 달라 보이는 결함이 발견될 때 또는 처리 조건이 변경될 때 유지되고 갱신될 필요가 있다. 덧붙여, 이들 방법은 블랙 박스(즉, 사용자는 분류하기 위해 사용될 특성 또는 특성 그룹을 선택할 수 없음)로서 기능을 하기 때문에, 이 방법들은 사용자의 의도를 반영할 수 없는 방식으로 동작한다. 게다가, 이들 방법은 분석의 목적상 결함을 구별함에 있어서 중요할 수 있는 비-외형 특성을 종종 무시한다. 마지막으로, 충분히 훈련된 분류자는 일반적으로 확정 규칙, 특히, 많은 수의 특성으로 훈련된 것보다 실행 속도가 느리다.
탄력적이지 않은 혼성 방법들은 단점, 예컨대 사용자가 특정한 이미지나 표본에 대한 결함들을 구별하기를 원할 수도 있는 신규한 방법들을 고려하지 않는 경우가 많은 단점을 가진다. 덧붙여 이들 방법은 결함을 빈에 넣기 위해 사용되는 경로를 엄격하게 제한한다.
따라서, 전술한 하나 이상의 단점을 제거하는, 결함을 분류하기 위한 컴퓨터 구현 방법을 발전시키는 것이 유익하다.
본 발명의 실시예는 반도체 제조시에 발견된 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법에 관한 것이다. 여기에서 사용되는 "탄력적(flexible)"이란 용어는 일반적으로 사용자가 설정가능하거나 또는 사용자에 의해 정의되는 것으로 정의될 수 있다. 다시 말하면, "탄력적 컴퓨터 구현 방법"은 파라미터가 사용자에 의해 정의 및/또는 설정될 수 있는 컴퓨터 구현 방법으로 정의될 수 있다. 여기서 기술한 컴퓨터 구현 방법이 탄력적 방식 및 이 탄력성의 이점은 여기에 제공된 본 발명의 설명을 더 읽으면 더 명확해 질 것이다.
이 방법은 결함에 대한 규칙의 시퀀스를 반도체 표본의 검사에 의해서 발생되는 검사 데이터에 적용하는 것을 포함한다. 규칙의 시퀀스는 통계 규칙, 확정 규칙, 통계와 확정의 혼성 규칙, 또는 이들 일부 조합을 포함한다.
확정 규칙은 하나 이상의 테스트를, 여기에서는 "속성(attributes)"이라고도 불리는, 결함의 특성에 적용하는 것이다. 예를 들어, 속성 또는 특성은 결함이 어두운지 밝은지의 여부, 백그라운드에 대한 결함의 콘트라스트, 측정된 사이즈, 검출 방법(예를 들면, 결함 검출 방법), 표본의 다른 레벨의 결함에 관한 정보, 표본의 결함의 위치, 다른 이벤트와의 근접성, 또는 결함을 빈에 확정적(deterministic)으로 넣도록 사용되는 속성들의 일부 조합을 포함할 수 있다.
이와는 대조적으로, 통계 규칙은 색상, 사이즈, 선예도(edge sharpness), 이심률, 진원도, 투명성, 텍스처, 또는 이들의 일부 조합을 포함하는 결함의 특성을 기초로 할 수 있다. 통계 규칙은 결함을 빈에 통계적으로 넣도록 특성을 적용한다. 규칙의 시퀀스의 적용을 위해 사용되는 통계 규칙 및 확정 규칙에 입력되는 결함의 특성은 사용자가 선택할 수 있다. 혼성 규칙은 분류를 위한 측정가능한 특성(예를 들어, 측정된 사이즈) 및 통계적 특성(예를 들어, 통계적 사이즈) 정보 양쪽을 함께 사용할 수 있다.
통계 규칙, 확정 규칙, 및 혼성 규칙은 사용자가 정의할 수 있다. 하나의 실시예에서, 검사 데이터에 적용하기 위해 사용되는 통계 규칙, 확정 규칙, 및/또는 혼성 규칙은 사용자에 의해 선택되어 분류를 행하기 위한 시퀀스 또는 "레시피"를 생성한다. 또 다른 실시예에 있어서, 확정 규칙, 통계 규칙, 및/또는 혼성 규칙은 검사하는 동안 적용된다. 추가의 실시예에서, 규칙의 시퀀스를 적용하는 것은 시험 동작 후, 웨이퍼 검사 완료 후, 또는 몇 개의 웨이퍼 검사 후에 수행될 수 있다.
또 다른 실시예에서, 규칙의 시퀀스의 일부는 검사하는 동안 결함이 발견될 때 적용된다. 규칙의 시퀀스의 다른 일부는 검사의 종료시에 적용된다. 규칙의 시퀀스의 다른 일부는 표본에서의 해당 결함과 다른 결함간의 근접성 또는 이전 표본의 이력을 기초로 하는 규칙을 포함할 수 있다. 다른 부분에의 적용이 완료된 후에 종속적인 규칙이 적용될 수 있다. 예를 들어, 검사 도중에는 확정 규칙 및 통계 규칙의 일부가 적용되지만, 검사 종료시에는 (스크래치에서와 같은)다른 결함과의 근접성 또는 결함 유형이 웨이퍼 전체에서 반복된다는 사실과 같은 다른 확정 규칙이 적용될 수 있다. 이와 같이, 검사가 종료될 때까지 이용할 수 없는 결과 또는 정보에 기초한 규칙은 그 때 실행될 것이다. 추가의 실시예에서, 규칙의 시퀀스를 검사 데이터에 적용하는 것은 사용자가 결함을 (예를 들어, 동일 툴 또는 상이한 툴로)관찰하는 동안 행해질 수 있다.
방법은 또한 규칙의 시퀀스의 적용의 결과를 기초로하여 결함을 분류하는 것을 포함한다. 일 실시예에서는, 분류의 결과로서 여러가지 규칙을 통해 결함들을 동일한 빈에 넣을 수 있다. 일 실시예에서, 분류의 결과는 결함에 대한 다수의 출력 분류를 포함할 수 있다. 덧붙여, 방법은 결함이 확정 규칙 또는 확정 규칙과 통계 규칙의 조합의 적용의 결과에 기초하여 뉘상스(nuisance) 결함인지를 판정하는 것을 포함할 수 있다. 다른 실시예에서, 결함을 분류하는 것은 검사 데이터에 통계 규칙 및/또는 확정 규칙을 적용한 결과에 기초하여 뉘상스 결함이라고 판정되는 결함을 필터링하는 것을 포함한다.
일 실시예에서, 방법은 분류의 결과에 기초하여 검사 레시피를 조정하는 것을 포함한다. 또 다른 실시예에서, 방법은 분류의 결과를 이용하여 엔지니어링 분석을 행하는 것을 포함할 수 있다. 추가의 실시예에서, 방법은 후속 활동을 위한 결함 샘플링 시에 분류의 결과를 이용하는 것을 포함할 수 있다. 예를 들어, 방법은 수동 또는 자동 관찰을 위한 샘플링 알고리즘과 같은 다른 분석 알고리즘에의 입력으로서 빈을 사용하는 것을 포함할 수 있다. 다른 실시예에서, 분류의 결과는 review SEM(scanning electron microscope)과 같은 상이한 관찰 도구 또는 검사 자체로부터의 데이터에 기초한 결함의 수동 분류하는 동안 사용자를 돕기 위해 사용될 수 있다. 다른 실시예에서, 방법은 상이한 하드웨어 구성을 갖는 상이한 검사 도구에 의해 생성되는 검사 데이터에 대한 컴퓨터 구현 방법을 수행하는 것을 포함할 수 있다.
일 실시예에서, 규칙의 시퀀스를 검사 데이터에 적용하기 위해 사용되는 확정 규칙, 통계 규칙, 및 혼성 규칙은 사용자가 선택한다. 다른 실시예에서, 규칙의 시퀀스는 사용자가 쌍방향 사용자 인터페이스를 이용해 작업하여 편성될 수 있다. 추가의 실시예에서, 방법은 쌍방향 사용자 인터페이스를 이용하여 비제한적인 불(Boolean) 연산자를 결함 속성에 적용시키는 것을 통해 확정 규칙을 구축하는 것을 포함할 수 있다.
규칙의 시퀀스는 여러가지의 레벨을 갖는 트리로서 쌍방향 사용자 인터페이스에 나타낼 수 있다. 일 실시예에서, 트리는 하나 이상의 브랜치, 하나 이상의 종료 빈, 또는 이들의 일부 조합을 생성하는 노드들을 포함할 수 있다. 일부 실시예에서, 트리는 확정 노드, 통계 노드, 확정과 통계의 혼성 노드, 또는 이들의 일부 조합을 포함할 수 있다. 또 다른 실시예에서, 트리는 속성 이름에 의해 지정된 학정 노드, 이름에 의해 지정된 통계 노드, 이름에 의해 지정된 혼성 노드 또는 이들의 일부 조합을 포함할 수 있다.
하나의 실시예에서, 규칙의 시퀀스는 오직 통계 규칙만을 포함할 수 있다. 이런 하나의 실시예에서, 이 규칙들은, 규칙에 관한 사용자의 이해를 돕고, 사용될 특성의 선택성을 가능하게 하도록 그룹으로 편성될 수 있다. 이 선택성은 3가지 주된 이점을 갖는다. 분류는 관념적 예시를 포함할 수 있는 상당히 적은 수의 예시를 갖고 행할 수 있고, 분류는 보다 많은 표본에서 안정될 수 있으며, 분류는 보다 빠르게 실행될 수 있다는 것이다. 또 다른 실시예에서, 통계 규칙은 개별적으로 가중될 수 있다. 추가의 실시예에서, 통계 규칙 및 혼성 규칙은, 이들 규칙에 관한 사용자의 이해를 돕고, 사용자의 의도를 반영한 분류를 제공하도록 선택을 위한 그룹으로 편성될 수 있다.
전술된 쌍방향 사용자 인터페이스는 분류의 결과를 그래픽으로 샘플 이미지와 함께 예시할 수 있다. 전술된 컴퓨터 구현 방법의 각 실시예는 여기에 설명된 임의의 다른 단계를 포함할 수 있다.
이하의 바람직한 실시예의 상세한 설명과 첨부된 도면을 참조하여 본 발명의 다음 이점은 당업자에게 더 명확해 질 것이다.
도 1은 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법의 일 실시예를 예시하는 플로우 차트이다.
도 2와 도 3은 결함을 분류하기 위해서 여기에 기술된 하나 이상의 컴퓨터 실행 방법을 행하기 위해 사용될 수 있는 사용자 인터페이스의 하나의 예를 예시하는 견본 스크린샷이다.
도 4는 혼성 분류 트리를 설명하는 사용자 인터페이스의 상세한 예시이다.
도 5는 여기에 설명된 하나 이상의 컴퓨터 구현 방법을 행하기 위해 사용될 수 있는 시스템의 일 실시예의 측면도를 예시하는 개략적인 다이어그램이다.
본 발명은 여러가지 변형이 가해지거나, 다른 형태로 되기 쉽지만, 구체적인 실시예들이 도면과 같이 도시되어 있고, 더욱 상세히 설명될 것이다. 도면은 축척에 맞지 않을 수 있다. 그러나 도면 및 상세한 설명이 본 발명을 개시된 특정 형태로 제한하고자 의도하는 것은 아니며, 그 반대로 그 의도는 청구의 범위에 의해 정 의되는 본 발명의 범위 및 정신에 속하는 모든 변형예나 균등물 및 대체물을 커버하는데 있음은 물론이다.
여기에 사용된 바와 같이, "결함"이라는 용어는 반도체 표본 상에서 발견될 수 있는 임의의 비정상(anomaly)을 지칭한다. 여기에 사용된 바와 같이, "반도체 표본"이라는 용어는 웨이퍼 또는 레티클이나 포토마스크와 같은 기술 분야에 알려진 임의의 다른 표본을 지칭하도록 사용된다. 여기에서는 실시예들이 웨이퍼에 관련하여 설명되었지만, 이들 실시예가 반도체 제조 기술에서 알려진 임의의 다른 표본 상에서 검출된 결함을 분류하기 위해 사용될 수도 있음은 물론이다.
여기에 사용되는 바와 같이, "웨이퍼"라는 용어는 일반적으로 반도체 또는 비반도체 재료로 형성된 기판을 지칭한다. 이러한 반도체 또는 비반도체 재료의 예는 단결정실리콘, 갈륨아세나이드, 및 인듐 포스파이드를 포함하지만, 이에 한정되는 것은 아니다. 이러한 기판은 반도체 제조 시설에서 흔하게 볼 수 있으며 반도체 제조 시설에서 공정에 이용될 수 있다.
웨이퍼는 패터닝되지 않은 순수 웨이퍼(virgin wafer)와 같은 기판만을 포함할 수 있다. 이와 달리, 웨이퍼는 기판에 형성된 하나 이상의 층을 포함할 수 있다. 예를 들어, 이러한 층은 레지스트, 유전체 물질, 및 전도성 물질을 포함하지만, 이에 한정되는 것은 아니다. 레지스트는 광학 리소그래피 기술, 전자빔 리소그래피(e-beam lithography) 기술, 또는 X-선 리소그래피 기술에 의해 패턴화될 수 있는 어떤 물질을 포함할 수 있다. 유전체 물질의 예는 이산화 규소, 질화규소, 산질화규소, 및 질화티타늄을 포함하지만, 이에 한정되지 아니다. 유전체 물질의 추 가 예는 미국 캘리포니아주 산타 클라라에 소재하는 주식회사 어플라이드 머티리얼스(Applied Materials, Inc.)에서 상용화한 블랙 다이아몬드(Black DiamondTM)와 미국 캘리포니아주 산호세에 소재하는 주식회사 노벨러스 시스템즈(Novellus Systems, Inc.)에서 상용화한 코랄(CORALTM)과 같은 "로우-k(low-k)" 유전체 물질과, "제로젤(xerogels)"과 같은 "울트라 로우-k(ultra-low k)" 유전체 물질, 탄탈 5산화물(tantalum pentoxide)과 같은 "하이-k(high-k)" 유전체 물질을 포함한다. 또한, 전도성 물질의 예는 알루미늄, 폴리실리콘 및 구리를 포함하지만, 이에 한정되지 않는다.
웨이퍼에 형성된 하나 이상의 층은 패턴화될 수도 있고, 또는 패턴화되지 않을 수도 있다. 예를 들어, 웨이퍼는 각각이 반복되는 패턴 특성을 갖는 복수의 다이(die)들을 포함할 수 있다. 이러한 재료의 층을 형성하여 처리함으로써 결국 완성된 반도체 장치를 얻을 수 있다. 이와 같이, 웨이퍼는 완성된 반도체 장치의 모든 층이 형성된 것은 아닌 기판을 포함할 수도 있고, 또는 완성된 반도체 장치의 모든 층이 형성된 기판을 포함할 수 있다. "반도체 장치"라는 용어는 여기에서 "집적 회로"라는 용어와 호환가능하게 사용된다. 덧붙여, 마이크로전자기계 시스템(MEMS) 장치 등과 같은 다른 장치도 또한 웨이퍼 상에 형성될 수 있다.
탄력적 사용자 인터페이스 결합 훈련 및 확정 규칙은 KLA-Tencor사에서 상용화한 23xx 릴리스 10.1, eS3x 버전 1.3, 및 9xxx 버전 9.0에서의 RBB(Rule Based Binning)로 알려져 있다. RBB는 iADC(훈련된 접근법)의 결과를 입력으로서 확정 규 칙에 사용되는 것을 허용하는 확정 규칙 기반 접근법이다. RBB의 능력은 이 출원에 포함되고 확장될 수 있다.
이제 도면으로 가서, 도 1은 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법의 일 실시예를 도시한다. 도 1에 나타낸 단계들은 방법의 실시에 있어서 본질적인 것이 아님에 유의하여야 한다. 도 1에 예시된 방법에서 하나 이상의 단계들은 생략되거나 추가될 수 있고, 이 방법은 여전히 본 실시예의 범위 내에서 실시될 수 있다.
이 방법은 단계 10에 나타낸 바와 같이 결함에 관한 규칙의 시퀀스를 검사 데이터에 적용하는 것을 포함한다. 반도체 표본의 검사에 의해 검사 데이터가 생성된다. 규칙의 시퀀스는 통계 규칙, 확정 규칙, 통계와 확정의 혼성 규칙, 또는 이들의 일부 조합을 포함한다. 일 실시예에 있어서, 규칙의 시퀀스를 적용하는 것은 확정 규칙 또는 기타 등등에 입력으로서 통계 규칙을 적용하여, 통계 규칙의 적용 결과를 사용하는 것을 포함할 수 있다.
일부 실시예에서, 검사 데이터에 적용되는 통계 규칙, 확정 규칙, 및/또는 혼성 규칙은 사용자가 한정할 수 있다. 다시 말하면, 통계 규칙, 확정 규칙, 및 혼성 규칙은 본질적으로 사용자에 의해 작성되거나 편집될 수 있다. 이와 달리, 통계 규칙, 확정 규칙, 및/또는 혼성 규칙은 컴퓨터 구현 방법에 의해 생성될 수도 있다. 컴퓨터 구현 방법은 예를 들어, 사용자가 선택한 결함 이미지에 기초하여 통계 규칙, 확정 규칙, 및/또는 혼성 규칙을 생성하는 것을 포함할 수도 있다. 덧붙여, 컴퓨터에 의해 생성된 규칙은 사용자가 편집할 수 있다. 통계 규칙, 확정 규칙, 및 혼성 규칙은 기술 분야에서 알려진 임의의 형태를 가질 수 있다.
확정 규칙은 결함들의 하나 이상의 측정가능한 특성을 기초로 한다. 일 실시예에서, 이 특성들은, 결함이 어두운지 밝은지의 여부, 결함은 어떻게 검출되었는지 즉, 검출 방법(예를 들어, 결함을 검출하기 위해 사용되는 임계값의 허용 오차의 레벨), 백그라운드에 대한 결함의 콘트라스트, 측정된 사이즈, 표본의 다른 레벨의 결함에 관한 정보, 표본의 결함의 위치, 다른 이벤트와의 근접성, 검사 툴의 능력에 따라 달라지는 다른 속성들, 결함 분류에 확정적으로 사용되는 속성들의 일부 조합과 같은 속성들을 포함할 수 있다. 확정 규칙은 하나 이상의 테스트를 결함의 특성에 적용한다. 예를 들어, 확정 규칙은 결함의 하나 이상의 측정가능한 속성을 이용하여 추가의 처리를 위해 결함을 구별 및/또는 결함을 빈에 할당한다.
확정 규칙의 일 예는 빛이 특정 수집 각도(collection angles)(예를 들어, 수집 각도의 실질적으로 반대 각도, 이외의 수집 각도는 제외)로 결함으로부터 흩어진다면, 이후 이 결함은 스크래치이다. 또한 빛이 스크래치로부터 흩어지는 수집 각도는 스크래치 방향(예를 들어, 스크래치가 길게 확장된 방향)을 나타낼 수도 있다. 확정 규칙의 다른 예는, 중요하지 않거나 리던던트인 기하학적 영역에 위치하는 결함은 뉘상스 결함으로써 빈에 넣어질 수 있다는 점이다. 규칙의 시퀀스에 포함되고 검사 데이터에 적용되는 확정 규칙은, 예를 들어, 관심있는 결함, 표본에 형성될 것으로 예상되는 결함, 표본 특성, 표본의 공정 이력 등에 따라 변할 수 있다. 규칙은 검사 데이터(예를 들어, 전자 빔 또는 광과 같은 검사 툴 유형, 파장과 같은 검사 툴 구성, 광학 구성 등)를 생성하기 위해 사용되는 검사 툴의 하나 이상 의 특성에 따라 변할 수도 있다.
통계 규칙은 색상, 사이즈, 선예도, 이심율, 진원도, 투명성, 텍스처(거칠기), 콘텍스트, 또는 이들의 일부 조합과 같은, 결함의 특성을 기초로 한다. 명백하게, 검사 데이터에 적용되는 통계 규칙은 예를 들어, 관심있는 결함, 표본의 기대 결함, 관심있는 결함 또는 기대 결함의 특성, 표본의 특성, 표본의 공정 이력 등에 따라서 변할 수 있다. 덧붙여, 통계 규칙은 검사 데이터를 생성하기 위해 사용되는 검사 툴의 유형, 및 파장, 광학 구조 등과 같은 검사 툴의 다른 특성에 따라 변할 수 있다. 이 통계 규칙은 특성을 통계적으로 빈 결함에 적용한다.
결함의 사이즈는 높이, 폭, 길이, 종횡비, 영역 및 기타 등등과 같은 여러가지 치수(dimensional) 특성을 포함할 수 있다. 이러한 특성들의 일부는 속성으로서 직접 사용될 수 있고, 또는 그들은 훈련 집합의 요소들의 사이즈 또는 사이즈의 관념적(abstract) 개념과 유사한 결함을 찾기 위해 통계 규칙을 통해 처리할 수 있다. 결함 정보에 적용하기 위해서 사용되는 통계 규칙(및 확정 규칙)에 입력되는 결함의 특성은 여기에서 추가로 설명하는 바와 같이 사용자가 선택할 수 있다.
통계 규칙에 의해 사용되는 특성은 통계 규칙의 사용자 이해를 돕기 위해서 그룹으로 편성될 수도 있다. 예를 들어, 통계적 특성은 사람들의 이해에 어울리도록 사이즈와 콘텍스트 같은 민감한 그룹으로 편성될 수 있다. 각 규칙의 기초를 이루고 있는 것은 조정될 수 있는 훈련 집합일 수도 있고 아닐 수도 있지만, 모든 샘플 세트에 대해서 훈련시킬 필요는 없다. 따라서, 사용자는 사용자가 선택한 특성의 그룹을 이용하여 결함을 분류할 수 있고, 이에 따라 방해 없이 사용자가 미세한 세부사항으로, 현존하는 훈련된 분류자 보다 더 높은 제어를 사용자에게 제공한다.
통계 규칙은 기술 분야에서 알려진 임의의 통계적 파라미터에 기초할 수 있다. 통계 규칙의 예는 최근접 이웃 유형 규칙 및 신경망 유형 규칙을 포함한다. 통계 규칙은 예를 들어 매우 복잡한 상황을 설명하기 위해서 사용될 수 있다. 이러한 일 예는, 통계 규칙이 백그라운드 데이터를 개방(open), 희박(sparse), 및 조밀(dense)과 같은 여러가지 유형으로 분류하기 위해서 사용될 수 있다. 이 복잡한 상황들은 확정 규칙으로 계획하여 전개하기가 어렵다. 통계 규칙은 새로운 규칙을 생성하기 위해 사용될 수 있는 새로운 속성을 전개하기 위해서 사용될 수 있다. 통계 규칙은 입력 또는 파라미터로서 결함의 하나 이상의 특성을 사용할 수 있다. 이러한 특성은 단일 그룹 또는 임의의 조합으로서 사용될 수 있다. 많은 특성의 집합에 대해서 보다 제한된 특성의 시퀀스에 대해서 더 적은 샘플이 필요하다. 덧붙여, 하나 이상의 확정 규칙 또는 하나 이상의 통계 규칙은 표본의 다른 레벨에 대한 평가(account)를 수정할 수 있다.
일반적으로, 통계 규칙은 훈련 데이터를 이용하여 생성된다. 훈련 데이터는 다수의 표본들에 대해서 생성되는 검사 데이터를 포함하고, 컴퓨터 구현 방법에 의해 통계적으로 분석된다. 이후 통계적 분석은 개방적, 희박한, 및 조밀한 백그라운드와 같은 표본의 다양한 파라미터와 연관된다. 연합은 사용자에 의해 설정될 수 있다. 이와는 달리, 연합은 컴퓨터 구현 방법에 의해 생성될 수도 있다.
각각의 규칙은 다수의 상이한 특성에 대한 파라미터를 포함할 수 있다. 이러한 특성에서의 임의의 조합이 사용될 수도 있고, 개개의 특성의 그룹은 개별적으로 가중될 수 있다. 예를 들어, 각각의 통계적 특성은 각각의 규칙으로 개별적으로 가중될 수 있다. 각각의 규칙에 이용가능한 정밀한 특성은 검사 또는 관찰 툴의 성질에 의해서만 제한될 수 있다.
도 1에 도시된 바와 같이, 이 방법은, 단계 16에 나타낸 바와 같이, 또한 규칙의 시퀀스의 애플리케이션의 결과에 기초하여 결함을 분류하는 것을 포함한다. 특히, 결함은, 검사 데이터에 적용되는, 확정 규칙, 통계 규칙, 혼성 규칙 또는 이들의 조합의 결과에 기초하여 분류될 수도 있다. 분류의 결과는 결함에 대한 다수의 출력 분류를 포함할 수 있다. 다른 예에서, 분류 동작의 출력은 결함의 자동 또는 수동으로 관찰하기 위한 샘플 플랜을 판정하는 것과 같은 다른 자동 동작으로 돌아갈 수 있다. 즉, 분류의 결과는 후속하는 작용을 위해 샘플링 결함에 사용될 수 있다.
일 실시예에서, 결함을 분류하는 것은 검사 데이터에 대한 확정 규칙 또는 확정 규칙과 통계 규칙의 조합의 적용의 결과에 기초하여 결함이 뉘상스 결함(nuisance defects)인지를 판정하는 것을 포함할 수 있다. 예를 들어, 뉘상스 결함은 표본의 다른 레벨에 관한 정보 또는 표본을 형성하기 위해 사용되는 처리를 기초로하는 하나 이상의 확정 규칙을 이용하여 식별할 수 있다. 이러한 하나의 예시에서, 웨이퍼의 다이에서의 결함의 위치는 다이에서의 뉘상스 또는 허용가능한 결함의 위치와 비교될 수 있으며, 위치가 일치하는 경우, 결함은 뉘상스 결함으로서 식별될 수 있다. 이 비교는 디자인 데이터 또는 사용자 입력과 같은 여러가지 데이터 소스에 기초하여 수행될 수 있다. 이외의 다른 방법은 검사 데이터에서 뉘 상스 결함을 검출하기 위해 사용될 수 있다. 예를 들어, 결함은 적어도 하나의 빈에 시작하지 않으면, 이후 결함은 뉘상스 결함으로서 식별될 수 있다. 다시 말해서, 확정 규칙 및 통계 규칙은 오직 관심있는 결함들만 식별하기 위해서 생성되고 선택될 수 있다. 뉘상스 결함으로서 식별된 결함은 검사 데이터로부터 필터링(예를 들어, 제거)될 수 있다.
여기에 기재된 방법은 결함을 분류하기 위해서 탄력적으로 규칙 기반 접근법을 제공한다. 여기에 설명된 방법의 하나의 이점은 이 방법들이 검사 데이터에 적용되는 규칙에 있어서 상당한 융통성과 선택도를 제공한다는 점이다. 예를 들어, 검사 데이터에 적용하기 위해 사용되는 통계 규칙, 확정 규칙, 및 혼성 규칙은 사용자에 의해 정의될 수도 있다. 사용자는 규칙을 작성할 수도 있고, 또는 현존하는 규칙 또는 컴퓨터로 생성된 규칙을 편집할 수도 있다. 예를 들어, 이들 탄력적 레시피는 확장형 마크업 언어(XML) 문서 또는 심플 레시피 또는 규칙 기반 레시피의 모음으로서의 다른 사용가능한 포멧으로서 파일에 저장될 수 있고, 레시피는 오프 라인 또는 온 라인 사용자 인터페이스를 통해 생성되어 편집될 수 있다.
덧붙여, 검사 데이터에 적용되는 규칙의 시퀀스는 사용자가 선택할 수 있다. 예를 들어, 탄력적 레시피는 템플릿으로서 재생되고 재결합될 수 있다. 특히, 방법은 수를 확장할 수 있는 속성 및 관계를 제공하는 탄력적 사용자 인터페이스(UI)로 구현될 수 있다. 여기에 설명된 방법은 사용자가 결함 속성을 평가하고 불(Boolean) 연산자 또는 산술 연산자를 이용하여 결과를 결합하는 것을 가능하게한다. 새로운 속성은 소프트웨어를 재구축하여야 하는 것보다 구성을 편집함으로써 규칙의 시퀀스에 추가될 수 있다. 다른 예에서, 사용자는 검사 데이터에 적용하기 위해서 이용가능한 모든 현존하는 규칙을 포함하는 규칙 데이터베이스 또는 라이브러리로부터 규칙을 선택할 수 있다. 이와는 달리, 데이터베이스 또는 라이브러리는 (예를 들어, 검사된 표본의 유형 또는 표본의 이력을 기초로 하여)검사 데이터에 적용하기 위해 이용가능한 규칙의 서브셋만을 제시할 수 있다. 이후 사용자는 제공된 규칙들로부터 하나 이상의 규칙을 선택함으로써 검사 데이터에 적용할 수 있는 규칙의 시퀀스를 생성할 수 있다. 또한, 사용자는 이하에 상세히 설명된 UI를 이용하여 규칙의 시퀀스를 생성할 수도 있다.
또한, 이 방법들은 수행될 수 있는 방식에 있어서 탄력적이다. 예를 들어, 여기에 설명된 방법을 구현하기 위해 사용되는 아키텍처는 규칙의 시퀀스가 검사 데이터를 이용가능한 어떤 시간에서도 호출 되도록 구성될 수도 있다. 이와 같이, 규칙의 시퀀스는 테스팅 동작(12)이 표본에 대하여 행해진 후에 검사 데이터에 적용될 수 있다. 여기에 사용된 "테스팅 동작"이란 용어는 자동으로 재검토를 행하는 과정에서 검사 툴 또는 관찰 툴 동안 검사 툴에 의해서 표본에서 행해질 수 있는 처리중 하나의 처리를 지칭하도록 의도되었다. 부가 또는 대안으로서, 규칙의 시퀀스는 완성 웨이퍼 검사 또는 관찰(14) 후에 검사 데이터에 적용될 수 있다. 이롭게는, 각 테스팅 동작 및 완성 웨이퍼 검사 또는 관찰 후에 적용된 규칙의 시퀀스는 생성된 데이터의 유형 및 검출되는 결함의 유형에 대한 그들의 민감성(sensitivity)에 기초하여 선택될 수 있다.
또 다른 예에서, 규칙의 시퀀스의 일부는 검사시 결함을 발견할 때 적용될 수 있다. 규칙의 시퀀스의 다른 일부는 검사의 종료 시에 적용될 수 있다. 규칙의 시퀀스의 다른 일부는 표본에서의 해당 결함과 다른 결함간의 근접성 또는 이전 표본 이력을 기초로하는 규칙을 포함할 수 있다. 시퀀스의 규칙의 이 다른 일부에 적용된 후에 종속적 규칙이 적용될 수 있다. 또 다른 예에서, 이 방법은 또한 규칙의 시퀀스가 언제 검사 데이터에 적용되는지에 관해서 탄력적이다. 예를 들어, 규칙의 시퀀스는 하나의 테스팅 동작 후에 다른 테스팅 동작이 표본에 대하여 행해지는 동안 검사 데이터에 적용될 수 있다. 따라서, 규칙의 시퀀스는 검사가 여전히 행해지는 동안 검사 데이터에 적용될 수 있다. 부가적으로, 규칙의 시퀀스는 사용자가 결함을 관찰하는 동안 검사 데이터에 적용될 수도 있다. 이와 같이, 여기서 설명된 방법은 전체 결함 분류 과정의 처리율을 향상시킬 수 있다.
여기에 설명된 방법의 탄력적 추가예에서는, 상이한 규칙의 시퀀스가 검사 데이터에 적용될 수 있다. 덧붙여, 규칙의 하나의 시퀀스의 적용의 결과는 규칙의 다른 시퀀스가 검사 데이터에 적용될 수 있는지 여부를 판정하기 위해 사용될 수 있으며, 만약 그렇다면, 이후 규칙의 시퀀스가 적용될 것이다. 또한, 적용되는 규칙의 상이한 시퀀스를 사용자가 선택할 수도 있다. 규칙의 상이한 시퀀스 각각은 전술한 바와 같이 구성될 수 있다. 특히, 규칙의 상이한 시퀀스의 각각은 하나 이상의 통계 규칙, 하나 이상의 확정 규칙, 하나 이상의 혼성 규칙, 또는 이들의 일부 조합을 포함한다. 덧붙여, 규칙의 상이한 시퀀스는 상이한 방법(예를 들어, 하나의 시퀀스는 사용자 정의되고, 다른 시퀀스는 컴퓨터 생성됨) 또는 동일한 방법으로 생성될 수 있다.
덧붙여, 사용자는 알려진 관심의 영역에 기초하여 통계 규칙, 확정 규칙, 및/또는 혼성 규칙을 이용하여야 할 양태 또는 결함의 특성을 선택할 수 있다. 예를 들어, 사용자가 결함 자체의 외형보다는 백그라운드의 외형(그것의 밀도 또는 기하학) 때문에 결함에 최우선적으로 관심있다면, 콘텍스트에 초점을 둔 규칙이 선택될 수 있다. 이와는 달리, 사이즈가 사용자에게서 형태보다 더 중요하다면, 사이즈 특성이 형태보다 더 크게 가중될 수 있다.
게다가, 여기에 기재된 방법은 상이한 하드웨어 구성을 가진 상이한 검사 또는 관찰 툴에 의해 생성된 검사 데이터에 대해서 수행될 수 있다. 예를 들어, 전술한 바와 같이, 검사 데이터에 적용되는 확정 규칙, 통계 규칙, 및 혼성 규칙은 검사 데이터를 생성하기 위해 사용된 검사 툴의 구성에 따라 변할 수 있다. 덧붙여, 적용되는 확정 규칙, 통계 규칙, 및 혼성 규칙은 전술한 바와 같이 비교적 용이하고 빠르게 변할 수 있다. 예를 들어, 사용자는 속성의 수 또는 속성의 유형의 제한 없이 불 표현식을 이용하여 특성의 설정가능한 세트를 함께 결합할 수 있다. 이러한 탄력성은 사용자가 상이한 하드웨어를 갖는 다수의 툴에서 동일한 소프트웨어를 사용할 수 있도록 한다. 따라서, 동일한 방법은 많은 상이한 반도체 표본 및 많은 상이한 검사 툴에 적용될 수 있다. 또한, 이 레시피들은 확장형 마크업 언어(XML) 문서 또는 다른 판독가능한 포멧으로서 파일에 저장될 수 있고, 상이한 검사 툴 전반에 "이식(port)"될 수 있다.
게다가, 여기에 설명한 방법은 탄력적이고, 기술 분야에 알려진 임의의 소프트웨어 구성을 이용하여 실행될 수 있다는 이점이 있다. 예를 들어, 여기에 설명된 방법은 여러가지 다른 결함 분석 엔진에 대해 플러그인으로서 설정될 수 있다. UI는 기술 분야에서 알려진 임의의 툴 패키지를 이용하여 실행될 수 있으며, 종래 기술에 알려진 임의의 동작 시스템에서 구동될 수 있다.
또한, 도 1에 도시된 방법은 많은 추가 단계를 포함할 수 있다. 예를 들어, 단계 18에 도시한 바와 같이, 분류의 결과에 기초하여 하나 이상의 검사 레시피를 조정하는 것을 포함할 수 있다. 검사 레시피를 조정하는 것은 카테고리의 상이한 조합으로 결함을 찾음으로써 수행될 수 있다. 일부 실시예에서, 검사 레시피를 조정하는 것은 카테고리의 상이한 조합에서 결함을 조사함으로써 수행될 수 있다. 일부 실시예에서, 검사 레시피(들)가 결함의 하나 이상의 선택 유형에서 보다 민감하도록, 검사 레시피(들)을 조정하는 것은 검사 레시피(들)의 하나 이상의 파라미터를 변경하는 것을 포함한다. 변경될 수 있는 검사 레시피(들)의 하나 이상의 파라미터는 예를 들어, 검사 툴의 유형, 조명의 파장, 입사각의 각도, 수집의 각도, 빛의 분극화, 샘플링 레이트 등을 포함할 수 있다. 또 다른 실시예에서, 검사 레시피(들)를 조정하는 것은 검사 레시피가 뉘상스 결함에 덜 민감하도록 검사 레시피의 하나 이상의 파라미터를 변경하는 것을 포함할 수 있다. 추가의 실시예에서, 검사 레시피(들)를 조정하는 것은 표본의 재검사에 사용될 검사 레시피를 조정하는 것을 포함할 수 있다. 재검사는 결함의 분류 후 또는 표본에서 행해지는 수리 또는 클리닝 공정에서와 같은 다른 공정 후에 수행될 수 있다. 다른 실시예에서, 현행 레시피를 조정하는 것 대신에, 방법은 전술한 바와 같이 분류의 결과에 기초하여 새로운 검사 레시피를 생성하는 것을 포함할 수 있다.
다른 실시예에서, 방법은 단계 20에 도시한 바와 같이, 결함 분류의 결과를 이용하여 엔지니어링 분석을 수행하는 것을 포함할 수 있다. 엔지니어링 분석은 여기에서 설명한 분류 방법에 의해 생성된 결함 데이터를 이용하여 상이한 분류 레시피를 선택적으로 구동하는 것을 포함할 수 있다. 또한, 엔지니어링 분석은 예를 들어, 표본을 제작하기 위해서 사용된 하나 이상의 공정이 확립된 허용 오차 밖인지를 판정하는 것을 포함한다. 또 다른 예에서, 엔지니어링 분석은 표본을 제작하기 위해서 사용된 하나 이상의 공정을 모니터링하는 것을 포함할 수 있다. 덧붙여, 엔지니어링 분석은 표본을 제작하기 위해 사용된 하나 이상의 공정의 하나 이상의 파라미터가 변경될 수 있는지를 판정하고, 새로운 파라미터 또는 보정 인자가 보정이 바람직한 것인지를 판정하는 것을 포함한다. 이와 같이, 엔지니어링 분석은 통계적 처리 제어, 피드백 제어, 및 기술 분야에서 알려진 임의의 다른 유형의 제어를 포함할 수 있다. 예를 들어, 엔지니어링 분석은 표본 상에 수행될 하나 이상의 공정 및/또는 표본 상에 수행될 하나 이상의 공정에 대한 하나 이상의 파라미터를 판정하기 위한 피드포워드 제어를 포함할 수 있다. 이러한 하나의 예에서, 엔지니어링 분석은 클리닝 또는 다른 수리 공정이 표본에 대하여 수행되어야 하는지를 판정하는 것을 포함할 수 있다.
또 다른 예에서, 빈에서의 결함을 분석하는 것을 포함할 수 있다. 결함을 분석하는 것은 빈에서의 결함의 위치를 판정하는 것, 빈에서의 결함의 위치를 매핑하는 것, 또는 빈에서의 결함에 대응하여 검사 데이터에 임의의 다른 기능을 행하는 것을 포함할 수 있다. 추가의 예에서, 방법은 하나 이상의 추가의 검사 공정 및/또 는 관찰 공정, 또는 결함의 조성을 판정하기 위해 사용될 수 있는, EDS(energy dispersive X-ray spectroscope) 장치와 같은 툴을 이용하여 웨이퍼에 있는 실제 결함을 분석하는 것을 포함할 수 있다. 추가의 예에서, 방법은 빈에서의 결함을 정렬하는 것을 포함한다. 빈에서의 결함은 위치 및/또는 사이즈와 같은 결함의 하나 이상의 특성을 이용하여 정렬될 수 있다.
검사 데이터에 적용되는 확정 규칙, 통계 규칙, 혼성 규칙, 또는 이들의 일부 조합은 전술한 바와 같이 사용자에 의해 선택될 수 있다. 예를 들어, 검사 데이터에 적용되는 규칙의 시퀀스는 쌍방향 UI를 가진 사용자 작업에 의해 선택되고 편성될 수 있다. 특히, 사용자는, 많은 상이한 레벨을 가질 수 있는 트리로써 결함의 구별을 나타내는, 쌍방향 UI를 가진 작업에 의해 탄력적 분류자(classifier)를 구축할 수 있다. 그러나, 결함의 구별은 임의의 다른 방법, 그래픽, 또는 기술 분야에서 알려진 구조를 이용하여 쌍방향 UI에 제시될 수 있다.
이러한 UI의 하나의 예를 도 2에 예시하였다. 규칙의 시퀀스는 상이한 레벨(26)을 갖는 트리(24)로써 쌍방향 UI에 제시된다. 도 2에 도시된 쌍방향 UI에서 트리는 4개의 레벨을 도시하고 있지만, 보다 많은 레벨의 트리를 스크롤링 업 및 스크롤링 다운에 의해 예시할 수 있음은 물론이다. 덧붙여, 도 2에 도시된 쌍방향 UI에서 트리는 4개의 레벨을 도시하고 있지만, 트리는 임의의 적절한 수의 레벨을 포함할 수 있고, 트리가 유리하게 생성되고 편집되게 할 수 있는 탄력성은 생성될 수 있는 트리의 상이한 유형 및 구성에 있어서 상당한 이점을 제공할 수 있음은 물론이다.
사용자는 확정 노드 또는 통계 노드로서 구축될 수 있는, 노드 같은 기본 요소를 가지고 작업함으로써 규칙/결정 트리를 구축할 수 있거나, 또는 사용자는 요소들을 결합하여, 속성과 통계적 분류자를 결합하는 보다 복잡한 노드(즉, 혼성 노드)를 결합할 수 있다. 도 2에 추가로 도시한 바와 같이, 트리(24)는 하나 이상의 브랜치(30), 하나 이상의 종료 빈(32), 또는 이들의 일부 조합을 생성하는 노드(28)를 포함한다. 트리의 임의의 노드는, 유형에 관계없이, 하나 이상의 가지 및/또는 하나 이상의 종료 빈(bin)을 생성할 수 있다. 그런 것으로서, 통계적 분류자의 출력은 확정 노드 출력과 동일하다. 즉, 양 유형의 노드는 규칙으로서 기능한다.
트리에서의 각 노드는 시퀀스에 포함된 규칙을 나타낸다. 이와 같이, 트리는 확정 노드, 통계 노드, 확정 및 통계의 혼성 노드, 또는 이들의 일부 조합을 포함할 수 있다. 트리에서, 확정 노드는 속성 이름에 의해(예를 들어, 속성이 평가되어 규칙이 적용됨) 지정될 수 있고, 통계 노드 및 다른 복잡한 노드(예를 들어, 혼성 노드)는 이름에 의해 지정될 수 있다. 이런 그래픽 표시는 사용자가 행한 선택의 결과를 보여주어 이해를 돕는다. 단순 또는 복잡한 각 노드는 다른 분류자에서 서브-레시피로서 보관되어 재사용될 수 있다.
쌍방향 UI는 분류의 결과를 그래픽으로 샘플 이미지와 함께 나타낼 수 있다. 예를 들어, 분류자 수행 박스(34)에 도시된 바와 같이, UI는 하나의 노드에 그룹화된 결함의 수를 나타낼 수 있다. 분류자 퍼포먼스는 혼잡한 다이어그램으로 도시되었지만, 임의의 적절한 그래픽 또는 방법이 분류자 퍼포먼스를 도시하기 위해 사용 될 수 있음은 물론이다. 퍼포먼스가 예시된 노드는 트리(24)에 강조되어 있는 분류자 노드와 같은 트리(24)에서 노드를 선택함으로써 선택될 수 있다. 덧붙여, 결함의 샘플 이미지는 분류자 퍼포먼스 박스에서 "결함 보기" 옵션(도시 생략)을 선택함으로써 나타낼 수 있다. 샘플 이미지는 원시(raw) 검사 데이터를 포함할 수 있다. 다른 유형의 결함 데이터도 유사한 방식으로 나타낼 수 있다. 사용자가 샘플 집단에 대한 트리를 구축하는 경우, 분류의 결과는 그래픽으로 그리고 예의 이미지(example image)를 통해 이용할 수 있다. 따라서, UI는 분류자의 셋업하는 동안 사용자에게 피드백을 제공한다.
또한, 쌍방향 UI는 선택된 노드에 관한 다른 정보를 나타낼 수 있다. 예를 들어, UI는 노드 인포 박스(38)의 노드에 관한 일반적인 정보를 나타낼 수 있다. 하나의 예에서는, 노드 유형이 노드 인포 박스에 기입될 수 있다. 덧붙여, 분류자 정보가 노드 인포 박스에 기입될 수도 있다. 또한, UI를 이용하여 선택된 노드에 대하여 행해지는 임의의 변경은 노드 인포 박스의 저장 버튼을 선택함으로써 저장될 수 있다. 덧붙여, 트리의 현재 노드는 노드 인포 박스의 부하 버튼을 선택함으로써 대체될 수 있다. 노드 인포 박스의 부하 버튼을 선택하는 것은 사용자가 트리에 삽입할 수 있는 많은 수의 노드를 제시하는 결과를 가져올 수 있다.
또한, 노드 인포 박스는 노드에 대해 수동으로 선택된 노드의 특성을 나타낸다. 예를 들어, 노드 인포 박스(38)의 수동 특성 선택부(40)에서는, 노드에 대한 이용가능한 특성이 나타내어진다. 덧붙여, 수동 특성 선택부는 선택된 특성뿐만 아니라 선택되지 않은 특성, 양쪽 모두의 특성을 나타낸다. 특히, 선택된 노드에 대 해서, 선택된 특성은 검사 장비의 이 특정 유형에 대한 이용가능한 특성의 서브셋이다.
많은 수의 특정 특성이 도 2의 UI에 나타내어졌지만, 장비에 따라서는 각 노드에 대해서 어떠한 수의 특성도 이용가능하고 선택될 수 있으며, 각 노드에 대해 이용가능한 특성은 기술 분야에서 알려진 어떠한 적절한 특성도 포함할 수 있음은 물론이다. 수동 특성 선택부에 추가로 도시된 바와 같이, 각 특성은 개별적으로 수동으로 가중될 수 있고, 이러한 가중치 부여는 그래픽과 수치 모두에 대해서 나타낸다. 덧붙여, 사용자는 디폴트 버튼(42)을 선택하여 특성에 할당된 개별 가중치를 각각의 디폴트 값으로 설정할 수 있다.
또한, 노드 인포 박스는 노드를 생성하기 위해서 사용된 훈련 세트에 관한 정보를 제공한다. 훈련 세트부(44)는 훈련 세트를 이용하여 생성된 노드(예를 들어, 통계 노드)에 대하여 나타낼 수 있을 뿐이다. 훈련 세트의 콘텐트는 훈련 세트부에 나타낸 파일을 선택함으로써 나타낼 수 있다. 덧붙여, UI는, 일단 이 파일을 선택함으로써 훈련 세트가 열리면 훈련 세트를 편집할 수 있도록 구성될 수 있다. 훈련 세트는 수동으로 편집될 수 있다. 이와는 달리, 훈련 세트는 컴퓨터 구현 방법에 의해 자동으로 변경될 수 있고, 그러한 변경은 변경이 종료될 때까지 UI에 나타나지 않을 수 있다.
또한, 도 2에 도시된 UI는 이용가능한 결함 박스(46)를 포함할 수 있다. 이용가능한 결함 박스는 검증 결함을 나타낼 수 있다. 예를 들어, 이용가능한 결함 박스는 ADC와 같은 다른 분류 방법에 의해서 분류된 경우 결함을 나타낼 수 있다. 따라서, 상이한 방법의 결과들이 비교될 수 있고, 개별의 분류 기능은 그에 알맞게 편집될 수 있다. 도 2에 도시된 바와 같이, 이용가능한 결함 박스는 결함의 이미지를 나타낼 수 있다. 이와 달리, 이용가능한 결함 박스는 기술 분야에서 알려진 어떠한 적절한 방법을 이용하여 검증 결함에 관한 정보를 제공할 수 있다.
UI가 트리 및 그 트리의 선택된 노드에 관한 정보를 포함하는 4개의 상이한 박스를 포함하는 것으로 도 2에 도시되었지만, UI가 4개보다 적은 정보 박스 또는 4개보다 많은 정보 박스를 포함할 수 있음은 물론이다. 일반적으로 UI에 나타나는 정보의 양과 편성은 가능한 한 가장 관리하기 쉽고 이해하기 쉬운 방법으로 사용자에게 최대량의 정보를 제시하도록 설계될 수 있다.
도 3은 트리(24)에서 다른 노드가 선택된 사용자 인터페이스의 다른 예를 나타낸다. 예를 들어, 도 2에 예시된 시제품 스크린샷에서는 통계 분류자 노드가 선택된 반면, 도 3의 시제품 스크린샷에서는 확정 노드가 선택된다. 이와 같이, 도 2와 도 3의 비교는 사용자 인터페이스에 표시되는 정보는 노드와 선택된 노드 유형에 따라 변경될 것이라는 것을 논증한다. 예를 들어, 도 2와 같이, 도 3은 전술한 바와 같이 구성될 수 있는 분류자 퍼포먼스 박스를 포함한다. 그러나, 분류자 퍼포먼스 박스는, 이 예에서, 이전에 선택된 분류자 노드 대신에, 선택된 확정 노드에 의한 결함의 그룹화 또는 구별을 포함할 수 있다.
덧붙여, 도 3은 노드 인포 박스(38)를 포함한다. 그러나, 분류자 퍼포먼스 박스와 같이, 노드 인포 박스에 표시된 정보는 선택된 노드를 반영하도록 변경되었다. 예를 들어, 트리(24)에서 확정 노드가 선택되었기 때문에, 노드 인포 박스는 본래 규칙의 설명(48) 및 규칙 정의의 설명(50)을 표시한다. 본래 규칙 및 규칙 정의의 설명은 도 3에서는 동일하지만, 이들 설명은 상이할 수도 있음은 물론이다.
또한, 노드 인포 박스(38)는 사용자가 선택 또는 선택해제 할 수 있는 많은 상이한 속성의 리스트(54)를 제공하는 규칙 제정부(52)를 포함한다. 또한, 규칙 제정부는 선택된 속성(들)과 함께 결합될 수 있는 가능한 연산자의 리스트(56)를 포함한다. 이와 같이, 방법은 제한이 없는 불 연산자를 결함 속성에 적용하기 위해서 UI를 이용하여 시퀀스에 포함된 하나 이상의 확정 규칙을 세우는 것을 포함할 수 있다. 가능한 연산자의 리스트는 사용자가 선택한 속성에 따라 바뀔 수 있다.
규칙 제정부는 선택된 연산자와 함께 사용될 값을 사용자가 입력 할 수 있는 입력 박스(58)를 더 포함한다. 사용자는 원하는 값이 표시될 때까지 입력 값 박스에 옆에 있는 화살표를 클릭함으로써 값을 입력할 수 있고, 또는 사용자는 입력 값 박스 안에 값을 타이핑 할 수 있다. 또한, 규칙 제정부는 히스토그램 옵션(62)이 체크되는 경우, 사용자에게 히스토그램(60)을 표시할 수 있다. 히스토그램은 선택된 속성의 다양한 값을 갖는 결함의 수를 나타낼 수 있다. 이와 같이, 규칙 제정 박스는 결함에 관한 정보를 사용자에게 제공하므로, 사용자는 이 정보를 이용하여 표본의 결함에 유용한 규칙을 세울 수 있다.
도 3에 도시된 바와 같이, 이 사용자 인터페이스는 도 2에 도시된 훈련 세트 박스(44)와 같은 훈련 세트 박스를 포함하지 않는다. 훈련 세트 박스는 선택된 노드가 확정 노드이므로, 도 3의 사용자 인터페이스에 나타나지 않는다. 훈련 세트는 확정 노드에 대해 이용가능하지 않을 것이다.
도 3에 더 도시된 바와 같이, 사용자 인터페이스는 전술한 바와 같이 검증 결함을 나타낼 수 있는 이용가능한 결함 박스(46)를 포함한다. 이 박스에 나타낸 검증 결함 정보는 전술한 정보를 포함할 수 있다. 덧붙여, 검증 결함 정보는 규칙을 세우는 동안 사용자에게 유용한 정보를 제공할 수 있다. 이용가능한 결함 박스는 전술한 바와 같이 더 구성될 수 있다. 도 3의 사용자 인터페이스는 전술된 바와 같이 더 구성될 수 있고, 도 2의 사용자 인터페이스와 같은 동일한 이점을 가질 것이다.
도 4는 혼성 트리의 일 예의 보다 상세한 도면이다. 이 예는 확정 노드(64, 65)가 통계 노드(68, 70)로 각각 분기할 수 있다는 개념을 나타낸다. 덧붙여, 통계 노드는 확정 노드로 분기할 수 있다. 예를 들어, 결함 영역에 대한 확정 규칙 노드는 통계 규칙 노드로 분기할 수 있고, 통계 규칙 노드 중 일부 통계 규칙 노드는 결함이 어두운지 밝은지에 기초하여 확정 규칙 노드로 분기할 수 있다. 도 4에 예시한 이러한 일 예에서, 확정 노드(66)는 통계 노드(70)로 분기하고, 통계 노드(70)는 3개의 상이한 통계 노드(72, 74, 76)로 분기한다. 덧붙여, 통계 노드(74)는 확정 노드(78, 80)로 분기한다. 확정 노드(78)는 결함이 밝은지 여부에 기초하여 확정 규칙을 나타내고, 확정 노드(80)는 결함이 어두운지 여부에 기초하여 확정 규칙을 나타낸다. 트리는 모든 결함(82)이 분류될 수 있도록 전술한 바와 같이 더 구성될 수 있다.
여기에서 설명된 방법은, 따라서, 구별을 행하기 위한 사용자의 현재 우선순위를 강조하는, 탄력적이고 신속한 직관적 방법으로, 확정 규칙, 통계 규칙 및/또 는 혼성 규칙을 탄력적으로 결합시킨 기준(criteria)에 기초하여 결함을 빈 또는 등급으로 구별하여 반도체 표본 검사 및 관찰 툴의 유효성을 증가시킨다. 덧붙여, 분류자는 산업에서 사용되는 현재의 규칙 기반 접근법보다 보다 파워있는 훈련 분류자(trained classifier)보다 셋업하는 것이 더 빠르고 더 쉽다. 전술한 방법의 각 실시예는 여기에 설명한 임의의 다른 단계를 포함할 수 있다.
여기에 설명된 바와 같은 프로그램 명령어 구현 방법은 캐리어 매체(carrier medium)를 통해 전송되거나 캐리어 매체 상에 저장될 수 있다. 캐리어 매체는 와이어, 케이블 또는 무선 전송 링크와 같은 전송 매체일 수도 있고, 또는 이러한 와이어, 케이블, 또는 링크를 따라 이동하는 신호일 수도 있다. 또한, 캐리어 매체는 ROM(read-only memory), RAM(random access memory), 자기 디스크 또는 광학 디스크, 또는 자기 테이프와 같은 저장 매체일 수도 있다.
일 실시예에서, 프로세서는 전술한 실시예에 따라 컴퓨터 구현 방법을 수행하는 프로그램 명령어를 실행하도록 구성될 수 있다. 프로세서는 개인 컴퓨터 시스템, 메인 프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 정보가전(IA), 개인 휴대 정보 단말기(PDA), 텔레비전 시스템, 또는 다른 장치를 포함하는 여러가지 형태일 수 있다. 일반적으로, "컴퓨터 시스템"이란 용어는 메모리 매체로부터의 명령어를 실행시키는 하나 이상의 프로세서를 갖는 임의의 장치를 포함하는 것으로 넓게 정의될 수 있다.
프로그램 명령어는 절차 기반 기술, 컴포넌트 기반 기술 및/또는 객체 지향 기술을 포함하는 임의의 다양한 방법으로 구현될 수 있다. 예를 들어, 프로그램 명 령어는 필요에 따라 ActiveX 콘트롤, C++ 객체, 자바빈즈(JavaBeans), MFC(Microsoft Foundation Classes), 또는 다른 기술 내지 방법론을 이용하여 구현될 수 있다.
도 5는 반도체 표본(90) 상에서 검출된 결함을 분류하기 위해서 여기에 설명한 하나 이상의 컴퓨터 구현 방법을 수행하도록 구성되는 시스템의 하나의 실시예를 예시한다. 도 5에 도시된 시스템은 웨이퍼와 같은 반도체 표본을 검사하기 위해 구성된 것이다. 그러나 이 시스템은 임의의 다른 반도체 표본(예를 들어, 레티클)의 검사에 적절한, 기술 분야에서 알려진 임의의 구성을 가질 수 있다.
시스템은 프로세서(92)를 포함한다. 프로세서는 기술 분야에서 알려진 적절한 임의의 프로세서를 포함할 수 있다. 예를 들어, 프로세서는 이미지 컴퓨터 또는 병렬 프로세서일 수 있다. 덧붙여, 프로세서는 전술한 바와 같이 구성될 수 있다. 또한, 시스템은 캐리어 매체(94)를 포함한다. 캐리어 매체는 전술한 바와 같이 구성될 수 있다. 예를 들어, 캐리어 매체(94)는 프로세서(92)에서 실행가능한 프로그램 명령어(96)를 포함한다. 프로그램 명령어는 전술한 방법의 임의의 실시예를 수행하도록 실행될 수 있다. 프로그램 명령어는 전술한 바와 같이 더 구성될 수 있다.
일부 실시예에서, 또한, 시스템은 검사 및/또는 관찰 툴(98)을 포함할 수 있다. 툴(98)은 반도체 표본(90)의 결함을 검출하도록 그리고 반도체 표본의 결함에 관한 정보를 포함하는 반도체 표본에 대한 검사 데이터를 생성하도록 구성될 수 있다. 툴(98)은 프로세서(92)에 연결될 수 있다. 예를 들어, 툴(98)의 하나 이상의 컴포넌트는 전송 매체(도시 생략)에 의해서 프로세서(92)와 연결될 수 있다. 전송 매체는 "유선"부 및 "무선"부를 포함할 수 있다. 다른 예에서, 툴(98)의 검출기(100)는 출력(102)을 생성하도록 구성될 수 있다. 출력은 검출기(100)에서부터 전송 매체를 통해 프로세서(92)로 전송될 수 있다. 일부 실시예에서, 또한, 출력은 검출기와 프로세서 사이에 연결된 하나 이상의 전자식 컴포넌트를 통해 전송될 수 있다. 따라서, 출력(102)은 툴에서부터 프로세서로 전송되고, 프로그램 명령어(96)는 출력(102)에 포함된 검사 데이터를 이용하여 반도체 표본에서 검출된 결함을 빈에 넣도록 프로세서에서 실행될 수 있다. 프로그램 명령어(96)는 여기에 설명된 다른 기능(예를 들어, 분류 기능 수행, 빈 내의 결함 정렬, 빈 내의 결함 맵 등)을 수행하도록 프로세서에서 더 실행될 수 있다. 또한, 프로그램 명령어는 기술 분야에서 알려진 임의의 방법(예를 들어, 다이 대 다이 비교)을 이용하여 반도체 표본의 결함을 검출하도록 프로세서에서 실행될 수 있다.
검사 및/또는 관찰 툴(98)은 기술 분야에서 알려진 임의의 기술을 이용하여 반도체 표본의 검사를 수행하도록 구성될 수 있다. 예를 들어, 툴은 반도체 표본에 의해서 산란된 빛을 검출하도록 그리고/또는 표본의 이미지를 형성하도록 구성될 수 있다. 덧붙여, 툴은 측정시 반도체 표본(90)이 배치되는 스테이지(104)를 포함할 수 있다. 스테이지는 기술 분야에서 알려진 임의의 적절한 기계식 또는 로봇식 어셈블리를 포함할 수 있다. 또한 툴은 광원(106)을 포함한다. 광원(106)은 기술 분야에서 알려진 임의의 적절한 광원을 포함할 수 있다. 덧붙여, 툴은, 표본(90)의 윗면에 거의 수직의 각도로 광원(106)으로부터의 빛을 표본(90)에 향하게 하도록 구성되는 빔 분리기(108)를 포함할 수 있다. 빔 분리기는 기술 분야에서 알려진 임의의 알맞은 빔 분리기를 포함할 수 있다. 툴은 빔 분리기(108)에 의해 전송된 빛을 검출하도록 구성되는 검출기(100)를 더 포함한다. 또한, 검출기는 출력(102)을 생성하도록 구성된다. 검출기는 전술한 임의의 검출기 또는 기술 분야에 알려진 임의의 다른 알맞은 검출기를 포함할 수 있다.
검사 및/또는 관찰 툴의 일반적인 하나의 구성이 도 5에 도시되었지만, 툴은 기술 분야에서 알려진 임의의 알맞은 구성을 가질 수도 있음은 물론이다. 예를 들어, 검사 및/또는 관찰 툴(98)은 KLA-Tencor사에서 전부 상용화한 2360 툴, AIT 툴 패밀리 중 하나의 툴, SL3UV 툴, Surfscan 툴 패밀리 중 하나의 툴, TeraScan 또는 TeraStar 툴, Viper 툴 패밀리 중 하나의 툴의 측정 헤드로 대체될 수 있다. 덧붙여, 검사 및/또는 관찰 툴은 KLA-Tencor사에서 상용화한 광학 이미징 시스템, 엘립소메타(ellipsometer)-기반 시스템, 스케터로미터(scatterometer) 기반 시스템 등, 및/또는 CD SEM 및 eS25와 eS30 시스템과 같은 e-빔 시스템을 포함할 수 있다.
본 발명의 여러 특징의 추가 변형예 및 대체 실시예는 이 기재내용을 참작하면 당업자가 쉽게 알 수 있을 것이다. 예를 들어, 결함을 분류하기 위한 컴퓨터 구현 방법이 제공된다. 따라서, 이 기재내용은 단지 예시적으로만 해석될 것이며, 본 발명을 실시하는 일반적인 방법을 당업자에게 알려주기 위한 목적일 뿐이다. 여기에 도시되고 기재된 본 발명의 형태는 현재 가장 바람직한 실시예로서 여겨지는 것이라는 것을 이해해야 한다. 요소나 재료는 여기에 설명되고 기재된 것에 대해 대체될 수 있고, 부품이나 프로세서는 반대로 될 수 있으며, 본 발명의 특징은 독립 적으로 이용될 수 있으며, 이런 모든 것은 본 발명에 대한 이러한 기재로부터 이점을 얻은 후에 당업자에게 명백해질 것이다. 다음의 청구항에 기재된 본 발명의 정신과 범위를 벗어나지 않고 여기에 기재된 요소에 변경이 가해질 수 있다.
Claims (20)
- 결함에 대한 규칙의 시퀀스를 반도체 표본의 검사에 의해서 생성된 검사 데이터에 적용하는 단계; 및상기 적용하는 단계의 결과에 기초하여 상기 결함을 분류하는 단계를 포함하고,상기 규칙의 시퀀스는 통계 규칙(statistic rule), 확정 규칙(deterministic rule), 통계와 확정의 혼성 규칙, 또는 이들의 일부 조합을 포함하며,상기 규칙의 시퀀스의 일부는 상기 결함이 검사 도중에 발견될 때 적용되고, 상기 규칙의 시퀀스의 다른 일부는 상기 검사의 종료시에 적용되며,상기 규칙의 시퀀스의 상기 다른 일부는 표본에서의 다른 결함과 상기 결함간의 근접성 또는 이전 표본의 이력에 기초한 규칙을 포함하고, 상기 다른 일부가 적용된 후에 종속 규칙이 적용되는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 확정 규칙은 하나 이상의 테스트를 상기 결함의 특성에 적용시키고, 상기 특성은 상기 결함이 밝은지 또는 어두운지 여부, 백그라운드에 대한 결함의 콘트라스트, 측정된 사이즈, 검출 방법, 표본의 다른 레벨의 결함에 관한 정보, 표본의 결함의 위치, 다른 이벤트와의 근접성, 또는 결함 분류에 확정적으로 사용될 수 있는 속성의 일부 조합을 포함하는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 통계 규칙은 색상, 사이즈, 선예도, 이심율, 진원도, 투명성, 텍스처, 콘텍스트, 또는 이들의 일부 조합을 포함하는 결함의 특성에 기초하는 것이고, 상기 통계 규칙은 결함을 빈에 통계적으로 넣도록 특성을 적용하는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 적용하는 단계에 이용되는 상기 통계 규칙과 상기 확정 규칙에 대한 결함 입력의 특성은 사용자에 의해 선택되는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 삭제
- 제1항에 있어서, 상기 적용하는 단계는 사용자가 상기 결함을 관찰하는 동안 수행되는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 분류의 결과에 기초하여 검사 레시피를 조정하는 단계를 더 포함하는, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 후속 작용을 위해서 결함을 샘플링함에 있어서 상기 분류의 결과를 이용하는 단계를 더 포함하는, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 분류의 결과를 이용하여 엔지니어링 분석을 행하는 단계를 더 포함하는, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상이한 하드웨어 구성을 갖는 상이한 검사 또는 관찰 툴에 의해 생성된 데이터에 상기 컴퓨터 구현 방법을 수행시키는 단계를 더 포함하는, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 분류의 결과는 상기 결함에 대한 다수의 출력 분류를 포함하는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 분류하는 단계는 상기 결함이 상기 확정 규칙 또는, 상기 확정 규칙과 통계 규칙의 조합을 적용한 결과에 기초한 뉘상스(nuisance) 결함인지를 판정하는 단계를 포함하는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 통계 규칙 및 상기 통계와 확정의 혼성 규칙은 사용자가 이 규칙들을 이해하는 것을 돕고 그리고 사용자의 의도를 반영하는 분류를 제공하도록 선택하기 위해 그룹으로 편성되는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 통계 규칙은 개별적으로 가중부여되는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제1항에 있어서, 상기 규칙의 시퀀스는 사용자가 쌍방향 사용자 인터페이스를 이용해 작업하여 편성되고, 상기 규칙의 시퀀스는 상이한 레벨을 갖는 트리로서 상기 쌍방향 사용자 인터페이스에 표현되는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제15항에 있어서, 상기 트리는 하나 이상의 브랜치, 하나 이상의 종단 빈, 또는 이들의 일부 조합을 생성하는 노드를 포함하는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제15항에 있어서, 상기 트리는 확정 노드, 통계 노드, 또는 확정과 통계의 혼성 노드를 포함하는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제15항에 있어서, 상기 트리는 특성 이름에 의해 지정되는 확정 노드, 이름에 의해 지정되는 통계 노드, 이름에 의해 지정되는 혼성 노드를 포함하는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제15항에 있어서, 상기 쌍방향 사용자 인터페이스는 그래픽으로 그리고 샘플 이미지와 함께 상기 분류의 결과를 나타내는 것인, 결함을 분류하기 위한 탄력적 컴퓨터 구현 방법.
- 제15항에 있어서, 상기 쌍방향 사용자 인터페이스를 이용하여 제한이 없는 불 연산자를 결함 특성에 적용하는 것을 통해서 상기 확정 규칙 중 하나를 세우는 단계를 더 포함하는, 결함을 분류하는 방법을 위한 탄력적 컴퓨터 구현 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/954,968 US7142992B1 (en) | 2004-09-30 | 2004-09-30 | Flexible hybrid defect classification for semiconductor manufacturing |
US10/954,968 | 2004-09-30 | ||
PCT/US2005/035357 WO2006039584A1 (en) | 2004-09-30 | 2005-09-30 | Flexible hybrid defect classification for semiconductor manufacturing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070093046A KR20070093046A (ko) | 2007-09-17 |
KR101144545B1 true KR101144545B1 (ko) | 2012-05-11 |
Family
ID=36142891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077009123A KR101144545B1 (ko) | 2004-09-30 | 2005-09-30 | 반도체 제조를 위한 탄력적 혼성 결함 분류 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7142992B1 (ko) |
JP (1) | JP5102035B2 (ko) |
KR (1) | KR101144545B1 (ko) |
WO (1) | WO2006039584A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101670235B1 (ko) | 2015-08-12 | 2016-11-09 | 한국수력원자력 주식회사 | 원전의 결함 정보 분석 시스템 및 방법 |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7646906B2 (en) | 2004-01-29 | 2010-01-12 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting defects in reticle design data |
JP4904034B2 (ja) | 2004-09-14 | 2012-03-28 | ケーエルエー−テンカー コーポレイション | レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体 |
US7844100B2 (en) * | 2004-11-29 | 2010-11-30 | Applied Materials Israel, Ltd. | Method for filtering nuisance defects |
US7729529B2 (en) * | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
KR101387785B1 (ko) * | 2005-01-21 | 2014-04-25 | 포톤 다이나믹스, 인코포레이티드 | 자동 결함 복구 시스템 |
US7769225B2 (en) * | 2005-08-02 | 2010-08-03 | Kla-Tencor Technologies Corp. | Methods and systems for detecting defects in a reticle design pattern |
US20070066939A1 (en) * | 2005-09-19 | 2007-03-22 | Lifescan, Inc. | Electrokinetic Infusion Pump System |
US7570796B2 (en) | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US8041103B2 (en) | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
US7676077B2 (en) | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7570800B2 (en) * | 2005-12-14 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for binning defects detected on a specimen |
US7877722B2 (en) | 2006-12-19 | 2011-01-25 | Kla-Tencor Corp. | Systems and methods for creating inspection recipes |
US8194968B2 (en) | 2007-01-05 | 2012-06-05 | Kla-Tencor Corp. | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US7894659B2 (en) * | 2007-02-28 | 2011-02-22 | Kla-Tencor Technologies Corp. | Methods for accurate identification of an edge of a care area for an array area formed on a wafer and methods for binning defects detected in an array area formed on a wafer |
US7925072B2 (en) * | 2007-03-08 | 2011-04-12 | Kla-Tencor Technologies Corp. | Methods for identifying array areas in dies formed on a wafer and methods for setting up such methods |
US7738093B2 (en) | 2007-05-07 | 2010-06-15 | Kla-Tencor Corp. | Methods for detecting and classifying defects on a reticle |
US7962863B2 (en) | 2007-05-07 | 2011-06-14 | Kla-Tencor Corp. | Computer-implemented methods, systems, and computer-readable media for determining a model for predicting printability of reticle features on a wafer |
US8213704B2 (en) | 2007-05-09 | 2012-07-03 | Kla-Tencor Corp. | Methods and systems for detecting defects in a reticle design pattern |
US7796804B2 (en) | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
US7711514B2 (en) | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
TWI469235B (zh) | 2007-08-20 | 2015-01-11 | Kla Tencor Corp | 決定實際缺陷是潛在系統性缺陷或潛在隨機缺陷之由電腦實施之方法 |
US8014973B1 (en) | 2007-09-07 | 2011-09-06 | Kla-Tencor Corporation | Distance histogram for nearest neighbor defect classification |
US8139844B2 (en) | 2008-04-14 | 2012-03-20 | Kla-Tencor Corp. | Methods and systems for determining a defect criticality index for defects on wafers |
US7756658B2 (en) * | 2008-05-14 | 2010-07-13 | Kla-Tencor Corp. | Systems and methods for detecting defects on a wafer and generating inspection results for the wafer |
WO2010014609A2 (en) | 2008-07-28 | 2010-02-04 | Kla-Tencor Corporation | Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer |
US9601393B2 (en) * | 2009-02-06 | 2017-03-21 | Kla-Tencor Corp. | Selecting one or more parameters for inspection of a wafer |
US9768082B2 (en) | 2009-02-13 | 2017-09-19 | Hermes Microvision Inc. | Method and machine for examining wafers |
US8775101B2 (en) | 2009-02-13 | 2014-07-08 | Kla-Tencor Corp. | Detecting defects on a wafer |
US8204297B1 (en) | 2009-02-27 | 2012-06-19 | Kla-Tencor Corp. | Methods and systems for classifying defects detected on a reticle |
US8112241B2 (en) | 2009-03-13 | 2012-02-07 | Kla-Tencor Corp. | Methods and systems for generating an inspection process for a wafer |
JP5275208B2 (ja) * | 2009-12-02 | 2013-08-28 | 株式会社東芝 | 半導体装置の製造方法 |
US8781781B2 (en) | 2010-07-30 | 2014-07-15 | Kla-Tencor Corp. | Dynamic care areas |
US9170211B2 (en) | 2011-03-25 | 2015-10-27 | Kla-Tencor Corp. | Design-based inspection using repeating structures |
US9087367B2 (en) | 2011-09-13 | 2015-07-21 | Kla-Tencor Corp. | Determining design coordinates for wafer defects |
US8908957B2 (en) * | 2011-12-28 | 2014-12-09 | Elitetech Technology Co.,Ltd. | Method for building rule of thumb of defect classification, and methods for classifying defect and judging killer defect based on rule of thumb and critical area analysis |
US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
WO2013140302A1 (en) * | 2012-03-19 | 2013-09-26 | Kla-Tencor Corporation | Method, computer system and apparatus for recipe generation for automated inspection semiconductor devices |
US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
US9129715B2 (en) | 2012-09-05 | 2015-09-08 | SVXR, Inc. | High speed x-ray inspection microscope |
US9189844B2 (en) | 2012-10-15 | 2015-11-17 | Kla-Tencor Corp. | Detecting defects on a wafer using defect-specific information |
JP6102947B2 (ja) * | 2012-12-28 | 2017-03-29 | 富士通株式会社 | 画像処理装置及び特徴検出方法 |
US9053527B2 (en) | 2013-01-02 | 2015-06-09 | Kla-Tencor Corp. | Detecting defects on a wafer |
US9134254B2 (en) | 2013-01-07 | 2015-09-15 | Kla-Tencor Corp. | Determining a position of inspection system output in design data space |
US9311698B2 (en) | 2013-01-09 | 2016-04-12 | Kla-Tencor Corp. | Detecting defects on a wafer using template image matching |
WO2014149197A1 (en) | 2013-02-01 | 2014-09-25 | Kla-Tencor Corporation | Detecting defects on a wafer using defect-specific and multi-channel information |
US9865512B2 (en) | 2013-04-08 | 2018-01-09 | Kla-Tencor Corp. | Dynamic design attributes for wafer inspection |
US9310320B2 (en) * | 2013-04-15 | 2016-04-12 | Kla-Tencor Corp. | Based sampling and binning for yield critical defects |
US10514685B2 (en) | 2014-06-13 | 2019-12-24 | KLA—Tencor Corp. | Automatic recipe stability monitoring and reporting |
WO2016002003A1 (ja) * | 2014-07-01 | 2016-01-07 | 株式会社日立ハイテクノロジーズ | 基板検査装置及び方法 |
US9582869B2 (en) * | 2014-10-19 | 2017-02-28 | Kla-Tencor Corp. | Dynamic binning for diversification and defect discovery |
US9947596B2 (en) | 2015-08-05 | 2018-04-17 | Kla-Tencor Corporation | Range-based real-time scanning electron microscope non-visual binner |
KR20180061556A (ko) * | 2016-11-29 | 2018-06-08 | 삼성전자주식회사 | 웨이퍼를 검사하기 위한 검사 장치 및 이를 이용한 웨이퍼의 검사 방법 |
US11047806B2 (en) * | 2016-11-30 | 2021-06-29 | Kla-Tencor Corporation | Defect discovery and recipe optimization for inspection of three-dimensional semiconductor structures |
US11237119B2 (en) * | 2017-01-10 | 2022-02-01 | Kla-Tencor Corporation | Diagnostic methods for the classifiers and the defects captured by optical tools |
CN110874839A (zh) * | 2019-11-19 | 2020-03-10 | 上海华力微电子有限公司 | 晶圆图形提取方法及其提取*** |
US20240168391A1 (en) * | 2022-11-23 | 2024-05-23 | Kla Corporation | Device feature specific edge placement error (epe) |
CN116300773B (zh) * | 2023-05-19 | 2023-08-01 | 深圳市致尚科技股份有限公司 | 电子产品全自动化装配的柔性控制方法、装置及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5544256A (en) * | 1993-10-22 | 1996-08-06 | International Business Machines Corporation | Automated defect classification system |
US5822218A (en) * | 1996-08-27 | 1998-10-13 | Clemson University | Systems, methods and computer program products for prediction of defect-related failures in integrated circuits |
US6473851B1 (en) * | 1999-03-11 | 2002-10-29 | Mark E Plutowski | System for combining plurality of input control policies to provide a compositional output control policy |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923430A (en) | 1993-06-17 | 1999-07-13 | Ultrapointe Corporation | Method for characterizing defects on semiconductor wafers |
US6246787B1 (en) | 1996-05-31 | 2001-06-12 | Texas Instruments Incorporated | System and method for knowledgebase generation and management |
US6092059A (en) | 1996-12-27 | 2000-07-18 | Cognex Corporation | Automatic classifier for real time inspection and classification |
JP3665194B2 (ja) * | 1997-11-27 | 2005-06-29 | 株式会社日立製作所 | 回路パターンの検査方法及び検査装置 |
US5985497A (en) | 1998-02-03 | 1999-11-16 | Advanced Micro Devices, Inc. | Method for reducing defects in a semiconductor lithographic process |
US6256093B1 (en) | 1998-06-25 | 2001-07-03 | Applied Materials, Inc. | On-the-fly automatic defect classification for substrates using signal attributes |
US6922482B1 (en) * | 1999-06-15 | 2005-07-26 | Applied Materials, Inc. | Hybrid invariant adaptive automatic defect classification |
JP2001274209A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体 |
JP2002162366A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 欠陥検査方法とその装置、及び欠陥の自動分類のための欠陥位置検出方法 |
JP2002228606A (ja) * | 2001-01-31 | 2002-08-14 | Hitachi Ltd | 電子線式回路パターンの検査方法および装置 |
JP4118703B2 (ja) * | 2002-05-23 | 2008-07-16 | 株式会社日立ハイテクノロジーズ | 欠陥分類装置及び欠陥自動分類方法並びに欠陥検査方法及び処理装置 |
-
2004
- 2004-09-30 US US10/954,968 patent/US7142992B1/en active Active
-
2005
- 2005-09-30 JP JP2007534830A patent/JP5102035B2/ja active Active
- 2005-09-30 WO PCT/US2005/035357 patent/WO2006039584A1/en active Application Filing
- 2005-09-30 KR KR1020077009123A patent/KR101144545B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5544256A (en) * | 1993-10-22 | 1996-08-06 | International Business Machines Corporation | Automated defect classification system |
US5822218A (en) * | 1996-08-27 | 1998-10-13 | Clemson University | Systems, methods and computer program products for prediction of defect-related failures in integrated circuits |
US6473851B1 (en) * | 1999-03-11 | 2002-10-29 | Mark E Plutowski | System for combining plurality of input control policies to provide a compositional output control policy |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101670235B1 (ko) | 2015-08-12 | 2016-11-09 | 한국수력원자력 주식회사 | 원전의 결함 정보 분석 시스템 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
WO2006039584A1 (en) | 2006-04-13 |
KR20070093046A (ko) | 2007-09-17 |
JP5102035B2 (ja) | 2012-12-19 |
US20060265145A1 (en) | 2006-11-23 |
JP2008515239A (ja) | 2008-05-08 |
US7142992B1 (en) | 2006-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101144545B1 (ko) | 반도체 제조를 위한 탄력적 혼성 결함 분류 | |
US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
JP5567527B2 (ja) | レティクルの設計パターンにおける欠陥を検出し、かつ(あるいは)ソートするためのコンピュータに実装された方法 | |
KR102083706B1 (ko) | 반도체 검사 레시피 생성, 결함 리뷰 및 계측을 위한 적응적 샘플링 | |
US7346470B2 (en) | System for identification of defects on circuits or other arrayed products | |
US9739720B2 (en) | Method, computer system and apparatus for recipe generation for automated inspection of semiconductor devices | |
JP6055003B2 (ja) | 試験体上の欠陥を分類するためのコンピュータに実装された方法およびシステム | |
US8194968B2 (en) | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions | |
US7570797B1 (en) | Methods and systems for generating an inspection process for an inspection system | |
US7508973B2 (en) | Method of inspecting defects | |
US9601393B2 (en) | Selecting one or more parameters for inspection of a wafer | |
US7728969B2 (en) | Methods and systems for identifying defect types on a wafer | |
US20030022401A1 (en) | Semiconductor device inspection method | |
US7752581B2 (en) | Design structure and system for identification of defects on circuits or other arrayed products | |
US6687633B2 (en) | Inspection system, inspection apparatus, inspection program, and production method of semiconductor devices | |
JP4146655B2 (ja) | 欠陥源候補抽出プログラム | |
JP2004165395A (ja) | 検査データ解析プログラムと検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150424 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170424 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180424 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190423 Year of fee payment: 8 |