JP5275208B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5275208B2 JP5275208B2 JP2009274854A JP2009274854A JP5275208B2 JP 5275208 B2 JP5275208 B2 JP 5275208B2 JP 2009274854 A JP2009274854 A JP 2009274854A JP 2009274854 A JP2009274854 A JP 2009274854A JP 5275208 B2 JP5275208 B2 JP 5275208B2
- Authority
- JP
- Japan
- Prior art keywords
- template
- defects
- defect
- mask
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000007547 defect Effects 0.000 claims description 222
- 238000000034 method Methods 0.000 claims description 93
- 238000001459 lithography Methods 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 16
- 238000010030 laminating Methods 0.000 claims 2
- 238000007689 inspection Methods 0.000 description 63
- 238000012546 transfer Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013518 transcription Methods 0.000 description 2
- 230000035897 transcription Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 230000009643 growth defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
- Y10T428/1352—Polymer or resin containing [i.e., natural or synthetic]
- Y10T428/139—Open-ended, self-supporting conduit, cylinder, or tube-type article
- Y10T428/1393—Multilayer [continuous layer]
Landscapes
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明者は、インプリントリソグラフィに代表される先端リソグラフィ技術を、ReRAM等の3次元積層デバイス(複数の層を基板上に積層してなり、前記複数の層の各々がデバイス回路が含まれたデバイス構造を具備してなるデバイス)へ適用する際には、以下のような問題があることを見出した。
製造するべき3次元積層デバイス中の異なる層内にある同じパターンを抽出する。ここで、同じパターンは、上記の通り、デバイス回路に対応するパターンであり、アライメントパターン等ではない。図8の場合、第1のパターンP1および第2のパターンP2が抽出される。上記の同じパターンの抽出は、例えば、3次元積層デバイスの設計データに基づいて行われる。
リソグラフィ工程を用いて、各層L1−L4内のパターンを形成する。
上述した検査A1、検査A2または検査A3の結果(欠陥情報)に基づいて、同一マスク群内の複数のマスクをソートする。
ソートに使用した欠陥情報(欠陥数、欠陥サイズまたは転写性)に二つのしきい値(N1,N2)を設定する。以下、ソートに使用した欠陥情報が欠陥数の場合について、図15を参照して、具体的に説明する。
二つのしきい値N1,N2を決めることにより、同一マスク群内の複数のマスクを、三つのグループに分類することができる。
第1の本実施形態では、原版として透過型マスクを用いた光リソグラフィ工程の場合について説明したが、本実施形態では、原版としてテンプレートを用いたインプリントリソグラフィ工程の場合について説明する。
製造するべき3次元積層デバイス中の異なる層内にある同じパターンを抽出する。ここで、同じパターンは、上記の通り、デバイス回路に対応するパターンであり、アライメントパターン等ではない。図8の場合、第1のパターンP1および第2のパターンP2が抽出される。上記の同じパターンの抽出は、例えば、3次元積層デバイスの設計データに基づいて行われる。
インプリトリソグラフィ工程を用いて、各層L1−L4内のパターンを形成する。
上述した検査B1、検査B2または検査B3の結果(欠陥情報)に基づいて、同一テンプレート群内の複数のテンプレートをソートする。
ソートに使用した欠陥情報(欠陥数、欠陥サイズまたは転写性)に二つのしきい値(N1’,N2’)を設定する。以下、ソートに使用した欠陥情報が欠陥数の場合について、具体的に説明する。
二つのしきい値N1’,N2’を決めることにより、同一テンプレート群内の複数のテンプレートを、三つのグループに分類することができる。
Claims (7)
- 複数の層を基板上に積層し、前記複数の層の各々がデバイス回路が含まれたPCRAM、ReRAMまたはMRAMを具備してなる半導体装置の製造方法であって、
前記複数の層のインプリトリソグラフィ工程に使用され、前記デバイス回路に対応するパターンが互いに同じであり、欠陥のサイズに基づいた品質が順位付けされた複数のテンプレートのうち、前記サイズに対応した前記デバイス回路の不良確率が一定値以下であるテンプレートを、下層のインプリトリソグラフィ工程に使用し、
前記複数のテンプレートのうち、前記不良確率が一定値以下であるテンプレートを除いたテンプレートを、上層のインプリトリソグラフィ工程に使用することを特徴とする半導体装置の製造方法。 - 複数の層を基板上に積層してなる3次元積層デバイスであって、前記複数の層の各々がデバイス回路が含まれたデバイス構造を具備してなる半導体装置の製造方法であって、
前記複数の層のリソグラフィ工程に使用され、前記デバイス回路に対応するパターンが互いに同じであり、前記原版の欠陥に基づいた品質、前記原版の前記基板への転写性に基づいた品質、または、前記原版の使用回数に関しての品質が順位付けされた複数の原版のうち、一定以上の品質を有する原版を、下層のリソグラフィ工程に使用し、
前記複数の原版のうち、前記一定以上の品質を有する原版を除いた原版を、上層のリソグラフィ工程に使用することを特徴とする半導体装置の製造方法。 - 前記原版の欠陥は、欠陥の数または欠陥のサイズであることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記サイズに対応した前記デバイス回路の不良確率が一定値以下である原版を、前記下層のリソグラフィ工程に使用することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記3次元積層デバイスは、複数のメモリセルを2次元的に配置してなるデバイス構造が含まれる複数の層を基板上に積層してなることを特徴する請求項2ないし4のいずれか1項に記載の半導体装置の製造方法。
- 3次元積層デバイスは、PCRAM、ReRAMまたはMRAMであることを特徴する請求項2ないし5のいずれか1項に記載の半導体装置の製造方法。
- 前記原版は、インプリトリソグラフィ工程に使用されるテンプレートであることを特徴する請求項2ないし6のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274854A JP5275208B2 (ja) | 2009-12-02 | 2009-12-02 | 半導体装置の製造方法 |
US12/958,994 US8480934B2 (en) | 2009-12-02 | 2010-12-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274854A JP5275208B2 (ja) | 2009-12-02 | 2009-12-02 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011119407A JP2011119407A (ja) | 2011-06-16 |
JP2011119407A5 JP2011119407A5 (ja) | 2012-04-19 |
JP5275208B2 true JP5275208B2 (ja) | 2013-08-28 |
Family
ID=44069160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009274854A Expired - Fee Related JP5275208B2 (ja) | 2009-12-02 | 2009-12-02 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8480934B2 (ja) |
JP (1) | JP5275208B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6398169B2 (ja) * | 2013-10-09 | 2018-10-03 | 大日本印刷株式会社 | モールド管理システム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3110159B2 (ja) * | 1992-06-30 | 2000-11-20 | 芝浦メカトロニクス株式会社 | 半導体モールド装置 |
JP2000194142A (ja) | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | パタ―ン形成方法及び半導体装置の製造方法 |
EP1072954A3 (en) * | 1999-07-28 | 2002-05-22 | Lucent Technologies Inc. | Lithographic process for device fabrication |
JP3934919B2 (ja) * | 2001-11-13 | 2007-06-20 | 株式会社東芝 | マスクブランクスの選択方法、露光マスクの形成方法、および半導体装置の製造方法 |
JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
US9002497B2 (en) * | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
US7142992B1 (en) * | 2004-09-30 | 2006-11-28 | Kla-Tencor Technologies Corp. | Flexible hybrid defect classification for semiconductor manufacturing |
US8532949B2 (en) * | 2004-10-12 | 2013-09-10 | Kla-Tencor Technologies Corp. | Computer-implemented methods and systems for classifying defects on a specimen |
US7729529B2 (en) * | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
JP4714180B2 (ja) * | 2007-05-01 | 2011-06-29 | 株式会社東芝 | フォトマスク管理方法、フォトマスク洗浄可能回数生成方法、及びフォトマスク管理システム |
JP2009012290A (ja) * | 2007-07-04 | 2009-01-22 | Fujifilm Corp | インプリント方法、並びにモールドの製造方法及び磁気記録媒体の製造方法 |
US7796804B2 (en) * | 2007-07-20 | 2010-09-14 | Kla-Tencor Corp. | Methods for generating a standard reference die for use in a die to standard reference die inspection and methods for inspecting a wafer |
US7711514B2 (en) * | 2007-08-10 | 2010-05-04 | Kla-Tencor Technologies Corp. | Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan |
JP4792096B2 (ja) * | 2009-03-19 | 2011-10-12 | 株式会社東芝 | テンプレートパターンの設計方法、テンプレートの製造方法及び半導体装置の製造方法。 |
JP4825891B2 (ja) * | 2009-03-31 | 2011-11-30 | 株式会社東芝 | 半導体装置の製造方法およびテンプレート |
KR101698193B1 (ko) * | 2009-09-15 | 2017-01-19 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
JP2012044090A (ja) * | 2010-08-23 | 2012-03-01 | Toshiba Corp | 検査方法、テンプレート製造方法、半導体集積回路製造方法および検査システム |
JP2012049262A (ja) * | 2010-08-25 | 2012-03-08 | Toshiba Corp | パターン形成方法およびパターン形成装置 |
-
2009
- 2009-12-02 JP JP2009274854A patent/JP5275208B2/ja not_active Expired - Fee Related
-
2010
- 2010-12-02 US US12/958,994 patent/US8480934B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8480934B2 (en) | 2013-07-09 |
US20110129780A1 (en) | 2011-06-02 |
JP2011119407A (ja) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109669318B (zh) | 极紫外(euv)光刻掩模 | |
US7987435B2 (en) | Pattern verification method, program thereof, and manufacturing method of semiconductor device | |
US8527916B1 (en) | Dissection splitting with optical proximity correction to reduce corner rounding | |
TWI390707B (zh) | 半導體晶片、巨集擺置的方法、多向密集堆積巨集擺置器與多尺寸混合擺置設計方法 | |
US7844934B2 (en) | Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction | |
US20120168955A1 (en) | Integrated Circuit Pattern and Method | |
KR101680637B1 (ko) | 임계치 이하 패턴 피쳐들을 달성하기 위한 컷 마스크 리소그래피와 종래의 리소그래피의 조합 | |
US20170098651A1 (en) | Offset-Printing Method for Three-Dimensional Package | |
US7559044B2 (en) | Automatic design method of semiconductor integrated circuit, automatic design system of semiconductor integrated circuit, and semiconductor integrated circuit | |
JP5275208B2 (ja) | 半導体装置の製造方法 | |
Shimomura et al. | Demonstration of defect free EUV mask for 22nm NAND flash contact layer using electron beam inspection system | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
JP2003282569A (ja) | 半導体集積回路装置及びダミーメタルの挿入方法 | |
US7614026B2 (en) | Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program | |
US9069253B2 (en) | Mask structure | |
US7069535B2 (en) | Optical proximity correction method using weighted priorities | |
US7673280B2 (en) | Optical proximity correction (OPC) processing method for preventing the occurrence of off-grid | |
US8086973B2 (en) | Pattern management method and pattern management program | |
US10847507B2 (en) | Contact liner to enable different CPP devices | |
US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
US8533638B2 (en) | Post-optical proximity correction photoresist pattern collapse rule | |
KR20150126425A (ko) | 오버레이 버니어 마스크 | |
Rieger et al. | Anticipating and controlling mask costs within EDA physical design | |
JP2007042882A (ja) | 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法 | |
US11387144B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130515 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5275208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |