KR101141386B1

KR101141386B1 - 반도체 패키지용 리드핀 및 반도체 패키지

Info

Publication number: KR101141386B1
Application number: KR1020100013811A
Authority: KR
Inventors: 이기택; 최진원; 이기섭; 오흥재; 정승원
Original assignee: 삼성전기주식회사
Priority date: 2010-02-16
Filing date: 2010-02-16
Publication date: 2012-05-03
Also published as: KR20110094439A

Abstract

본 발명에 따른 반도체 패키지용 리드핀은 외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀; 상기 접속핀의 일단부에 형성되는 원반형의 플랜지부; 및 상기 플랜지부의 일면에 돌출된 라운드부를 포함하고, 상기 접속핀과 상기 라운드부는 d1/D=0.7~0.8, (h1+h2)/R=0.8일 때, d2/R=0.3~0.7을 만족하도록 형성되는 것을 특징으로 할 수 있다.
( D: 상기 플랜지부의 직경
d1: 상기 라운드부의 직경
d2: 상기 라운드부의 평탄면의 직경
R: 접속핀의 직경
h1, h2: 상기 플랜지부의 높이, 상기 라운드부의 높이)

Description

반도체 패키지용 리드핀 및 반도체 패키지{Lead pin for semiconductor package and semiconductor package}

본 발명은 반도체 패키지용 리드핀 및 반도체 패키지에 관한 것으로서, 더욱 자세하게는 집적회로가 실장된 패키지 기판을 주기판에 연결하기 위한 리드핀 및 이를 포함하는 반도체 패키지에 관한 것이다.

전자산업의 발달에 의해 다양한 형식의 반도체 패키지가 제작되고 있으며, 최근에는 반도체 패키지의 고배선 고밀도화됨에 따라 집적회로(IC)가 실장된 패키지 기판을 주기판(Main Board)에 연결하는 기판으로 다수의 T형 리드핀이 장착된 PGA(Pin Grid Array) 방식의 반도체 패키지에 널리 사용되고 있다.

통상적인 패키지의 기판은 통공을 통해 핀이 삽입되는 삽입형 핀의 형태와 납땜에 의해 패키지 기판에 부착되는 T형 리드핀이 주로 사용되고 있으며, 삽입형 핀에 비해 패키지 기판의 회로 구성에 제약이 작다는 장점으로 인하여 점차적으로 T형 리드핀의 사용이 보편화되고 있다.

최근에는 땜납에 의한 환경적인 영향을 고려하여 납의 사용이 제한됨에 따라 납을 사용하지 않는 땜납(Sn-Ag-Cu, Sn-Sb)을 사용함으로써, 땜납의 용융 온도가 높게 형성된다.

이때, 리플로우 공정 시 땜납이 리드핀의 상부로 넘쳐 흘러서 접속핀 등으로 번지는 불량 등이 자주 발생하게 된다.

또한, 접합에 사용되는 솔더 페이스트에 작용되는 응력이 커져서 PPS(Pin Pull Strength) 값이 작게 측정되므로 리드핀이 안정적으로 고정되지 못하고 외부의 충격에 의해서 쉽게 이탈된다는 문제점이 있다. 따라서, 이러한 문제점을 해결할 수 있는 기술들이 요구되고 있다.

본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로, 그 목적은 솔더 페이스트로 인한 접속 핀의 오염을 방지하고, 헤드부와 솔더 페이스트의 접촉 면적을 증가시켜 접합 효율이 향상되도록 한 반도체 패키지용 리드핀을 제공하는 데 있다.

본 발명에 따른 반도체 패키지용 리드핀은 외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀; 상기 접속핀의 일단부에 형성되는 원반형의 플랜지부; 및 상기 플랜지부의 일면에 돌출된 라운드부를 포함하고, 상기 접속핀과 상기 라운드부는 d1/D=0.7~0.8, (h1+h2)/R=0.8일 때, d2/R=0.3~0.7을 만족하도록 형성되는 것을 특징으로 할 수 있다.

여기서, D: 상기 플랜지부의 직경, d1: 상기 라운드부의 직경, d2: 상기 라운드부의 평탄면의 직경, R: 접속핀의 직경, h1, h2: 상기 플랜지부의 높이, 상기 라운드부의 높이를 의미하게 된다.

또한, 본 발명에 따른 반도체 패키지용 리드핀의 상기 평탄면은 플랫(flat)한 면을 가지는 것을 특징으로 할 수 있다.

또한, 본 발명에 따른 반도체 패키지용 리드핀의 상기 평탄면은 상기 라운드부의 주변부보다 큰 곡률을 가지는 것을 특징으로 할 수 있다.

또한, 본 발명에 따른 반도체 패키지용 리드핀의 상기 라운드부의 높이는 상기 플랜지부의 높이보다 높게 형성되는 것을 특징으로 할 수 있다.

한편, 본 발명에 따른 반도체 패키지는 일면에 패드부가 형성되는 기판부; 및 외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀, 상기 접속핀의 일단부에 형성되는 원반형의 플랜지부 및, 상기 플랜지부의 일면에 돌출된 라운드부를 구비하는 리드핀;을 포함하고, 상기 접속핀과 상기 라운드부는 d1/D=0.7~0.8, (h1+h2)/R=0.8일 때, d2/R=0.3~0.7을 만족하도록 형성되는 것을 특징으로 할 수 있다.

또한, 본 발명에 따른 반도체 패키지의 상기 평탄면은 플랫한 면을 가지는 것을 특징으로 할 수 있다.

또한, 본 발명에 따른 반도체 패키지의 상기 평탄면은 상기 라운드부의 주변부보다 큰 곡률을 가지는 것을 특징으로 할 수 있다.

또한, 본 발명에 따른 반도체 패키지의 상기 라운드부의 높이는 상기 플랜지부의 높이보다 높게 형성되는 것을 특징으로 할 수 있다.

본 발명에 따른 반도체 패키지용 리드핀은 접속핀과 라운드부가 d1/D=0.7~0.8, (h1+h2)/R=0.8일 때, d2/R=0.3~0.7을 만족하도록 형성되므로 리드핀에 접합되는 솔더 페이스트에 작용되는 응력을 최소화할 수 있으며, 이에 따라 리드핀의 접착력이 증가하여 외부의 충격에도 안정적으로 구조를 유지할 수 있는 효과가 있다.

또한, 본 발명은 라운드부가 플랜지부보다 작은 면적으로 형성되므로 솔더 페이스트가 접속핀을 향하여 유동하는 것을 차단하여 접속핀의 오염을 방지할 수 있으며, 접촉 면적을 보다 증가시켜서 접합 강도를 증가시키는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 측단면도이다.
도 2는 도 1의 리드핀이 기판에 장착된 것을 설명하기 위한 부분 단면도이다.
도 3은 도 1의 리드핀를 설명하기 위한 사시도이다.
도 4는 본 발명의 일 실시예에 따른 리드핀의 효과를 설명하기 위한 단면도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 패키지용 리드핀에 대한 실험값을 설명하기 위한 그래프들이다.

본 발명에 따른 반도체 패키지 및 리드핀에 관하여 도 1 내지 도 6을 참조하여 좀 더 구체적으로 설명한다. 이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다.

다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.

또한, 각 실시예의 도면에 나타나는 동일 또는 유사한 사상의 범위 내의 기능이 동일한 구성요소는 동일 또는 유사한 참조부호를 사용하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 설명하기 위한 측단면도이고, 도 2는 도 1의 리드핀이 기판에 장착된 것을 설명하기 위한 부분 단면도이며, 도 3은 도 1의 리드핀를 설명하기 위한 사시도이다.

도 1 내지 도 3을 참조하면, 반도체 패키지(10)는 기판부(20) 및 리드핀(100)을 포함할 수 있다.

기판부(20)는 표면에 전기적으로 연결되는 반도체 칩(30)이 실장되며, 그 재질은 유기 기판이나 LTCC(low temperature co-fired ceramic)와 같은 세라믹 기판 등이 이용될 수 있다.

또한, 기판부(20)의 저면에는 리드핀(100)과 전기적으로 연결되기 위한 패드부(22)가 형성될 수 있으며, 패드부(22) 주변에는 포토 레지스트층(50)이 마련될 수 있다. 그리고, 기판부(20)는 다수의 층으로 제조될 수 있으며, 내부에는 이러한 다수의 층이 전기적으로 연결하기 위한 회로 패턴들이 형성될 수 있다.

따라서, 반도체 패키지는 반도체 칩(30)이 기판부(20)에 전기적으로 연결되도록 실장되므로 그 크기를 소형화할 수 있다는 장점이 있다.

리드핀(100)은 기판부(20)의 저면에 형성되는 패드부(22)에 솔더 페이스트(40)에 의해서 전기적으로 접속되며, 접속핀(110), 플랜지부(120) 및 라운드부(130)를 포함할 수 있다.

접속핀(110)은 리드핀(100)이 패키지 기판에 실장 시 소켓 등에 삽입되는 부분으로 패키지 기판의 종류에 따라 소정의 길이를 가지는 원통형으로 구성될 수 있으며, 리드핀(100)의 실장 시 기판부(20)의 상부로 돌출되도록 결합된다.

그리고, 접속핀(110)은 플랜지부(120)의 단부에 연결되는 데, 플랜지부(120)의 중심과 접속핀(110)의 중심이 일치하도록 형성되는 것이 바람직하다.

이때, 접속핀(110)과 플랜지부(120) 및 라운드부(130)는 서로 일체로 형성될 수 있으며, 전도성 금속인 동일한 재질로 제조될 수 있는 것이다. 그러나, 리드핀(100)의 재질은 이에 한정되지 않는다.

도 2에서 도시된 바와 같이, 플랜지부(120)는 앞서 언급한 바와 같이, 접속핀(110)과 일체로 형성되며, 패키지 기판부의 패드부(22)가 노출된 부분에서 솔더 페이스트(40)에 의해서 전기적으로 연결되는 것이다.

그리고, 플랜지부(120) 상에는 반구형의 라운드부(130)가 연속적으로 형성되며, 반구형의 라운드부(130)가 패키지 기판부(20)의 패드부(22) 상에 접촉되도록 실장된다.

이때, 플랜지부(120)의 직경은 그 상면에 반구형으로 돌출된 라운드부(130)의 직경보다 큰 직경으로 형성될 수 있다.

따라서, 리드핀(100)을 패드부(22)에 접합 시 솔더 페이스트(40)가 플랜지부(120)의 하면과 라운드부(130)의 외주면 사이 공간으로 유입되며, 플랜지부(120)의 상면으로 유출될 수 있는데, 이러한 직경의 차이로 인해서 상기의 유출을 방지할 수 있는 것이다.

결과적으로 본 실시예에서는 리드핀(100)이 플랜지부(120)와 라운드부(130)에 의해서 솔더 페이스트(40)가 접속핀을 향하여 유동하는 것을 차단하여 접속핀의 오염을 방지할 수 있으며, 리드핀(100)의 헤드 부분이 단차지도록 형성됨으로써 접촉 면적이 보다 증가되고, 그 접합 강도가 증가될 수 있다.

도 4는 본 발명의 일 실시예에 따른 리드핀의 효과를 설명하기 위한 단면도이다.

도 4를 참조하면, 접속핀(110)과 상기 라운드부(130)는 d1/D=0.7~0.8, (h1+h2)/R=0.8일 때, d2/R=0.3~0.7을 만족하도록 형성되는 것을 특징으로 할 수 있다.

여기서, D는 상기 플랜지부의 직경, d1은 상기 라운드부의 직경, d2는 상기 라운드부의 평탄면의 직경, R은 접속핀의 직경, hi, h2는 상기 플랜지부의 높이, 상기 라운드부의 높이를 의미할 수 있다.

이때, 라운드부(130)의 평탄면은 플랫한 형상으로 형성되는 면을 의미할 수 있으나, 이러한 형상에 한정되지 않는다. 예를 들어, 상기 평탄면은 라운드부(130)의 주변부보다 큰 곡률을 가질 수도 있다.

따라서, 플랜지부(120)와 라운드부(130)는 그 직경이 0.7~0.8 사이의 값이 고, 플랜지부(120), 라운드부(130)의 높이와 접속핀(110)의 직경이 대략 0.8이 되도록 형성될 때, d2/R=0.3~0.7을 만족하게 된다.

이러한 값이 만족하는 경우에는 솔더 페이스트(40)에 작용하는 응력을 최소화할 수 있게 된다. 이에 따라, 기판부(20)와 리드핀(100)의 접착력이 보다 증가할 수 있으며, 외부의 충격에도 안정적으로 구조를 유지할 수 있는 효과가 있다.

그리고, 라운드부(130)는 앞서 설명한 바와 같이, 플랜지부(120)의 상부에 형성되며, 반구형으로 형성될 수 있다. 또한, 라운드부(130)는 접속핀(110)의 직경에 대응하는 부분의 곡률이 라운드부(130)의 단부를 서로 연결하는 부분의 곡률보다 같거나 큰 것을 특징으로 할 수 있다. 그러나, 라운드부(130)는 이에 한정되지 않으며 하나의 곡률을 가지도록 형성되는 것도 가능하다.

따라서, 라운드부(130)의 중앙부가 그 주변부보다 더 완만하게 형성될 수 있으며, 라운드부(130)에 의해서 리드핀(100)이 기울어지는 것을 방지할 수 있다. 그리고, 상기의 곡률 반경을 가지는 라운드부(130)의 구조는 솔더 페이스트(40) 내에 발생되는 기포의 인출을 유도할 수 있는 것이다.

또한, 플랜지부(120)와 라운드부(130)는 서로 다른 높이(h2, h1)로 형성될 수 있으며, 플랜지부(120)의 높이(h2)에 비해 소정 곡률로 형성된 라운드부(130)의 중앙부 높이(h1)를 더 크게 형성시킬 수 있다.

이때, 라운드부(130)의 중앙부 높이(h1)를 더 크게 형성하는 이유는 패키지 기판부(20) 실장시 리드핀(100)의 설계 범위 내에서 리드핀(100)을 감싸는 솔더 페이스트(40)가 라운드부(130)의 곡면에 접촉하는 면적을 크게 하기 위함이다.

따라서, 접속핀(110)이 패키지 기판부(20) 상에 기울어짐 없이 수직 설치가 가능함과 아울러 접촉 면적의 확대에 의해서 접합 성능이 향상될 수 있다.

여기서, 솔더 페이스트(40)는 납과 아연 및 은의 합금으로 구성된 것으로 열을 가함에 의해 점성이 있는 액상 형태로 용융되고, 상온 냉각에 의해서 용융된 상태의 형상으로 경화되며, 경화 상태에서 접합 대상의 상호 접합이 이루어지도록 하는 것이다.

도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 패키지용 리드핀에 대한 실험값을 설명하기 위한 그래프들이다.

도 5를 참조하면, 상기 그래프는 가로축이 d2/R 값을 의미하고, 세로축이 솔더 페이스트(40)에 가해지는 응력을 의미하게 된다. 이때, 플랜지부(120)와 라운드부(130)의 직경이 0.7~0.8 사이의 값이 되도록 형성되고, 플랜지부(120), 라운드부(130)의 높이와 접속핀(110)의 직경이 0.8333이다.

상기 그래프에서 도시된 바와 같이, 라운드부(130)의 평탄면(d2)의 값이 커짐에 따라 리드핀(100)을 접속시키는 솔더 페이스트(40)에 가해지는 응력은 줄어들고, 평탄면(d2)의 값이 커짐에 따라 솔더 페이스트(40)에 가해지는 응력은 줄어들게 된다는 것을 확인할 수 있다.

그러나, d2의 값이 커지게 되면 솔더 페이스트(40)의 부피가 줄어들기 때문에 오히려 솔더 페이스트(40)의 접합력은 떨어진다는 문제점이 있다.

따라서, d2의 값은 이러한 문제점을 고려하여 d2/R=0.3~0.7을 만족하는 것이 가장 바람직하다.

도 6을 참조하면, 상기 그래프는 가로축이 d2/R 값을 의미하고, 세로축이 PPS(Pin Pull Strength) 값을 의미한다. 이때, 상기와 마찬 가지로 플랜지부(120)와 라운드부(130)의 직경이 0.7~0.8 사이의 값이 되도록 형성되고, 플랜지부(120), 라운드부(130)의 높이와 접속핀(110)의 직경이 0.8333이다.

여기서, PPS(Pin Pull Strength) 값이란 솔더 페이스트(40)의 접합력과 솔더 페이스트(40)에 가해지는 응력이 종합적으로 작용하여 결정되는 평가 항목을 의미한다.

여기서, d2/R=0.3일 때, PPS값이 현저하게 증가하는 것을 확인할 수 있으며, d2/R=0.7보다 큰 경우에는 현저하게 감소하는 것을 확인할 수 있다.

따라서, d2/R=0.3~0.7인 경우에는 그렇지 않은 경우보다 현저하게 PPS값이 증가하므로 솔더 페이스트에 작용되는 응력을 최소화하면서도 리드핀의 접착력이 증가하여 외부의 충격에도 리드핀이 안정적으로 그 구조를 유지할 수 있다.

10.... 반도체 패키지 20.... 기판부
22.... 패드부 30.... 반도체 칩
40.... 솔더 페이스트 100.... 리드핀
110.... 접속핀 120.... 플랜지부
130.... 라운드부

Claims

외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀;
상기 접속핀의 일단부에 형성되는 원반형의 플랜지부; 및
상기 플랜지부의 일면에 돌출된 라운드부를 포함하고,
상기 접속핀과 상기 라운드부는 d1/D=0.7~0.8, (h1+h2)/R=0.8일 때, d2/R=0.3~0.7을 만족하도록 형성되는 것을 특징으로 하는 반도체 패키지용 리드핀.

(D: 상기 플랜지부의 직경
d1: 상기 라운드부의 직경
d2: 상기 라운드부의 평탄면의 직경
R: 접속핀의 직경
h1, h2: 상기 플랜지부의 높이, 상기 라운드부의 높이)
제1항에 있어서,
상기 평탄면은,
플랫(flat)한 면을 가지는 것을 특징으로 하는 반도체 패키지용 리드핀.
제1항에 있어서,
상기 평탄면은,
상기 라운드부의 주변부보다 큰 곡률을 가지는 것을 특징으로 하는 반도체 패키지용 리드핀.
제1항에 있어서,
상기 라운드부의 높이는 상기 플랜지부의 높이보다 높게 형성되는 것을 특징으로 하는 반도체 패키지용 리드핀.
일면에 패드부가 형성되는 기판부; 및
외부의 기기에 형성되는 홀에 삽입되기 위한 접속핀, 상기 접속핀의 일단부에 형성되는 원반형의 플랜지부 및, 상기 플랜지부의 일면에 돌출된 라운드부를 구비하는 리드핀;을 포함하고,
상기 접속핀과 상기 라운드부는 d1/D=0.7~0.8, (h1+h2)/R=0.8일 때, d2/R=0.3~0.7을 만족하도록 형성되는 것을 특징으로 하는 반도체 패키지.

(D: 상기 플랜지부의 직경
d1: 상기 라운드부의 직경
d2: 상기 라운드부의 평탄면의 직경
R: 접속핀의 직경
h1, h2: 상기 플랜지부의 높이, 상기 라운드부의 높이)
제5항에 있어서,
상기 평탄면은,
플랫(flat)한 면을 가지는 것을 특징으로 하는 반도체 패키지.
제5항에 있어서,
상기 평탄면은,
상기 라운드부의 주변부보다 큰 곡률을 가지는 것을 특징으로 하는 반도체 패키지.
제5항에 있어서,
상기 라운드부의 높이는 상기 플랜지부의 높이보다 높게 형성되는 것을 특징으로 하는 반도체 패키지.