JP2003092376A - 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 - Google Patents
半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法Info
- Publication number
- JP2003092376A JP2003092376A JP2001281177A JP2001281177A JP2003092376A JP 2003092376 A JP2003092376 A JP 2003092376A JP 2001281177 A JP2001281177 A JP 2001281177A JP 2001281177 A JP2001281177 A JP 2001281177A JP 2003092376 A JP2003092376 A JP 2003092376A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- reinforcing material
- reinforcing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 熱膨張によって部材が反ることがなく、接続
部の良好な電気特性が得られる半導体装置の実装方法及
びその実装構造、並びに半導体装置及びその製造方法を
提供すること。 【解決手段】 半導体チップ4の外側方のモールド樹脂
9に鉄製の補強材19を埋設して半導体装置3を形成す
る。これにより、モールド樹脂9の機械的強度が強化さ
れるため、熱によるモールド樹脂9の膨張及び収縮に対
する抵抗力が大きくなり、これによって部材の反りを効
果的に抑えることができる。従って、半導体装置3をマ
ザー基板2に実装する際のリフロー加熱時にも、各部材
の熱膨張係数の差による反りが抑制され、実装の接合信
頼性を向上させることができる。
部の良好な電気特性が得られる半導体装置の実装方法及
びその実装構造、並びに半導体装置及びその製造方法を
提供すること。 【解決手段】 半導体チップ4の外側方のモールド樹脂
9に鉄製の補強材19を埋設して半導体装置3を形成す
る。これにより、モールド樹脂9の機械的強度が強化さ
れるため、熱によるモールド樹脂9の膨張及び収縮に対
する抵抗力が大きくなり、これによって部材の反りを効
果的に抑えることができる。従って、半導体装置3をマ
ザー基板2に実装する際のリフロー加熱時にも、各部材
の熱膨張係数の差による反りが抑制され、実装の接合信
頼性を向上させることができる。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、接続部の良好な電
気特性が得られる半導体デバイスの実装方法及びその実
装構造、並びに半導体装置及びその製造方法に関するも
のである。
気特性が得られる半導体デバイスの実装方法及びその実
装構造、並びに半導体装置及びその製造方法に関するも
のである。
【0002】
【従来の技術】近年、半導体装置及びそれを実装する多
層プリント配線基板は、小型薄型化、高性能化、高速
化、高信頼性化が求められている。例えば、半導体装置
は小型薄型化の要求から、ピン挿入型のパッケージから
表面実装型のパッケージへと移行が進み、半導体チップ
の大きさとほぼ同じ大きさのCSP(Chip Size Packag
e)と称される半導体装置も開発され、使用されるよう
になってきた。
層プリント配線基板は、小型薄型化、高性能化、高速
化、高信頼性化が求められている。例えば、半導体装置
は小型薄型化の要求から、ピン挿入型のパッケージから
表面実装型のパッケージへと移行が進み、半導体チップ
の大きさとほぼ同じ大きさのCSP(Chip Size Packag
e)と称される半導体装置も開発され、使用されるよう
になってきた。
【0003】これらのCSPは例えば図15に示すよう
に、一般に回路配線を有する中間基板10に半導体チッ
プ4を搭載し、回路配線6及び8と半導体チップ4を金
ワイヤー20等で電気的に接続した後に、封止樹脂9で
半導体チップ4及び金ワイヤー20を封止する構造にな
っており、この状態の半導体装置3Aがはんだペースト
1を介して配線基板(図示せず)に結合される。そし
て、実装形態も種々であるが、使用頻度が多くなってき
た型としては、CSPにはんだボールが予め取り付けら
れているBGA(Ball Grid Array)型や、はんだを印
刷して実装するLGA(Land Grid Array)型が存在す
る。
に、一般に回路配線を有する中間基板10に半導体チッ
プ4を搭載し、回路配線6及び8と半導体チップ4を金
ワイヤー20等で電気的に接続した後に、封止樹脂9で
半導体チップ4及び金ワイヤー20を封止する構造にな
っており、この状態の半導体装置3Aがはんだペースト
1を介して配線基板(図示せず)に結合される。そし
て、実装形態も種々であるが、使用頻度が多くなってき
た型としては、CSPにはんだボールが予め取り付けら
れているBGA(Ball Grid Array)型や、はんだを印
刷して実装するLGA(Land Grid Array)型が存在す
る。
【0004】当初は、その名の通りに電極として数十ピ
ンしか持たず、半導体チップ4の大きさとほぼ同じ大き
さであったCSPも、近年になり様々な機能が盛り込ま
れ始めたことから、それを出力するためのピン数が数百
以上に増え、そのため内部の半導体チップ4の大きさは
変らないが、中間基板10と封止樹脂9の表面積が増え
る傾向が顕著になってきた。
ンしか持たず、半導体チップ4の大きさとほぼ同じ大き
さであったCSPも、近年になり様々な機能が盛り込ま
れ始めたことから、それを出力するためのピン数が数百
以上に増え、そのため内部の半導体チップ4の大きさは
変らないが、中間基板10と封止樹脂9の表面積が増え
る傾向が顕著になってきた。
【0005】
【発明が解決しようとする課題】しかしながら、これら
のCSPはリフロー炉で加熱することによりはんだを溶
かし、中間基板10の電極と配線基板の電極を接続する
実装手法がとられるが、半導体装置全体が薄く形成され
る傾向があるため、リフローの際の加熱により例えば図
16に示すように、中間基板10や封止樹脂9が実装時
に熱膨張して反りが発生し、中間基板10と封止樹脂9
が増えた近年のCSPでは、はんだの厚み以上の反り
(例えば0.072mm)が発生してしまい、部分的
に、例えば図16のような反りが発生した場合は内側の
電極においてはんだが接着せず、実装不良を発生する現
象が頻発するようになってきた。このような現象はLG
A及びBGAタイプ双方に発生している。
のCSPはリフロー炉で加熱することによりはんだを溶
かし、中間基板10の電極と配線基板の電極を接続する
実装手法がとられるが、半導体装置全体が薄く形成され
る傾向があるため、リフローの際の加熱により例えば図
16に示すように、中間基板10や封止樹脂9が実装時
に熱膨張して反りが発生し、中間基板10と封止樹脂9
が増えた近年のCSPでは、はんだの厚み以上の反り
(例えば0.072mm)が発生してしまい、部分的
に、例えば図16のような反りが発生した場合は内側の
電極においてはんだが接着せず、実装不良を発生する現
象が頻発するようになってきた。このような現象はLG
A及びBGAタイプ双方に発生している。
【0006】そして、これらのCSPはたとえ実装でき
たとしても、実装後の使用時の温度変化によって、中間
基板10と封止樹脂9の熱膨張係数の差によって発生す
る熱応力も大きいために、接続部であるはんだバンプに
集中する応力、歪みも大きくなり、はんだバンプが破壊
して導通不良になってしまうなどの問題を発生してい
る。
たとしても、実装後の使用時の温度変化によって、中間
基板10と封止樹脂9の熱膨張係数の差によって発生す
る熱応力も大きいために、接続部であるはんだバンプに
集中する応力、歪みも大きくなり、はんだバンプが破壊
して導通不良になってしまうなどの問題を発生してい
る。
【0007】従来は、このような反り防止の一般的な対
策として、それぞれの材料の線膨張係数の差を小さくす
る対策がとられていたが、封止樹脂9と中間基板10と
は根本的に素材が異なるものであるため、現実には完全
に反りをなくすことができなかった。
策として、それぞれの材料の線膨張係数の差を小さくす
る対策がとられていたが、封止樹脂9と中間基板10と
は根本的に素材が異なるものであるため、現実には完全
に反りをなくすことができなかった。
【0008】また、近年になり環境問題の点から、はん
だが従来までの有鉛の共晶はんだから無鉛はんだに変更
されつつあるため、素材の違いにより、リフロー炉の温
度が20〜30℃も上がってしまい、更に反りが助長さ
れる傾向があり、このために実装不良は現在大変重要な
問題となっている。
だが従来までの有鉛の共晶はんだから無鉛はんだに変更
されつつあるため、素材の違いにより、リフロー炉の温
度が20〜30℃も上がってしまい、更に反りが助長さ
れる傾向があり、このために実装不良は現在大変重要な
問題となっている。
【0009】一般に、中間基板10には銅等の薄膜金属
を用いた回路配線6、8が施されており、また、それら
を保護するためにガラス繊維等が加えられて強化されて
おり、樹脂単体を用いる封止樹脂よりも線膨張係数は小
さくなっている。
を用いた回路配線6、8が施されており、また、それら
を保護するためにガラス繊維等が加えられて強化されて
おり、樹脂単体を用いる封止樹脂よりも線膨張係数は小
さくなっている。
【0010】そこで本発明の目的は、熱膨張によって部
材が変形することなく、接続部の良好な電気特性が得ら
れる半導体装置の実装方法及びその実装構造、並びに半
導体装置及びその製造方法を提供することにある。
材が変形することなく、接続部の良好な電気特性が得ら
れる半導体装置の実装方法及びその実装構造、並びに半
導体装置及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】即ち、本発明は、半導体
チップが封止材によって封止された半導体装置におい
て、前記封止材に補強部が内設されていることを特徴と
する、半導体装置(以下、本発明の半導体装置と称す
る。)に係るものである。
チップが封止材によって封止された半導体装置におい
て、前記封止材に補強部が内設されていることを特徴と
する、半導体装置(以下、本発明の半導体装置と称す
る。)に係るものである。
【0012】本発明の半導体装置によれば、封止材に補
強部が内設されているので、封止材の機械的強度が強化
され、熱によるこの封止材の膨張及び収縮に対する抵抗
力が大きくなり、これによって反りを効果的に抑えるこ
とができ、従って、実装の接合信頼性を向上させること
ができる。
強部が内設されているので、封止材の機械的強度が強化
され、熱によるこの封止材の膨張及び収縮に対する抵抗
力が大きくなり、これによって反りを効果的に抑えるこ
とができ、従って、実装の接合信頼性を向上させること
ができる。
【0013】また、本発明は半導体チップが封止材によ
って封止され、この封止材に補強部が内設されている半
導体装置が、配線基板に実装されている半導体装置の実
装構造(以下、本発明の実装構造と称する。)に係るも
のである。
って封止され、この封止材に補強部が内設されている半
導体装置が、配線基板に実装されている半導体装置の実
装構造(以下、本発明の実装構造と称する。)に係るも
のである。
【0014】本発明の実装構造によれば、上記した本発
明の半導体装置が配線基板に実装されているので、上記
半導体装置と同様な効果が奏せられる実装構造を提供す
ることができる。
明の半導体装置が配線基板に実装されているので、上記
半導体装置と同様な効果が奏せられる実装構造を提供す
ることができる。
【0015】また、本発明は、半導体チップを封止材に
よって封止する工程と、前記封止材に補強部を内設する
工程とを有する、半導体装置の製造方法(以下、本発明
の製造方法と称する。)に係るものである。
よって封止する工程と、前記封止材に補強部を内設する
工程とを有する、半導体装置の製造方法(以下、本発明
の製造方法と称する。)に係るものである。
【0016】本発明の製造方法によれば、上記した本発
明の半導体装置と同様に製造されるので、上記半導体装
置と同様な効果が奏せられる再現性の良い製造方法を提
供することができる。
明の半導体装置と同様に製造されるので、上記半導体装
置と同様な効果が奏せられる再現性の良い製造方法を提
供することができる。
【0017】また、本発明は、半導体チップを封止材に
よって封止する工程と、この封止材に補強部が内設され
た半導体装置を配線基板に接続する工程とを有する半導
体装置の実装方法(以下、本発明の実装方法と称す
る。)に係るものである。
よって封止する工程と、この封止材に補強部が内設され
た半導体装置を配線基板に接続する工程とを有する半導
体装置の実装方法(以下、本発明の実装方法と称す
る。)に係るものである。
【0018】本発明の実装方法によれば、上記した本発
明の実装構造と同様に実装されるので、上記実装構造と
同様な効果が奏せられる再現性の良い実装方法を提供す
ることができる。
明の実装構造と同様に実装されるので、上記実装構造と
同様な効果が奏せられる再現性の良い実装方法を提供す
ることができる。
【0019】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を説明する。
態を説明する。
【0020】上記した本発明の半導体装置、実装構造、
製造方法及び実装方法においては、前記半導体チップの
少なくとも側方に前記補強部が内設されていることが、
封止材の膨張や収縮に対する抵抗力が高められて半導体
チップの反りを抑制できる点で望ましい。
製造方法及び実装方法においては、前記半導体チップの
少なくとも側方に前記補強部が内設されていることが、
封止材の膨張や収縮に対する抵抗力が高められて半導体
チップの反りを抑制できる点で望ましい。
【0021】この場合、前記補強部が前記封止材に埋設
された補強材からなり、前記補強材の少なくとも前記配
線基板側に前記封止材が存在していることが、配線基板
に対して補強材が絶縁されると共に衝撃を緩和できる点
で望ましい。
された補強材からなり、前記補強材の少なくとも前記配
線基板側に前記封止材が存在していることが、配線基板
に対して補強材が絶縁されると共に衝撃を緩和できる点
で望ましい。
【0022】そして、前記補強材の厚さtと、前記配線
基板とは反対側における前記封止材の厚さdとの比が、
0≦d/tであって、好ましくは、前記d/tが0<d
/t≦5.1であることが、封止材の機械的強度を高
め、反りを抑制できる点で望ましい。
基板とは反対側における前記封止材の厚さdとの比が、
0≦d/tであって、好ましくは、前記d/tが0<d
/t≦5.1であることが、封止材の機械的強度を高
め、反りを抑制できる点で望ましい。
【0023】また、前記補強材の幅Wと、前記補強材の
外側方における前記封止材の幅Lとの比が、0≦L/W
であって、好ましくは前記L/Wが0<L/W≦20.
0であることが、封止材の保護機能を確保できる点で望
ましい。
外側方における前記封止材の幅Lとの比が、0≦L/W
であって、好ましくは前記L/Wが0<L/W≦20.
0であることが、封止材の保護機能を確保できる点で望
ましい。
【0024】また、前記補強材が分割されていてもよ
い。
い。
【0025】この場合、前記補強材の外辺長さAと、こ
の補強材の外側方における前記封止材の幅Mとの比が、
0≦M/Aであって、好ましくは前記M/Aが0<M/
A≦0.61であることが、封止材の保護機能が確保さ
れると共に封止材の機械的強度を高め、反りを抑制でき
る点で望ましい。
の補強材の外側方における前記封止材の幅Mとの比が、
0≦M/Aであって、好ましくは前記M/Aが0<M/
A≦0.61であることが、封止材の保護機能が確保さ
れると共に封止材の機械的強度を高め、反りを抑制でき
る点で望ましい。
【0026】そして、接続孔又は導体パターンが形成さ
れた基体上に前記半導体チップが固定され、この半導体
チップが前記導体パターンに接続されて前記接続孔に電
気的に導通されていることが望ましい。
れた基体上に前記半導体チップが固定され、この半導体
チップが前記導体パターンに接続されて前記接続孔に電
気的に導通されていることが望ましい。
【0027】更に、前記半導体装置がLGA(Land Gri
d Array)又はBGA(Ball Grid Array)方式によって
前記配線基板に接続されていることが望ましい。
d Array)又はBGA(Ball Grid Array)方式によって
前記配線基板に接続されていることが望ましい。
【0028】以下、本発明の好ましい実施の形態を具体
的に説明する。
的に説明する。
【0029】実施の形態1
図1(図2のI−I線断面図)及び図2に、本発明を適
用した本実施の形態によるLGA型のCSP半導体装置
を示す。
用した本実施の形態によるLGA型のCSP半導体装置
を示す。
【0030】この半導体装置3は、例えばサイズが5.
9mm×5.9mm×0.8mmのシリコン製の集積回
路半導体チップ(以下半導体チップと称する。)4が、
これよりも平面的に一回り大きいサイズの中間基板(イ
ンターポーザ)10上に固定されている。この中間基板
10のサイズは、15mm×15mm×0.5mmのF
R4基板(ガラス織布強化エポキシ基板)に形成されて
おり、中間基板10の上部全体は厚さ1.42mmのモ
ールド樹脂9で封止され、半導体チップ4の側方におい
て補強材19がモールド樹脂9に埋設され、従って、パ
ッケージサイズは15mm×15mm×1.92mmに
形成される。
9mm×5.9mm×0.8mmのシリコン製の集積回
路半導体チップ(以下半導体チップと称する。)4が、
これよりも平面的に一回り大きいサイズの中間基板(イ
ンターポーザ)10上に固定されている。この中間基板
10のサイズは、15mm×15mm×0.5mmのF
R4基板(ガラス織布強化エポキシ基板)に形成されて
おり、中間基板10の上部全体は厚さ1.42mmのモ
ールド樹脂9で封止され、半導体チップ4の側方におい
て補強材19がモールド樹脂9に埋設され、従って、パ
ッケージサイズは15mm×15mm×1.92mmに
形成される。
【0031】中間基板10の表面には、半導体チップ4
とこの反対側の下面にある外部接続端子である電極ラン
ド13とを電気的に接続するために、多数の銅による導
体パターン6及び8が形成されている。この一方の導体
パターン(以下、スルーホール接続ランドと称する。)
8は、中間基板10に形成されたスルーホール12上に
位置し、それぞれスルーホール12に充填した導電ペー
スト14を介して下面の導体パターンである電極ランド
13と接続される。各スルーホール接続ランド8及び電
極ランド13は、それぞれのスルーホール12の位置に
対応して、中間基板10の各辺に沿って連続的に配置さ
れると共に、この半導体デバイス3では、その配列方向
において2列に整列配置されている。
とこの反対側の下面にある外部接続端子である電極ラン
ド13とを電気的に接続するために、多数の銅による導
体パターン6及び8が形成されている。この一方の導体
パターン(以下、スルーホール接続ランドと称する。)
8は、中間基板10に形成されたスルーホール12上に
位置し、それぞれスルーホール12に充填した導電ペー
スト14を介して下面の導体パターンである電極ランド
13と接続される。各スルーホール接続ランド8及び電
極ランド13は、それぞれのスルーホール12の位置に
対応して、中間基板10の各辺に沿って連続的に配置さ
れると共に、この半導体デバイス3では、その配列方向
において2列に整列配置されている。
【0032】また、半導体チップ4の回路形成面の電極
パッド5から延設した導体ワイヤ20の他端が、他方の
導体パターン(以下、ワイヤ接続ランドと称する。)6
に接続され、このワイヤ接続ランド6とスルーホール接
続ランド8とは銅配線7(線幅は約0.04mm)で接
続されている。各部の寸法は、スルーホール接続ランド
8が約0.3mm2、ワイヤ接続ランド6は、幅が約
0.1mm、長さが0.3mmとし、各スルーホール接
続ランド8間のピッチは約0.5mmになっている。
パッド5から延設した導体ワイヤ20の他端が、他方の
導体パターン(以下、ワイヤ接続ランドと称する。)6
に接続され、このワイヤ接続ランド6とスルーホール接
続ランド8とは銅配線7(線幅は約0.04mm)で接
続されている。各部の寸法は、スルーホール接続ランド
8が約0.3mm2、ワイヤ接続ランド6は、幅が約
0.1mm、長さが0.3mmとし、各スルーホール接
続ランド8間のピッチは約0.5mmになっている。
【0033】そして、図2に示すように、スルーホール
接続ランド8を形成した中間基板10の表面には、その
全域に亘って、エポキシ系樹脂からなるはんだマスク1
1(図2では図示省略してある。)が塗布されるが、導
体ワイヤ20のボンディングのために、ワイヤ接続ラン
ド6上及び電極ランド13上のはんだマスク11がはん
だによる接合のために除去されている。
接続ランド8を形成した中間基板10の表面には、その
全域に亘って、エポキシ系樹脂からなるはんだマスク1
1(図2では図示省略してある。)が塗布されるが、導
体ワイヤ20のボンディングのために、ワイヤ接続ラン
ド6上及び電極ランド13上のはんだマスク11がはん
だによる接合のために除去されている。
【0034】半導体チップ4は、はんだマスク11の上
に滴下された液状のエポキシ系樹脂からなるダイペース
ト17によって、中間基板10の上面中央部に接着さ
れ、半導体チップ4の表面には保護膜(図2では図示省
略)18として変成ポリイミド系樹脂膜が厚み約20μ
mで均一に塗布される。そして、全体を覆うようにエポ
キシ系樹脂からなる厚さ1.42mmのモールド樹脂9
で全体を封止し、図示の如く、半導体チップ40外側方
のモールド樹脂9に補強材19が埋設されている。
に滴下された液状のエポキシ系樹脂からなるダイペース
ト17によって、中間基板10の上面中央部に接着さ
れ、半導体チップ4の表面には保護膜(図2では図示省
略)18として変成ポリイミド系樹脂膜が厚み約20μ
mで均一に塗布される。そして、全体を覆うようにエポ
キシ系樹脂からなる厚さ1.42mmのモールド樹脂9
で全体を封止し、図示の如く、半導体チップ40外側方
のモールド樹脂9に補強材19が埋設されている。
【0035】即ち、この半導体装置3を構成する中間基
板10、半導体チップ4及びモールド樹脂9はそれぞれ
異なる材料からなり、熱膨張係数が異なるためマザー基
板へ実装する際のリフロー加熱により、熱膨張係数の差
に伴い図16に示したように反りが発生する。しかし半
導体チップ4は、0.035mm以上の反りが発生する
と、はんだによる接合が不十分になる可能性があり、
0.055mm以上になると無視できない確率(約35
%)ではんだ不良が発生し始めるため、反りの上限を
0.055mmとすべきである。このような反り防止の
ためにはモールド樹脂9に補強材19を内設するのが有
効である。
板10、半導体チップ4及びモールド樹脂9はそれぞれ
異なる材料からなり、熱膨張係数が異なるためマザー基
板へ実装する際のリフロー加熱により、熱膨張係数の差
に伴い図16に示したように反りが発生する。しかし半
導体チップ4は、0.035mm以上の反りが発生する
と、はんだによる接合が不十分になる可能性があり、
0.055mm以上になると無視できない確率(約35
%)ではんだ不良が発生し始めるため、反りの上限を
0.055mmとすべきである。このような反り防止の
ためにはモールド樹脂9に補強材19を内設するのが有
効である。
【0036】図3はこの補強材19を示し、(a)は平
面図、(b)及び(c)は側面図、(d)は補強材の断
面図であって、樹脂封止状態におけるその近傍を含む断
面図である。
面図、(b)及び(c)は側面図、(d)は補強材の断
面図であって、樹脂封止状態におけるその近傍を含む断
面図である。
【0037】この補強材19は、上記したパッケージサ
イズ(15mm×15mm×1.92mm)及びチップ
サイズ(5.9mm×5.9mm×0.8mm)からな
る半導体装置が、製造時の半導体チップ4等の破損及び
衝撃時の補強材19とモールド樹脂9との界面の剥離を
防止しつつ、モールド樹脂の反りに対する機械的強度を
高めるために、次の条件を満たすべくその厚さt及び幅
W等が決められる。 (1)、半導体チップ4と補強材19との距離が十分で
あること。 (2)、補強材19とモールド樹脂9外側との距離
(L)が十分であること。 (3)、補強材19と中間基板10との距離(h)が十
分であること。 (4)、補強材19の厚さ(t)が十分であること。 (5)、補強材19上にモールド樹脂9が十分な厚さ
(d)で存在すること。
イズ(15mm×15mm×1.92mm)及びチップ
サイズ(5.9mm×5.9mm×0.8mm)からな
る半導体装置が、製造時の半導体チップ4等の破損及び
衝撃時の補強材19とモールド樹脂9との界面の剥離を
防止しつつ、モールド樹脂の反りに対する機械的強度を
高めるために、次の条件を満たすべくその厚さt及び幅
W等が決められる。 (1)、半導体チップ4と補強材19との距離が十分で
あること。 (2)、補強材19とモールド樹脂9外側との距離
(L)が十分であること。 (3)、補強材19と中間基板10との距離(h)が十
分であること。 (4)、補強材19の厚さ(t)が十分であること。 (5)、補強材19上にモールド樹脂9が十分な厚さ
(d)で存在すること。
【0038】従って、上記の条件を満足させるために、
補強材19の厚さtと補強材上のモールド樹脂の厚さd
との比は、0≦d/tが望ましく、更にd/tは0<d
/t≦5.1が好ましい。
補強材19の厚さtと補強材上のモールド樹脂の厚さd
との比は、0≦d/tが望ましく、更にd/tは0<d
/t≦5.1が好ましい。
【0039】また、補強材19の幅Wと補強材からパッ
ケージ外側までの距離との比は0≦L/Wが望ましく、
更にL/Wは0<L/W≦20.0が好ましい。
ケージ外側までの距離との比は0≦L/Wが望ましく、
更にL/Wは0<L/W≦20.0が好ましい。
【0040】そして、本実施の形態の半導体装置3は上
記の条件の下で、例えば補強材19が次のように形成さ
れている。即ち、モールド樹脂9の全体の厚み1.42
mmの中で、この補強材19は中間基板10の面に平行
な距離hが約0.2mmの位置に、図3(a)に示すよ
うに、外側の一辺W1が13.0mm、内側の一辺W2が
7.9mmの寸法で、厚さtが0.2mm、幅Wが0.
3mmの断面の鉄製にて構成され、図3(d)に示すよ
うに、補強材19の上方のモールド樹脂9の厚みdが0
<dとなるように、本実施の形態では1.02mm、補
強材19の外側方のモールド樹脂9の幅Lが1.0mm
に形成されている。
記の条件の下で、例えば補強材19が次のように形成さ
れている。即ち、モールド樹脂9の全体の厚み1.42
mmの中で、この補強材19は中間基板10の面に平行
な距離hが約0.2mmの位置に、図3(a)に示すよ
うに、外側の一辺W1が13.0mm、内側の一辺W2が
7.9mmの寸法で、厚さtが0.2mm、幅Wが0.
3mmの断面の鉄製にて構成され、図3(d)に示すよ
うに、補強材19の上方のモールド樹脂9の厚みdが0
<dとなるように、本実施の形態では1.02mm、補
強材19の外側方のモールド樹脂9の幅Lが1.0mm
に形成されている。
【0041】このような補強材19としては膨張及び収
縮し難い材料が選ばれ、熱膨張係数の小さい材料(例え
ばシリコン等)が好適に使用できる。そしてこのような
材質の補強材の熱膨張係数は、望ましくは1.0〜1
2.0ppm/℃、更に好ましくは10.0ppm/℃
以下であり、モールド樹脂9との熱膨張係数の差は、用
いている材料の熱膨張係数以下で、インターポーザ基板
の熱膨張係数より小さい程度(−1〜−10ppm/℃
位の差)が望ましい。
縮し難い材料が選ばれ、熱膨張係数の小さい材料(例え
ばシリコン等)が好適に使用できる。そしてこのような
材質の補強材の熱膨張係数は、望ましくは1.0〜1
2.0ppm/℃、更に好ましくは10.0ppm/℃
以下であり、モールド樹脂9との熱膨張係数の差は、用
いている材料の熱膨張係数以下で、インターポーザ基板
の熱膨張係数より小さい程度(−1〜−10ppm/℃
位の差)が望ましい。
【0042】これにより、線膨張係数の小さい中間基板
10と線膨張係数の大きいモールド樹脂9との膨張係数
の差による反りが、モールド樹脂9の熱による膨張及び
収縮に対する抵抗力が強化されるため、半導体チップ4
の反りが抑制されて、はんだの接合不良による実装不良
が減少して歩留りが向上すると共に、チェックや修正等
の労力が削減され、温度変化に対する応力が減るため、
はんだの負荷が減り実装信頼性を向上させることができ
る。
10と線膨張係数の大きいモールド樹脂9との膨張係数
の差による反りが、モールド樹脂9の熱による膨張及び
収縮に対する抵抗力が強化されるため、半導体チップ4
の反りが抑制されて、はんだの接合不良による実装不良
が減少して歩留りが向上すると共に、チェックや修正等
の労力が削減され、温度変化に対する応力が減るため、
はんだの負荷が減り実装信頼性を向上させることができ
る。
【0043】次に、図4及び図5により、本実施の形態
の半導体装置3の製造方法を工程順に説明する。
の半導体装置3の製造方法を工程順に説明する。
【0044】まず、図4(a)に示すように、FR4か
らなる中間基板10に、スルーホール12を形成する。
このスルーホール12は打ち抜き部材による打ち抜き加
工、又はフォトリソグラフィー技術を用いて、下穴を空
けておき、切削加工により形成することができる。
らなる中間基板10に、スルーホール12を形成する。
このスルーホール12は打ち抜き部材による打ち抜き加
工、又はフォトリソグラフィー技術を用いて、下穴を空
けておき、切削加工により形成することができる。
【0045】次いで、図4(b)に示すように、ディス
ペンサ16を用いてスルーホール12内に導電用ペース
ト14を充填後、中間基板10の両面に、銅箔15をラ
ミネートする。
ペンサ16を用いてスルーホール12内に導電用ペース
ト14を充填後、中間基板10の両面に、銅箔15をラ
ミネートする。
【0046】次いで、図4(c)に示すように、銅箔1
5の残すべき部分に対してマスキングを施し、その他の
銅箔15の部分をフォトリソグラフィー技術を用いてエ
ッチングし、中間基板10上に既述した寸法のワイヤ接
続ランド6、スルーホール接続ランド8、配線7及び電
極ランド13を形成する。
5の残すべき部分に対してマスキングを施し、その他の
銅箔15の部分をフォトリソグラフィー技術を用いてエ
ッチングし、中間基板10上に既述した寸法のワイヤ接
続ランド6、スルーホール接続ランド8、配線7及び電
極ランド13を形成する。
【0047】次いで、図4(d)に示すように、中間基
板10の表面のワイヤ接続ランド6以外の部分に対し、
また反対側では、電極ランド13以外の部分に対しては
んだマスク11を塗布する。そして、露出したワイヤ接
続ランド6及び電極ランド13にNi又はAuめっきを
施す。
板10の表面のワイヤ接続ランド6以外の部分に対し、
また反対側では、電極ランド13以外の部分に対しては
んだマスク11を塗布する。そして、露出したワイヤ接
続ランド6及び電極ランド13にNi又はAuめっきを
施す。
【0048】次いで、図4(e)に示すように、中間基
板10の半導体チップ4が搭載される領域23に、ディ
スペンサ16によって、エポキシ系樹脂からなるダイペ
ースト17を滴下塗布する。この場合、ダイペースト1
7が半導体チップ4の下に均一に広がるように、その量
及び滴下位置を考慮する必要がある。
板10の半導体チップ4が搭載される領域23に、ディ
スペンサ16によって、エポキシ系樹脂からなるダイペ
ースト17を滴下塗布する。この場合、ダイペースト1
7が半導体チップ4の下に均一に広がるように、その量
及び滴下位置を考慮する必要がある。
【0049】次いで、図4(f)に示すように、塗布し
た液状のダイペースト17が硬化する前に、上方より別
途製造した半導体チップ4を一定の圧力で押し付け、ダ
イペースト17を半導体チップ4の下面全域に行き亘ら
せる。この状態で不図示のヒータ等により雰囲気温度を
上げて、ダイペースト17を硬化させ、中間基板10上
に半導体チップ4を固定する。本実施の形態では160
℃までの温度を上げて固定した。半導体チップ4のサイ
ズは、例えば5.9mm×5.9mm×0.8mmであ
る。
た液状のダイペースト17が硬化する前に、上方より別
途製造した半導体チップ4を一定の圧力で押し付け、ダ
イペースト17を半導体チップ4の下面全域に行き亘ら
せる。この状態で不図示のヒータ等により雰囲気温度を
上げて、ダイペースト17を硬化させ、中間基板10上
に半導体チップ4を固定する。本実施の形態では160
℃までの温度を上げて固定した。半導体チップ4のサイ
ズは、例えば5.9mm×5.9mm×0.8mmであ
る。
【0050】次いで、図5(g)に示すように、半導体
チップ4の電極パッド5とめっきしたワイヤ接続ランド
6とを、導体ワイヤ20でボンディングする。
チップ4の電極パッド5とめっきしたワイヤ接続ランド
6とを、導体ワイヤ20でボンディングする。
【0051】次いで、図5(h)に示すように、半導体
チップ4上に、保護膜18として変成ポリイミド系樹脂
膜を厚み約20μmになるように均一に塗布し、この状
態で不図示のヒータ等により、雰囲気温度を上げてそれ
を定着させる。本実施の形態ではその温度を160℃と
した。この保護膜18により、パッシベーションで半導
体チップ4に耐水性を持たせることができる。
チップ4上に、保護膜18として変成ポリイミド系樹脂
膜を厚み約20μmになるように均一に塗布し、この状
態で不図示のヒータ等により、雰囲気温度を上げてそれ
を定着させる。本実施の形態ではその温度を160℃と
した。この保護膜18により、パッシベーションで半導
体チップ4に耐水性を持たせることができる。
【0052】次いで、図5(i)に示すように、任意の
高さまでモールド樹脂9を塗布し、半導体チップ4の側
方に補強材19を配置する。本実施の形態ではモールド
樹脂9の高さを0.2mm程度とした。
高さまでモールド樹脂9を塗布し、半導体チップ4の側
方に補強材19を配置する。本実施の形態ではモールド
樹脂9の高さを0.2mm程度とした。
【0053】次いで、図5(j)に示すように、これら
の上に、更にモールド樹脂9を加え半導体チップ4を封
止することにより、半導体装置3が完成する。
の上に、更にモールド樹脂9を加え半導体チップ4を封
止することにより、半導体装置3が完成する。
【0054】次いで、図5(k)に示すように、完成し
た半導体装置3をマザー基板である配線基板2に対し、
半導体装置3の電極ランド13と配線基板2の電極パッ
ド22とが、はんだバンプ1を介してリフロー処理によ
って接合される。
た半導体装置3をマザー基板である配線基板2に対し、
半導体装置3の電極ランド13と配線基板2の電極パッ
ド22とが、はんだバンプ1を介してリフロー処理によ
って接合される。
【0055】また、本実施の形態で用いたモールド樹脂
9は、25℃時にヤング率が980kgf/mm2、線
膨張係数が16ppm/℃、中間基板10はヤング率が
25℃で2345kgf/mm2、線膨張係数が13p
pm/℃、補強材19はヤング率が25℃で20000
kgf/mm2、線膨張係数が11.7ppm/℃の特性
のものを用いた。
9は、25℃時にヤング率が980kgf/mm2、線
膨張係数が16ppm/℃、中間基板10はヤング率が
25℃で2345kgf/mm2、線膨張係数が13p
pm/℃、補強材19はヤング率が25℃で20000
kgf/mm2、線膨張係数が11.7ppm/℃の特性
のものを用いた。
【0056】上記の如く製造した半導体装置3につい
て、雰囲気温度が183℃時で発生する反り量等を測定
(後述する実施の形態2も同様)した。図6、図7はそ
の結果を示すグラフである。
て、雰囲気温度が183℃時で発生する反り量等を測定
(後述する実施の形態2も同様)した。図6、図7はそ
の結果を示すグラフである。
【0057】モールド樹脂9に補強材19を埋設するこ
とによるモールド樹脂9の膨張及び収縮に対する強度
は、補強材19の厚み及び幅に依存する。即ち、補強材
19自体の強度は、その厚みが小さければ幅で補え、幅
が小さければ厚みで補うことが可能であり、このような
補強材19自体の強度によってモールド樹脂9の膨張及
び収縮に対する抵抗力が強化される。従って、補強材1
9を効果的にモールド樹脂9に内設することにより、モ
ールド樹脂9の機械的強度が強化され、反りを抑制する
ことができる。
とによるモールド樹脂9の膨張及び収縮に対する強度
は、補強材19の厚み及び幅に依存する。即ち、補強材
19自体の強度は、その厚みが小さければ幅で補え、幅
が小さければ厚みで補うことが可能であり、このような
補強材19自体の強度によってモールド樹脂9の膨張及
び収縮に対する抵抗力が強化される。従って、補強材1
9を効果的にモールド樹脂9に内設することにより、モ
ールド樹脂9の機械的強度が強化され、反りを抑制する
ことができる。
【0058】このためには既述した補強材19の設置条
件を満たすことが重要である。即ち、補強材19が薄け
れば、それに相応してモール度樹脂9が厚くなり、補強
材19によるモールド樹脂9の膨張及び収縮に対する抵
抗力強化の効果が小さく、反りが増え易い。また、モー
ルド樹脂9が薄ければ補強材19を厚く形成でき、モー
ルド樹脂9の膨張及び収縮に対する抵抗力が強化され、
反りは減るものの、モールド樹脂9の体積率が減少して
モールド樹脂9に求められる保護機能が低下し易くな
る。
件を満たすことが重要である。即ち、補強材19が薄け
れば、それに相応してモール度樹脂9が厚くなり、補強
材19によるモールド樹脂9の膨張及び収縮に対する抵
抗力強化の効果が小さく、反りが増え易い。また、モー
ルド樹脂9が薄ければ補強材19を厚く形成でき、モー
ルド樹脂9の膨張及び収縮に対する抵抗力が強化され、
反りは減るものの、モールド樹脂9の体積率が減少して
モールド樹脂9に求められる保護機能が低下し易くな
る。
【0059】そこで、補強材19の厚みt及び幅Wと反
り量との関係を示したのが図6、図7のグラフであり、
図6においては、補強材19の幅を0.3mm、0.6
1mm、0.91mmの3種類について厚みと反り量を
測定した。なお、この反り量は半導体装置3の中心部の
厚み方向への反り量である。
り量との関係を示したのが図6、図7のグラフであり、
図6においては、補強材19の幅を0.3mm、0.6
1mm、0.91mmの3種類について厚みと反り量を
測定した。なお、この反り量は半導体装置3の中心部の
厚み方向への反り量である。
【0060】図6に示すように、半導体装置3の反りを
反り量の上限(0.055mm)以下に抑えるために
は、補強材の厚み(t)は0.2mm以上が必要であ
り、また、いずれも厚みが0.2〜0.3mmで変曲点
が現われ、それぞれの幅がその変曲点を境に急激にモー
ルド樹脂9の強度が増す傾向が現われている。従ってこ
のグラフから、補強材19の厚みは0.2mm以上が好
ましく、更に好ましくは0.8mmが、モールド樹脂9
の体積率を確保しつつ、しかも反り量を0.035mm
以下に抑えることができる点で好ましい。
反り量の上限(0.055mm)以下に抑えるために
は、補強材の厚み(t)は0.2mm以上が必要であ
り、また、いずれも厚みが0.2〜0.3mmで変曲点
が現われ、それぞれの幅がその変曲点を境に急激にモー
ルド樹脂9の強度が増す傾向が現われている。従ってこ
のグラフから、補強材19の厚みは0.2mm以上が好
ましく、更に好ましくは0.8mmが、モールド樹脂9
の体積率を確保しつつ、しかも反り量を0.035mm
以下に抑えることができる点で好ましい。
【0061】上記のように図6から、補強材の厚みは
0.2mm以上が望ましく、これを基にモールド樹脂9
と補強材19との厚さの比を求めることができる。即
ち、図3(d)において、モールド樹脂全体の厚みが
1.42mm、補強材と中間基板間の距離が0.2mm
であるから、モールド樹脂の厚さdと補強材の厚みtと
の比(d/t)は、1.42−0.2−0.2(補強材
の厚みの下限)/0.2(補強材の厚み下限)=1.0
2/0.2=5.1・・・比の上限。また、補強材を中
間基板との距離(0.2mm)を除く厚さに設けると、
0(モールド樹脂の厚さ)/1.22(補強材を形成可
能な最大の厚み)=0/1.22=0・・・比の下限
(好ましくは0を含まず)となる。
0.2mm以上が望ましく、これを基にモールド樹脂9
と補強材19との厚さの比を求めることができる。即
ち、図3(d)において、モールド樹脂全体の厚みが
1.42mm、補強材と中間基板間の距離が0.2mm
であるから、モールド樹脂の厚さdと補強材の厚みtと
の比(d/t)は、1.42−0.2−0.2(補強材
の厚みの下限)/0.2(補強材の厚み下限)=1.0
2/0.2=5.1・・・比の上限。また、補強材を中
間基板との距離(0.2mm)を除く厚さに設けると、
0(モールド樹脂の厚さ)/1.22(補強材を形成可
能な最大の厚み)=0/1.22=0・・・比の下限
(好ましくは0を含まず)となる。
【0062】図7は、補強材19の厚みtが0.6mm
の場合、その補強材19の幅Wと半導体装置3の反り量
を測定したグラフである。
の場合、その補強材19の幅Wと半導体装置3の反り量
を測定したグラフである。
【0063】この場合は図7に示すように、半導体装置
3の反りを反り量の上限(0.055mm)以下に抑え
るためには、補強材19の幅(W)は0.05mm以上
が必要であるが、幅が0.3mmまでは急激に反り量を
抑える効果が大きいものの、以後は幅の増大に伴う反り
量の減少は緩やかになる傾向があることを示している。
従ってこのグラフから、補強材19の幅Wは0.05〜
1.0mmが好ましく、更に好ましくは0.7mmが反
り量を0.035mm以下に抑えることができる点でよ
い。
3の反りを反り量の上限(0.055mm)以下に抑え
るためには、補強材19の幅(W)は0.05mm以上
が必要であるが、幅が0.3mmまでは急激に反り量を
抑える効果が大きいものの、以後は幅の増大に伴う反り
量の減少は緩やかになる傾向があることを示している。
従ってこのグラフから、補強材19の幅Wは0.05〜
1.0mmが好ましく、更に好ましくは0.7mmが反
り量を0.035mm以下に抑えることができる点でよ
い。
【0064】しかし、補強材19の外側方がモールド樹
脂9で被覆されていることも不可欠の条件であり、図3
(d)における補強材の幅Wとモールド樹脂の幅Lとの
比を求めることができる。即ち、既述した如く、パッケ
ージサイズが15mm角、補強材の外側の一辺(図3
(a)参照)が13.0mm、及び補強材の幅の下限が
0.05mm以上であるから、補強材の幅Wとモールド
樹脂の幅Lとの比(L/W)は、 {(15.0−13.0)/2}/0.05=1.0/0.05 =20.0・・・比の上限 また、0/1.05=0・・・比の下限(好ましくは0
を含まず)となる。
脂9で被覆されていることも不可欠の条件であり、図3
(d)における補強材の幅Wとモールド樹脂の幅Lとの
比を求めることができる。即ち、既述した如く、パッケ
ージサイズが15mm角、補強材の外側の一辺(図3
(a)参照)が13.0mm、及び補強材の幅の下限が
0.05mm以上であるから、補強材の幅Wとモールド
樹脂の幅Lとの比(L/W)は、 {(15.0−13.0)/2}/0.05=1.0/0.05 =20.0・・・比の上限 また、0/1.05=0・・・比の下限(好ましくは0
を含まず)となる。
【0065】なお、本実施の形態とは別に、補強材を設
けないで半導体装置を作製し、上記した実施の形態の半
導体装置と比較した。
けないで半導体装置を作製し、上記した実施の形態の半
導体装置と比較した。
【0066】その結果、補強材を設けないものは反り量
が0.057mmであったのに対し、補強材19を設け
た実施の形態のものは0.054mmとなり、5.0%
の反り量を減少させることができた。
が0.057mmであったのに対し、補強材19を設け
た実施の形態のものは0.054mmとなり、5.0%
の反り量を減少させることができた。
【0067】実施の形態2
図8に本実施の形態の補強材25を示す。図示の如く、
本実施の形態は補強材25が分割された構造であるが、
他は実施の形態1と同様に形成される。
本実施の形態は補強材25が分割された構造であるが、
他は実施の形態1と同様に形成される。
【0068】即ち、図8(a)は中間基板10上におけ
る半導体チップ4に対する補強材25の位置関係を示す
平面図、(b)は補強材25の個片を図示した拡大図、
(c)は(b)の矢視方向の概略断面図であって、樹脂
封止状態におけるその近傍を含む位置関係を示す図であ
る。
る半導体チップ4に対する補強材25の位置関係を示す
平面図、(b)は補強材25の個片を図示した拡大図、
(c)は(b)の矢視方向の概略断面図であって、樹脂
封止状態におけるその近傍を含む位置関係を示す図であ
る。
【0069】本実施の形態の補強材25も上記した実施
の形態1と同様に、上記したパッケージサイズ及びチッ
プサイズによる半導体装置の製造時の破損及び衝撃によ
る剥離を防止すると共に、モールド樹脂9の機械的強度
を高め、その保護機能を低下させないために、次の条件
を満たすように、厚さt及び幅(外辺部の長さ)A等が
決められる。 (1)、半導体チップ4と補強材25との距離が十分で
あること。 (2)、補強材25とパッケージ側端との距離(M)が
十分であること。 (3)、補強材25と中間基板10との距離(h)が十
分であること。 (4)、補強材25の厚さ(t)が十分であること。 (5)、補強材25上にモールド樹脂9が十分な厚さで
存在すること。
の形態1と同様に、上記したパッケージサイズ及びチッ
プサイズによる半導体装置の製造時の破損及び衝撃によ
る剥離を防止すると共に、モールド樹脂9の機械的強度
を高め、その保護機能を低下させないために、次の条件
を満たすように、厚さt及び幅(外辺部の長さ)A等が
決められる。 (1)、半導体チップ4と補強材25との距離が十分で
あること。 (2)、補強材25とパッケージ側端との距離(M)が
十分であること。 (3)、補強材25と中間基板10との距離(h)が十
分であること。 (4)、補強材25の厚さ(t)が十分であること。 (5)、補強材25上にモールド樹脂9が十分な厚さで
存在すること。
【0070】従って、上記の条件を満足させるために、
補強材25の辺部の長さAと、その外側方におけるモー
ルド樹脂の幅Mとの比は、0≦M/Aが望ましく、更に
M/Aは0<M/A≦0.61が好ましい。
補強材25の辺部の長さAと、その外側方におけるモー
ルド樹脂の幅Mとの比は、0≦M/Aが望ましく、更に
M/Aは0<M/A≦0.61が好ましい。
【0071】図8(a)に示すように、この補強材25
は分割された4つの個片からなり、半導体装置3の対角
線上において中間基板10の四隅に配され、図8(b)
に示すように個片の平面形状は、1辺の長さがAからな
る外側辺に隣接する他の2辺が、B寸法(0.91m
m)位置を結んで形成されたような5角形に形成され
る。
は分割された4つの個片からなり、半導体装置3の対角
線上において中間基板10の四隅に配され、図8(b)
に示すように個片の平面形状は、1辺の長さがAからな
る外側辺に隣接する他の2辺が、B寸法(0.91m
m)位置を結んで形成されたような5角形に形成され
る。
【0072】この補強材25のモールド樹脂9内におけ
る位置は図8(c)に示すように、中間基板10との距
離hは実施の形態1とは異なる0.12mmであり、こ
の補強材25の上方のモールド樹脂9の厚さd及び補強
材19の外側方のモールド樹脂の幅M、補強材25の辺
部の長さA及びその厚みtも実施の形態1とは異なる寸
法に形成される。
る位置は図8(c)に示すように、中間基板10との距
離hは実施の形態1とは異なる0.12mmであり、こ
の補強材25の上方のモールド樹脂9の厚さd及び補強
材19の外側方のモールド樹脂の幅M、補強材25の辺
部の長さA及びその厚みtも実施の形態1とは異なる寸
法に形成される。
【0073】そして、この場合も半導体装置3の反りを
その上限(0.05mm)以下にするために、補強材2
5の中間基板10からの距離を0.12mm、モールド
樹脂9の外側縁からの距離を0.61mmとされてい
る。図9は、補強材25の厚みtを0.2mm及び0.
6mmの2種類について、辺部の長さAと半導体装置3
の反り量を測定したグラフである。
その上限(0.05mm)以下にするために、補強材2
5の中間基板10からの距離を0.12mm、モールド
樹脂9の外側縁からの距離を0.61mmとされてい
る。図9は、補強材25の厚みtを0.2mm及び0.
6mmの2種類について、辺部の長さAと半導体装置3
の反り量を測定したグラフである。
【0074】即ち、図9に示すように、いずれも辺部の
長さ(補強材の幅)Aが増大するに伴って反り量は減少
するが、辺部の長さAが約1mmにいずれも変曲点がみ
られる。このような現象を呈する条件下で、半導体チッ
プ4の外側方のモールド樹脂9の領域において、半導体
チップ4との間に少なくとも0.5mmの距離を保ち、
更にモールド樹脂9の外側縁からの距離(0.61m
m)を形成するためには、補強材25の辺部の長さAは
1.0mm以上、6.0mm以下が好ましく、更に好ま
しくは6.0mmがよい。
長さ(補強材の幅)Aが増大するに伴って反り量は減少
するが、辺部の長さAが約1mmにいずれも変曲点がみ
られる。このような現象を呈する条件下で、半導体チッ
プ4の外側方のモールド樹脂9の領域において、半導体
チップ4との間に少なくとも0.5mmの距離を保ち、
更にモールド樹脂9の外側縁からの距離(0.61m
m)を形成するためには、補強材25の辺部の長さAは
1.0mm以上、6.0mm以下が好ましく、更に好ま
しくは6.0mmがよい。
【0075】上記のように、図9から辺部の長さAは
1.0mm以上、6.0mm以下が望ましく、これを基
に辺部の長さAとモールド樹脂の幅Mとの比を求めるこ
とができる。即ち、図8におけるMは0.61mm、図
9における辺部の長さの下限(変曲点)は1.0mm、
辺部の長さの上限は6.0mmであるから、 その比(M/A)は、0.61/1.0=0.61・・・比の上限 また0.61/6.0=0.102・・・比の下限 となる。但し、Mは0.61に固定されるものではな
く、0.0mmまで許容されるため上記比の下限は0/
6.0=0となる(好ましくは0を含まず)。
1.0mm以上、6.0mm以下が望ましく、これを基
に辺部の長さAとモールド樹脂の幅Mとの比を求めるこ
とができる。即ち、図8におけるMは0.61mm、図
9における辺部の長さの下限(変曲点)は1.0mm、
辺部の長さの上限は6.0mmであるから、 その比(M/A)は、0.61/1.0=0.61・・・比の上限 また0.61/6.0=0.102・・・比の下限 となる。但し、Mは0.61に固定されるものではな
く、0.0mmまで許容されるため上記比の下限は0/
6.0=0となる(好ましくは0を含まず)。
【0076】図10は、補強材25の幅(辺部の長さ)
Aが3.6mmの場合の補強材25の厚みtとチップ4
反り量の変化を示すグラフである。この例においても補
強材の幅と厚みはその強度面で補完関係にあるため、図
9の場合と同様の現象を示す。このグラフから、厚みは
0.05〜1.22mmが好ましく、更に好ましくは
1.0mm程度が、反り量を0.035mm以下に抑え
られる点で好ましい。
Aが3.6mmの場合の補強材25の厚みtとチップ4
反り量の変化を示すグラフである。この例においても補
強材の幅と厚みはその強度面で補完関係にあるため、図
9の場合と同様の現象を示す。このグラフから、厚みは
0.05〜1.22mmが好ましく、更に好ましくは
1.0mm程度が、反り量を0.035mm以下に抑え
られる点で好ましい。
【0077】上記したように、本実施の形態の補強材2
5は4個片に分割された構造になっているが、これによ
りモールド樹脂9の機械的強度が向上して膨張及び収縮
に対する抵抗力が増し、半導体装置3の反りを抑制する
ことができる。
5は4個片に分割された構造になっているが、これによ
りモールド樹脂9の機械的強度が向上して膨張及び収縮
に対する抵抗力が増し、半導体装置3の反りを抑制する
ことができる。
【0078】特に本実施の形態の補強材25は、図8に
示すように対角線方向に個片の幅が大きいため、半導体
装置3の対角線方向の耐反り性が優れ、半導体装置が反
る場合に中央部がボール状に反る現象に対して、反りを
抑制する力が実施の形態1よりも大きい。その結果、は
んだの接合不良が減って歩留りが向上し、チェックや修
正等の労力が削減されてコストダウンが図られ、温度変
化による反りも減少するためはんだ接合部の負荷も軽減
され、実装信頼性を一層向上させることができる。
示すように対角線方向に個片の幅が大きいため、半導体
装置3の対角線方向の耐反り性が優れ、半導体装置が反
る場合に中央部がボール状に反る現象に対して、反りを
抑制する力が実施の形態1よりも大きい。その結果、は
んだの接合不良が減って歩留りが向上し、チェックや修
正等の労力が削減されてコストダウンが図られ、温度変
化による反りも減少するためはんだ接合部の負荷も軽減
され、実装信頼性を一層向上させることができる。
【0079】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、モール
ド樹脂9に補強材が内設され、それで反りを抑制するこ
とが重要であり、補強材はその形状、数量等に支配され
るものではない。
発明は上記実施形態に限定されるものではなく、モール
ド樹脂9に補強材が内設され、それで反りを抑制するこ
とが重要であり、補強材はその形状、数量等に支配され
るものではない。
【0080】上記した各実施の形態は本発明の技術的思
想に基づいて種々に変形することができる。
想に基づいて種々に変形することができる。
【0081】例えば、実施の形態は補強の方法としてモ
ールド樹脂9に鉄製の補強材を埋設したが、埋設する補
強材は金属に限らず、モールド樹脂9よりも硬質の樹脂
等であってもよい。
ールド樹脂9に鉄製の補強材を埋設したが、埋設する補
強材は金属に限らず、モールド樹脂9よりも硬質の樹脂
等であってもよい。
【0082】また、補強の方法としては補強材の埋設に
限らず、例えば図11に示すように、光硬化性のモール
ド樹脂9Aを用いて封止した後に、部分的にマスク30
を当てて必要な部分のみに紫外光等31で照射し、硬化
部9A’を形成してもよい。
限らず、例えば図11に示すように、光硬化性のモール
ド樹脂9Aを用いて封止した後に、部分的にマスク30
を当てて必要な部分のみに紫外光等31で照射し、硬化
部9A’を形成してもよい。
【0083】また、埋設する補強材も例えば図12に示
すように分割した補強材26にしてもよい。図示の如
く、この補強材26は実施の形態1に用いた補強材を分
割、短縮してコーナー部に埋設するものである。
すように分割した補強材26にしてもよい。図示の如
く、この補強材26は実施の形態1に用いた補強材を分
割、短縮してコーナー部に埋設するものである。
【0084】また、図13に示すように、実施の形態1
と同形状の補強材27を斜めに配し、辺の中心を半導体
チップ4の対角線上に位置して埋設することもでき、ま
た、例えば図14に示すように、リング状の補強材28
を用いてもよい。
と同形状の補強材27を斜めに配し、辺の中心を半導体
チップ4の対角線上に位置して埋設することもでき、ま
た、例えば図14に示すように、リング状の補強材28
を用いてもよい。
【0085】また、実施の形態はLGAタイプの例で説
明したが、BGAタイプの実装は勿論、それ以外の異な
る結合形態によってマザー基板に接合されるものにも適
用することができる。
明したが、BGAタイプの実装は勿論、それ以外の異な
る結合形態によってマザー基板に接合されるものにも適
用することができる。
【0086】
【発明の作用効果】上述した如く、本発明の半導体装置
の実装方法及びその実装構造、半導体装置及びその製造
方法は、封止材に補強部が内設されているので、封止材
の機械的強度が強化され、熱によるこの封止材の膨張及
び収縮に対する抵抗力が大きくなり、これによって反り
を効果的に抑えることができ、従って、実装の接合信頼
性を向上させることができる。
の実装方法及びその実装構造、半導体装置及びその製造
方法は、封止材に補強部が内設されているので、封止材
の機械的強度が強化され、熱によるこの封止材の膨張及
び収縮に対する抵抗力が大きくなり、これによって反り
を効果的に抑えることができ、従って、実装の接合信頼
性を向上させることができる。
【図1】本発明の実施の形態1によるLGAタイプの半
導体装置(図2のI−I線断面図)である。
導体装置(図2のI−I線断面図)である。
【図2】同、半導体装置の一部を破断図示した斜視図で
ある。
ある。
【図3】同、実施の形態1による補強材を示し、(a)
は平面図、(b)及び(c)は側面図、(d)は断面図
であって、封止状態におけるその近傍を含む断面図であ
る。
は平面図、(b)及び(c)は側面図、(d)は断面図
であって、封止状態におけるその近傍を含む断面図であ
る。
【図4】同、半導体装置の製造工程を示す図である。
【図5】同、半導体装置の他の製造工程を示す図であ
る。
る。
【図6】同、実施の形態1による半導体装置についての
測定結果を示すグラフである。
測定結果を示すグラフである。
【図7】同、実施の形態1による半導体装置についての
測定結果を示す他のグラフである。
測定結果を示す他のグラフである。
【図8】本発明の実施の形態2による補強材を示し、
(a)は中間基板上における半導体チップとの位置関係
を示す平面図、(b)は補強材の個片の拡大図、(c)
は(b)の矢視方向の概略断面図であって、封止状態に
おけるその近傍を含む位置関係を示す図である。
(a)は中間基板上における半導体チップとの位置関係
を示す平面図、(b)は補強材の個片の拡大図、(c)
は(b)の矢視方向の概略断面図であって、封止状態に
おけるその近傍を含む位置関係を示す図である。
【図9】同、実施の形態2による半導体装置についての
測定結果を示すグラフである。
測定結果を示すグラフである。
【図10】同、実施の形態2による半導体装置について
の測定結果を示す他のグラフである。
の測定結果を示す他のグラフである。
【図11】本発明の実施の形態の変形例を示す断面図で
ある。
ある。
【図12】同、実施の形態の他の変形例を示す平面図で
ある。
ある。
【図13】同、実施の形態の他の変形例を示す平面図で
ある。
ある。
【図14】同、実施の形態の更に他の変形例を示す平面
図である。
図である。
【図15】従来例によるLGAタイプの半導体装置を示
し、一部を破断図示した斜視図である。
し、一部を破断図示した斜視図である。
【図16】リフロー加熱による半導体装置の反り及びは
んだバンプの接合不良を示す概略図である。
んだバンプの接合不良を示す概略図である。
1…はんだペースト(はんだバンプ)、2…配線基板
(マザー基板)、3…半導体装置、4…半導体チップ、
5、22…電極パッド、6…ワイヤ接続ランド、7…配
線、8…スルーホール接続ランド、9、9A…モールド
樹脂、10…中間基板(インターポーザ)、11…はん
だマスク、12…スルーホール、13…電極ランド、1
4…導電ペースト、15…銅箔、16…ディスペンサ、
17…ダイペースト、18…保護膜、19、25、2
6、27、28…補強材、20導体ワイヤ、23…チッ
プ固定領域、30…マスク、31…紫外光、A…補強材
の辺部の長さ、d…補強材上部のモールド樹脂厚み、h
…補強材と中間基板との距離、L、M…補強材側方のモ
ールド樹脂幅、W…補強材の幅、W1…補強材の外側
幅、W2…補強材の内側幅、t…補強材の厚み
(マザー基板)、3…半導体装置、4…半導体チップ、
5、22…電極パッド、6…ワイヤ接続ランド、7…配
線、8…スルーホール接続ランド、9、9A…モールド
樹脂、10…中間基板(インターポーザ)、11…はん
だマスク、12…スルーホール、13…電極ランド、1
4…導電ペースト、15…銅箔、16…ディスペンサ、
17…ダイペースト、18…保護膜、19、25、2
6、27、28…補強材、20導体ワイヤ、23…チッ
プ固定領域、30…マスク、31…紫外光、A…補強材
の辺部の長さ、d…補強材上部のモールド樹脂厚み、h
…補強材と中間基板との距離、L、M…補強材側方のモ
ールド樹脂幅、W…補強材の幅、W1…補強材の外側
幅、W2…補強材の内側幅、t…補強材の厚み
Claims (28)
- 【請求項1】 半導体チップが封止材によって封止され
た半導体装置において、前記封止材に補強部が内設され
ていることを特徴とする、半導体装置。 - 【請求項2】 半導体チップが封止材によって封止さ
れ、この封止材に補強部が内設されている半導体装置
が、配線基板に実装されている半導体装置の実装構造。 - 【請求項3】 前記半導体チップの少なくとも側方に前
記補強部が内設されている、請求項1又は2のいずれか
1項に記載した半導体装置又は半導体装置の実装構造。 - 【請求項4】 前記補強部が前記封止材に埋設された補
強材からなる、請求項1又は2のいずれか1項に記載し
た半導体装置又は半導体装置の実装構造。 - 【請求項5】 前記補強材の少なくとも前記配線基板側
に前記封止材が存在している、請求項4に記載した半導
体装置又は半導体装置の実装構造。 - 【請求項6】 前記補強材の厚さtと、前記配線基板と
は反対側における前記封止材の厚さdとの比が、0≦d
/tである、請求項5に記載した半導体装置又は半導体
装置の実装構造。 - 【請求項7】 前記d/tが0<d/t≦5.1であ
る、請求項6に記載した半導体装置又は半導体装置の実
装構造。 - 【請求項8】前記補強材の幅Wと、前記補強材の外側方
における前記封止材の幅Lとの比が、0≦L/Wであ
る、請求項5に記載した半導体装置又は半導体装置の実
装構造。 - 【請求項9】 前記L/Wが0<L/W≦20.0であ
る、請求項8に記載した半導体装置又は半導体装置の実
装構造。 - 【請求項10】 前記補強材が分割されている、請求項
5に記載した半導体装置又は半導体装置の実装構造。 - 【請求項11】 前記補強材の外辺長さAと、この補強
材の外側方における前記封止材の幅Mとの比が、0≦M
/Aである、請求項10に記載した半導体装置又は半導
体装置の実装構造。 - 【請求項12】 前記M/Aが0<M/A≦0.61で
ある、請求項11に記載した半導体装置又は半導体装置
の実装構造。 - 【請求項13】 接続孔又は導体パターンが形成された
基体上に前記半導体チップが固定され、この半導体チッ
プが前記導体パターンに接続されて前記接続孔に電気的
に導通されている、請求項1又は2に記載した半導体装
置又は半導体装置の実装構造。 - 【請求項14】 前記半導体装置がLGA(Land Grid
Array)又はBGA(Ball Grid Array)方式によって前
記配線基板に接続されている、請求項1又は2に記載し
た半導体装置又は半導体装置の実装構造。 - 【請求項15】 半導体チップを封止材によって封止す
る工程と、前記封止材に補強部を内設する工程とを有す
る、半導体装置の製造方法。 - 【請求項16】 半導体チップを封止材によって封止す
る工程と、この封止材に補強部が内設された半導体装置
を配線基板に接続する工程とを有する、半導体装置の実
装方法。 - 【請求項17】 前記半導体チップの少なくとも側方に
前記補強部を内設する、請求項15又は16のいずれか
1項に記載した半導体装置の製造方法又は半導体装置の
実装方法。 - 【請求項18】 前記補強部を前記封止材に埋設した補
強材にて構成する、請求項15又は16のいずれか1項
に記載した半導体装置の製造方法又は半導体装置の実装
方法。 - 【請求項19】 前記補強材の少なくとも前記配線基板
側に前記封止材を存在させる、請求項18に記載した半
導体装置の製造方法又は半導体装置の実装方法。 - 【請求項20】 前記補強材の厚さtと、前記配線基板
とは反対側における前記封止材の厚さdとの比を、0≦
d/tにする、請求項19に記載した半導体装置の製造
方法又は半導体装置の実装方法。 - 【請求項21】 前記d/tを0<d/t≦5.1にす
る、請求項20に記載した半導体装置の製造方法又は半
導体装置の実装方法。 - 【請求項22】 前記補強材の幅Wと、前記補強材の外
側方における前記封止材の幅Lとの比を、0≦L/Wに
する、請求項19に記載した半導体装置の製造方法又は
半導体装置の実装方法。 - 【請求項23】 前記L/Wを0<L/W≦20.0に
する、請求項22に記載した半導体装置の製造方法又は
半導体装置の実装方法。 - 【請求項24】 前記補強材を分割する、請求項19に
記載した半導体装置の製造方法又は半導体装置の実装方
法。 - 【請求項25】 前記補強材の外辺長さAと、この補強
材の外側方における前記封止材の幅Mとの比を、0≦M
/Aにする、請求項24に記載した半導体装置の製造方
法又は半導体装置の実装方法。 - 【請求項26】 前記M/Aを0<M/A≦0.61に
する、請求項25に記載した半導体装置の製造方法又は
半導体装置の実装方法。 - 【請求項27】 接続孔又は導体パターンが形成された
基体上に前記半導体チップを固定し、この半導体チップ
を前記導体パターンに接続して前記接続孔に電気的に導
通させる、請求項15又は16に記載した半導体装置の
製造方法又は半導体装置の実装方法。 - 【請求項28】 前記半導体装置をLGA(Land Grid
Array)又はBGA(Ball Grid Array)方式によって前
記配線基板に接続する、請求項15又は16に記載した
半導体装置の製造方法又は半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001281177A JP2003092376A (ja) | 2001-09-17 | 2001-09-17 | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001281177A JP2003092376A (ja) | 2001-09-17 | 2001-09-17 | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003092376A true JP2003092376A (ja) | 2003-03-28 |
Family
ID=19105052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001281177A Pending JP2003092376A (ja) | 2001-09-17 | 2001-09-17 | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003092376A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288838B2 (en) | 2003-04-16 | 2007-10-30 | Oki Electric Industry Co., Ltd. | Circuit board for mounting a semiconductor chip and manufacturing method thereof |
JP2007294724A (ja) * | 2006-04-26 | 2007-11-08 | Toppan Printing Co Ltd | 多層回路配線基板及び半導体装置 |
JP2008263121A (ja) * | 2007-04-13 | 2008-10-30 | Nec Corp | 半導体装置およびその製造方法 |
US7495346B2 (en) | 2006-12-13 | 2009-02-24 | International Business Machines Corporation | Semiconductor package |
JP2009212315A (ja) * | 2008-03-04 | 2009-09-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2010034390A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板 |
JP2013033853A (ja) * | 2011-08-02 | 2013-02-14 | Fujitsu Ltd | 実装基板、半導体装置及び電子機器 |
KR20140039547A (ko) * | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 반도체 패키지 |
CN107978570A (zh) * | 2016-10-21 | 2018-05-01 | 力成科技股份有限公司 | 芯片封装结构及其制造方法 |
-
2001
- 2001-09-17 JP JP2001281177A patent/JP2003092376A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7288838B2 (en) | 2003-04-16 | 2007-10-30 | Oki Electric Industry Co., Ltd. | Circuit board for mounting a semiconductor chip and manufacturing method thereof |
JP2007294724A (ja) * | 2006-04-26 | 2007-11-08 | Toppan Printing Co Ltd | 多層回路配線基板及び半導体装置 |
US7495346B2 (en) | 2006-12-13 | 2009-02-24 | International Business Machines Corporation | Semiconductor package |
US7517731B2 (en) | 2006-12-13 | 2009-04-14 | International Business Machines Corporation | Semiconductor package |
US7531386B2 (en) | 2006-12-13 | 2009-05-12 | International Business Machines Corporation | Semiconductor package |
JP2008263121A (ja) * | 2007-04-13 | 2008-10-30 | Nec Corp | 半導体装置およびその製造方法 |
JP2009212315A (ja) * | 2008-03-04 | 2009-09-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2010034390A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板 |
JP2013033853A (ja) * | 2011-08-02 | 2013-02-14 | Fujitsu Ltd | 実装基板、半導体装置及び電子機器 |
KR20140039547A (ko) * | 2012-09-24 | 2014-04-02 | 삼성전자주식회사 | 반도체 패키지 |
KR101989516B1 (ko) * | 2012-09-24 | 2019-06-14 | 삼성전자주식회사 | 반도체 패키지 |
CN107978570A (zh) * | 2016-10-21 | 2018-05-01 | 力成科技股份有限公司 | 芯片封装结构及其制造方法 |
CN107978570B (zh) * | 2016-10-21 | 2020-08-11 | 力成科技股份有限公司 | 芯片封装结构及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
US6071755A (en) | Method of manufacturing semiconductor device | |
KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
US6046077A (en) | Semiconductor device assembly method and semiconductor device produced by the method | |
KR100384260B1 (ko) | 반도체장치 및 그 제조방법 | |
US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
US7224073B2 (en) | Substrate for solder joint | |
JP2842361B2 (ja) | 半導体装置 | |
JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
KR100617530B1 (ko) | 반도체 장치의 제조방법 | |
KR100324332B1 (ko) | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP2003092376A (ja) | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 | |
KR100392720B1 (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3434228B2 (ja) | エリアアレイ電極型デバイスおよびそれを実装する配線基板構造 | |
JP2003023243A (ja) | 配線基板 | |
JPH11186440A (ja) | 半導体装置 | |
JP2940491B2 (ja) | マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 | |
KR20010061784A (ko) | 칩 스캐일 패키지 및 그의 제조 방법 | |
JP2006013553A (ja) | 半導体集積回路装置 | |
JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
JP2003037222A (ja) | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |