KR101141349B1 - 발광다이오드 패키지 및 그 제작방법 - Google Patents

발광다이오드 패키지 및 그 제작방법 Download PDF

Info

Publication number
KR101141349B1
KR101141349B1 KR1020100092465A KR20100092465A KR101141349B1 KR 101141349 B1 KR101141349 B1 KR 101141349B1 KR 1020100092465 A KR1020100092465 A KR 1020100092465A KR 20100092465 A KR20100092465 A KR 20100092465A KR 101141349 B1 KR101141349 B1 KR 101141349B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
pair
substrate
electrode
Prior art date
Application number
KR1020100092465A
Other languages
English (en)
Other versions
KR20110041398A (ko
Inventor
센 보 린
차오 흐시웅 창
웬 리앙 트셍
Original Assignee
어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드 filed Critical 어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드
Publication of KR20110041398A publication Critical patent/KR20110041398A/ko
Application granted granted Critical
Publication of KR101141349B1 publication Critical patent/KR101141349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광다이오드 패키지 구조에 관한 것으로, 제 1 표면을 구비한 베이스부, 상기 베이스부에 연접한 전극부, 상기 제 1 표면에 설치되는 한 쌍의 내부 전극, 한 쌍의 외부 전극, 한 쌍의 전도성 스터드, 발광다이오드 다이 및 캡슐층을 포함하여 구성된다. 각각의 외부 전극은 단면단(end surface section) 및 측면단(lateral surface section)을 포함하고, 상기 단면단은 상기 한 쌍의 내부 전극에 대응되게 전극부의 제 2 표면 상에 설치된다. 각각의 측면단은 서로 대응되는 상기 전극부의 측면에 위치하게 된다. 상기 전도성 스터드는 상기 한 쌍의 내부 전극과 상기 한 쌍의 외부 전극 사이에 관통 설치된다. 발광다이오드 다이는 제 1 표면 상에 설치되어, 상기 한 쌍의 내부 전극과 전기적으로 연접된다. 캡슐층은 상기 발광다이오드 다이를 커버한다.

Description

발광다이오드 패키지 및 그 제작방법{LIGHT EMITTING DIODE PACKAGE STRUCTURE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광다이오드 패키지에 관한 것으로, 더욱 자세하게는 발광다이오드 패키지 구조 및 그 제작방법에 관한 것이다.
현재 노트북 컴퓨터, 개인 정보 단말기(Personal Digital Assistant), 핸드폰 등과 같은 휴대용 이동장치는 발광다이오드가 광원이 되는 배광모듈을 사용하여 디스플레이용 광원으로 사용하고 있다. 휴대용 이동장치의 경박단소화 경향에 따라, 그 장치에서 운용되는 발광다이오드의 부피 또한 훨씬 작게 변화되어야 한다.
상술한 목적을 달성하기 위하여, 미국 특허출원 제2006/0,284,207호는 발광다이오드 패키지 구조를 개시하고 있는데, 개시된 발광다이오드 패키지 구조는 기판, 상기 기판 상에 성형되는 내부 전극, 상기 기판 상에 장착되는 발광다이오드 및 상기 발광다이오드와 상기 기판을 커버하는 커버재료를 포함하여 구성된다. 전술한 발광다이오드 패키지 구조에는 수직 전극과 배면에 장착되는 외부 전극이 형성되어 있는데, 수직 전극은 전술한 내부 전극과 외부 전극을 연결시켜, 상기 내부 전극과 외부 전극을 도통시키게 된다. 그러나 발광다이오드 패키지 구조의 부피가 작기 때문에, 외부 전극도 작아져, 외부와 전기적 연결이 어렵고 또한 전성(電性) 검측을 어렵게 한다. 더욱이 외부 전극이 배면에 위치하여, 전술한 발광다이오드 패키지 구조의 장착 방식에 한계가 생기게 된다.
이와 같이 종래의 부피가 작은 발광다이오드는 기술적으로 불완전하기 때문에, 전술한 종래기술의 문제점을 극복한 새로운 작은 부피의 발광다이오드가 절실히 요구되고 있다.
본 발명은 전술한 종래기술의 문제점을 해결할 수 있는 발광다이오드 패키지 구조 및 그 제작방법을 제공한다. 본 발명이 개시하는 방법은 홈 형성 기술과 판재 접합 기술을 사용하여, 발광다이오드가 정방향과 측방향 등에서 장착되도록 하여, 검측이 편리하도록 한 것이다.
본 발명이 제공하는 발광다이오드 패키지 구조는, 베이스부, 전극부, 한 쌍의 내부 전극, 한 쌍의 외부 전극, 한 쌍의 전도성 스터드, 발광다이오드 다이 및 캡슐층을 포함하여 구성된다. 베이스부는 제 1 표면을 구비한다. 전극부는 상기 베이스부에 연접하되, 상기 제 1 표면의 반대측에 위치한다. 전극부는 상기 제 1 표면에 대응되는 제 2 표면 및 상기 제 2 표면을 둘러싼 측면을 구비한다. 상기 한 쌍의 내부 전극은 상기 제 1 표면 상에 설치된다. 각각의 외부 전극은 단면단(end surface section) 및 측면단(lateral surface section)을 포함하는데, 상기 측면단은 상기 단면단으로부터 연장 형성된다. 상기 단면단은 상기 한 쌍의 내부 전극에 대응되게 상기 제 2 표면에 설치된다. 각각의 측면단은 서로 대응되는 전극부의 측면에 위치한다. 상기 전도성 스터드는 상기 한 쌍의 내부 전극과 상기 한 쌍의 외부 전극 사이에 관통 설치된다. 발광다이오드 다이는 상기 제 1 표면 상에 설치되어, 상기 한 쌍의 내부 전극과 전기적으로 연접된다. 캡슐층은 상기 발광다이오드 다이를 커버한다.
본 발명이 제공하는 발광다이오드 패키지 구조의 제작방법은 다음 단계를 포함한다: 제 1 금속층을 포함하는 제 1 기판을 제공하는 단계; 상기 제 1 기판 상에 선형으로 관통되는 다수 개의 홈부를 성형하여, 다수 개의 선형 구조를 형성하는 단계; 제 2 금속층을 포함하는 제 2 기판을 제공하는 단계; 상기 제 1 기판과 상기 제 2 기판을 접합하되, 상기 제 1 금속층과 제 2 금속층이 외측에 위치하도록 하는 단계; 상기 제 1 금속층과 제 2 금속층을 식각하여, 상기 다수 개의 선형구조 각각에 서로 분리된 두 개의 선형 제 1 금속층을 성형하고, 제 2 기판 상에 서로 대응되는 두 개의 선형 제 2 금속층을 형성하는 단계; 서로 대응되는 상기 제 1 금속층과 상기 제 2 금속층 사이에 다수 개의 전도성 스터드를 성형하는 단계; 상기 다수 개의 선형 제 1 금속층과 상기 다수 개의 선형 제 2 금속층을 전기 도금하여, 서로 대응되는 다수 개의 선형의 외부 전극층과 다수 개의 선형의 내부 전극층을 형성하는 단계; 상기 다수 개의 전도성 스터드의 위치에 따라서, 다수 개의 발광다이오드 다이가 상기 다수 개의 선형구조를 따라 서로 인접한 다수 개의 내부 전극층에 전기적으로 연결되도록 하는 단계; 캡슐층을 형성하여 상기 다수 개의 발광다이오드 다이를 커버하는 단계; 상기 캡슐층에서, 상기 홈부와 상기 홈부의 횡방향을 따라 배열된 서로 인접한 두 열의 발광다이오드 사이에, 종횡방향으로 서로 교차되는 다수 개의 스크라이브선(scribe line)을 형성하는 단계; 상기 스크라이브선을 주형하여, 격자 형상부를 형성하는 단계; 및 상기 격자 형상부를 따라 각각의 프레임에 절단을 진행하는 단계.
도 1은 본 발명의 실시예에 따른 발광다이오드 패키지 구조의 평면도이다.
도 2는 본 발명의 실시예에 따른 발광다이오드 패키지 구조의 배면도이다.
도 3은 도 1의 A-A 절단선에 따른 측면도이다.
도 4 내지 도 15는 본 발명의 실시예에 따른 발광다이오드 패키지 구조의 제작과정도이다.
도 16은 본 발명의 다른 실시예에 따른 발광다이오드 패키지 구조의 측면도이다.
도 1 내지 도 3은 본 발명의 실시예에 따른 발광다이오드 패키지 구조(1)를 개시하고 있다. 상기 발광다이오드 패키지 구조(1)는 베이스부(11), 전극부(12), 한 쌍의 전도성 스터드(13), 한 쌍의 내부 전극(14), 한 쌍의 외부 전극(15), 발광다이오드 다이(16), 캡슐층(17) 및 반사부(18)를 포함하여 구성된다. 베이스부(11)는 제 1 표면(111)을 구비하는데, 발광다이오드다이(16)는 상기 제 1 표면(111)에 설치된다. 전극부(12)는 상기 베이스부(11)에 연접하되, 도 3에 도시된 바와 같이, 상기 제 1 표면(111)의 반대측에 위치한다.
도 3에 도시된 바와 같이, 전극부(12)는 제 2 표면(121)과 측면(122)을 구비하는데, 제 2 표면(121)은 제 1 표면(111)에 대응되어 반대방향으로 설치되고, 또한 측면(122)은 상기 제 2 표면(121)을 둘러싸게 형성된다. 한 쌍의 관통공(19)은 베이스부(11)와 전극부(12)에 관통 형성되는데, 제 1 표면(111)과 제 2 표면(121) 사이에 개재된다. 관통공(19) 각각에는 서로 대응되는 전도성 스터드(13)가 형성된다. 상기 한 쌍의 내부 전극(14)은 제 1 표면(111) 상에 설치되는데, 관통공(19)과 서로 대응되게 설치되며, 전도성 스터드(13)와 서로 연결된다. 각각의 외부 전극(15)은 단면단(151, end surface section ) 및 측면단(152, lateral surface section)을 포함하는데, 상기 단면단(151) 각각 제 2 표면(121)에 설치되되, 관통공(19)과 서로 대응되게 설치되며, 이들 각각에 대응되는 전도성 스터드(13)와 서로 연결된다. 외부 전극(15) 각각의 측면단(152)은 상기 단면단(151)으로부터 연장되어, 전극부(12) 측면(122)의 표면을 형성한다. 전도성 스터드(13)의 연결로, 한 쌍의 내부 전극(14)은 각각 한 쌍의 외부 전극(15)과 전기적으로 연결된다.
도 3에 도시된 바와 같이, 본 발명의 실시예에서, 발광다이오드 다이(16)는 한 쌍의 내부 전극(14) 중 어느 하나의 상방에 설치되고, 도선(20)에 의해 발광다이오드 다이(16)와 한 쌍의 내부 전극(14) 중 다른 하나와 연결된다. 반사부(18)는 베이스부(11)의 제 1 표면(111) 상에 설치되는데, 상기 발광다이오드 다이(16)를 둘러싸게 형성된다. 이를 통해 발광다이오드 다이(16)의 측방향 발광이 반사부(18)를 향해 개구된 곳에서 반사되어, 본 발명의 발광다이오드 패키지 구조(1)의 발광효율을 높이게 된다. 캡슐층(17)은 반사부(18) 내에서 채워져, 발광다이오드 다이(16)와 제 1 표면(111)을 커버한다.
본 발명의 실시예에서, 베이스부(11)는 인쇄회로기판(PCB) 또는 세라믹판(ceramic plate)을 절개하여 형성된 것으로, 장방형 형상이다. 전극부(12) 또한 인쇄회로기판 또는 세라믹판을 절개하여 형성된 것이고, 장방형 형상인데, 그 폭은 베이스부(11)의 폭과 서로 비슷하고, 그 길이는 베이스부(11)의 길이보다 짧다. 베이스부(11)와 전극부(12) 사이는 비스코스(29, viscose)에 의해 접착된다. 내부 전극(14)과 외부 전극(15)의 재질은 니켈-금 또는 니켈-은 등의 합금이 사용될 수 있다. 내부 전극(14)과 외부 전극(15)을 도통시키는 전도성 스터드(13)의 재료는 전도성 고무가 될 수 있는데, 에폭시 수지(epoxy resin) 및 이에 섞인 은가루(silver flake)가 포함된다. 외부 전극(15) 각각은 전도성 스터드(13)의 일단에 형성되고, 전극부(12) 장축의 양단부 표면의 수직방향으로 연장되어, 외부 전극(15)의 외형은 L형의 띠 형상이 된다. 캡슐층(17)은 형광층이 될 수 있는데, 형광층은 발광다이오드 다이(16)의 발광 일부를 흡수하여, 발광다이오드 다이(16)의 발광과 서로 보완되는 광선을 생성할 수 있다. 반사부(18)는 반사 재료로 제작되는데, 광촉매(TiO2)를 포함하여 형성될 수 있다.
도 4 내지 도 15는 제작과정흐름도인데, 본 발명의 실시예에 따른 발광다이오드 패키지 구조의 제작방법을 개시한다. 도 4를 참조하여 보면, 본 발명이 개시한 방법은 우선 제 1 기판(21)을 제공하게 되는데, 여기서 제 1 기판(21)은 인쇄회로기판 또는 세라믹판이 될 수 있다. 다음으로, 상기 제 1 기판(21)의 표면 상에 제 1 금속층(22)이 형성되는데, 상기 제 1 금속층(22)은 동박(Copper Foil)이 될 수 있다.
도 5a는 본 발명의 실시예에 따른 제 1 기판(21')의 배면도이고, 도 5b는 도 5a의 B-B절단선에 의한 단면도이다. 홈 형성 기술을 이용하여, 특정방향으로 일정 간격배열되되 선형으로 관통되는 다수 개의 홈부(23)가 구비된 제 1 기판(21')을 형성한다. 이를 환언하여 말하자면, 다수 개의 선형의 홈부를 형성하여, 제 1 기판(21')이 분할되어 다수 개의 선형 구조(28)를 형성하되, 상기 선형 구조(28) 각각은 특정방향의 횡방향으로 연장된다. 홈부(23)는 제 1 금속층에 관통 형성되어, 제 1 금속층(22') 상에 복수 개의 선형 홈부가 형성되도록 한다.
도 6에 도시된 바와 같이, 제 2 기판(24)을 제공하되, 제 2 기판(24) 상에 제 2 금속층(25)을 형성되는데, 상기 제 2 금속층(25)은 동박이 될 수 있다. 다음으로 비스코스(29)를 이용하여 제 1 기판(21')과 제 2 기판(24)을 접합하되, 제 1 금속층(22')과 제 2 금속층(25)은 각각 서로 반대되는 외측에 위치하게 된다.
도 7에 도시된 바와 같이, 식각 기술을 이용하여, 제 1 금속층(22')과 제 2 금속층(25) 각각을 음각하여 위치에 있어서 서로 대응되면서 독립된 다수 개의 선형 제 1 금속층(22')과 다수 개의 선형 제 2 금속층(25')을 형성한다.
도 8에 도시된 바와 같이, 기계 천공 또는 레이저 천공의 방법을 이용하여, 선형구조(28) 각각의 종방향(지면의 수직방향)을 따라, 두 개의 제 2 금속층(25') 상에 서로 대응되는 다수 개의 관통공(19)을 형성한다. 상기 다수 개의 관통공(19)은 선형구조(28)의 횡방향으로 나란히 배열될 수 있다. 선형구조(28)의 종방향으로 형성된 서로 대응되는 다수 개의 관통공(19)은 등간격으로 배열된다.
도 9에 도시된 바와 같이, 전도성 고무를 상기 관통공(19)에 충진시켜, 전도성 고무가 응고된 후, 다수 개의 전도성 스터드(13)를 형성한다. 전술한 전도성 고무는 에폭시 수지 및 이에 섞인 은가루가 포함될 수 있다,
도 10에 도시된 바와 같이, 전기도금 기술을 이용하여, 제 1 금속층(22'')과 제 2 금속층(25')의 표면을 전기도금한다. 전기도금 제작과정을 통해 제 1 금속층(22'') 각각에 서로 대응되는 선형 외부 전극층(27)을 형성한다. 여기서 선형구조(28) 각각의 측면이 동시에 전기 도금되어 금속층을 형성하는데, 외부 전극층(27)의 황방향 절단면은 L형이 된다. 이와 동일하게, 전기도금 제작과정을 통해 제 2 금속층(25') 각각에 선형 내부 전극층(26)을 형성하되, 내부 전극층(26)과 외부 전극층(27)은 전도성 스터드(13)를 통해 전기적으로 도통된다. 내부 전극층(26)과 외부 전극층(27)의 재질은 니켈-금 또는 니켈-은 등의 합금이 사용될 수 있다.
도 11에 도시된 바와 같이, 선형구조(28)의 종방향과 횡방향을 따라 다수 개의 발광다이오드 다이(16)가 내부 전극층(26) 상에 설치한다. 발광다이오드 다이(16) 각각은 내부 전극층(26)과 전도성 스터드(13)가 연결되는 곳에 위치한다. 하나 이상의 도선(20)이 선형구조(28)의 횡방향으로 전기적으로 연결되되, 동일한 선형 구조(28) 상의 다른 내부 전극층(26) 및 서로 이웃하는 전도성 스터드(13)의 연결위치에 위치되게 한다. 이를 다른 말로 표현하자면, 발광다이오드 다이(16) 각각은 서로 짝을 이루는 전도성 스터드(13) 사이에 위치시키고, 내부 전극층(26)과 전기적으로 연결시킨다. 그 다음으로 도선(20)을 이용하여 다른 전도성 스터드(13) 상에 형성되는 내부 전극층(26)과 전기적으로 연결시킨다.
도 12에 도시된 바와 같이, 트랜스퍼 몰딩(transfer molding) 또는 사출성형(injection molding) 방식을 이용하여, 캡슐층(17)을 제 2 기판(24) 상에 형성하여, 다수 개의 발광다이오드 다이(16)와 다수 개의 내부 전극층(26)을 커버시킨다. 캡슐층(17)은 형광분을 포함하는 투명고무층이 될 수 있는데, 예를 들어 형광분이 섞인 에폭시수지가 될 수 있다.
도 13에 도시된 바와 같이, 서로 대응되는 선형구조(28) 사이의 홈부(23) 상에, 그리고 상기 홈부(23)의 횡방향으로 배열된 서로 이웃하는 두 열의 발광다이오드 다이(16) 사이에, 절단 방식으로 종횡방향으로 서로 교차되는 다수 개의 스크라이브선(30, scribe line)을 캡슐층(17) 상에 형성한다. 도 14를 참조하여 보면, 트랜스퍼 몰딩(transfer molding) 또는 사출성형(injection molding) 방식을 이용하여 도 13에 도시된 스크라이브선(30)을 반사재료로 충진시킨다. 응고된 후, 격자 형상부(32)를 형성한다. 격자 형상부(32)의 높이는 캡슐층(17)의 높이와 서로 비슷하다. 격자 형상부(32)의 재질은 광촉매(TiO2) 등의 반광성(反光性)이 우수한 재료를 포함할 수 있다.
도 15에 도시된 바와 같이, 마지막으로 격자 형상부(32)를 따라 각각의 프레임 상에서, 대략 같은 간격으로, 격자 형상부(32) 및 그 하방의 제 2 기판(24)을 절단하여, 반사부(18)가 구비된 다수 개의 독립된 발광다이오드 패키지 구조(1)를 형성한다.
도 16에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 발광다이오드 패키지 구조(1')는, 베이스부(11), 전극부(12), 한 쌍의 전도성 스터드(13), 한 쌍의 내부 전극(14), 한 쌍의 외부 전극(15), 발광다이오드 다이(16), 캡슐층(17) 및 반사부(18)를 포함하여 구성된다. 전극부(12)는 상기 베이스부(11)에 연접하되, 상기 제 1 표면(111)의 반대측에 위치한다. 전도성 스터드(13)는 제 1 표면(111) 및 제 2 표면(121)을 관통하고, 내부 전극(14)과 외부 전극(15) 각각은 서로 대응되는 전도성 스터드(13)의 양단에 형성됨으로써, 내부 전극(14)과 외부 전극(15)이 전도성 스터드(13)를 통해서 전기적으로 연결되도록 한다.
발광다이오드 다이(16')는 Flip-chip 결합방식에 의해, 범프(31)를 통해 내부 전극(14)과 전기적으로 연결된다. 반사부(18)는 베이스부(11)의 제 1 표면(111) 상에 설치되는데, 상기 발광다이오드 다이(16')를 둘러싸게 형성된다. 이를 통해 발광다이오드 다이(16)의 측방향 발광이 반사부(18)를 향해 개구된 곳에서 반사되게 한다. 캡슐층(17)은 반사부(18) 내에서 채워져, 발광다이오드 다이(16)와 제 1 표면(111)을 커버한다.
전술한 내용을 종합하자면, 종래의 발광다이오드 패키지 방법과 비교하여, 본 발명의 실시예가 개시한 방법은 홈 형성 기술과 판재 접합 기술을 사용하여, 발광다이오드가 정방향과 측방향 등에서 장착되도록 하고, 전극이 측방향까지 연장되게 형성함으로써, 발광다이오드에 대한 검측이 편리하도록 한다.
상술한 실시예는 본 발명의 기술적 특징을 설명하기 위하여 예로서 든 실시 태양에 불과한 것으로, 청구범위에 기재된 본 발명의 보호범위를 제한하기 위하여 사용되는 것이 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 본 발명의 정신과 범위를 벗어나지 않는 범위 내에서 다양한 변형 및 균등한 타 실시예가 가능하고, 따라서 본 발명의 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1, 1' : 발광다이오드 패키지 구조 11 : 베이스부
12 : 전극부 13 : 전도성 스터드
14 : 내부 전극 15 : 외부 전극
16, 16' : 발광다이오드 다이 17 : 캡슐층
18 : 반사부 19 : 관통공
20 : 도선 21, 21' : 제 1 기판
22, 22', 22'' : 제 1 금속층 23 : 홈부
24 : 제 2 기판 25, 25' : 제 2 금속층
26 : 내부 전극층 27 : 외부 전극층
28 : 선형 구조 29 : 비스코스(viscose)
30 : 스크라이브선(scribe line) 31 : 범프
32 : 격자형상부 111 : 제 1 표면
121 : 제 2 표면 122 : 측면
151 : 단면단 152 : 측면단

Claims (20)

  1. 제 1 표면을 구비한 베이스부;
    상기 베이스부에 연접하되 상기 제 1 표면의 반대측에 위치하고, 상기 제 1 표면에 대응되는 제 2 표면 및 상기 제 2 표면을 둘러싸는 측면을 구비하는 전극부;
    상기 제 1 표면에 설치되는 한 쌍의 내부 전극;
    단면단(end surface section) 및 측면단(lateral surface section)을 포함하되, 상기 단면단은 상기 한 쌍의 내부 전극에 대응되게 상기 제 2 표면 상에 설치되고, 상기 측면단은 이에 대응되는 상기 전극부의 측면에 위치하게 되는 한 쌍의 외부 전극;
    상기 한 쌍의 내부 전극과 상기 한 쌍의 외부 전극 사이에 관통 설치되는 한 쌍의 전도성 스터드;
    상기 제 1 표면 상에 설치되어, 상기 한 쌍의 내부 전극과 전기적으로 연접되는 발광다이오드 다이;
    상기 발광다이오드 다이를 커버하는 캡슐층; 및
    상기 베이스부와 상기 전극부를 접합시키는 비스코스(viscose)를 포함하여 구성되는 발광다이오드 패키지.
  2. 청구항 1에 있어서, 상기 제 1 표면에 설치되어 상기 발광다이오드 다이를 둘러싸는 반사부를 더 포함하여 구성되는 발광다이오드 패키지.
  3. 청구항 2에 있어서, 상기 반사부는 광촉매(TiO2)를 포함하는 발광다이오드 패키지.
  4. 삭제
  5. 청구항 1에 있어서, 상기 베이스부와 상기 전극부는 인쇄회로기판(PCB) 또는 세라믹판(ceramic plate)을 포함하는 발광다이오드 패키지.
  6. 청구항 1에 있어서, 상기 내부 전극과 상기 외부 전극의 재질은 니켈-금 또는 니켈-은이 되는 발광다이오드 패키지.
  7. 청구항 1에 있어서, 상기 전도성 스터드(conductive stud)는 에폭시 수지(epoxy resin)와 은가루(silver flake)를 포함하는 발광다이오드 패키지.
  8. 청구항 1에 있어서, 도선을 더 포함하되, 상기 발광다이오드 다이는 상기 한 쌍의 내부 전극 중 어느 하나에 설치되고, 상기 도선은 상기 발광다이오드 다이와 상기 한 쌍의 내부 전극 중 다른 하나를 연결시키는 발광다이오드 패키지.
  9. 청구항 1에 있어서, 상기 발광다이오드 다이는 상기 한 쌍의 내부 전극에서 Flip-chip 결합되는 발광다이오드 패키지.
  10. 제 1 금속층을 포함하는 제 1 기판을 제공하는 단계;
    상기 제 1 기판 상에 선형으로 관통되는 다수 개의 홈부를 성형하여, 다수 개의 선형 구조를 형성하는 단계;
    제 2 금속층을 포함하는 제 2 기판을 제공하는 단계;
    상기 제 1 기판과 상기 제 2 기판을 접합하되, 상기 제 1 금속층과 제 2 금속층이 외측에 위치하도록 하는 단계;
    상기 제 1 금속층과 제 2 금속층을 식각하여, 상기 다수 개의 선형 구조 각각에 서로 분리된 두 개의 선형 제 1 금속층을 성형하고, 제 2 기판 상에 서로 대응되는 두 개의 선형 제 2 금속층을 형성하는 단계;
    서로 대응되는 상기 제 1 금속층과 상기 제 2 금속층 사이에 다수 개의 전도성 스터드를 성형하는 단계;
    상기 다수 개의 선형 제 1 금속층과 상기 다수 개의 선형 제 2 금속층을 전기 도금하여, 서로 대응되는 다수 개의 선형 외부 전극층과 다수 개의 선형 내부 전극층을 형성하는 단계;
    상기 다수 개의 전도성 스터드의 위치에 따라서, 다수 개의 발광다이오드 다이가 상기 다수 개의 선형 구조를 따라 서로 인접한 다수 개의 내부 전극층에 전기적으로 연결되도록 하는 단계;
    캡슐층을 형성하여 상기 다수 개의 발광다이오드 다이를 커버하는 단계;
    상기 캡슐층에서, 상기 다수 개의 홈부와 상기 홈부에서 횡방향으로 배열된 서로 인접한 두 열의 발광다이오드 사이에, 종횡방향으로 서로 교차되는 다수 개의 스크라이브선(scribe line)을 형성하는 단계;
    상기 스크라이브선을 주형하여, 격자 형상부를 형성하는 단계; 및
    상기 격자 형상부를 따라 각각의 프레임에 절단을 진행하는 단계를 포함하여 구성되는 발광다이오드 패키지의 제작방법.
  11. 청구항 10에 있어서, 상기 다수 개의 발광다이오드 다이가 서로 인접한 다수 개의 내부 전극층에 전기적으로 연결되도록 하는 단계는,
    상기 다수 개의 전도성 스터드의 위치에 따라, 상기 발광다이오드 다이가 상기 선형 구조 각각을 따라 서로 인접하게 배열된 상기 다수 개의 내부 전극층 중의 어느 하나에 배열하도록 하는 단계; 및
    상기 다수 개의 전도성 스터드의 위치에 따라, 도선을 이용하여 상기 발광다이오드 다이가 서로 인접하게 배열된 상기 다수 개의 내부 전극층 중의 다른 하나와 전기적으로 연접되도록 하는 단계를 포함하도록 하는 발광다이오드 패키지의 제작방법.
  12. 청구항 10에 있어서, 상기 발광다이오드 다이는 상기 다수 개의 전도성 스터드의 위치에 따라 서로 인접한 두 개의 내부 전극층에서 Flip-chip 결합되는 발광다이오드 패키지의 제작방법.
  13. 청구항 10에 있어서, 상기 격자 형상부의 재질은 광촉매(TiO2)를 포함하는 발광다이오드 패키지의 제작방법.
  14. 청구항 10에 있어서, 상기 제 1 기판과 상기 제 2 기판을 접합하는 단계는 비스코스로 상기 제 1 기판과 상기 제 2 기판을 접합하는 단계를 포함하는 발광다이오드 패키지의 제작방법.
  15. 청구항 10에 있어서, 상기 제 1 기판과 상기 제 2 기판은 인쇄회로기판(PCB) 또는 세라믹판(ceramic plate)을 포함하는 발광다이오드 패키지의 제작방법.
  16. 청구항 10에 있어서, 상기 내부 전극층과 상기 외부 전극층의 재질은 니켈-금 또는 니켈-은이 되는 발광다이오드 패키지의 제작방법.
  17. 청구항 10에 있어서, 상기 전도성 스터드는 에폭시 수지와 은가루를 포함하는 발광다이오드 패키지의 제작방법.
  18. 청구항 10에 있어서, 상기 외부 전극층 각각은 L형 절단면 형상이 되는 발광다이오드 패키지의 제작방법.
  19. 청구항 10에 있어서, 상기 격자 형상부는 트랜스퍼 몰딩(transfer molding) 또는 사출성형(injection molding) 방식으로 주형 성형되는 발광다이오드 패키지의 제작방법.
  20. 청구항 10에 있어서, 상기 캡슐층은 트랜스퍼 몰딩 또는 사출성형 방식으로 주형 성형되는 발광다이오드 패키지의 제작방법.
KR1020100092465A 2009-10-15 2010-09-20 발광다이오드 패키지 및 그 제작방법 KR101141349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200910204845.1 2009-10-15
CN2009102048451A CN102044600A (zh) 2009-10-15 2009-10-15 发光二极管封装结构及其制备方法

Publications (2)

Publication Number Publication Date
KR20110041398A KR20110041398A (ko) 2011-04-21
KR101141349B1 true KR101141349B1 (ko) 2012-05-03

Family

ID=43878630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092465A KR101141349B1 (ko) 2009-10-15 2010-09-20 발광다이오드 패키지 및 그 제작방법

Country Status (3)

Country Link
US (2) US8378378B2 (ko)
KR (1) KR101141349B1 (ko)
CN (1) CN102044600A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764129B1 (ko) 2016-09-19 2017-08-02 안상정 반도체 발광소자 및 이를 제조하는 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130214418A1 (en) * 2012-01-12 2013-08-22 King Dragon International Inc. Semiconductor Device Package with Slanting Structures
US8941215B2 (en) * 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US8835940B2 (en) 2012-09-24 2014-09-16 LuxVue Technology Corporation Micro device stabilization post
US9314930B2 (en) * 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
WO2014132164A2 (en) 2013-02-28 2014-09-04 Koninklijke Philips N.V. Simple led package suitable for capacitive driving
ES2952036T3 (es) 2013-06-12 2023-10-26 Rohinni Inc Teclado de retroiluminación con fuentes generadoras de luz depositadas
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
KR20160032236A (ko) * 2013-07-19 2016-03-23 코닌클리케 필립스 엔.브이. 광학 요소를 가지며 기판 캐리어를 갖지 않는 ｐｃ ｌｅｄ
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) * 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9920893B2 (en) 2014-06-18 2018-03-20 General Led Opco, Llc Busline LED module
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
US10629393B2 (en) 2016-01-15 2020-04-21 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
JP2017135326A (ja) * 2016-01-29 2017-08-03 イビデン株式会社 発光素子搭載用基板、及び、発光素子搭載用基板の製造方法
TW201828505A (zh) * 2017-01-20 2018-08-01 聯京光電股份有限公司 光電封裝體及其製造方法
DE102018111791A1 (de) * 2018-05-16 2019-11-21 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN108767090B (zh) * 2018-06-15 2019-11-01 南通沃特光电科技有限公司 一种发光二极管封装结构及其制造方法
US20190393112A1 (en) * 2018-06-25 2019-12-26 Elizabeth Nofen Encapsulant material containing fluorophores for in-situ visualization of stress in an organic package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216764A (ja) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
KR20090062229A (ko) * 2007-12-12 2009-06-17 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US6268618B1 (en) * 1997-05-08 2001-07-31 Showa Denko K.K. Electrode for light-emitting semiconductor devices and method of producing the electrode
JP4101468B2 (ja) * 2001-04-09 2008-06-18 豊田合成株式会社 発光装置の製造方法
US6531328B1 (en) * 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
EP1605524B1 (en) * 2003-03-18 2010-06-30 Sumitomo Electric Industries, Ltd. Light emitting element mounting member, and semiconductor device using the same
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
KR101241973B1 (ko) 2005-03-11 2013-03-08 서울반도체 주식회사 발광 장치 및 이의 제조 방법
EP1864339A4 (en) * 2005-03-11 2010-12-29 Seoul Semiconductor Co Ltd LIGHT-EMITTING DIODE DIODE WITH PHOTO-EMITTING CELL MATRIX
KR100638868B1 (ko) * 2005-06-20 2006-10-27 삼성전기주식회사 금속 반사 층을 형성한 엘이디 패키지 및 그 제조 방법
JP5205724B2 (ja) * 2006-08-04 2013-06-05 日亜化学工業株式会社 発光装置
KR100845856B1 (ko) * 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
WO2008081794A1 (ja) 2006-12-28 2008-07-10 Nichia Corporation 発光装置およびその製造方法
US8013350B2 (en) * 2007-02-05 2011-09-06 Panasonic Corporation Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
JP2009033088A (ja) 2007-06-29 2009-02-12 Sharp Corp 半導体発光装置、その製造方法およびそれを用いたｌｅｄ照明装置
US20090001404A1 (en) * 2007-06-29 2009-01-01 Ohata Takafumi Semiconductor light emitting device, process for producing the same, and led illuminating apparatus using the same
US20090121251A1 (en) * 2007-11-13 2009-05-14 Lumination Llc Siloxane-hydantoin copolymer, optoelectronic device encapsulated therewith and method
CN101855735A (zh) * 2007-11-19 2010-10-06 松下电器产业株式会社 半导体发光装置及半导体发光装置的制造方法
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
JP5535494B2 (ja) * 2009-02-23 2014-07-02 新光電気工業株式会社 半導体装置
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216764A (ja) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
KR20090062229A (ko) * 2007-12-12 2009-06-17 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764129B1 (ko) 2016-09-19 2017-08-02 안상정 반도체 발광소자 및 이를 제조하는 방법

Also Published As

Publication number Publication date
US8378378B2 (en) 2013-02-19
US20110089464A1 (en) 2011-04-21
KR20110041398A (ko) 2011-04-21
US8551794B2 (en) 2013-10-08
US20130122618A1 (en) 2013-05-16
CN102044600A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
KR101141349B1 (ko) 발광다이오드 패키지 및 그 제작방법
US9018741B2 (en) Semiconductor package and manufacturing method thereof
CN104733450A (zh) 三维空间封装结构及其制造方法
JP2011146752A (ja) 側面型発光ダイオード及び側面型発光ダイオードの製造方法
JP2013168682A (ja) メタルｐｃｂを有するｌｅｄパッケージ
CN107331659B (zh) Led电路板、终端设备及led电路板的制作方法
TWI505519B (zh) 發光二極體燈條及其製造方法
JP2012124191A (ja) 発光装置及びその製造方法
US9735320B2 (en) LED packages and manufacturing method thereof
JP2011249737A (ja) リードフレーム、配線板およびそれを用いたｌｅｄユニット
US8941139B2 (en) Light-emitting element mounting package, light-emitting element package, and method of manufacturing the same
KR20160096136A (ko) 장착 조립체 및 조명 디바이스
US20160021737A1 (en) Electric device module and method of manufacturing the same
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
EP2642836A2 (en) Wiring board device, luminaire and manufacturing method of the wiring board device
US10090448B2 (en) Light-emitting module, light-emitting device and method of making light-emitting module
JP6322828B2 (ja) 発光モジュールおよび発光装置
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR102126536B1 (ko) 선광원 및 이의 제조 방법
JP7022510B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2016018990A (ja) パッケージ構造及びその製法並びに搭載部材
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
TWI389358B (zh) 發光二極體封裝結構及其製備方法
JP5675210B2 (ja) 半導体発光装置
TWI420711B (zh) 發光二極體封裝及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee