KR101131569B1 - 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법 - Google Patents

비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법 Download PDF

Info

Publication number
KR101131569B1
KR101131569B1 KR1020100106595A KR20100106595A KR101131569B1 KR 101131569 B1 KR101131569 B1 KR 101131569B1 KR 1020100106595 A KR1020100106595 A KR 1020100106595A KR 20100106595 A KR20100106595 A KR 20100106595A KR 101131569 B1 KR101131569 B1 KR 101131569B1
Authority
KR
South Korea
Prior art keywords
cam
data
cam data
load signal
cell array
Prior art date
Application number
KR1020100106595A
Other languages
English (en)
Inventor
이상규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100106595A priority Critical patent/KR101131569B1/ko
Priority to US12/983,170 priority patent/US8587978B2/en
Application granted granted Critical
Publication of KR101131569B1 publication Critical patent/KR101131569B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

복수의 플레인을 포함하며, 복수의 캠(Code Addressable Memory) 데이터가 독립적인 플레인에 저장되는 메모리 셀 어레이, 메모리 셀 어레이를 대체하기 위한 리던던시 셀 어레이 및 캠 데이터 리드 커맨드에 응답하여, 복수의 캠 데이터를 각 플레인으로부터 병렬로 독출하여 저장하는 캠 데이터 독출부를 포함하는 비휘발성 메모리 장치를 제시한다.

Description

비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법{Non-volatile Memory Apparatus, Repair Circuit and d Read Out Method of Code Addressable Memory Data}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법에 관한 것이다.
플래시 메모리 장치로 대표되는 비휘발성 메모리는 데이터의 기록 및 삭제가 자유로우면서도 전원 공급이 차단되어도 기 저장된 데이터를 보존하는 장점이 있어, 최근 다양한 디지털 기기의 저장매체로 채택되고 있다.
이러한 비휘발성 메모리 장치는 수율 향상을 위해 메인 메모리 셀과 리던던시 메모리 셀을 병용하여 메인 메모리 셀에 결함이 존재하는 경우 결함이 발생한 메인 메모리 셀을 리던던시 메모리 셀로 대체하는 리페어 방식을 적용하고 있다. 결함이 발생한 메모리 셀을 리페어하기 위해서는 리페어 어드레스 정보, 결함이 발생한 메모리 셀이 포함된 컬럼 어드레스 정보, 입출력 포트 어드레스 정보 등을 별도의 저장수단에 저장해 두어야 한다.
기존에는 리페어 정보를 퓨즈를 이용하여 저장하였는데, 퓨즈를 이용한 리페어 방식은 비휘발성 메모리 소자가 패키징되기 전에 퓨즈 컷팅을 통해 리페어 정보를 저장하기 때문에 패키징이 완료된 후에는 리페어 정보를 업데이트할 수 없는 단점이 있다.
이에, 최근에는 CAM(Code Addressable Memory)를 이용하여 리페어 정보를 저장하고 있다. 일반적으로, CAM을 이용한 리페어 방식에서는 복수의 블록을 포함하는 메모리 셀 어레이의 특정 블록을 캠 셀 블록으로 할당하고, 여기에 리페어 어드레스 정보나 옵션 정보 등을 캠 데이터로서 저장하였다.
캠 데이터는 내부 바이어스 정보나 내부 로직 설정 정보 등과 같은 캠 설정 정보(CAMDATA_LOG), 리던던시 어드레스 정보(CAMDATA_RED), 배드 블록 정보(CAMDATA_BAD)를 포함하며, 이러한 캠 데이터는 비휘발성 메모리의 노멀 동작시마다 해당 저장 영역으로부터 독출되어 리페어 회로의 래치에 저장된다.
도 1은 일반적인 캠 데이터 독출 방법을 설명하기 위한 타이밍도이다.
비휘발성 메모리 장치의 노멀 동작이 시작됨에 따라, 로그 데이터 로드 신호(CAMLOG_LOAD)가 인에이블되고, 이에 따라, 캠 로그 데이터(CAMDATA_LOG)가 지정된 어드레스에 따라 래치에 저장된다. 캠 로그 데이터(CAMDATA_LOG)의 저장이 완료되면 리던던시 어드레스 정보 로드 신호(CAMRED_LOAD)가 인에이블되어 리던던시 어드레스 정보(CAMDATA_RED)가 래치의 지정된 어드레스 영역에 저장된다. 이후, 배드 블록 정보 로드 신호(CAMBAD_LOAD)가 인에이블되면 캠 배드 블록 정보(CAMDATA_BAD)가 래치의 지정된 어드레스 영역에 저장된다.
도 1에서 CAM_BUSY 신호는 컨트롤러로부터 출력되는 캠 데이터 독출 인에이블 신호이고, CAMADD는 각 캠 데이터를 저장하기 위한 어드레스 정보를 의미한다.
이와 같이, 현재는 캠 데이터를 각각 순차적으로 독출하여 래치에 저장하기 때문에 노멀 동작 초기에 캠 데이터를 독출하는 데 적지 않은 시간이 소요되는 문제점이 있다.
더욱이, 캠 데이터를 독출하여 래치에 저장하는 동작은 노멀 동작이 시작될 때마다 수행되므로 비휘발성 메모리 장치의 동작 속도를 좌우하는 요소가 되므로 이를 단축시킬 수 있는 방안이 요구된다.
본 발명은 캠 데이터를 고속으로 독출할 수 있는 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 각 캠 데이터를 병렬로 독출하여 저장하는 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 비휘발성 메모리 장치는 복수의 플레인을 포함하며, 복수의 캠(Code Addressable Memory) 데이터가 독립적인 플레인에 저장되는 메모리 셀 어레이; 상기 메모리 셀 어레이를 대체하기 위한 리던던시 셀 어레이; 및 캠 데이터 리드 커맨드에 응답하여, 상기 복수의 캠 데이터를 각 플레인으로부터 병렬로 독출하여 저장하는 캠 데이터 독출부;를 포함한다.
한편, 본 발명의 일 실시예에 의한 리페어 회로는 멀티 플레인으로 구성되는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치를 위한 리페어 회로로서, 복수의 캠 데이터는 상기 메모리 셀 어레이의 각 독립적인 플레인에 저장되고, 상기 메모리 셀 어레이로부터 복수의 캠 데이터를 수신하여 상기 복수의 캠 데이터를 병렬로 독출하여 저장한다.
다른 한편, 본 발명의 일 실시예에 의한 캠 데이터 독출 방법은 멀티 플레인으로 구성된 메모리 셀 어레이로부터 각각 독립적인 플레인에 저장된 캠 데이터를 입력받는 단계; 상기 캠 데이터를 래치에 저장 가능한 형태로 변환하는 단계; 상기 복수의 캠 데이터에 대응하는 복수의 캠 데이터 로드 신호가 동시에 인에이블되는 단계; 및 상기 변환된 캠 데이터를 동시에 각각의 래치에 저장하는 단계;를 포함한다.
본 발명에서는 복수의 캠 데이터를 멀티 플레인 방식으로 독출한다. 따라서, 캠 데이터를 병렬로 독출하여 저장할 수 있으므로 캠 데이터를 로딩하는 데 소요되는 시간을 단축시킬 수 있다.
캠 데이터의 로딩은 비휘발성 메모리 장치의 노멀 동작 초기에 선행된다. 본 발명에서와 같이 캠 데이터를 고속으로 로딩하게 되면 결과적으로 비휘발성 메모리 장치의 동작 개시 시간을 감소시킬 수 있어 고성능의 비휘발성 메모리 장치를 제공할 수 있다.
도 1은 일반적인 캠 데이터 독출 방법을 설명하기 위한 타이밍도,
도 2는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도,
도 3은 도 2에 도시한 캠 데이터 독출부의 구성도,
도 4는 본 발명의 일 실시예에 의한 캠 데이터 독출 방법을 설명하기 위한 타이밍도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 2는 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
도 2에 도시한 것과 같이, 본 발명의 일 실시예에 의한 비휘발성 메모리 장치(10)는 컨트롤러(110), 메모리 셀 어레이(120), 리던던시 셀 어레이(130), 페이지 버퍼부(140), Y디코더(150), 데이터 입출력부(160), X디코더(170), 전압 공급부(180), 리페어 회로(190) 및 캠 데이터 독출부(200)를 포함한다.
메모리 셀 어레이(120)는 데이터 저장을 위한 복수의 메모리 셀들로 이루어지며, 복수의 플레인으로 구성되고, 각 플레인은 복수의 메모리 셀 블록을 구비한다. 본 발명의 바람직한 실시예에서, 메모리 셀 레벨의 캠 로그 데이터(CAMLOG), 캠 리던던시 어드레스 정보(CAMRED) 및 캠 배드 블록 정보(CAMBAD)를 포함하는 캠 데이터는 각각 별도의 플레인의 지정된 메모리 셀 블록에 저장되거나, 또는 캠 로그 데이터(CAMLOG)가 저장된 플레인과 다른 플레인의 지정된 메모리 셀 블록에 캠 리던던시 어드레스 정보(CAMRED) 및 캠 배드 블록 정보(CAMBAD)를 함께 저장할 수 있다.
리던던시 셀 어레이(130)는 메모리 셀 어레이(120)에 결함 셀이 존재하는 경우 해당 메모리 셀을 대체하기 위한 복수의 메모리 셀들을 포함한다.
페이지 버퍼부(140)는 메모리 셀 어레이(120) 및 리던던시 셀 어레이(130)를 구성하는 메모리 셀들에 연결된 한 쌍의 비트라인에 접속되어 메모리 셀에 데이터를 프로그램하거나, 메모리 셀에 저장된 데이터를 독출하기 위한 복수의 페이지 버퍼 회로를 포함한다.
Y디코더(150)는 입력되는 어드레스 정보에 따라 접근하고자 하는 메모리 셀에 접속된 페이지 버퍼 회로의 입출력 경로를 제공하고, X디코더(170)는 입력되는 어드레스 정보에 따라 접근하고자 하는 메모리 셀의 워드라인을 선택한다.
데이터 입출력부(160)는 Y디코더(150)는 통해 페이지 버퍼부(140)로 프로그램하고자 하는 데이터를 입력하거나, 페이지 버퍼부(140)가 독출한 데이터를 데이터 패드로 출력한다.
전압 공급부(180)는 컨트롤러(110)의 제어에 따라 동작전압을 생성하여 공급한다.
캠 데이터 독출부(200)는 데이터 입출력부(160)를 통해 메모리 셀 레벨의 캠 로그 데이터(CAMLOG), 캠 리던던시 어드레스 정보(CAMRED) 및 캠 배드 블록 정보(CAMBAD)를 포함하는 캠 데이터를 수신하고, 동일한 시간 구간 동안 생성되는 캠 데이터 로드 신호에 따라 각각의 캠 데이터를 래치에 저장 가능한 형태로 변환(캠 로그 데이터(CAMDATA_LOG), 캠 리던던시 어드레스 정보(CAMDATA_RED) 및 캠 배드 블록 정보(CAMDATA_BAD))하여 지정된 래치에 동시에 저장한다.
리페어 회로(190)는 캠 데이터 독출부(200)의 래치에 저장된 캠 데이터를 참조하여, 동작 명령과 함께 입력되는 어드레스가 리페어된 컬럼 어드레스인지 판단, 그 결과를 리페어 제어 신호로서 출력한다.
본 실시예에서는 캠 데이터 독출부(200)와 리페어 회로(190)를 각각 도시하였으나, 이에 한정되지 않으며, 캠 데이터 독출부(200) 전체, 또는 후술할 캠 데이터 독출부(200)의 래치부를 리페어 회로(190) 내에 구비되도록 구성하는 것도 가능하다.
도 3은 도 2에 도시한 캠 데이터 독출부의 구성도이다.
도 3을 참조하면, 캠 데이터 독출부(200)는 로드 신호 생성부(210), 데이터 변환부(220), 어드레스 설정부(230) 및 래치부(240)를 포함한다.
로드 신호 생성부(210)는 캠 데이터 리드 커맨드(CAM_RD)가 인에이블됨에 따라, 로그 데이터 로드 신호(CAMLOG_LOAD), 리던던시 어드레스 정보 로드 신호(CAMRED_LOAD) 및 배드 블록 정보 로드 신호(CAMBAD_LOAD)를 각각 인에이블시킨다. 이러한 캠 데이터 로드 신호는 캠 데이터의 크기에 따라 설정될 수 있다.
데이터 변환부(220)는 데이터 입출력부(160)로부터 메모리 셀 어레이(120)의 각 플레인의 지정된 메모리 셀 블록에 저장되어 있는 캠 데이터 즉, 캠 로그 데이터(CAMLOG), 캠 리던던시 어드레스 정보(CAMRED) 및 캠 배드 블록 정보(CAMBAD)를 병렬 수신한다. 즉, 멀티 플레인 방식으로 캠 데이터를 독출하여 수신하는 것으로, 플레인0에 저장되어 있는 캠 로그 데이터(CAMLOG)는 제 1 글로벌 데이터 라인(GDL_P0)으로부터, 플레인1에 저장되어 있는 캠 리던던시 어드레스 정보(CAMRED) 및 캠 배드 블록 정보(CAMBAD)는 제 2 글로벌 데이터 라인(GDL_P1)으로부터 수신할 수 있다. 데이터 변환부(220)는 글로벌 데이터 라인(GDL_P0, GDLP1)으로부터 캠 데이터가 수신됨에 따라 이를 래치에 저장할 수 있는 형태로 변환하여, 캠 로그 데이터(CAMDATA_LOG), 캠 리던던시 어드레스 정보(CAMDATA_RED) 및 캠 배드 블록 정보(CAMDATA_BAD)로서 각각 출력한다.
어드레스 설정부(230)는 데이터 변환부(220)에서 변환된 각각의 캠 데이터가 저장될 래치부(240)의 어드레스를 설정한다. 각 캠 데이터를 병렬로 저장하기 위해 어드레스 설정부(230)는 제 1 내지 제 3 카운터를 포함할 수 있다. 즉, 제 1 카운터를 통해 캠 로그 데이터(CAMDATA_LOG)를 저장할 래치 어드레스(CAMLOG_ADD)를 설정하고, 제 2 카운터를 통해 캠 리던던시 어드레스 정보(CAMDATA_RED)를 저장할 래치 어드레스(CAMRED_ADD)를 설정하며, 제 3 카운터를 통해 캠 배드 블록 정보(CAMDATA_BAD)를 저장할 래치 어드레스(CAMBAD_ADD)를 각각 설정할 수 있다.
래치부(240)는 로그 데이터 로드 신호(CAMLOG_LOAD)에 응답하여, 로그 데이터 저장정보(CAMLOG_ADD)에 따라 캠 로그 데이터(CAMDATA_LOG)를 저장하는 제 1 래치(242), 리던던시 어드레스 정보 로드 신호(CAMRED_LOAD)에 응답하여 리던던시 어드레스 저장정보(CAMRED_ADD)에 따라 캠 리던던시 어드레스 정보(CAMDATA_RED)를 저장하는 제 2 래치(244) 및 배드 블록 정보 로드 신호(CAMBAD_LOAD)에 응답하여, 배드 블록 저장정보(CAMBAD_ADD)에 따라 캠 배드 블록 정보(CAMDATA_BAD)를 저장하는 제 3 래치(246)를 포함하도록 구성된다.
이와 같이, 본 발명에서는 메모리 셀 어레이의 각 독립적인 플레인에 캠 로그 데이터(CAMLOG), 캠 리던던시 어드레스 정보(CAMRED) 및 캠 배드 블록 정보(CAMBAD)를 저장하거나, 캠 로그 데이터(CAMLOG)를 하나의 플레인에 저장하고 캠 리던던시 어드레스 정보(CAMRED) 및 캠 배드 블록 정보(CAMBAD)를 별도의 플레인에 저장해 둔 후, 캠 데이터 독출 커맨드가 입력되면 이들 캠 데이터를 멀티 플레인 방식으로 읽어 낸다.
각 캠 데이터를 래치에 저장하기 위한 로드 신호(로그 데이터 로드 신호(CAMLOG_LOAD), 리던던시 어드레스 정보 로드 신호(CAMRED_LOAD) 및 배드 블록 정보 로드 신호(CAMBAD_LOAD))는 각각 동일한 시간 구간 동안 동시에 인에이블되며, 따라서, 래치에 저장 가능한 형태로 변환된 캠 데이터(캠 로그 데이터(CAMDATA_LOG), 캠 리던던시 어드레스 정보(CAMDATA_RED) 및 캠 배드 블록 정보(CAMDATA_BAD))가 각각의 래치에 동시에, 즉 병렬로 저장될 수 있다.
도 4는 본 발명의 일 실시예에 의한 캠 데이터 독출 방법을 설명하기 위한 타이밍도이다.
로드 신호 생성부(210)에서 로그 데이터 로드 신호(CAMLOG_LOAD), 리던던시 어드레스 정보 로드 신호(CAMRED_LOAD) 및 배드 블록 정보 로드 신호(CAMBAD_LOAD)가 각각 동시에 동일한 시간 구간 동안 인에이블되도록 출력되고, 컨트롤러(110)로부터 캠 데이터 독출 인에이블 신호(CAM_BUSY)가 인에이블되어 인가된다.
그리고, 데이터 변환부(220)가 캠 로그 데이터(CAMDATA_LOG), 캠 리던던시 어드레스 정보(CAMDATA_RED) 및 캠 배드 블록 정보(CAMDATA_BAD)를 각각 출력함에 따라, 각 캠 데이터는 제 1 래치(242), 제 2 래치(244) 및 제 3 래치(246)에 각각 병렬로, 동시에 저장된다.
도 1과 비교하면, 캠 로그 데이터(CAMDATA_LOG), 캠 리던던시 어드레스 정보(CAMDATA_RED) 및 캠 배드 블록 정보(CAMDATA_BAD)를 순차적으로 저장하던 방식에 비하여, 캠 데이터를 독출하고 래치에 저장하는 시간은 대폭 단축시킬 수 있음을 알 수 있다(T_R).
이와 같이 캠 데이터의 독출 시간을 단축시킴으로써 비휘발성 메모리 장치의 노멀 동작이 개시되는 시점을 앞당길 수 있고, 결과적으로 비휘발성 메모리 장치의 성능을 개선할 수 있다.
한편, 도 3에 도시한 캠 데이터 독출부(200)는 리페어 회로(190)에 포함되도록 구성하거나, 또는 캠 데이터 독출부(200)의 래치부(240)만을 리페어 회로(190)에 포함되도록 구성하는 것도 가능함은 물론이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 비휘발성 메모리 장치
110 : 컨트롤러
120 : 메모리 셀 어레이
130 : 리던던시 셀 어레이
140 : 페이지 버퍼부
150 : Y디코더
160 : 데이터 입출력부
170 : X디코더
180 : 전압 공급부
190 : 리페어 회로
200 : 캠 데이터 독출부
210 : 로드 신호 생성부
220 : 데이터 변환부
230 : 어드레스 설정부
240 : 래치부

Claims (15)

  1. 복수의 플레인을 포함하며, 복수의 캠(Code Addressable Memory) 데이터가 독립적인 플레인에 저장되는 메모리 셀 어레이;
    상기 메모리 셀 어레이를 대체하기 위한 리던던시 셀 어레이; 및
    캠 데이터 리드 커맨드에 응답하여, 상기 복수의 캠 데이터를 각 플레인으로부터 병렬로 독출하여 저장하는 캠 데이터 독출부;
    를 포함하는 비휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 캠 데이터 독출부에 저장된 상기 캠 데이터를 참조하여 리페어 제어 신호를 출력하는 리페어 회로를 더 포함하고,
    상기 캠 데이터 독출부는 상기 리페어 회로 내에 구비되는 비휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 캠 데이터 독출부는, 상기 캠 데이터 리드 커맨드가 인에이블됨에 따라 상기 복수의 캠 데이터에 대응하는 복수의 캠 데이터 로드 신호를 동시에 인에이블시키는 로드 신호 생성부;
    상기 메모리 셀 어레이로부터 출력되는 상기 복수의 캠 데이터를 각각 래치 레벨의 캠 데이터로 변환하는 데이터 변환부;
    상기 데이터 변환부에서 변환된 각각의 캠 데이터가 저장될 어드레스 정보를 각각 출력하는 어드레스 설정부; 및
    상기 캠 데이터 로드 신호, 상기 데이터 변환부에서 변환된 상기 캠 데이터 및 상기 어드레스 정보에 따라, 상기 복수의 캠 데이터를 상기 동시에 저장하는 래치부;
    를 포함하는 비휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    캠 데이터 로드 신호는, 로그 데이터 로드 신호, 리던던시 어드레스 정보 로드 신호 및 배드 블록 정보 로드 신호를 포함하는 비휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 데이터 변환부에서 변환된 상기 캠 데이터는 캠 로그 데이터, 캠 리던던시 어드레스 정보 및 캠 배드 블록 정보를 포함하는 비휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 캠 데이터는 캠 로그 데이터, 캠 리던던시 어드레스 정보 및 캠 배드 블록 정보를 포함하고, 상기 캠 로그 데이터는 상기 메모리 셀 어레이의 특정 플레인에 저장되고, 상기 캠 리던던시 어드레스 정보 및 상기 캠 배드 블록 정보는 상기 캠 로그 데이터가 저장된 플레인 외의 플레인에 저장되는 비휘발성 메모리 장치.
  7. 멀티 플레인으로 구성되는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치를 위한 리페어 회로로서,
    복수의 캠 데이터는 상기 메모리 셀 어레이의 각 독립적인 플레인에 저장되고, 상기 메모리 셀 어레이로부터 복수의 캠 데이터를 수신하여 상기 복수의 캠 데이터를 병렬로 독출하여 저장하는 리페어 회로.
  8. 제 7 항에 있어서,
    상기 리페어 회로는 캠 데이터 리드 커맨드가 인에이블됨에 따라 상기 복수의 캠 데이터에 대응하는 복수의 캠 데이터 로드 신호를 동시에 인에이블시키는 로드 신호 생성부;
    상기 메모리 셀 어레이로부터 출력되는 상기 복수의 캠 데이터를 각각 래치 레벨의 캠 데이터로 변환하는 데이터 변환부;
    상기 데이터 변환부에서 변환된 각각의 캠 데이터가 저장될 어드레스 정보를 각각 출력하는 어드레스 설정부; 및
    상기 캠 데이터 로드 신호, 상기 데이터 변환부에서 변환된 상기 캠 데이터 및 상기 어드레스 정보에 따라, 상기 복수의 캠 데이터를 상기 동시에 저장하는 래치부;
    를 포함하는 리페어 회로.
  9. 제 8 항에 있어서,
    캠 데이터 로드 신호는, 로그 데이터 로드 신호, 리던던시 어드레스 정보 로드 신호 및 배드 블록 정보 로드 신호를 포함하는 리페어 회로.
  10. 제 9 항에 있어서,
    상기 데이터 변환부에서 변환된 상기 캠 데이터는 캠 로그 데이터, 캠 리던던시 어드레스 정보 및 캠 배드 블록 정보를 포함하는 리페어 회로.
  11. 멀티 플레인으로 구성된 메모리 셀 어레이로부터 각각 독립적인 플레인에 저장된 캠 데이터를 입력받는 단계;
    상기 캠 데이터를 래치에 저장 가능한 형태로 변환하는 단계;
    상기 복수의 캠 데이터에 대응하는 복수의 캠 데이터 로드 신호가 동시에 인에이블되는 단계; 및
    상기 변환된 캠 데이터를 동시에 각각의 래치에 저장하는 단계;
    를 포함하는 캠(Code Addressable Memory) 데이터 독출 방법.
  12. 제 11 항에 있어서,
    상기 변환된 캠 데이터를 상기 래치에 저장하기 위한 각각의 래치 어드레스를 설정하는 단계를 더 포함하는 캠 데이터 독출 방법.
  13. 제 11 항에 있어서,
    캠 데이터 로드 신호는, 로그 데이터 로드 신호, 리던던시 어드레스 정보 로드 신호 및 배드 블록 정보 로드 신호를 포함하는 캠 데이터 독출 방법.
  14. 제 13 항에 있어서,
    상기 변환된 상기 캠 데이터는 캠 로그 데이터, 캠 리던던시 어드레스 정보 및 캠 배드 블록 정보를 포함하는 캠 데이터 독출 방법.
  15. 제 11 항에 있어서,
    상기 캠 데이터는 캠 로그 데이터, 캠 리던던시 어드레스 정보 및 캠 배드 블록 정보를 포함하고,
    상기 캠 로그 데이터는 상기 메모리 셀 어레이의 특정 플레인으로부터 입력받고, 상기 캠 리던던시 어드레스 정보 및 상기 캠 배드 블록 정보는 상기 캠 로그 데이터가 저장된 플레인 외의 플레인으로부터 입력받는 캠 데이터 독출 방법.
KR1020100106595A 2010-10-29 2010-10-29 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법 KR101131569B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100106595A KR101131569B1 (ko) 2010-10-29 2010-10-29 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법
US12/983,170 US8587978B2 (en) 2010-10-29 2010-12-31 Nonvolatile memory apparatus, repair circuit for the same, and method for reading code addressable memory data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106595A KR101131569B1 (ko) 2010-10-29 2010-10-29 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법

Publications (1)

Publication Number Publication Date
KR101131569B1 true KR101131569B1 (ko) 2012-04-04

Family

ID=45996611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106595A KR101131569B1 (ko) 2010-10-29 2010-10-29 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법

Country Status (2)

Country Link
US (1) US8587978B2 (ko)
KR (1) KR101131569B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324458B2 (en) 2012-12-04 2016-04-26 Samsung Electronics Co., Ltd. Method and controller for receiving and outputting commands and addresses using a queue
US11132252B2 (en) 2019-12-11 2021-09-28 SK Hynix Inc. Memory device, memory system including memory device, and method of operating memory system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10514867B2 (en) 2016-11-10 2019-12-24 Western Digital Technologies, Inc. System and methodology that facilitates error management within a shared non-volatile memory architecture
US10254982B2 (en) * 2016-11-10 2019-04-09 Western Digital Technologies, Inc. System and methodology for low latency error management within a shared non-volatile memory architecture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100115123A (ko) * 2009-04-17 2010-10-27 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6883044B1 (en) 2000-07-28 2005-04-19 Micron Technology, Inc. Synchronous flash memory with simultaneous access to one or more banks
US6614685B2 (en) 2001-08-09 2003-09-02 Multi Level Memory Technology Flash memory array partitioning architectures
US7246346B2 (en) 2002-09-17 2007-07-17 Microsoft Corporation System and method for persisting dynamically generated code in a directly addressable and executable storage medium
KR100590388B1 (ko) * 2005-03-10 2006-06-19 주식회사 하이닉스반도체 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100115123A (ko) * 2009-04-17 2010-10-27 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324458B2 (en) 2012-12-04 2016-04-26 Samsung Electronics Co., Ltd. Method and controller for receiving and outputting commands and addresses using a queue
US11132252B2 (en) 2019-12-11 2021-09-28 SK Hynix Inc. Memory device, memory system including memory device, and method of operating memory system

Also Published As

Publication number Publication date
US20120106224A1 (en) 2012-05-03
US8587978B2 (en) 2013-11-19

Similar Documents

Publication Publication Date Title
US7907458B2 (en) Non-volatile memory with redundancy data buffered in remote buffer circuits
US7394690B2 (en) Method for column redundancy using data latches in solid-state memories
US7224605B1 (en) Non-volatile memory with redundancy data buffered in data latches for defective locations
US7352635B2 (en) Method for remote redundancy for non-volatile memory
US10552047B2 (en) Memory system
US9741454B2 (en) Semiconductor memory device and method of operating the same
US8208325B2 (en) Semiconductor device, semiconductor package and memory repair method
KR102556939B1 (ko) 오티피 메모리 회로 및 이를 포함하는 반도체 장치
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
KR101131569B1 (ko) 비휘발성 메모리 장치, 이를 위한 리페어 회로 및 캠 데이터 독출 방법
US7315479B2 (en) Redundant memory incorporating serially-connected relief information storage
US8416639B2 (en) Multi-chip package and method of operating the same
JPH10112199A (ja) メモリ試験装置
US10043588B2 (en) Memory device
EP2002447B1 (en) Non-volatile memory and method with redundancy data buffered in remote buffer circuits
KR101088450B1 (ko) 반도체 메모리 장치
US9218262B2 (en) Dynamic memory cell replacement using column redundancy
US20150009770A1 (en) Semiconductor system and method for reparing the same
KR20130104732A (ko) 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
US20160307639A1 (en) Semiconductor device and method of driving the same
JP2006323923A (ja) 半導体記憶装置
US20080151659A1 (en) Semiconductor memory device
US20110063933A1 (en) Semiconductor device, relief-address-information writing device, and relief-address-information writing method
US10816591B2 (en) Semiconductor apparatuses and test system for performing burn-in test operations automatically distributed in time in response to a burn-in test command
KR100996093B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 9