DE102007019122B3 - Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern - Google Patents

Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern Download PDF

Info

Publication number
DE102007019122B3
DE102007019122B3 DE102007019122A DE102007019122A DE102007019122B3 DE 102007019122 B3 DE102007019122 B3 DE 102007019122B3 DE 102007019122 A DE102007019122 A DE 102007019122A DE 102007019122 A DE102007019122 A DE 102007019122A DE 102007019122 B3 DE102007019122 B3 DE 102007019122B3
Authority
DE
Germany
Prior art keywords
dimension
determined
temperature
epitaxial
epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007019122A
Other languages
English (en)
Inventor
Gernot Dr. Biese
Ulrich Clement
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102007019122A priority Critical patent/DE102007019122B3/de
Priority to US12/107,188 priority patent/US7601549B2/en
Priority to EP08749672.5A priority patent/EP2143136B1/de
Priority to EP20169403.1A priority patent/EP3742479A1/de
Priority to PCT/EP2008/054932 priority patent/WO2008129063A1/en
Application granted granted Critical
Publication of DE102007019122B3 publication Critical patent/DE102007019122B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Ein Verfahren zur Bearbeitung von Halbleiterwafern umfasst die Bildung einer Struktur von Vertiefungen in einer freigelegten Oberfläche jedes Wafers in einem Los vor einem Epitaxieschritt. In der Struktur von Vertiefungen ist zumindest eine vertiefte Teststruktur enthalten. Vor dem Epitaxieschritt wird zumindest eine Abmessung der vertieften Teststruktur bestimmt, und dann wird eine entsprechende Abmessung einer während des Epitaxieschritts über der vertieften Teststruktur aufgewachsenen Epitaxiestruktur gemessen. Eine Abweichung zwischen der Abmessung der vertieften Teststruktur und der Abmessung der Epitaxiestruktur wird bestimmt, und aus der Abweichung wird die Verfahrenstemperatur, bei der der Epitaxieschritt durchgeführt wurde, bestimmt. Falls die Abweichung eine vorbestimmte Grenze überschreitet, wird die Temperatur in der Bearbeitungskammer für ein nachfolgendes Los von zu bearbeitenden Wafern angepasst.

Description

  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Bearbeitung von Halbleiterwafern. Die vorliegende Erfindung betrifft die direkte Regelung des Epitaxieaufwachsens durch Messung der Strukturverzerrung einer Epitaxiestruktur.
  • Die Regelung von Epitaxieverfahren muss äußerst präzise sein. Die Verwendung der falschen Parameter für ein Epitaxieverfahren kann dazu führen, dass die vertikalen und horizontalen Abmessungen der sich daraus ergebenden epitaktischen Struktur nicht innerhalb des vorgegebenen Rahmens für dieses bestimmte Verfahren liegen. Dies führt zur Vernichtung von Wafern und ebenfalls zu Problemen mit der Justierung der Wafer in nachfolgenden Fotolithografieverfahren, was zu einer Verschlechterung der Maßverhältnisse der auf den Wafern gebildeten Bauelemente führt.
  • Ein Verfahren zur Kalibrierung des Temperaturmeßsystems eines Epitaxiereaktors ist aus der DE 102 41 147 A1 bekannt. Bei diesem Verfahren wird die Temperatur in der Prozeßkammer des Epitaxiereaktors während der Abscheidung einer epitaktischen Schicht auf einem Substrat mit Hilfe eines Temperaturmeßsystems gemessen. Eine Korrektur des Temperaturmeßsystems erfolgt aufgrund der Bestimmung der kurzwelligen Rauhigkeit der Oberfläche der abgeschiedenen epitaktischen Schicht.
  • In der DE 197 02 140 A1 wird auf die Notwendigkeit hingewiesen, bei der epitaktischen Beschichtung von Halbleiterscheiben zur Kontrolle des Epitaxiewachstumsprozesses die Temperatur genau zu steuern. In dem beschriebenen Verfahren wird ein um eine Drehachse rotierender Träger verwendet, auf dessen oberer Fläche der Halbleiterwafer befestigt wird. Die Messung der Temperatur erfolgt mittels eines mit dem Träger gekoppelten Temperaturfühlers.
  • Bei einem in der US 5 462 012 A beschriebenen Verfahren wird auf dem Substrat eine Zone mit einer Passivierungsschicht abgedeckt, die das epitaktische Wachstum verhindert. Diese Zone wird dann während des Prozesses mit einem optischen Pyrometer beobachtet, um die Temperatur zu überwachen.
  • Weiterhin ist aus JP 2005-056986A eine Methode der Temperaturbestimmung bekannt, die auf der Messung des elektrischen Oberflächenwiderstandes beruht. Dazu wird ein spezieller Wafer verwendet, der bei einer bekannten Temperatur verarbeitet wird.
  • Die Temperatur des Epitaxieverfahrens beeinflusst zum Beispiel den Schichtwiderstand, das Justierverhalten und die DUF-Verschiebung, wobei DUF für „diffusion under film" (englisch für „vergrabene Schicht") steht. Die Verfahrenstemperatur sollte deshalb bei jedem beliebigen Epitaxieverfahren um nicht mehr als ±5°C schwanken.
  • Die tatsächliche Temperatur des Epitaxiereaktors kann derzeit jedoch nicht direkt während des Epitaxieverfahrens gemessen werden. Somit wäre eine Abweichung der Temperatur von der für ein bestimmtes Verfahren benötigten Temperatur während des Verfahrens selbst erst ersichtlich, nachdem das gesamte Verfahren abgeschlossen wurde. Bis zu diesem Zeitpunkt wären weitere Waferlose in dem Epitaxiereaktor bearbeitet worden, was zusätzlichen Ausschuß bedeutet.
  • Die vorliegende Erfindung hat zur Aufgabe, eine Abweichung der Temperatur von ihrem vorgeschriebenen Wert frühzeitig zu erkennen, um so den Ausschuß bei der Verarbeitung von Halbleiterwafern zu reduzieren.
  • Folglich stellt die vorliegende Erfindung ein Verfahren zur Bearbeitung von Halbleiterwafern bereit, in dem Waferlose in einer Folge von Bearbeitungsschritten bearbeitet werden. Die Folge von Bearbeitungsschritten enthält zumindest einen Epitaxieschritt, der für alle Lose in derselben Kammer durchgeführt wird. Vor dem Epitaxieschritt wird eine Struktur von Vertiefungen in einer freigelegten Oberfläche jedes Wafers in einem Los so gebildet, dass in der Struktur von Vertiefungen zumindest eine vertiefte Teststruktur enthalten ist. Vor dem Epitaxieschritt wird zumindest eine Abmessung der vertieften Teststruktur bestimmt, und es wird während des Epitaxieschritts über der vertieften Teststruktur eine entsprechende Abmessung einer Epitaxiestruktur aufgewachsen. Eine Abweichung zwischen der bestimmten Abmessung der vertieften Teststruktur und der gemessenen Abmessung der Epitaxiestruktur wird bestimmt, und die Verfahrenstemperatur, bei der der Epitaxieschritt durchgeführt wurde, wird bestimmt. Falls die Abweichung eine vorbestimmte Grenze überschreitet, wird die Temperatur in der Bearbeitungskammer für ein nachfolgendes Los von zu bearbeitenden Wafern angepasst. Nachfolgende Waferlose werden bei der korrekten Temperatur bearbeitet und müssen nicht vernichtet werden, wodurch der Ausschuß verringert wird.
  • Die Abmessung der vertieften Teststruktur kann an Stelle der tatsächlichen Messung der Abmessung der vertieften Struktur selbst auch durch eine für die Bildung der Struktur von Vertiefungen verwendete Maske bestimmt werden. Diese Abmessung kann entweder durch Messung der Maske nach Bildung der Struktur von Vertiefungen oder durch „Messung" der Entwurfsdaten bestimmt werden.
  • Vorzugsweise wird die Messung der Abmessung der über der vertieften Teststruktur aufgewachsenen Epitaxiestruktur an einer Anzahl von Wafern in einem Los vorgenommen und dann eine gemittelte Abmessung zur Bestimmung der Abweichung zwischen der Abmessung der Teststruktur und der Abmessung der Epitaxiestruktur verwendet. Die Abmessung der vertieften Teststruktur und der Epitaxiestruktur können in zwei rechtwinklig zueinander liegenden Richtungen gemessen werden.
  • Die Wafer können entweder aus Silizium, das eine Kristallachse hat, die von einer mit der freigelegten Waferoberfläche rechtwinkligen Linie in einem Winkel abweicht, bestehen, oder sie können aus Silizium, das eine Kristallachse hat, die rechtwinklig zu der freigelegten Waferoberfläche ist, bestehen.
  • Vorzugsweise basiert die Bestimmung der Temperatur, bei der der Epitaxieschritt durchgeführt wurde, auf einer empirisch bestimmten Beziehung zwischen der Verfahrenstemperatur und der Strukturverzerrung in dem Epitaxieschritt.
  • Einzelheiten des Verfahrens nach der Erfindung ergeben sich aus der untenstehenden Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen. Es zeigen:
  • 1 eine schematische Darstellung eines maskierten Siliziumwafers zur Bildung einer Testvertiefung;
  • 2 eine schematische Darstellung eines Siliziumsubstrats mit der in seiner Oberfläche gebildeten Testvertiefung;
  • 3 eine grafische Darstellung einer in einer Testvertiefung auf einem 0°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1110°C mit einer Geschwindigkeit von 1,5 μm pro Minute und einem Druck von circa 100hPa aufgewachsen wurde;
  • 4 eine grafische Darstellung einer in einer Testvertiefung auf einem 0°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1150°C und einer Geschwindigkeit von 3 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde;
  • 5 eine grafische Darstellung einer in einer Testvertiefung auf einem 0°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1130°C und einer Geschwindigkeit von 3 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde;
  • 6 eine grafische Darstellung einer in einer Testvertiefung auf einem 0°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1150°C und einer Geschwindigkeit von 2 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde;
  • 7 eine grafische Darstellung einer in einer Testvertiefung auf einem 0°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1130°C und einer Geschwindigkeit von 2 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde;
  • 8 eine grafische Darstellung einer in einer Testvertiefung auf einem 4°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1110°C mit einer Geschwindigkeit von 1,5 μm pro Minute und einem Druck von circa 100hPa aufgewachsen wurde;
  • 9 eine grafische Darstellung einer in einer Testvertiefung auf einem 4°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1150°C und einer Geschwindigkeit von 3 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde;
  • 10 eine grafische Darstellung einer in einer Testvertiefung auf einem 4°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1130°C und einer Geschwindigkeit von 3 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde;
  • 11 eine grafische Darstellung einer in einer Testvertiefung auf einem 4°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1150°C und einer Geschwindigkeit von 2 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde;
  • 12 eine grafische Darstellung einer in einer Testvertiefung auf einem 4°-Siliziumwafer gebildeten Epitaxiestruktur, die bei einer Temperatur von 1130°C und einer Geschwindigkeit von 2 μm pro Minute und mit atmosphärischem (Umgebungs-)Druck aufgewachsen wurde; und
  • 13 ein Diagramm der Breitenverringerung der Epitaxiestruktur im Vergleich zu der Temperatur des Epitaxiesollwerts für 4°-Wafer.
  • In den 1 und 2 ist ein kleiner Querschnitt eines Siliziumwafers schematisch gezeigt. Die oberste Oberfläche des in den Figuren gezeigten Wafers stellt eine freigelegte und geätzte Substratoberfläche nach der Resistentfernung dar, auf der das Epitaxieaufwachsen stattfinden kann. Der Wafer kann entweder aus Silizium bestehen, das eine der Kristallachsen (100 oder 111) rechtwinklig zu der freigelegten Oberfläche hat, oder aus Silizium, das eine der Kristallachsen um 4° von einem rechten Winkel zu der freigelegten Oberfläche abweichend hat. Strukturen, die Chips oder Dies für integrierte Schaltungsvorrichtungen werden sollen, werden während eines Epitaxieverfahrensschritts auf dem Großteil der freigelegten Waferoberfläche epitaktisch aufgewachsen. Zur Auswertung der Epitaxieverfahrensbedingungen werden jedoch auch Teststrukturen auf einem Rand der Waferoberfläche aufgewachsen.
  • 1 veranschaulicht schematisch einen Verfahrensschritt zur Bildung einer Vertiefung in der Oberfläche eines Siliziumsubstrats unter Verwendung einer Maske mit einem rechteckigen Fenster mit einer Breite Wret. In dem dargestellten Beispiel werden kleine rechteckige Flächen der Waferoberfläche vertieft. Die Größe der Öffnungen in der Maske ist derart, dass die Abmessungen der vertieften Waferflächen circa 15,5 × 11,5 μm betragen. Die Größe der Maskenöffnungen kann jedoch innerhalb eines Bereichs zwischen 1 und 40 μm liegen, wobei die entsprechende Größe der Dicke der Epitaxieschicht und den Verfahrensbedingungen entspricht. Es ist wichtig, dass die Struktur nach dem Epitaxieaufwachsen gut aufgelöst werden kann. Die Oberfläche des Wafers wird unter Verwendung eines herkömmlichen Ätzverfahrens geätzt. Das Ergebnis des Ätzverfahrens besteht darin, dass in der Waferoberfläche eine Struktur von Vertiefungen gebildet wird, von denen eine schematisch in dem Querschnitt in 2 gezeigt ist. Jede Vertiefung hat in Bezug auf eine Ebene, die die freigelegte Waferoberfläche umfasst, dieselben Abmessungen wie die Öffnung in der Maske.
  • In einer ersten Ausführungsform der Erfindung werden dann die bei der Bildung der Testvertiefung verwendeten, rechtwinklig zueinander verlaufenden Abmessungen (in einer Ebene mit der freigelegten Waferoberfläche) der rechteckigen Öffnung in der Maske gemessen. Diese Abmessungen sind Wrety bzw. Wretx In diesem Fall betragen Wrety 15,48 μm und Wretx 11,475 μm. Der Wafer wird dann in einer Epitaxieaufwachskammer positioniert. Dieser Wafer ist nur einer aus einer Anzahl von Wafern in einem Los, auf die Epitaxiestrukturen aufzuwachsen sind.
  • Allgemein werden Wafer in Losen von circa 25 Stück bearbeitet. Über den Testvertiefungen wird zur gleichen Zeit, zu der Die-Strukturen epitaktisch auf dem Wafer aufgewachsen werden, unter atmosphärischem Druck eine epitaktische Siliziumstruktur aufgewachsen. Der Wafer wird dann aus der Epitaxiekammer herausgenommen, und die Maße der über der Testvertiefung aufgewachsenen Epitaxiestruktur werden entsprechend den vor dem Epitaxieschritt gemessenen Abmessungen der Maskenöffnung, Wrety und Wretx, gemessen. Die Abmessungen der Epitaxiestruktur sind Wy bzw. Wx. Wy und Wx werden durch Messung der optischen Strukturbreite der Epitaxiestruktur unter Verwendung eines Mikroskops gemessen. Die Messwerte der Abmessungen Wy und Wx werden dann von den entsprechend gemessenen Abmessungen der Maskenöffnung, Wrety bzw. Wretx, subtrahiert. Die Differenz oder Abweichung zwischen einer Abmessung der Maskenöffnung und einer entsprechenden Abmessung der Epitaxiestruktur beträgt dann Wrety-Wy oder Wretx-Wx.
  • Die 37 zeigen Epitaxiestrukturen, die über auf einem 0°-Wafer bereitgestellten Testvertiefungen aufgewachsen wurden; das heißt, ein Siliziumwafer, der eine der Kristallachsen rechtwinklig zu der freigelegten Waferoberfläche hat. Die Strukturen in jeder Figur werden unter verschiedenen Epitaxiebearbeitungsbedingungen aufgewachsen und sind auf der rechten Seite jeder Figur gezeigt. Die zur Erzeugung der Testvertiefungen verwendete Maskenöffnung ist schematisch auf der linken Seite jeder Figur gezeigt.
  • 3 zeigt eine in einer Testvertiefung auf einem 0°-Siliziumwafer gebildete Epitaxiestruktur, die bei einer Temperatur von 1110°C mit einer Geschwindigkeit von 1,5 μm pro Minute und einem Druck von circa 100hPa aufgewachsen wurde, in der die Abmessungen Wy und Wx innerhalb des vorgegebenen Bereichs für dieses Verfahren liegen. Die 4 und 5 zeigen Epitaxiestrukturen, die mit einer Geschwindigkeit von 3 μm pro Minute aufgewachsen wurden, wobei die Struktur in 4 in einer Epitaxiekammer bei einer Verfahrenstemperatur von 1150°C aufgewachsen wurde und die Struktur in 5 in einer Epitaxiekammer bei einer Verfahrenstemperatur von 1130°C aufgewachsen wurde. Die Abmessungen Wy und Wx der Epitaxiestrukturen werden gemessen. Wie aus den 4 und 5 ersichtlich ist, stellt sich heraus, dass die Abmessungen Wy und Wx der Epitaxiestrukturen kleiner als die entsprechenden Abmessungen der Maskenöffnung, Wrety und Wretx, sind. Anders ausgedrückt, die Epitaxiestruktur ist in Bezug auf die Testvertiefung geschrumpft. Die in 5 gezeigte, bei der niedrigeren Temperatur von 1130°C aufgewachsene Struktur ist in beiden Richtungen, Wy und Wx, in Bezug auf die Maskenöffnung stärker geschrumpft als die in 4 gezeigte, bei der höheren Temperatur von 1150°C aufgewachsene Struktur.
  • Die 6 und 7 zeigen epitaktische Strukturen, die mit einer Aufwachsgeschwindigkeit von 2 μm pro Minute aufgewachsen wurden, wobei die Struktur in 6 bei 1150°C und die Struktur in 7 bei 1130°C aufgewachsen wurde. Die Abmessungen Wy und Wx werden für beide Strukturen gemessen. Wie auch bei den in den 4 und 5 gezeigten Strukturen stellt sich heraus, dass die Abmessungen Wy und Ex der Epitaxiestrukturen kleiner als die entsprechenden Abmessungen der Maskenöffnung, Wrety und Wretx, sind. Wiederum ist die bei 1130°C aufgewachsene Struktur sowohl in Wy- als auch in Wx-Richtung mehr geschrumpft als die bei 1150°C aufgewachsene Struktur. Die in den 6 und 7 gezeigten, bei einer langsameren Geschwindigkeit von 2 μm pro Minute aufgewachsenen Strukturen schrumpfen in der Wy- und der Wx-Richtung nicht so sehr wie die in den 4 und 5 gezeigten, bei der schnelleren Geschwindigkeit von 3 μm gewachsenen Strukturen. Folglich steht das Ausmaß der Verzerrung oder Schrumpfung der Epitaxiestruktur in Bezug auf die Maskenöffnung in einer Beziehung zu dem Temperatursollwert der Epitaxiekammer sowie zu der Epitaxieaufwachsgeschwindigkeit. Man hat jedoch herausgefunden, dass die Epitaxieaufwachsgeschwindigkeit ein viel schwächerer Faktor bei der Strukturverzerrung als die Verfahrenstemperatur ist.
  • Die 812 zeigen in einer Testvertiefung auf einem 4°-Wafer aufgewachsene Epitaxiestrukturen; das heißt auf einem Wafer, bei dem eine der Kristallachsen um 4° von einem rechten Winkel zu der freigelegten Oberfläche abweicht. In derartigen 4°-Wafern gibt es zusätzlich zu der Strukturverzerrung oder Schrumpfung ein weiteres Problem, nämlich dass das Epitaxieaufwachsen der um 4° von einem rechten Winkel zu der Waferoberfläche abweichend angeordneten Kristallachse folgt. Das bedeutet, dass die Epitaxiestruktur in Bezug auf die freigelegte Waferoberfläche in Richtung dieser Kristallachse verschoben wird, was zu einem Fluchtungsfehler der Epitaxiestruktur in Bezug auf die Vertiefung, auf der sie aufgewachsen ist, führt. Hierdurch wird ein Versatz der Epitaxiestrukturen verursacht, der durch entsprechende Stepper-Kompensierung behandelt werden muss.
  • In jeder der 812 sind die unter verschiedenen Verfahrensbedingungen aufgewachsenen Epitaxiestrukturen auf der rechten Seite der Figuren gezeigt, und schematische Darstellungen der zur Bildung der vertieften Strukturen für die Testvertiefungen verwendeten Maske sind auf der linken Seite der Figuren gezeigt. Wie oben weist die für jede Testvertiefung verwendete Maske eine erste Abmessung von Wyret = 15,48 μm und eine zweite Abmessung von Wxret = 11,475 μm auf. Die entsprechenden Abmessungen der Epitaxiestruktur Wy und Wx werden nach dem Epitaxieschritt für jede der in den 812 gezeigten Strukturen gemessen.
  • 8 zeigt eine Struktur, in der die Epitaxiestruktur unter den Bedingungen aufgewachsen wurde, dass Wy und Wx innerhalb des für dieses Verfahren vorgegebenen Bereichs liegen. Die 9 und 10 zeigen Epitaxiestrukturen, die in einer Testvertiefung mit einer Aufwachsgeschwindigkeit von 3 μm pro Minute aufgewachsen wurden, wobei die Struktur in 9 bei einer Verfahrenstemperatur von 1150°C aufgewachsen wurde, und die Struktur in 10 bei einer Verfahrenstemperatur von 1130°C aufgewachsen wurde. Die 11 und 12 zeigen Epitaxiestrukturen, die in einer Testvertiefung mit einer Geschwindigkeit von 2 Mikrometer pro Minute aufgewachsen wurden, wobei die Struktur in 11 bei einer Verfahrenstemperatur von 1150°C aufgewachsen wurde, und die Struktur in 12 bei einer Verfahrenstemperatur von 1130°C aufgewachsen wurde.
  • Die Abmessungen Wy und Ex der Epitaxiestrukturen werden für die in den 911 gezeigten Strukturen unter Verwendung eines Mikroskops gemessen, um die optische Strukturbreite der Epitaxiestrukturen in den rechtwinklig zueinander verlaufenden Richtungen zu bestimmen. Die erhaltenen Werte Wy und Wx werden dann von den entsprechenden Abmessungen der Maske, Wrety und Wretx, subtrahiert, um die Abweichungen der Abmessungen der Epitaxiestruktur von den entsprechenden Abmessungen der Maske zu erhalten, Wrety-Wy bzw. Wretx-Wx. Die Werte Wrety-Wy und Wretx-Wx sind für die in 11 gezeigten, bei der höheren Temperatur von 1150°C und der langsameren Wachstumsrate von 2 μm/Minute aufgewachsenen Strukturen am niedrigsten.
  • Die Abmessungen Wy und Wx der Epitaxiestrukturen, die in Testvertiefungen sowohl auf den 0°- als auch auf den 4°-Wafern aufgewachsen wurden, werden für eine Anzahl der Wafer in dem Los, die in der Epitaxiekammer bearbeitet wurden, gemessen. Ein Los umfasst normalerweise 25 Wafer.
  • Um die Beziehung zwischen Schrumpfung und Verfahrenstemperatur empirisch zu bestimmen, werden Tests über einen Bereich von Temperaturen zwischen 1120°C und 1200°C durchgeführt. Die erhaltenen Ergebnisse Wy und Wx werden dann für jede Temperatur über die Anzahl von Wafern, für die Messungen durchgeführt wurden, gemittelt. Tatsächlich ist es nicht notwendig, beide Abmessungen Wy und Wx zu messen. In diesem Fall werden lediglich die Werte für Wy von der entsprechenden Abmessung der Maskenöffnung Wrety subtrahiert, um die Werte Wrety-Wy für jede Temperatur zu erhalten. Es ist auch möglich, lediglich den Durchschnitt von Wrety-Wy und Wretx-Wx und Wretx-Wx zu berechnen, so dass die Messung der Abmessung Wx und der entsprechenden Abmessung Wretx optional ist. Die Werte von Wrety-Wy werden dann im Vergleich zu der Temperatur grafisch dargestellt, und der sich daraus ergebende Graph ist in 13 gezeigt. Es werden lediglich Kurven für 4°-Wafer gezeigt, und in diesem Beispiel beträgt Wrety 20 μm. Die vier Kurven spiegeln die Leistungsfähigkeit verschiedener Epitaxiekammern wider. Die niedrigste Kurve zeigt die Leistungsfähigkeit einer bestimmten Kammer vor einem Quarzaustausch, und die obere Kurve zeigt die Leistungsfähigkeit derselben Kammer direkt nach einem Quarzaustausch.
  • Aus dem Graphen in 13 ist ersichtlich, dass es eine Beziehung zwischen den Abweichungen der Abmessung der Epitaxiestruktur von der Abmessung der Maske Wrety-Wy und dem Verfahrenstemperatursollwert der Bearbeitungskammer, in der die Epitaxiestruktur aufgewachsen wurde, gibt. Die Breitenverringerung Wrety-Wy ist umgekehrt abhängig von der Temperatur. Der vorgegebene Wertebereich der Breitenverringerung liegt zwischen den in dem Diagramm gezeigten schwarzen horizontalen Linien. Somit wird, wenn die Abweichung Wrety-Wy (oder Wretx-Wx) die vorbestimmte Grenze (zwischen –6,5 und –7,5 μm) überschreitet, angezeigt, dass die Temperatur von dem Verfahrenstemperatursollwert abgewichen ist. Wie aus 13 ersichtlich ist, kann die Verfahrenstemperatur direkt mit der Abweichung Wrety-Wy korreliert werden. Wenn der Wert der Abweichung zwischen der Abmessung der Epitaxiestruktur und der Abmessung der Maske für ein bestimmtes Waferlos bestimmt wird, kann die tatsächliche Temperatur, bei der der Epitaxieverfahrensschritt stattgefunden hat, aus der in 13 grafisch dargestellten Beziehung bestimmt werden. Somit wird die Temperatur innerhalb der Epitaxieverfahrenskammer, wenn der Wert von Wrety-Wy außerhalb des vorgegebenen Bereichs liegt, auf einen Wert eingestellt, der den Wert von Wrety-Wy in einen vorgegebenen Bereich für das nachfolgende, zu bearbeitende Waferlos, bringt. Die niedrigere Kurve beweist, dass der Temperatursollwert in einer alternden Epitaxiekammer erheblich von der Temperatur, die eigentlich für das Epitaxieverfahren beabsichtigt ist, abweichen kann.
  • In einer anderen Ausführungsform der Erfindung werden an Stelle der Abmessungen der Maskenöffnung die tatsächlichen Abmessungen der Vertiefung selbst vor dem Epitaxieschritt gemessen. Der Siliziumsubstratwafer ist, wie in 1 gezeigt, mit den Flächen der Waferoberfläche, in denen eine freigelegte Testvertiefung erforderlich ist, maskiert. Die Waferoberfläche wird dann durch herkömmliche Ätztechniken geätzt, um eine wie in 2 gezeigte Vertiefung zu bilden. Die rechtwinklig zueinander verlaufenden Abmessungen Wrety1 und Wretx1 jeder Vertiefung werden dann gemessen. Der Wafer wird dann in eine Epitaxieverfahrenskammer positioniert, und in jeder Vertiefung wird, wie in den 4 bis 7 für einen 0°-Wafer und in den 9 bis 12 für einen 4°-Wafer gezeigt, eine Epitaxiestruktur aufgewachsen. Für jedes Waferlos werden die Abmessungen Wy und Wx für eine Anzahl von Epitaxieteststrukturen gemessen. Die Abweichung zwischen entsprechenden Abmessungen der Vertiefung und der Epitaxiestrukturen, Wrety1-Wy und Wretx1-Wx, werden dann bestimmt und gemittelt. Wie bei den vorhergehenden Ausführungsformen stellt sich heraus, dass die Breitenverringerung außerhalb des vorgegebenen Bereichs liegt, und der Temperatursollwert der Epitaxiekammer wird für die Bearbeitung eines nächsten Waferloses auf eine Temperatur festgesetzt, die eine Breitenverringerung erzeugt, die innerhalb des für ein bestimmtes Verfahren vorgegebenen Bereichs liegt. Wenn die Abweichung von Wrety1 und Wretx1 wesentlich kleiner als die Abweichung von Wy und Wx ist, kann die Messung von Wrety1 und Wretx1 ausgelassen werden.
  • Somit verhindert die Erfindung die Vernichtung von bei der falschen Temperatur bearbeiteten Wafern, deren Beschädigung erst nach Beendigung des gesamten Verfahrens entdeckt werden würde.

Claims (9)

  1. Verfahren zur Bearbeitung von Halbleiterwafern, in dem Waferlose in einer Folge von Bearbeitungsschritten bearbeitet werden, die zumindest einen Epitaxieschritt enthält, der für alle Lose in derselben Kammer durchgeführt wird und die folgenden Schritte umfasst: a) Bilden einer Struktur von Vertiefungen in einer freigelegten Oberfläche jedes Wafers in einem Los vor dem Epitaxieschritt; b) Einschließen zumindest einer vertieften Teststruktur in der Struktur von Vertiefungen; c) Bestimmen zumindest einer Abmessung der vertieften Teststruktur vor dem Epitaxieschritt; d) Messen einer entsprechenden Abmessung einer über der vertieften Teststruktur während des Epitaxieschritts aufgewachsenen Epitaxiestruktur; e) Bestimmen einer Abweichung zwischen der in Schritt c) bestimmten Abmessung und der in Schritt d) gemessenen Abmessung; f) Bestimmen der Verfahrenstemperatur, bei der der Epitaxieschritt durchgeführt wurde, aus der in Schritt e) bestimmten Abweichung; g) falls die in Schritt f) bestimmte Abweichung eine vorbestimmte Grenze überschreitet, Anpassen der Temperatur in der Bearbeitungskammer für ein nachfolgendes Los von zu bearbeitenden Wafern.
  2. Verfahren gemäß Anspruch 1, bei dem die in Schritt d) bestimmte Abmessung durch eine in Schritt a) verwendete Maske bestimmt wird.
  3. Verfahren gemäß Anspruch 1, bei dem die in Schritt d) bestimmte Abmessung durch eine Messung nach Schritt a) bestimmt wird.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem Schritt d) für eine Anzahl von Wafern in einem Los durchgeführt wird und in Schritt e) eine gemittelte gemessene Abmessung verwendet wird.
  5. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die Abmessungen in den Schritten c) und d) in zwei rechtwinklig zueinander verlaufenden Richtungen gemessen werden.
  6. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die Wafer aus Silizium bestehen, das eine Kristallachse hat, die von einer mit der freigelegten Waferoberfläche rechtwinkligen Linie in einem Winkel abweicht.
  7. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem die Wafer aus Silizium bestehen, das eine Kristallachse hat, die rechtwinklig zu der freigelegten Waferoberfläche ist.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem die Bestimmung der Temperatur in Schritt f) auf einer empirisch bestimmten Beziehung zwischen der Verfahrenstemperatur und der Strukturverzerrung in dem Epitaxieschritt durchgeführt wird.
  9. Verfahren gemäß einem der vorhergehenden Ansprüche, bei dem die Abmessung der Teststruktur zwischen 1 μm und 40 μm liegt.
DE102007019122A 2007-04-23 2007-04-23 Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern Active DE102007019122B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102007019122A DE102007019122B3 (de) 2007-04-23 2007-04-23 Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern
US12/107,188 US7601549B2 (en) 2007-04-23 2008-04-22 Method of processing semiconductor wafers
EP08749672.5A EP2143136B1 (de) 2007-04-23 2008-04-23 Verfahren zur verarbeitung von halbleiterwafern
EP20169403.1A EP3742479A1 (de) 2007-04-23 2008-04-23 Verfahren zur bearbeitung von halbleiterwafern
PCT/EP2008/054932 WO2008129063A1 (en) 2007-04-23 2008-04-23 A method of processing semi conductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007019122A DE102007019122B3 (de) 2007-04-23 2007-04-23 Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern

Publications (1)

Publication Number Publication Date
DE102007019122B3 true DE102007019122B3 (de) 2008-06-26

Family

ID=39432152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007019122A Active DE102007019122B3 (de) 2007-04-23 2007-04-23 Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern

Country Status (4)

Country Link
US (1) US7601549B2 (de)
EP (2) EP3742479A1 (de)
DE (1) DE102007019122B3 (de)
WO (1) WO2008129063A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462012A (en) * 1994-11-29 1995-10-31 At&T Corp. Substrates and methods for gas phase deposition of semiconductors and other materials
DE19702140A1 (de) * 1997-01-22 1998-07-23 Siemens Ag Vorrichtung und Verfahren zur Messung der Temperatur eines rotierenden Trägers
DE10241147A1 (de) * 2002-09-05 2003-04-24 Wacker Siltronic Halbleitermat Verfahren zur Temperaturkalibrierung eines Epitaxiereaktors
JP2005056986A (ja) * 2003-08-01 2005-03-03 Komatsu Electronic Metals Co Ltd 熱処理炉内の半導体ウェーハの表面温度測定方法およびこの方法に用いられる温度モニタウェーハ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349925A (ja) * 1993-06-07 1994-12-22 Mitsubishi Electric Corp エピタキシャル成長層の評価方法及びプロセス評価用テストパターン構造
US5924058A (en) 1997-02-14 1999-07-13 Applied Materials, Inc. Permanently mounted reference sample for a substrate measurement tool
US6284622B1 (en) * 1999-10-25 2001-09-04 Advanced Micro Devices, Inc. Method for filling trenches
TW476996B (en) * 2000-02-28 2002-02-21 Mitsubishi Material Silicon Semiconductor manufacturing method and semiconductor manufacturing apparatus
KR100708081B1 (ko) * 2000-05-18 2007-04-16 삼성전자주식회사 선택적 산화법에 의한 표면광 레이저의 어퍼쳐 제조 장치및 방법
EP1223608A1 (de) 2000-06-16 2002-07-17 Matsushita Electric Industrial Co., Ltd. Methode zur strukturevaluation, herstellungsmethode für ein halbleiterbauelementnt und aufnahmemedium
US7566181B2 (en) * 2004-09-01 2009-07-28 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing
ATE405946T1 (de) 2005-06-10 2008-09-15 Soitec Silicon On Insulator Kalibrierverfahren für apparaturen zur thermischen behandlung
US7525843B2 (en) * 2006-12-30 2009-04-28 Sandisk Corporation Non-volatile storage with adaptive body bias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462012A (en) * 1994-11-29 1995-10-31 At&T Corp. Substrates and methods for gas phase deposition of semiconductors and other materials
DE19702140A1 (de) * 1997-01-22 1998-07-23 Siemens Ag Vorrichtung und Verfahren zur Messung der Temperatur eines rotierenden Trägers
DE10241147A1 (de) * 2002-09-05 2003-04-24 Wacker Siltronic Halbleitermat Verfahren zur Temperaturkalibrierung eines Epitaxiereaktors
JP2005056986A (ja) * 2003-08-01 2005-03-03 Komatsu Electronic Metals Co Ltd 熱処理炉内の半導体ウェーハの表面温度測定方法およびこの方法に用いられる温度モニタウェーハ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Patent Abstract of Japan & JP 2005056986 A *
Patent Abstract of Japan: JP 2005-056 986 A

Also Published As

Publication number Publication date
EP2143136B1 (de) 2020-04-15
US7601549B2 (en) 2009-10-13
US20080261334A1 (en) 2008-10-23
EP3742479A1 (de) 2020-11-25
WO2008129063A1 (en) 2008-10-30
EP2143136A1 (de) 2010-01-13

Similar Documents

Publication Publication Date Title
DE10297564B4 (de) Verfahren und Vorrichtung zum Steuern der Photolithographie-Überlagerungsjustierung mit vorwärtsgekoppelter Überlagerungsinformation
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE112014006413B4 (de) Herstellungsverfahren für epitaktischen Siliciumwafer
DE112014002762B4 (de) Verfahren zur Herstellung epitaktischer Wafer
DE112018006828T5 (de) Selbstreferenzierende und selbstkalibrierende interferenzmusterüberlagerungsmessung
DE10103061B4 (de) Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
DE102006007431B4 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger sowie Verfahren zur Herstellung
DE60201358T2 (de) Methode zur Korrektur einer Photomaske, sowie Methode zur Herstellung eines Halbleiterelements
DE10208164A1 (de) Ein Verfahren und ein System zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE102007038702A1 (de) Verfahren und System zum Reduzieren der Überlagerungsfehler in Belichtungsfeldern mittels APC-Steuerungsstrategien
DE69737880T2 (de) Oberflächenbehandlung für mikrobearbeitung
DE102007019122B3 (de) Verfahren zur Temperaturregelung während eines Epitaxieschrittes von Halbleiterwafern
EP1899260A1 (de) Verfahren zur herstellung eines mikromechanischen bauelements sowie mikromechanisches bauelement
DE10208165C1 (de) Verfahren, Steuerung und Vorrichtung zum Steuern des chemisch-mechanischen Polierens von Substraten
DE69125498T2 (de) Halbleiterverrichtungsherstellungsverfahren
DE69008156T2 (de) Verfahren für das Messen der Dimensionen eines Abstandshalters.
DE102022110386A1 (de) Leermaske, fotomaske und verfahren zur herstellung eines halbleiterelements
DE10339992B4 (de) Verfahren zur Herstellung eines Strukturelements kritischer Abmessung bzw. einer Gateelektrode eines Feldeffekttransistors sowie Ätzsteuerung
DE19945170B4 (de) Verfahren zur Herstellung einer Schablonenmaske
DE102005063335B4 (de) Modell für eine fortschrittliche Prozesssteuerung, das eine Solloffsetgröße umfaßt
DE69110427T2 (de) Verfahren zur Messung der Verschiebung eines Musters.
DE112014003866T5 (de) Verfahren zum Herstellen eines photoempfindlichen Glassubstrats
DE69207213T2 (de) Verfahren zum Messen der Verschiebung eines Musters
BE1027584B1 (de) Substrat und verfahren zur kalibrierung von messvorrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE