KR101116779B1 - 전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기 - Google Patents

전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기 Download PDF

Info

Publication number
KR101116779B1
KR101116779B1 KR1020100049266A KR20100049266A KR101116779B1 KR 101116779 B1 KR101116779 B1 KR 101116779B1 KR 1020100049266 A KR1020100049266 A KR 1020100049266A KR 20100049266 A KR20100049266 A KR 20100049266A KR 101116779 B1 KR101116779 B1 KR 101116779B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
switching
switching element
controller
Prior art date
Application number
KR1020100049266A
Other languages
English (en)
Other versions
KR20110129730A (ko
Inventor
남현석
노정진
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100049266A priority Critical patent/KR101116779B1/ko
Publication of KR20110129730A publication Critical patent/KR20110129730A/ko
Application granted granted Critical
Publication of KR101116779B1 publication Critical patent/KR101116779B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기가 개시된다. 지연시간 제어부는 DC-DC 변환기의 스위칭 노드와 접지면 사이에 연결된 제1 스위칭 소자 및 스위칭 노드와 출력 노드 사이에 연결된 제2 스위칭 소자가 모두 턴오프된 상태에서 발생한 제1신호에 의해 활성화된 제1예측회로에서 생성된 사전에 설정된 기울기의 제1전압이 사전에 설정된 제1기준전압과 일치하는 시점에 제1 스위칭 소자를 턴온시킨다. 최대전류 제어부는 제1 스위칭 소자가 턴온되어 지연시간 제어부로부터 발생한 제2신호에 의해 활성화된 제2예측회로에서 생성된 사전에 설정된 기울기의 제2전압이 사전에 설정된 제2기준전압과 일치하는 시점에 제2 스위칭 소자를 턴온시키고, 제1예측회로를 비활성화시켜 제1 스위칭 소자를 턴오프시킨다. 역전류 제어부는 제2 스위칭 소자가 턴온되어 최대전류 제어부로부터 발생한 제3신호에 의해 활성화된 제3예측회로에서 생성된 사전에 설정된 기울기의 제3전압이 사전에 설정된 제3기준전압과 일치하는 시점에 제2 스위칭 소자를 턴오프시킨다. 본 발명에 따르면, 고속 스위칭 제어의 경우에도 스위칭 노이즈의 영향을 최소화하여 DC-DC 변환기의 효율을 향상시킬 수 있으며, 부하 전류의 크기가 작을 때 안정적으로 전력을 공급할 수 있다.

Description

전류 예측이 가능한 ＤＣ-ＤＣ변환기의 펄스-주파수 변조 제어기{Predictive pulse-frequency modulation controller of DC-DC converter}
본 발명은 전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기에 관한 것으로, 보다 상세하게는, 입력 DC 신호를 출력 DC 신호로 변환하는 DC-DC 변환기의 스위칭을 제어하는 장치에 관한 것이다.
DC-DC 변환기 중에서 부스트 변환기(boost converter)는 입력 전압을 승압하여 출력하는 회로이다. 도 1a 및 도 1b는 각각 기존의 부스트 변환기를 나타낸 회로도 및 측정 전압을 도시한 그래프이다. 도 1a를 참조하면, 부스트 변환기는 입력 전압 VDD를 출력 전압 VO로 변환하여 출력하며, 외부 소자인 인덕터(L)와 캐패시터(Cout), 그리고 내부에 집적된 NMOS와 PMOS 파워 트랜지스터(MN1, MP1), 그리고 PWM/PFM 컨트롤러로 구성된다. 또한 본딩 와이어와 리드 프레임에 존재하는 기생 인덕턴스 성분(Lp1, Lp2, Lp3, Lp4)을 포함한다.
도 1a의 부스트 컨버터에서 컨트롤러 내부에 있는 전류 감지 회로는 MN1 및 MP1 트랜지스터, 즉 'SW'로 표시된 노드에 흐르는 전류를 감지한다. 그러나 기생 인덕턴스 성분으로 인해 SW 노드에서 측정되는 전압에는 노이즈가 나타난다.
도 1b에 도시된 두 개의 그래프는 각각 MN1과 MP1이 교대로 턴온(turn on)되는 동안 SW 노드에서 측정된 전압의 변화 및 SW 노드에서 측정된 전류의 변화에 따라 컨트롤러 내부 회로에서 얻어진 전압의 변화를 도시한 것이다. 그래프의 가로축에서 T1으로 표시된 구간은 MN1이 턴온되고 MP1이 턴오프(turn off)된 구간, T2로 표시된 구간은 MN1이 턴오프되고 MP1이 턴온된 구간, 그리고 T3는 MN1과 MP1이 모두 턴오프된 구간이다. 도 1b를 참조하면, A 및 B로 표시된 구간에서 MN1 및 MP1 파워 트랜지스터가 턴온 또는 턴오프될 때마다 기생 인덕턴스에 의한 스위칭 노이즈가 발생하는 것을 확인할 수 있다.
스위칭 주파수가 낮은 부스트 변환기의 경우에는 스위칭 주기 Ts(=T1+T2+T3)가 구간 A 및 구간 B에 비해 크기 때문에 스위칭 후 초기에 감지된 전압이 큰 영향을 미치지 않는다. 그러나 스위칭 주파수가 높아지면 스위칭 주기와 구간 A 및 구간 B가 비슷해지므로 노이즈 성분으로 인해 전류 감지를 정확하게 할 수 없다. 따라서 기존의 인덕터 전류 센싱 방법에 의해서는 PFM 회로 동작의 정확성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는, 기생 인덕턴스 성분으로 인한 스위칭 노이즈의 영향을 최소화하여 DC-DC 변환기의 스위칭 주기를 정확하게 제어함으로써 부하에 효율적으로 전력을 공급할 수 있는 전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 전류 예측이 가능한 DC-DC 변환기의 펄스 주파수 변조 제어기는, DC-DC 변환기의 스위칭 노드와 접지면 사이에 연결된 제1 스위칭 소자 및 상기 스위칭 노드와 출력 노드 사이에 연결된 제2 스위칭 소자의 스위칭 주기를 결정하며, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 모두 턴오프(turn-off)된 상태에서 발생한 제1신호에 의해 활성화된 제1예측회로에서 생성된 사전에 설정된 기울기의 제1전압이 사전에 설정된 제1기준전압과 일치하는 시점에 상기 제1 스위칭 소자를 턴온(turn-on)시키는 지연시간 제어부; 상기 제1 스위칭 소자가 턴온되어 상기 지연시간 제어부로부터 발생한 제2신호에 의해 활성화된 제2예측회로에서 생성된 사전에 설정된 기울기의 제2전압이 사전에 설정된 제2기준전압과 일치하는 시점에 상기 제2 스위칭 소자를 턴온시키고, 상기 제1예측회로를 비활성화시켜 상기 제1 스위칭 소자를 턴오프시키는 최대전류 제어부; 및 상기 제2 스위칭 소자가 턴온되어 상기 최대전류 제어부로부터 발생한 제3신호에 의해 활성화된 제3예측회로에서 생성된 사전에 설정된 기울기의 제3전압이 사전에 설정된 제3기준전압과 일치하는 시점에 상기 제2 스위칭 소자를 턴오프시키는 역전류 제어부;를 구비한다.
본 발명에 따른 전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기에 의하면, 인덕터 전류를 센싱하여 스위칭 주기를 제어하는 대신 인덕터 전류와 동일한 기울기를 가지도록 하는 전압을 발생시켜 기준전압에 도달하는 시점에서 스위칭을 제어함으로써 고속 스위칭 제어의 경우에도 스위칭 노이즈의 영향을 최소화하여 DC-DC 변환기의 효율을 향상시킬 수 있으며, 부하 전류의 크기가 작을 때 안정적으로 전력을 공급할 수 있다.
도 1a 및 도 1b는 각각 기존의 부스트 변환기를 나타낸 회로도 및 측정 전압을 도시한 그래프,
도 2는 본 발명에 따른 전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기에 대한 바람직한 실시예의 구성을 도시한 블록도,
도 3은 본 발명에 따른 전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기가 도 1a에 도시된 것과 같은 부스트 변환기에 구비된 일 실시예를 도시한 도면,
도 4a 내지 도 4c는 각각 부스트 변환기의 스위칭에 따른 전류 변화를 도시한 그래프, 본 발명에 따른 PFM 제어기의 원리를 설명하기 위한 회로도 및 스위칭에 따른 전압 변화를 도시한 그래프,
도 5a 및 도 5b는 제1예측회로 내지 제3예측회로의 구조를 도시한 회로도,
도 6은 본 발명에 따른 PFM 제어기 내에서 제1예측회로 내지 제3예측회로의 순차적인 동작을 나타내는 상태 머신(state machine)을 도시한 도면,
도 7은 본 발명에 따른 PFM 제어기를 HSPICE에 의해 구현하여 시뮬레이션한 결과를 도시한 그래프,
도 8은 본 발명에 따른 PFM 제어기를 구비한 DC-DC 부스트 변환기의 출력 전압 및 인덕터 전류의 시간에 따른 변화를 도시한 그래프,
도 9는 본 발명에 따른 PFM 제어기를 구비한 DC-DC 부스트 변환기에서 부하 전류의 변화에 따른 출력 전압 및 인덕터 전류의 변화를 도시한 그래프, 그리고,
도 10은 부하 전류의 크기에 따른 DC-DC 변환기의 효율을 도시한 그래프이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기의 바람직한 실시예에 대해 상세하게 설명한다.
도 2는 본 발명에 따른 전류 예측이 가능한 DC-DC 변환기의 펄스-주파수 변조 제어기(이하, 'PFM 제어기'라 한다)에 대한 바람직한 실시예의 구성을 도시한 블록도이다. 또한 도 3은 본 발명에 따른 PFM 제어기가 도 1a에 도시된 것과 같은 부스트 변환기에 구비된 일 실시예를 도시한 도면이다. 설명의 편의를 위해 도 1a에 표시된 기생 인덕턴스 성분(Lp1, Lp2, Lp3, Lp4)은 생략하였다. 이하에서는 본 발명에 따른 PFM 제어기가 부스트 컨버터의 스위칭 주기를 제어하기 위해 동작하는 예를 대표적인 실시예로 하여 상세하게 설명한다. 다만, 본 발명에 따른 PFM 제어기는 도 1a에 도시된 것과 같은 구성의 부스트 변환기 뿐만 아니라 모든 DC-DC 변환기의 스위칭 주기의 제어를 위해 구비될 수 있다.
도 2 및 도 3을 참조하면, 본 발명에 따른 PFM 제어기(100)는, DC-DC 변환기의 스위칭 노드(210)에 흐르는 전류의 기울기가 변화하는 시점을 예측하여 DC-DC 변환기의 스위칭 주기를 제어하며, 스위칭 노드(210)에 흐르는 전류의 기울기와 동일한 기울기의 전압을 발생시키도록 설계된 복수의 예측회로(112, 122, 132)에서 생성되는 전압이 복수의 예측회로(112, 122, 132) 각각에 대하여 사전에 설정된 기준전압과 일치하는 시점에 복수의 예측회로(112, 122, 132)로부터 각각 순차적으로 출력되는 신호에 의해 스위칭 노드(210)에 연결된 스위치(310, 320)를 온오프(on/off)시킨다.
이를 위해 본 발명에 따른 PFM 제어기(100)는 복수의 예측회로(112, 122, 132)를 각각 사용하여 스위칭 주기를 제어하는 구성요소로서 지연시간 제어부(110), 최대전류 제어부(120) 및 역전류 제어부(130)를 구비한다. 도 1a에 도시된 것과 같은 부스트 변환기에 구비되는 경우에, 지연시간 제어부(110), 최대전류 제어부(120) 및 역전류 제어부(130)는 각각 제1예측회로(112), 제2예측회로(122) 및 제3예측회로(132)에 의해 스위칭 노드(210)와 접지면 사이에 연결된 제1 스위칭 소자(310) 및 스위칭 노드(210)와 출력 노드(220) 사이에 연결된 제2 스위칭 소자(320)의 온오프(on/off)를 제어한다.
여기서 제1 스위칭 소자(310)는 도 1a에 도시된 것과 같은 DC-DC 변환기의 MN1 트랜지스터에 대응하며, 제2 스위칭 소자(320)는 MP1 트랜지스터에 대응한다. 도 1a에 도시된 기존의 컨트롤러는 스위칭 노드(SW)에 흐르는 전류(Isen)를 입력받아 동작하지만, 본 발명에 따른 PFM 제어기(100)는 도 3에 도시된 바와 같이 외부로부터 입력되는 컨트롤 신호에 의해 동작한다. 여기서 컨트롤 신호는 DC-DC 변환기로부터 출력된 전압이 공급되는 부하의 전류가 일정한 기준값 이하일 때 발생하는 신호일 수 있다. 예를 들면, 핸드폰과 같은 휴대 기기가 대기 상태에 있을 때에는 부하 전류의 크기가 작아지게 되는데, 이때 본 발명에 따른 PFM 제어기(100)가 동작하도록 하여 안정적으로 전압을 공급할 수 있다. 부하 전류의 크기에 따른 PFM 제어기(100)의 동작 및 효율에 대하여는 뒤에서 다시 설명한다.
도 2에 도시된 바와 같은 구성을 가지는 PFM 제어기(100)는 스위칭 노드에 흐르는 전류의 기울기와 동일한 기울기의 전압을 발생시키는 복수의 예측회로로부터 전압이 사전에 설정된 기준전압과 일치하는 시점에 각각 출력되는 신호에 의해 제1 스위칭 소자 및 제2 스위칭 소자의 온오프(on/off)를 제어한다. 복수의 예측회로의 상세한 구성 및 동작에 대하여는 뒤에서 자세히 설명한다.
먼저 본 발명에 따른 PFM 제어기(100)의 스위칭 제어 원리에 대하여 설명한다. 도 4a 내지 도 4c는 각각 부스트 변환기의 스위칭에 따른 전류 변화를 도시한 그래프, 본 발명에 따른 PFM 제어기(100)의 원리를 설명하기 위한 회로도 및 스위칭에 따른 전압 변화를 도시한 그래프이다. 도 4a를 참조하면, 도 1a에 도시된 것과 같은 부스트 변환기의 인덕터 L에 흐르는 전류는 NMOS와 PMOS 파워 트랜지스터의 온오프에 따라 변화를 나타낸다. 먼저 T1 구간은 NMOS 파워 트랜지스터만 턴온되어 있는 구간으로, 이때 인덕터 전류는 VDD/L의 기울기를 가지고 증가한다. 또한 T2 구간은 PMOS 파워 트랜지스터만 턴온되어 있는 구간으로, 인덕터 전류는 입력 전압과 출력 전압에 의해 (VDD-VO)/L의 기울기를 가지고 감소한다. 또한 T3 구간은 NMOS와 PMOS 파워 트랜지스터가 모두 턴오프된 구간이다.
본 발명에 따른 PFM 제어기(100)는 앞에서 언급한 스위칭 노이즈의 문제를 해결하기 위하여 기존의 부스트 변환기에 사용되었던 것과 같이 인덕터 전류를 센싱하는 방법으로 스위칭 주기를 조절하지 않고, 도 4a에 도시된 인덕터 전류의 각 구간에서의 기울기와 동일한 기울기를 가지는 전압을 발생시킴으로써 T1, T2 및 T3 구간의 길이를 조절하는 방법을 사용한다.
도 4b는 인덕터 전류와 동일한 전류를 이용하여 원하는 기울기의 전압을 발생시키기 위한 원리를 나타내는 회로도를 도시한 도면이다. 도 4b의 전압-전류 변환기(Voltage-to-Current converter)는 부스트 변환기의 입력 및 출력 전압인 VDD 및 VO을 이용하여 VDD/R 및 (VDD-VO)/R에 해당하는 전류를 각각 발생시킬 수 있다. 생성된 전류는 캐패시터 C에 충전되어 인덕터 전류의 기울기와 동일한 기울기를 가지는 전압(Vslope)을 발생시키게 된다. 도 4c는 도 4b의 회로로부터 얻어진 전압의 변화를 나타낸 그래프로서, 본 발명에 따른 PFM 제어기(100)는 도 4b에 도시된 회로와 동일한 원리로 동작하는 복수의 예측회로(112, 122, 132)를 사용하여 각각의 예측회로에서 발생한 전압의 기울기와 기준전압에 의해 DC-DC 변환기로부터 원하는 출력 전압이 얻어지도록 T1, T2 및 T3 구간의 길이를 조절하게 된다.
따라서 제1예측회로(112) 내지 제3예측회로(132)는 원하는 기울기의 전압을 발생시켜 그 전압이 사전에 설정된 기준전압과 일치하는 시점에 출력신호를 발생하도록 설계된 구조를 가지며, 지연시간 제어부(110), 최대전류 제어부(120) 및 역전류 제어부(130)는 각각 제1예측회로(112) 내지 제3예측회로(132)를 포함하는 논리회로로 설계되어 제1예측회로(112) 내지 제3예측회로(132)가 순차적으로 동작할 수 있도록 하는 구조를 가진다.
도 5a 및 도 5b는 제1예측회로(112) 내지 제3예측회로(132)의 구조를 도시한 회로도이다. 도 5a는 제1예측회로(112)와 제3예측회로(132)로 사용되는 회로의 구조를 도시한 도면으로, 제1예측회로(112)와 제3예측회로(132)는 입력되는 기준전압만 제1기준전압 및 제3기준전압으로 상이할 뿐 동일한 구조를 가진다. 또한 제2예측회로(122)는 도 5b에 도시된 것과 같은 구조를 가진다.
이하에서 도 2에 도시된 본 발명에 따른 PFM 제어기(100)의 구조와 도 5a 및 도 5b에 도시된 예측회로들(112, 122, 132)의 구조를 참조하여 DC-DC 변환기의 스위칭 주기를 제어하는 방법에 대하여 상세하게 설명한다.
지연시간 제어부(110)는 DC-DC 변환기의 제1 스위칭 소자(310) 및 제2 스위칭 소자(320)가 모두 턴오프된 상태에서 발생한 'high' 값의 제1신호에 의해 활성화된 제1예측회로(112)에서 생성된 사전에 설정된 기울기의 제1전압이 사전에 설정된 제1기준전압(Vref1)과 일치하는 시점에 제1 스위칭 소자(310)를 턴온시킨다. 앞에서 설명한 바와 같이 본 발명에 따른 PFM 제어기(100)는 컨트롤 신호에 의해 동작하며, 컨트롤 신호는 본 발명에 따른 PFM 제어기(100)가 동작하지 않는 동안에는 'low' 값으로 유지되었던 제1신호의 값을 'high'로 변환하여 본 발명에 따른 PFM 제어기(100)가 동작을 개시하도록 한다.
도 2를 참조하면, 제1신호인 PFMON 신호의 값이 'high'가 됨에 따라 본 발명에 따른 PFM 제어기(100)가 동작하게 된다. 특히, DC-DC 변환기의 스위칭 주파수가 높을 때, 즉 작은 부하에서 동작할 때 발생하는 컨트롤 신호에 의해 제1신호(PFMON 신호)의 값이 'high'가 된다.
제2예측회로(122)가 비활성화된 상태이므로 지연시간 제어부(110)로 입력되는 MID의 값은 'low'이며, 그에 따라 제1예측회로(112)가 활성화된다. 도 5a를 참조하면, 제1예측회로(112)는 증폭기 AMP3, NMOS 파워 트랜지스터 MN4 및 캐패시터 C4에 의해 제1저항 R3에 일정한 크기의 전류가 흐르도록 하는 회로와, NMOS 파워 트랜지스터 MN5 및 두 개의 PMOS 파워 트랜지스터 MP5와 MP6로 구성된 전류 복사 회로와, 제1비교기 CMP2와, CMP2로 입력되는 전압이 일정한 기울기를 가지도록 하는 제1캐패시터 C5로 구성된다. 또한 제1예측회로(112)로 입력되는 전압 VDD는 DC-DC 변환기의 입력 전압이며, VO은 DC-DC 변환기의 출력 전압이다.
먼저 R3에 흐르는 전류는 전류 복사 회로에 의해 Ib와 같이 흐르게 되며, Ib는 다음의 수학식 1과 같이 일정한 크기를 가진다.
Figure 112010033816871-pat00001
제1예측회로(112)의 'VS2'로 표시된 지점에 'low'의 입력이 인가되어 NMOS 파워 트랜지스터 MN6가 턴오프되면, CMP2로 입력되는 제1전압 Vb는 제1캐패시터 C5에 의해
Figure 112010033816871-pat00002
와 같이 일정한 기울기를 가지게 된다.
제1비교기 CMP2는 제1전압이 제1기준전압(Vref1)과 일치하는 시점에 'high' 신호를 출력하며, 이때가 제1 스위칭 소자(310)가 턴온되는 시점이다. 제1예측회로(112)의 MN6 파워 트랜지스터에 'low'의 신호가 입력된 후 제1예측회로(112)의 제1비교기(CMP2)로부터 'high'의 신호가 출력되기까지의 시간, 즉 도 4a에서 T3에 해당하는 시간은 다음의 수학식 2와 같다.
Figure 112010033816871-pat00003
위와 같이 제1예측회로(112)로부터 'high'의 신호가 출력됨에 따라 도 2의 지연시간 제어부(110)에서 D-플립플롭(D-FF)의 클럭 신호가 'high'로 바뀌게 되고, 그에 따라 지연시간 제어부(110)로부터 발생하는 PFMD 신호의 값이 'high'가 된다. PFMD 신호는 최대전류 제어부(120)의 제2예측회로(122)를 활성화시킴과 동시에 버퍼(410)로 입력되어 제1 스위칭 소자(310) 및 제2 스위칭 소자(320)의 온오프를 제어하는 제2신호이다. 도 3을 참조하면, 'high' 값의 제2신호(PFMD 신호)가 버퍼(410)로 입력되면 제1 스위칭 소자(310)를 턴온시키는 ND 신호가 발생하고, 'low' 값의 제2신호(PFMD 신호)가 버퍼(410)로 입력되면 제2 스위칭 소자(320)를 턴온시키는 PD 신호가 발생한다.
최대전류 제어부(120)는 제1 스위칭 소자가 턴온되어 지연시간 제어부(110)로부터 발생한 'high' 값의 제2신호(PFMD 신호)에 의해 활성화된 제2예측회로(122)에서 생성된 사전에 설정된 기울기의 제2전압이 사전에 설정된 제2기준전압(Vref2)과 일치하는 시점에 'high' 값의 제3신호(MID 신호)를 발생시켜 제1예측회로(112)를 비활성화시킴으로써 제2신호(PFMD 신호)의 값을 'low'로 변환하여 제1 스위칭 소자(310)를 턴오프시키고 제2 스위칭 소자(320)를 턴온시킨다.
도 2에서 최대전류 제어부(120)에는 제1신호인 PFMON 신호, 제2신호인 PFMD 신호 및 ENb 신호가 입력되는데, 이들 신호가 OR 연산자에 입력되어 발생하는 'low' 신호에 의해 제2예측회로(122)가 활성화된다. 도 5b에 도시된 회로를 참조하면, 제2예측회로(122)는 앞에서 도 5a를 참조하여 설명한 것과 같은 방법에 의해 제2저항 R1 및 제3저항 R2에 각각 일정한 크기의 전류가 흐르도록 하는 두 개의 회로와, NMOS 파워 트랜지스터 MN2 및 세 개의 PMOS 파워 트랜지스터 MP1 내지 MP3로 이루어진 전류 복사 회로와, 제2비교기 CMP1과, CMP1으로 입력되는 전압이 일정한 기울기를 가지도록 하는 제2캐패시터 C3로 구성된다.
전류 복사 회로에 의해 제2저항 R1 및 제3저항 R2에 흐르는 전류는 Ia의 형태로 흐르게 되며, Ia는 다음의 수학식 3과 같은 일정한 크기를 가진다.
Figure 112010033816871-pat00004
여기서 만약 R1=R2라면, Ia=VDD/R1과 같으며, 제2예측회로(122)를 활성화시키는 'low' 입력에 의해 MN3 파워 트랜지스터가 턴오프되면 제2비교기 CMP1에 입력되는 제2전압 Va의 기울기는 제2캐패시터 C3에 의해
Figure 112010033816871-pat00005
와 같은 일정한 값을 가진다.
제2전압의 크기가 사전에 설정된 제2기준전압 Vref2와 일치하게 되는 시점에 제2비교기 CMP1은 'high' 신호를 출력하며, 다시 도 2에서 제2예측회로(122)로부터 출력된 'high' 신호에 의해 D-플립플롭의 출력 신호인 제3신호(MID 신호)는 'high'의 값을 가지게 된다. 여기서 제2예측회로(122)가 활성화된 시점부터 제2전압의 크기가 제2기준전압의 크기와 일치하게 되는 시점까지의 시간, 즉 제1 스위칭 소자(310)가 턴온 상태를 유지하는 시간은 다음의 수학식 4와 같이 산출된다.
Figure 112010033816871-pat00006
여기서, 제1 스위칭 소자(310)가 턴온 상태를 유지하는 시간 T1은 도 3에서 제1 스위칭 소자(310), 즉 NMOS 파워 트랜지스터가 턴온됨에 따라 DC-DC 변환기의 인덕터 전류가 점진적으로 증가하여 최대치에 도달하기까지의 시간에 해당한다.
한편, 최대전류 제어부(120)로부터 출력되는 'high' 값의 제3신호(MID 신호)는 제3예측회로(132)를 활성화시키는 한편 제1스위칭 노드(310)는 턴오프, 제2스위칭 노드(320)는 턴온시킨다. 구체적으로 'high' 값의 제3신호(MID 신호)에 의해 지연시간 제어부(110)의 제1예측회로(112)가 비활성화되고, 그에 따라 제2신호(PFMD 신호)의 값이 'low'로 변환되므로 'low' 값의 제2신호(PFMD) 신호가 버퍼(410)로 입력됨에 따라 PD 신호가 발생하여 제1 스위칭 소자(310)는 턴오프되고, 제2 스위칭 소자(320)는 턴온되는 것이다.
다음으로 역전류 제어부(130)는 최대전류 제어부(120)로부터 발생한 'high' 값의 제3신호(MID 신호)에 의해 활성화된 제3예측회로(132)에서 생성된 사전에 설정된 기울기의 제3전압이 사전에 설정된 제3기준전압과 일치하는 시점에 'low' 값의 제4신호(PFMEN 신호)를 발생시켜 제2신호(PFMD 신호)를 차단함으로써 제2 스위칭 소자(320)를 턴오프시킨다.
도 2를 참조하면, 최대전류 제어부(120)로부터 발생한 'high' 값의 제3신호(MID 신호)에 의해 제3예측회로(132)에 'low'의 신호가 입력되고, 그에 따라 제3예측회로(132)가 활성화된다. 앞에서 설명한 바와 같이 제3예측회로(132)는 제1예측회로(112)와 동일한 구조, 즉 도 5a에 도시한 것과 같은 구조를 가지며, 그에 따라 제1전압과 동일한 기울기를 가지는 제3전압을 발생시킨다. 제3전압에 대한 상세한 설명은 제1예측회로(112)를 참조하여 설명한 것과 중복되므로 생략하기로 한다.
'low'의 입력 신호에 따라 MN6 파워 트랜지스터가 턴오프되고, 일정한 기울기를 가지는 제3전압 Vb가 발생한 후, 비교기 CMP2는 제3전압의 크기가 사전에 설정된 제3기준전압(Vref3)과 일치하게 되는 시점에 'high' 신호를 출력한다. 따라서 제1예측회로(112)와 제3예측회로(132)는 동일한 구조를 가지도록 설계되지만, 비교기에 입력되는 기준전압의 크기를 각각 제1기준전압(Vref1)과 제3기준전압(Vref3)으로 달리함으로써 서로 다르게 동작하도록 할 수 있다.
제3예측회로(132)를 활성화시키는 'low' 신호가 입력된 후 제2 스위칭 소자(320)가 턴오프되기까지의 시간 T2는 다음의 수학식 5와 같이 산출된다.
Figure 112010033816871-pat00007
이러한 시간 T2는 도 4a에서 인덕터 전류가 최대치로부터 일정한 기울기로 감소하여 최저치가 되기까지의 시간에 해당한다.
제3예측회로(132)로부터 'high'의 신호가 출력됨에 따라 역전류 제어부(130)의 D-플립플롭은 'high' 신호를 출력하게 되고, 그에 따라 제4신호(PFMEN 신호)는 'low'의 값을 가지게 된다. 'low' 값의 제4신호(PFMEN 신호)는 지연시간 제어부(110)로부터 발생하는 제2신호(PFMD 신호)가 버퍼(410)로 입력되는 것을 차단하여 ND 신호와 PD 신호가 모두 발생되지 않도록 함으로써 제1 스위칭 소자(310) 및 제2 스위칭 소자(320)가 모두 턴오프된 상태를 유지하도록 한다. 이때 제1신호(PFMON 신호)의 값은 컨트롤 신호가 입력되는 한 계속하여 'high'의 값을 유지하므로, 다시 지연시간 제어부(110)의 제1예측회로(110)가 활성화되어 이상에서 설명한 것과 같은 과정이 반복된다. 이때 제4신호(PFMEN 신호)의 값은 지연시간 제어부(110)로부터 'high' 값의 제2신호(PFMD 신호)가 발생하면 'low' 값에서 'high' 값으로 변화하여 제2신호(PFMD 신호)가 다시 버퍼(410)로 입력되도록 한다.
이와 같이 본 발명에 따른 PFM 제어기(100)는 기존의 제어기와 같이 DC-DC 변환기의 전류 크기를 센싱함으로써 스위칭 주기를 조절하는 대신 저항과 캐패시터를 사용하여 인덕터 전류와 동일한 기울기를 가지는 전압을 발생시킴으로써 인덕터 전류의 크기를 예측하여 제1 스위칭 소자(310) 및 제2 스위칭 소자(320)의 동작을 조절한다. 그에 따라 스위칭 주파수가 큰 경우에도 스위칭 노이즈의 영향을 최소화하므로 정확하게 DC-DC 변환기의 스위칭 주기를 제어할 수 있다. 또한 기존에는 DC-DC 변환기의 입력 전압 및 출력 전압이 변화하면 인덕터 전류의 기울기가 함께 변화하여 시스템의 효율을 저하시킬 우려가 있었으나, 본 발명에 따른 PFM 제어기(100)를 사용하는 경우에는 입력 전압 및 출력 전압의 크기가 변화하더라도 캐패시터에 충전되는 전류가 변화하므로 인덕터 전류의 변화를 최소화할 수 있다.
도 6은 본 발명에 따른 PFM 제어기(100) 내에서 제1예측회로(112) 내지 제3예측회로(132)의 순차적인 동작을 나타내는 상태 머신(state machine)을 도시한 도면이다.
도 6을 참조하면, 앞에서도 설명한 바와 같이 먼저 지연시간 제어부(110)의 제1예측회로(112)가 활성화되어 제2신호(PFMD 신호)의 값이 'high'로 변환됨에 따라 제1 스위칭 소자(310)가 턴온된다. 제1예측회로(112)가 활성화된 후 제1 스위칭 소자(310)가 턴온되기까지의 시간은 도 4a의 T3에 해당하는 구간이며, DC-DC 변환기의 인덕터 전류가 증가하기 이전의 지연시간에 해당한다. 제1예측회로(112)가 활성화되어 있는 동안 논리 연산자로 입력되는 각 신호의 값이 도 6의 위쪽 다이어그램에 표시되어 있다.
제1예측회로(112)의 제1전압의 값이 제1기준전압(Vref1)과 일치하면 'high' 값의 제2신호(PFMD 신호)에 의해 제1 스위칭 소자(310)가 턴온되며, 그에 따라 최대전류 제어부(120)의 제2예측회로가 활성화된다. 도 4a의 T1에 해당하는 시간 이후에 제2예측회로(122)의 제2전압이 제2기준전압(Vref2)과 동일하게 되면 'high' 값의 제3신호(MID 신호)가 출력되는 한편, 'low' 값으로 변환되는 제2신호(PFMD 신호)에 의해 제1 스위칭 소자(310)가 턴오프되고, 제2 스위칭 소자(320)가 턴온된다. 제1 스위칭 소자(310)가 턴온되어 있는 시간은 DC-DC 변환기의 스위칭 노드(210)에 흐르는 전류가 일정한 기울기로 증가하여 최대치에 도달하기까지의 시간이다.
마지막으로 최대전류 제어부(120)로부터 출력된 'high' 값의 제3신호(MID 신호)에 의해 역전류 제어부(130)의 제3예측회로(132)가 활성화되고, 제3전압이 제3기준전압(Vref3)과 일치하는 시점에 발생하는 'low' 값의 제4신호(PFMEN 신호)에 의해 제2신호(PFMD 신호)가 차단되어 제2 스위칭 소자(320)가 턴오프된다. 제2 스위칭 소자(320)가 턴온되어 있는 동안의 시간은 도 4a의 T2에 대응하며, DC-DC 변환기의 스위칭 노드(210)에 흐르는 전류가 일정한 기울기로 감소하는 구간에 해당한다. 제2 스위칭 소자(320)가 턴오프된 후 제1신호(PFMON 신호)가 'high' 값을 유지하면 지연시간 제어부(110)의 제1예측회로(112)가 활성화되어 이상에서 설명한 과정이 반복 수행된다.
도 7은 본 발명에 따른 PFM 제어기(100)를 HSPICE에 의해 구현하여 시뮬레이션한 결과를 도시한 그래프이다. 도 7에는 세 개의 그래프가 도시되어 있으며, 위로부터 차례로 시간에 따른 제2신호(PFMD 신호), 제3신호(MID 신호) 및 제4신호(PFMEN 신호), 즉 지연시간 제어부(110), 최대전류 제어부(120) 및 역전류 제어부(130)로부터 출력되는 신호의 값의 변화를 나타낸 것이다. 또한 세 개의 그래프에는 각각 제1예측회로(112) 내지 제3예측회로(132)에서 발생하는 제1전압 내지 제3전압의 크기의 변화가 함께 도시되어 있다.
먼저 첫 번째 그래프를 살펴보면, 제1전압의 크기가 증가하는 시점이 제1예측회로(112)가 활성화된 시점에 해당하며, 제1전압의 크기가 제1기준전압에 도달할 때 제2신호(PFMD 신호)의 값이 'high'로 바뀌어 제1 스위칭 소자(310)가 턴온된다. 일 실시예로서, 제1기준전압의 크기는 0.35V로 할 수 있다. 'high' 값의 제2신호(PFMD 신호)에 의해 제2예측회로(122)가 활성화되어 두 번째 그래프에 도시된 제2전압의 크기가 일정한 기울기로 증가하여 제2기준전압에 도달하는 시점에서 'high' 값의 제3신호(MID 신호)가 발생하며, 그에 따라 제2신호(PFMD 신호)의 값이 'low'로 바뀌어 제1 스위칭 소자(310)가 턴오프되고 제2스위칭 소자(320)가 턴온된다. 제1 스위칭 소자(310)가 턴온되어 있는 동안의 시간이 첫 번째 그래프에 표시된 T1 구간이다. 제1예측회로(112)의 제1전압은 제1 스위칭 소자(310)가 턴오프되는 순간 최고치에 도달하며, 이후 제1예측회로(112)가 비활성화됨에 따라 일정한 기울기로 감소하게 된다.
제2전압의 크기가 제2기준전압과 일치하는 시점에서 최대전류 제어부(120)로부터 출력되는 'high' 값의 제3신호(MID 신호) 및 그에 따라 버퍼(410)로 입력되는 'low' 값의 제2신호(PFMD 신호)는 제2 스위칭 소자(320)가 턴온되어 있는 동안 지속된다. 즉, 두 번째 그래프에 표시된 T2의 시간 동안 제2 스위칭 소자(320)가 턴온되어 있는 것이다. 여기서 제2기준전압의 크기는 0.5V로 할 수 있다.
'high' 값의 제3신호(MID 신호)에 의해 역전류 제어부(130)의 제3예측회로(132)가 활성화되어 세 번째 그래프에 도시된 바와 같이 제3전압의 크기가 일정한 기울기로 증가한다. 이때 제1예측회로(112)와 제3예측회로(132)의 구조가 동일하게 설계되어 있으므로 제1전압과 제3전압의 기울기가 동일하다는 것을 확인할 수 있다. 제2신호(PFMD 신호) 및 제3신호(MID 신호)의 경우와 다르게 역전류 제어부(130)로부터 출력되는 제4신호(PFMEN 신호)의 값은 제3예측회로(132)가 비활성화되어 있는 동안 'high'의 값을 유지하다가 활성화된 제3예측회로(132)에서 제3전압이 제3기준전압과 일치하게 되는 시점에 'low'의 값으로 변화한다. 이때 버퍼(410)로 입력되는 제2신호(PFMD 신호)가 차단됨으로써 제2 스위칭 소자(320)가 턴오프된다. 또한 제3기준전압의 크기는 0.5V로 설정할 수 있다.
제1 스위칭 소자(310)와 제2 스위칭 소자(320)는 세 번째 그래프에 표시된 T3의 시간 동안 턴오프 상태를 유지하다가 활성화된 제1예측회로(112)에 의해 발생하는 'high' 값의 제2신호(PFMD 신호)에 의해 제1 스위칭 소자(310)가 턴온되고, 'low' 값의 제2신호(PFMD 신호)에 의해 제2 스위칭 소자(320)가 턴오프되는 이상의 과정을 반복한다. 도 7을 참조하면, 제1기준전압 내지 제3기준전압의 크기를 변화시킴에 따라 제1 스위칭 소자(310)가 턴온되는 구간인 T1, 제2 스위칭 소자(320)가 턴온되는 구간인 T2 및 두 개의 스위칭 소자(310, 320)가 모두 턴오프되는 구간인 T3의 길이가 조절됨을 알 수 있다.
도 8은 본 발명에 따른 PFM 제어기(100)를 구비한 DC-DC 부스트 변환기의 출력 전압 및 인덕터 전류의 시간에 따른 변화를 도시한 그래프이다. 도 8의 (a)는 출력 전압의 파형을 도시한 것이고, (b)는 인덕터 전류의 변화를 나타낸 것이다. 먼저 도 8의 (a)에서 출력 전압에 나타나는 리플(ripple) 전압의 크기는 약 50mV로, 전체 출력 전압에 크게 영향을 미치지 않는 것을 확인할 수 있으며, 도 8의 (b)에서 인덕터 전류의 최대값은 약 470mA 정도로 나타남을 확인할 수 있다. 도 8의 그래프를 얻기 위한 시뮬레이션 조건에서 입력 전압 VDD=2.5V, 출력 전압 VO=3.5V, 인덕터 L=68nH, 캐패시터 C=390nF, 그리고 부스트 변환기의 출력 전압이 공급되는 부하에 흐르는 전류의 크기는 10mA로 설정된다.
한편, 도 9는 본 발명에 따른 PFM 제어기(100)를 구비한 DC-DC 부스트 변환기에서 부하 전류의 변화에 따른 출력 전압 및 인덕터 전류의 변화를 도시한 그래프이다. 도 9에 도시된 파형은 시간의 흐름에 따라 부하 전류의 크기를 10mA에서 150mA로, 다시 10mA로 변화시킴에 따라 얻어진 것이다. 그 외에 다른 시뮬레이션 조건은 도 8의 시뮬레이션 조건과 동일하게 설정되었다.
도 9의 (a)는 출력 전압의 크기 변화를 나타낸 것으로, 부하 전류의 크기가 작을 때에는 본 발명에 따른 PFM 제어기(100)에 의한 스위칭 제어로 스위칭 손실을 최소화하였고, 부하 전류의 크기가 큰 구간에서는 기존의 PWM 제어에 의해 부하에 충분한 전력을 공급하였다. 또한 도 9의 (b)는 인덕터 전류의 크기 변화를 나타낸 것으로, 스위칭 제어 방법을 부하 전류의 크기에 따라 변화시킴으로써 스위칭 손실을 최소화할 수 있다.
도 10은 부하 전류의 크기에 따른 DC-DC 변환기의 효율을 도시한 그래프이다. 부하 전류 외에 다른 시뮬레이션 조건들은 앞에서 설명한 것과 동일하다. 도 10을 참조하면, 본 발명에 따른 PFM 제어기(100)는 부하 전류의 크기가 일정 기준 이하로 작아지는 경우에 동작하며, 큰 부하 전류에 대하여는 기존의 PWM 제어 방법이 적용된다. 따라서 도 3에 도시된 것과 같은 DC-DC 변환기에는 본 발명에 따른 PFM 제어기(100) 외에 PWM 제어를 위한 수단(미도시)이 더 구비될 수 있다. 작은 부하 전류에서 기존의 PWM 제어 방법의 고속 스위칭 기법을 사용하는 경우에는 스위칭 손실로 인하여 효율이 크게 감소함에 비해, 본 발명에 따른 PFM 제어기(100)를 사용하는 경우에는 스위칭 손실이 작아지므로 최대 33%까지 증가된 효율을 나타냄을 확인할 수 있다. 일반적으로 부하 전류의 크기가 100mA 이하일 때 도 10에 도시된 바와 같이 효율이 크게 낮아지며, 바람직하게는 부하 전류의 크기가 70mA 이하일 때 컨트롤 신호가 발생하도록 하여 본 발명에 따른 PFM 제어기(100)를 동작시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
110 - 지연시간 제어부
112 - 제1예측회로
120 - 최대전류 제어부
122 - 제2예측회로
130 - 역전류 제어부
132 - 제3예측회로
210 - 스위칭 노드
220 - 출력 노드
310 - 제1 스위칭 소자
320 - 제2 스위칭 소자
410 - 버퍼

Claims (6)

  1. DC-DC 변환기의 스위칭 노드에 흐르는 전류의 기울기가 변화하는 시점을 예측하여 상기 DC-DC 변환기의 스위칭 주기를 제어하는 펄스-주파수 변조 제어기에 있어서,
    상기 스위칭 노드에 흐르는 전류의 기울기와 동일한 기울기의 전압을 발생시키도록 설계된 복수의 예측회로에서 생성되는 전압이 상기 복수의 예측회로 각각에 대하여 사전에 설정된 기준전압과 일치하는 시점에 상기 복수의 예측회로로부터 각각 순차적으로 출력되는 신호에 의해 상기 스위칭 노드에 연결된 스위칭 소자를 온오프(on/off)시키는 것을 특징으로 하는 펄스-주파수 변조 제어기.
  2. 제 1항에 있어서,
    상기 DC-DC 변환기의 스위칭 노드와 접지면 사이에 연결된 제1 스위칭 소자 및 상기 스위칭 노드와 출력 노드 사이에 연결된 제2 스위칭 소자의 스위칭 주기를 결정하며,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자가 모두 턴오프(turn-off)된 상태에서 발생한 하이(high) 값의 제1신호에 의해 활성화된 제1예측회로에서 생성된 사전에 설정된 기울기의 제1전압이 사전에 설정된 제1기준전압과 일치하는 시점에 하이(high) 값의 제2신호를 발생시켜 상기 제1 스위칭 소자를 턴온(turn-on)시키는 지연시간 제어부;
    상기 하이(high) 값의 제2신호에 의해 활성화된 제2예측회로에서 생성된 사전에 설정된 기울기의 제2전압이 사전에 설정된 제2기준전압과 일치하는 시점에 하이(high)값의 제3신호를 발생시켜 상기 제1예측회로를 비활성화시킴으로써 상기 제2신호의 값을 로우(low)로 변환하여 상기 제2 스위칭 소자를 턴온시키고 상기 제1 스위칭 소자를 턴오프(turn-off)시키는 최대전류 제어부; 및
    상기 하이(high) 값의 제3신호에 의해 활성화된 제3예측회로에서 생성된 사전에 설정된 기울기의 제3전압이 사전에 설정된 제3기준전압과 일치하는 시점에 로우(low) 값의 제4신호를 발생시켜 상기 제2신호를 차단함으로써 상기 제2 스위칭 소자를 턴오프시키는 역전류 제어부;를 포함하는 것을 특징으로 하는 펄스-주파수 변조 제어기.
  3. 제 2항에 있어서,
    상기 제1예측회로 및 상기 제3예측회로는 상기 DC-DC 변환기의 입력 전압 및 출력 전압 사이의 전위차에 의해 사전에 설정된 크기의 제1저항에 흐르는 전류가 상기 제1예측회로 및 상기 제3예측회로의 활성화에 따라 사전에 설정된 크기의 제1캐패시터에 충전됨으로써 각각 발생한 상기 제1전압 및 상기 제3전압이 제1비교기에 입력되며, 상기 제1비교기의 출력에 의해 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 제어하는 구조로 설계된 것을 특징으로 하는 펄스-주파수 변조 제어기.
  4. 제 2항에 있어서,
    상기 제2예측회로는 상기 DC-DC 변환기의 입력 전압에 의해 사전에 설정된 크기의 제2저항에 흐르는 전류가 상기 제2예측회로의 활성화에 따라 사전에 설정된 크기의 제2캐패시터에 충전됨으로써 발생한 상기 제2전압이 제2비교기에 입력되며, 상기 제2비교기의 출력에 의해 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자를 제어하는 구조로 설계된 것을 특징으로 하는 펄스-주파수 변조 제어기.
  5. 제 2항에 있어서,
    상기 제1예측회로 내지 상기 제3예측회로의 출력 신호가 상기 지연시간 제어부, 상기 최대전류 제어부 및 상기 역전류 제어부에 각각 구비된 D-플립플롭의 클럭 신호로 사용되어 상기 제1예측회로, 상기 제2예측회로 및 상기 제3예측회로를 순차적으로 활성화시키도록 동작하는 것을 특징으로 하는 펄스-주파수 변조 제어기.
  6. 제 2항에 있어서,
    상기 DC-DC 컨버터의 출력 전압이 공급되는 부하에 흐르는 전류의 크기가 사전에 설정된 기준전류 이하인 경우에 발생하는 컨트롤 신호에 의해 상기 하이(high) 값의 제1신호가 발생하는 것을 특징으로 하는 펄스-주파수 변조 제어기.
KR1020100049266A 2010-05-26 2010-05-26 전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기 KR101116779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100049266A KR101116779B1 (ko) 2010-05-26 2010-05-26 전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100049266A KR101116779B1 (ko) 2010-05-26 2010-05-26 전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기

Publications (2)

Publication Number Publication Date
KR20110129730A KR20110129730A (ko) 2011-12-02
KR101116779B1 true KR101116779B1 (ko) 2012-02-28

Family

ID=45498804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100049266A KR101116779B1 (ko) 2010-05-26 2010-05-26 전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기

Country Status (1)

Country Link
KR (1) KR101116779B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293988B2 (en) 2012-12-11 2016-03-22 Samsung Electronics Co., Ltd. Current mode PWM boost converter with frequency dithering

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734504B (zh) * 2015-03-13 2017-04-12 浙江大学 一种dc‑dc变换器控制方法及***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070112443A1 (en) 2005-11-11 2007-05-17 L&L Engineering, Llc Methods and systems for adaptive control
US20070108953A1 (en) 2005-11-11 2007-05-17 L&L Engineering, Llc Non-linear controller for switching power supply
US7239117B2 (en) 2005-01-06 2007-07-03 Solomon Systech Limited Programmable inductor current control for DC-DC converters
US7570036B2 (en) 2004-09-10 2009-08-04 Primarion Corporation Multi-threshold multi-gain active transient response circuit and method for digital multiphase pulse width modulated regulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570036B2 (en) 2004-09-10 2009-08-04 Primarion Corporation Multi-threshold multi-gain active transient response circuit and method for digital multiphase pulse width modulated regulators
US7239117B2 (en) 2005-01-06 2007-07-03 Solomon Systech Limited Programmable inductor current control for DC-DC converters
US20070112443A1 (en) 2005-11-11 2007-05-17 L&L Engineering, Llc Methods and systems for adaptive control
US20070108953A1 (en) 2005-11-11 2007-05-17 L&L Engineering, Llc Non-linear controller for switching power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293988B2 (en) 2012-12-11 2016-03-22 Samsung Electronics Co., Ltd. Current mode PWM boost converter with frequency dithering

Also Published As

Publication number Publication date
KR20110129730A (ko) 2011-12-02

Similar Documents

Publication Publication Date Title
Kim et al. A 10-MHz 2–800-mA 0.5–1.5-V 90% peak efficiency time-based buck converter with seamless transition between PWM/PFM modes
CN102651608B (zh) 用于控制电源的控制电路、电子设备及方法
JP5771982B2 (ja) スイッチング電源装置
JP4877472B2 (ja) Ｄｃ／ｄｃコンバータ
JP2009219179A (ja) 電流モード制御型スイッチングレギュレータ
JP2008099385A (ja) Ｄｃ−ｄｃコンバータ
JP2006304512A (ja) 昇降圧型ｄｃ−ｄｃコンバータ、昇降圧型ｄｃ−ｄｃコンバータの制御回路、昇降圧型ｄｃ−ｄｃコンバータの制御方法
JP2010051079A (ja) Ｄｃ−ｄｃコンバータおよび制御方法
Moon et al. Load-independent current control technique of a single-inductor multiple-output switching DC–DC converter
US10256720B2 (en) Buck-boost converter using hysteretic control
KR20100088527A (ko) Ｄｃ­ｄｃ 컨버터 및 스위칭 제어 회로
KR20080016633A (ko) Ｄｃ/ｄｃ 컨버터
JP5955294B2 (ja) スイッチング電源装置
CN104617771A (zh) 开关电源转换器***及其控制方法
JP5304356B2 (ja) スイッチングレギュレータ
JP2011151878A (ja) 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
KR101116779B1 (ko) 전류 예측이 가능한 ｄｃ-ｄｃ변환기의 펄스-주파수 변조 제어기
TWI596881B (zh) 應用於電源轉換器的控制電路的振盪器及其控制方法
JP2010183723A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
KR20150074651A (ko) 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
JP2017131033A (ja) スイッチング電源装置
JP2012029415A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
US20140375285A1 (en) Dc-dc boost converter
JP2014207820A (ja) スイッチングレギュレータおよびその制御回路、それを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee