KR101113965B1 - 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름 - Google Patents

반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름 Download PDF

Info

Publication number
KR101113965B1
KR101113965B1 KR1020040075243A KR20040075243A KR101113965B1 KR 101113965 B1 KR101113965 B1 KR 101113965B1 KR 1020040075243 A KR1020040075243 A KR 1020040075243A KR 20040075243 A KR20040075243 A KR 20040075243A KR 101113965 B1 KR101113965 B1 KR 101113965B1
Authority
KR
South Korea
Prior art keywords
film
adhesive film
semiconductor chip
semiconductor device
manufacturing
Prior art date
Application number
KR1020040075243A
Other languages
English (en)
Other versions
KR20050033000A (ko
Inventor
야마가타오사무
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050033000A publication Critical patent/KR20050033000A/ko
Application granted granted Critical
Publication of KR101113965B1 publication Critical patent/KR101113965B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

시트형상의 접착필름을 그대로 사용할 수 있으므로 로스(loss)가 작고, 반도체칩으로부터 접착필름이 비어져 나오지 않도록 마운트 할 수 있는 반도체장치의 제조방법과, 이것에 이용하는 반도체장치의 제조장치 및 접착필름을 제공한다.
지지필름(11)상에 설치된 접착필름(10)에 대하여, 접착필름(10) 측으로부터 지지필름(11)의 표면 또는 도중의 깊이(D)까지의 절단홈(10a)을 삽입하여, 접착필름(10)을 소정 사이즈로 절단한다. 다음으로, 지지필름(11)을 잡아당겨, 절단된 개개의 접착필름(10)으로 분리하고, 절단된 개개의 접착필름(10)에 반도체칩(21)을 접합시켜, 반도체칩(21)을 접착필름(10)에 의해 기판(20)상에 마운트하여, 반도체장치를 제조한다.

Description

반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름{Method and apparatus for manufacturing semiconductor device, and adhesive film for it}
도 1은 본 발명의 제 1 실시형태에 관한 다이아 터치필름의 공급시(사용전)에 있어서의 단면도이다.
도 2는 본 발명의 제 1 실시형태에 있어서 일단날(一段刃)의 구성을 나타내는 모식도이다.
도 3은 본 발명의 제 1 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 4는 본 발명의 제 1 실시형태에 관한 다이아 터치필름에 삽입되는 절단홈을 나타내는 평면도이다.
도 5는 본 발명의 제 1 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 6은 본 발명의 제 1 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 7은 본 발명의 제 2 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 8은 본 발명의 제 3 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 9는 본 발명의 제 3 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 10은 본 발명의 제 3 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 11은 본 발명의 제 3 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 12는 본 발명의 제 3 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 13은 본 발명의 제 3 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 14는 본 발명의 제 3 실시형태에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
도 15는 종래예의 다이아 터치필름의 구성을 나타내는 모식도이다.
도 16은 종래예의 다이아 터치필름의 구성을 나타내는 모식도이다.
도 17은 종래예에 관한 반도체장치의 제조공정을 나타내는 모식도이다.
{부호의 설명}
10. 다이아 터치필름 10a. 절단홈
11. 지지필름 12. 커버필름
20. 기판 21. 반도체칩
30. 일단날 31. 지지링
32. 밀어올리기 코렛트 33. 흡착 코렛트
33a. 흡착구멍 34. 레이저 광원
35. 레이저 빛 40. 지지링
41. 지지필름 42. 와풀 트레이
43. 히터 100. 커터
101. 소정 사이즈의 다이아 터치필름 102. 반도체칩
103. 코렛트
본 발명은 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름에 관한 것이며, 특히, 시스템 인 패키지(SiP)라 불리는 패키지 형태의 반도체장치의 제조방법과 그것에 이용하는 반도체장치의 제조장치 및 접착필름에 관한 것이다.
디지털 비디오카메라, 디지털 휴대전화, 혹은 노트 PC 등, 휴대용 전자기기의 소형화, 박형화, 경량화에 대한 요구는 강하지는 일변도이며, 이것에 대응하기 위하여 근래의 VLSI 등의 반도체장치에 있어서는 3년에 7할의 축소화를 실현해온 한편으로, 이러한 반도체장치를 프린트 배선기판상에 실장한 전자회로장치로서도, 실장기판(프린트 배선기판)상의 부품의 실장 밀도를 얼마나 향상시키는가가 중요한 과제로서 연구 및 개발이 이루어져 왔다.
예를 들면, 반도체장치의 패키지 형태로서는, DIP(Dual Inline Package) 등의 리드(lead) 삽입형으로부터 표면 실장형으로 이행하고, 또 반도체칩의 패드전극에 땜납이나 금 등으로 이루어지는 범프(bump)(돌기전극)를 설치하고, 페이스 다운으로 범프를 통하여 배선기판에 접속하는 플립칩 실장법이 개발되었다.
또, 반도체칩 상에 있어서 재배선층으로도 칭하여지는 다층 배선이 형성된 형태, 더욱이 반도체칩 상에 형성되는 재배선층을 절연하는 절연층의 층간에 코일 등의 수동소자나 다른 반도체칩이 매립되어 패키지화된 시스템 인 패키지(SiP)라 불리는 복잡한 형태의 패키지로 개발이 진행되고 있다.
상기의 SiP 형태인, 반도체칩 상에 형성되는 재배선층을 절연하는 절연층의 층 사이에 다른 반도체칩이 매립되어 이루어지는 반도체장치를 제조하는 방법으로서, 기판이 되는 반도체칩(이하, 간단히 기판이라고도 칭한다) 상에 다른 반도체칩(이하 간단히 반도체칩이라고도 칭한다)을 다이 본딩(die bonding) 하고, 이것을 피복하여 재배선층을 내장하는 수지층으로 이루어지는 절연층을 형성하는 방법이 널리 알려져 있다.
이러한 반도체장치의 제조방법에 있어서, 기판상에 반도체칩을 다이 본딩하는 방법으로서, 반도체칩이 다이싱 전의 웨이퍼 상태로 공급되는 경우에는, 웨이퍼 상태에서 웨이퍼 이면측으로부터 연삭하여 박형화하고, 웨이퍼 상태로 다이아 터치필름(접착필름)을 라미네이트 하며, 다이싱에 의해 개개의 반도체칩으로 개편화(個片化)하여, 얻어진 반도체칩을 페이스 업 혹은 페이스 다운으로 기판에 마운트 하는 방법이 널리 행해지고 있다.
한편, 반도체칩이 이미 개편화된 상태로 공급되는 경우에는, 통상, 4인치φ의 칩 트레이로 공급하고, 이것을 다이 본더에 의해 페이스 업 혹은 페이스 다운하여 기판에 마운트하고 SiP로 조립한다.
여기서, 웨이퍼 상태로의 다층화나 SiP를 구성하는 수지 등에 기인하는 제약이 있으므로, SiP에 조립한 반도체칩으로서는 50㎛정도로까지 박형화가 필요로 되고 있고, 개편화된 반도체칩에 대해서도 이하와 같은 순서로 박형화를 행한다.
즉, 반도체칩을 연삭용의 보호테이프의 중앙부에 높이측정용의 모니터 웨이퍼를 부착하고, 그 주변에 개편화한 반도체칩을 나열하여 접합시켜, 모니터 웨이퍼의 두께를 모니터하면서 연삭한다.
연삭하여 얻어진 박형의 반도체칩은, 기판상에 마운트 하기 위해 전사시트 등에 다시 붙여 다이 본더로 공급된다.
여기서, 예를 들면, 다이 본더에 있어서 절연성 페이스트를 이용하여 페이스 업으로 접합하도록 하는 경우, 페이스트를 균일한 막두께로 하기 위한 스크럽 동작이 필요하게 된다. 그러나, 박형의 반도체칩으로는 강도가 부족해서 갈라져 버릴 우려가 있으므로 스크럽할 수 없고, 이 때문에 박형의 반도체칩은 페이스트에 의한 접합은 불가능하다.
그 때문에, 박형의 반도체칩은 막두께가 균일한 다이아 터치필름을 이용하여 접합하게 된다.
다이아 터치필름은, 도 15의 모식도에 나타낸 바와 같이, 통상, 롤(R1)의 상태로 공급된다.
이것은, 반도체칩의 폭보다 넓은 폭(W1)을 가지므로, 실제로 사용할 때에는, 도 16의 모식도에 나타낸 바와 같이, 반도체칩의 폭(W2)에 맞추어 컷한 롤(R2)과, 또한 도 17의 모식도에 나타낸 바와 같이, 롤(R2)로부터 커터(100)로 반도체칩 사이즈로 잘라내어, 얻어진 소정 사이즈의 다이아 터치필름(101)을 반도체칩(102)에 코렛트(103)를 이용하여 접합한다.
이와 같이 하여 다이아 터치필름을 접합한 반도체칩은, 흡착 코렛트(103)에 의해 기판상으로 반송되고, 기판상에 마운트 된다.
그러나, 상기와 같은 방법에 있어서는, 칩의 폭에 맞추어 컷한 롤을 준비하지 않으면 안 되고, 사이즈가 다른 복수 종류의 반도체칩을 취급하는 경우에는 로스가 커져 버린다.
더욱이, 컷 후에 정밀도 좋게 반도체칩에 접합하는 것이 곤란하고, 반도체칩으로부터 다이아 터치필름이 비어져 나오기 쉬우며, 실제로는 비어져 나와버린 경우, 다이아 터치필름이 비어져 나온 부분에 대하여는 감광성이 없고, 비어홀의 개구가 불가능하게 되므로, 배선불량이 발생할 우려가 있다.
해결하고자 하는 문제점은, 개편화되고, 또한 박형화된 반도체칩을 기판상에 마운트 하는 경우, 다이아 터치필름(접착필름)의 로스가 크고, 반도체칩으로부터 다이아 터치필름이 비어져 나와 배선불량이 발생하기 쉬운 점이다.
본 발명의 반도체장치의 제조방법은, 반도체칩을 접착필름에 의해 기판상에 마운트하는 반도체장치의 제조방법에 있어서, 지지필름상에 설치된 접착필름에 대하여, 상기 접착필름측으로부터 상기 지지필름의 표면 또는 도중의 깊이까지 절단홈을 삽입하고, 상기 접착필름을 소정 사이즈로 절단하는 공정과, 상기 지지필름을 잡아당겨, 절단된 개개의 상기 접착필름으로 분리하는 공정과, 절단된 개개의 상기 접착필름에 반도체칩을 접합하는 공정과, 상기 반도체칩을 상기 접착필름에 의해 상기 기판상에 마운트하는 공정을 가진다.
상기의 본 발명의 반도체장치의 제조방법은, 반도체칩을 접착필름에 의해 기판상에 마운트하는 반도체장치의 제조방법에 있어서, 우선, 지지필름상에 설치된 접착필름에 대하여, 접착필름측으로부터 지지필름의 표면 또는 도중의 깊이까지의 절단홈을 삽입하고, 접착필름을 소정 사이즈로 절단한다.
다음으로, 지지필름을 잡아당겨, 절단된 개개의 접착필름으로 분리하고, 절단된 개개의 접착필름에 반도체칩을 접합하여, 반도체칩을 접착필름에 의해 기판상으로 마운트 한다.
또한, 본 발명의 반도체장치의 제조장치는, 반도체칩을 접착필름에 의해 기판상에 마운트하는 반도체장치의 제조장치에 있어서, 소정 사이즈로 절단된 접착필름이 설치된 지지필름을 지지하는 지지부와, 상기 접착필름이 설치된 면의 이면측으로부터, 상기 지지필름을 잡아당겨 절단된 개개의 상기 접착필름으로 분리하도록 상기 지지필름을 밀어올리기 위해 선단이 둥글게 이루어진 밀어올리기 치구와, 상기 반도체칩을 흡착하여 유지하고, 개개로 분리된 상기 접착필름에 상기 반도체칩을 접합하며, 상기 접착필름을 접합한 반도체칩을 흡착하여 유지하여, 상기 기판상에 마운트 하는 흡착부를 가진다.
상기의 본 발명의 반도체장치의 제조장치는, 반도체칩을 접착필름에 의해 기판상에 마운트 하는 반도체장치의 제조장치에 있어서, 지지부와, 밀어올리기 치구와, 흡착부를 가진다.
지지부는, 소정 사이즈로 절단된 접착필름이 설치된 지지필름을 지지한다.
밀어올리기 치구는 선단이 둥글게 되어 있어, 접착필름이 설치된 면의 이면측으로부터, 지지필름을 잡아당겨 절단된 개개의 접착필름으로 분리하도록 지지필름을 밀어 올린다.
또, 흡착부는, 반도체칩을 흡착하여 유지하고, 개개로 분리된 접착필름에 반도체칩을 접합하며, 접착필름을 접합한 반도체칩을 흡착하여 유지하여, 기판상에 마운트 한다.
또, 본 발명의 접착필름은, 반도체칩을 기판상에 접착하는 접착필름에 있어서, 지지필름상에 설치되어 있고, 상기 접착필름측으로부터 상기 지지필름의 표면 또는 도중의 깊이까지의 절단홈이 삽입되어, 소정 사이즈로 절단되어 있다.
상기의 본 발명의 접착필름은, 반도체칩을 기판상에 접착하는 접착필름에 있어서, 지지필름상에 설치되어 있다.
여기서, 접착필름 측으로부터 지지필름의 표면 또는 도중의 깊이까지의 절단홈이 삽입되어, 소정 사이즈로 절단되어 있다.
이하에, 본 발명에 관한 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름의 실시의 형태에 대하여, 도면을 참조하여 설명한다.
(제 1 실시형태)
본 실시형태에 관한 반도체장치는, 기판이 되는 반도체칩(이하 간단히 기판이라고도 칭한다)상에 다른 반도체칩(이하 간단히 반도체칩이라고도 칭한다)이 다이 본딩되고, 이것을 피복하여 재배선층을 내장하는 수지층으로 이루어지는 절연층이 형성되어 있는 SiP 형태의 반도체장치이다.
반도체칩 및 기판에는, 각각 소정의 반도체소자나 전자회로가 설치되어 있으며, 재배선층에 의해 서로 접속되어, 반도체칩 및 기판이 집적되어 있다.
상기의 반도체칩은, 개편화된 상태로 공급되어 절연층 중에 매립되기 위해 50㎛ 정도의 두께까지 박막화된 것이다.
이 박막화는, 예를 들면, 반도체칩을 연삭용의 보호테이프 중앙부에 높이측정용의 모니터 웨이퍼를 부착하고, 그 주변에 개편화한 반도체칩을 나열하여 접합하여, 모니터 웨이퍼의 두께를 모니터하면서 연삭하여 행한다.
상기와 같이 박막화된 반도체칩은, 다이아 터치필름(접착필름)에서 의해 페이스 업으로 기판에 마운트되어, SiP로 조립된다.
도 1은 상기의 다이아 터치필름의 공급시(사용전)에 있어서의 단면도이다.
예를 들면, 에폭시 수지 등의 접착성 수지로 이루어지는 막두께 10~50㎛의 다이아 터치필름(10)은, 폴리에틸렌 테레프탈레이트(PET) 등으로 이루어지는 막두께 50㎛의 지지필름(11)과 동일하게 PET 등으로 이루어지는 막두께 20㎛의 커버필름(12)에 끼워져 공급된다.
사용할 때에는, 우선 커버필름(12)을 다이아 터치필름(10)으로부터 박리하고, 다이아 터치필름(10) 상에 접착 대상이 되는 반도체칩을 접합한 후, 지지필름(11)을 박리하여, 다이아 터치필름(10)에 의해 반도체칩을 기판상에 접합한다.
다음으로, 본 실시형태에 관한 반도체칩을 상기의 다이아 터치필름에 의해 기판상에 마운트 하는 반도체장치의 제조방법에 대하여 설명한다.
우선, 다이아 터치필름(10) 상에 설치된 커버필름(12)을 박리하고, 지지필름(11) 상에 설치된 다이아 터치필름(10)에 대하여 절단홈을 삽입하여, 다이아 터치필름(10)을 소정 사이즈로 절단한다.
여기서, 다이아 터치필름을 절단하기 위해서는, 예를 들면, 도 2의 모식도에 나타내는 구성의 일단날(一段刃)(30)을 이용한다. 이것은, 원반 형상의 기체(基體)의 바깥 둘레에 형발인(型拔刃)을 설치한 구성이며, 도 2는 원반의 표면에 대하여 수직인 면에서의 단면도에 해당한다.
예를 들면, 날의 길이(L)는 0.5㎛ 정도이고, 날의 선단각(先端角)(θ)은 7~13°이며, 다이아 터치필름을 절단했을 때에 다이아 터치필름을 구성하는 수지 성분이 접착하기 어렵도록, 표면에 불소계 피막이 형성되어 있다.
다이아 터치필름(10)에 절단홈을 넣을 때에는, 도 3의 모식도에 나타낸 바와 같이, 지지필름(11) 상에 설치된 다이아 터치필름(10)에 대하여, 일단날(30)을 이용하여, 다이아 터치필름(10) 측으로부터 지지필름(11)의 도중의 깊이(D)까지의 절단홈(10a)을 넣어, 지지필름(11)을 완전하게 절단하지 않도록 다이아 터치필름(10)을 절단한다. 지지필름(11)에 넣는 절단홈(10a)의 깊이(D)는, 예를 들면, 10㎛로 한다.
상기와 같이 다이아 터치필름(10)에 절단홈을 넣을 때에는, 예를 들면, 도 4의 평면도에 나타낸 바와 같이, 반도체칩 사이즈에 대응하는 사이즈로 주사위 눈 형태로 절단홈(10a)을 넣는다.
이 방법에서는, 상기의 다이아 터치필름을 소정 사이즈로 절단할 때에, 반도체칩의 폭보다 큰 폭을 가지는 롤로부터 시트형상의 다이아 터치필름을 공급하여도, 소정 사이즈로 잘라내는 것이 가능해져, 임의 사이즈의 다이아 터치필름을 공급하여도 대응할 수 있다.
이때, 후속 공정인 지지필름을 잡아당기는 공정에 있어서, 접착필름이 잡아 당겨진 후에도 반도체칩의 사이즈를 넘지 않는 사이즈로 하여 절단하는 것이 바람직하다. 즉, 잘라내는 다이아 터치필름의 사이즈는, 그것을 이용하여 접착하는 반도체칩의 사이즈보다도 작게 한다.
이것은, 후의 공정에서 지지필름을 잡아당겨 개개의 다이아 터치필름으로 분리할 때에, 다이아 터치필름 자체도 잡아 당겨져 버리므로, 이 잡아 당겨진 상태에서도 반도체칩으로부터 비어져 나오지 않게 하기 위한 것이다. 구체적으로는, 반도체칩의 2변의 각각에 대하여, 각각의 방향으로 50㎛ 정도 작게 잘라내도록 한다.
다음으로, 지지필름(11)을 잡아당겨, 절단된 개개의 접착필름(10)으로 분리한다.
본 실시형태에 있어서는, 이 공정을 행하기 위한 반도체장치의 제조장치로서 도 5의 모식도에 나타내는 다이 본더를 이용한다.
도 5의 다이 본더는, 반도체칩을 다이아 터치필름에 의해 기판상에 마운트 하기 위한 반도체장치의 제조장치이며, 다이싱 링이라 칭해지는 지지링(지지부)(31)과, 밀어올리기 코렛트(밀어올리기 치구(治具))(32)와, 흡착 코렛트(흡착부)(33)를 가진다.
지지링(31)은, 상기의 공정으로 소정 사이즈로 절단된 다이아 터치필름(10)이 설치된 지지필름(11)을 지지하고, 이 상태로 웨이퍼 척에 세트된다.
밀어올리기 코렛트(32)는, 선단이 둥글게 되어 있고, 지지필름(11)을 잡아당겨, 절단홈(10a)에 대하여 절단된 개개의 다이아 터치필름(10)으로 분리하도록, 다이아 터치필름(10)이 설치된 면의 이면측으로부터 지지필름(11)을 밀어 올린다.
밀어올리기 코렛트(32)는, 다이 본더에 통상 설치되어 있는 반도체칩을 밀어 올려서 지지필름으로부터 박리하기 위한 밀어올리기 니들(needle)에 대신하여 설치된 것으로, 최소한의 개조로 기존의 장치를 이용할 수 있다. 이 밀어올리기에 의한 다이아 터치필름(10) 간의 분리 폭은 50~100㎛ 정도로 하고, 밀어올리기 코렛트(32)의 선단의 곡률반경은 반도체칩의 크기의 10배 정도로 한다.
흡착 코렛트(33)는, 내장하는 흡착구멍(33a)에 의해 흡인하여, 반도체칩(21)을 흡착할 수 있으나, 이것에 대해서는 후술한다.
상기의 다이 본더를 이용하여, 밀어올리기 코렛트(32)로 다이아 터치필름(10)이 설치된 면의 이면측으로부터 지지필름(11)을 밀어올리는 것에 의해, 절단홈(10a)에 대하여 절단된 개개의 접착필름으로 분리하도록, 지지필름(11)을 잡아당길 수 있다.
다음으로, 절단된 개개의 다이아 터치필름(10)에, 두께가, 예를 들면, 50㎛ 정도로까지 박형화된 반도체칩(21)을 접합하고, 또한, 반도체칩(21)을 다이아 터치필름(10)에 의해 기판(20)상에 마운트 한다.
이 공정은, 상기의 다이 본더의 흡착 코렛트(33)를 이용한다.
흡착 코렛트(33)는, 내장하는 흡착구멍(33a)에 의해 흡인하며, 반도체칩(21)을 흡착하여 유지하는 기능을 가지고, 도 5의 모식도에 나타낸 바와 같이, 개개로 분리된 다이아 터치필름(10)에 반도체칩(21)을 접합하며, 또한, 도 6의 모식도에 나타낸 바와 같이, 다이아 터치필름(10)을 접합한 반도체칩(21)을 흡착하여 유지하고, 기판(20)상에 마운트 한다.
흡착 코렛트(33)는 도시하지 않은 펄스 히터를 내장하고 있어, 예를 들면, 다이아 터치필름(10)에 반도체칩(21)을 접합할 때 60~80℃의 온도로 3초 정도의 가열을 행한다. 이것에 의해, 다이아 터치필름(10)에 보이드(void)가 발생하는 것을 방지할 수 있다. 이 흡착 코렛트에 인가하는 가중은, 예를 들면 1칩당 1N으로 한다.
여기서, 다이아 터치필름(10)에 반도체칩(21)을 접합하는 데는, 다이아 터치필름(10)을 절단했을 때의 절단홈 위치를 밀어올리기 코렛트가 밀어올리기 전에 반도체칩의 위치를 화상처리하고, 얻어진 데이터를 이용하여 위치 맞춤을 행하여, 접합한다.
또, 다이아 터치필름(10)을 접합한 반도체칩(21)을 기판(20)상에 마운트 할 때에도, 펄스 히터로 60~80℃의 온도로 3초 정도의 가열을 행한다. 또한, 포스트 베이크 처리로서, 기판마다 140~160℃의 온도로 가열하여, 완전하게 접착시킨다.
이후의 공정으로서는, 예를 들면, 다이아 터치필름(10)에 의해 기판(20)상에 다이 본딩된 반도체칩(21)을 피복하고, 반도체칩(21)과 기판(20), 더욱이는 코일 등의 수동소자를 전기적으로 접속하는 재배선층과, 이것을 내장하는 수지층으로 이루어지는 절연층을 형성하여, SiP 형태의 반도체장치를 제조한다.
본 실시형태의 반도체장치의 제조방법에 의하면, 박형화 및 개편화된 반도체칩에 대한, 다이아 터치필름의 접합공정 및 기판으로의 마운트 공정을 도입하는 것으로, 임의의 형상으로의 개편칩에 대한 다이아 터치필름의 접합이 가능하게 된다.
또, 다이아 터치필름을 시트형상에서의 컷 방법을 도입하는 것으로, 통상의 웨이퍼에 대응하고 있는 다이 본더의 밀어올리기 니들 부분을 변경하는 것만으로 대응할 수 있다.
더욱이, 다이아 터치필름과 반도체칩의 얼라이먼트는, 다이 본더를 채용하는 것으로 높은 정밀도를 달성할 수 있어, 다이아 터치필름의 반도체칩으로부터 비어져 나는 것을 최소한으로 억제할 수 있다.
이와 같이, 본 실시형태의 반도체장치의 제조방법에 의하면, 시트형상의 접착필름을 그대로 사용할 수 있으므로 로스는 작고, 또한, 반도체칩으로부터 접착필름이 비어져 나오지 않도록 마운트 할 수 있으므로 배선불량의 발생을 억제하여 제조할 수 있다.
본 실시형태의 반도체장치의 제조장치에 의하면, 본 실시형태의 반도체장치의 제조방법을 실현할 수 있어, 반도체칩에 대응하여 절단된 시트형상의 접착필름을 개개의 접착필름으로 분리하고, 반도체칩을 접착필름에 의해 기판상에 마운트 할 수 있다.
본 실시형태의 다이아 터치필름은, 본 실시형태의 반도체장치의 제조방법에 대하여 사용할 수 있고, 반도체칩으로부터 비어져 나오지 않도록 하여 반도체칩을 기판상에 접착할 수 있다.
(제 2 실시형태)
본 실시형태에 관한 반도체장치의 제조방법은, 실질적으로 제 1 실시형태와 같지만, 다이아 터치필름을 개개의 반도체칩에 대응한 소정의 사이즈로 절단하는 공정에 있어서, 원반 형상의 기체의 바깥 둘레에 형발인을 설치한 일단날(30)을 이용하는 대신에, 도 7의 모식도에 나타낸 바와 같이, 지지필름(11)상에 설치된 다이아 터치필름(10)에 대하여, 레이저 광원(34)으로부터, 다이아 터치필름(10)이 흡수하고, 또한 PET 등으로 이루어지는 지지필름(11)이 실질적으로 흡수하지 않는 파장의 레이저광(35)을 조사한다. 예를 들면, YAG 레이저나 CO2 레이저를 이용할 수 있다. 레이저광(35)은 지지필름(11)을 투과하여 흡수되지 않으므로, 지지필름(11)상에 설치된 다이아 터치필름(10)에 대하여, 다이아 터치필름(10) 측으로부터 지지필름(11)의 표면까지의 절단홈을 삽입하고, 다이아 터치필름(10)을 소정 사이즈로 절단할 수 있다.
상기 이외는 실질적으로 제 1 실시형태와 마찬가지로 하여 행할 수 있다.
본 실시형태의 반도체장치의 제조방법에 의하면, 제 1 실시형태와 마찬가지로, 시트형상의 접착필름을 그대로 사용할 수 있으므로 로스는 작고, 또, 반도체칩으로부터 접착필름이 비어져 나오지 않게 마운트 할 수 있으므로 배선불량의 발생을 억제하여 제조할 수 있다.
(제 3 실시형태)
본 실시형태에 관한 반도체장치의 제조방법은, 실질적으로 제 1 실시형태와 같지만, 지지필름을 잡아당겨, 절단된 개개의 접착필름으로 분리하는 공정에 있어서, 도 5의 다이 본더를 이용하지 않고, 이하와 같은 방법에 의해 분리하는 것이 다르다.
본 실시형태에 관한 반도체장치의 제조방법에 대하여, 이하에 설명한다.
우선, 도 8의 모식도에 나타낸 바와 같이, 지지링(웨이퍼링)(40)에 지지필름(UV 시트)(41)을 접합하고, 롤링 전사방식 등의 방법에 의해 지지필름(41)에 지지필름(11)이 부착된 다이아 터치필름(10)을 전사하여 접합한다.
다음으로, 도 9의 모식도에 나타낸 바와 같이, 다이아 터치필름(10)으로부터 지지필름(11)을 박리한다. 이것으로, 지지필름(41)상에 다이아 터치필름(10)만이 존재하는 상태가 된다.
다음으로, 톰슨 바에 의해, 지지필름(41)상에 설치된 다이아 터치필름(10)에 대하여, 다이아 터치필름(10) 측으로부터 지지필름(41)의 도중의 깊이까지의 절단홈을 넣고, 다이아 터치필름(10)을 소정 사이즈로 절단한다.
즉, 우선, 도 10의 모식도에 나타낸 바와 같이, 한쪽 방향으로 평행한 절단홈(10a)을 넣는다. 다음으로, 도 11에 나타낸 바와 같이, 절단방향을 90도 회전시켜, 한쪽 방향과 대략 직교하는 다른 방향으로 절단홈(10a)을 넣어, 구형(矩形) 형상이 되도록 절단한다.
상기의 다이아 터치필름(10)의 절단에 있어서는, 지지필름(41)을 완전하게 절단하는 일이 없도록 하고, 다이아 터치필름(10)의 사이즈는, 제 1 실시형태와 마찬가지로, 다음의 잡아당기기 공정에서 사이즈가 커지므로, 이것을 고려하여 미리 작게 절단해 둔다.
다음으로, 도 12의 모식도에 나타낸 바와 같이, 지지필름을 지지링에 접합한 후, 확장기(expander)에 의해 지지링(40)의 중심으로부터 방사선 방향으로 지지필름(41)을 잡아당긴다. 이때, 절단된 다이아 터치필름(10)도 동일하게 잡아 당겨진다. 이것에 따라서, 각 다이아 터치필름(10)의 사이의 간격도 잡아 당겨져, 개개의 다이아 터치필름(10)으로 분리된다.
　여기서, 절단되어 있는 다이아 터치필름(10) 간의 간격이 0.3mm 이상이 되도록 설정한다.
다음으로, 도 13의 모식도에 나타낸 바와 같이, 단적(段積) 자동공급 가능한 와풀 트레이(42)에 실어서 미리 박형화된 반도체칩(21)을 공급하고, 도시하지 않은 코렛트 등을 이용하여, 반도체칩(21)을 외형 기준으로 개개로 분리된 다이아 터치필름(10)에 접합한다. 외형기준으로 하는 것으로, 탑재 정밀도는 ±15㎛ 정도가 된다. 여기서는, 칩의 중심과 각도를 화상처리 등으로 확인하여, 적절한 방향으로 조절하고, 접합한다.
반도체칩(21)의 사이즈는, 예를 들면, 3.55mm×4.7mm, 두께 0.025mm이다.
다음으로, 도 14의 모식도에 나타낸 바와 같이, 지지링(40)을 유지하여 이동하고, 히터(43)를 이용하여, 지지필름(41)을 통하여 다이아 터치필름(10)을 소정의 온도 및 시간으로 가열한다. 가열이 종료하면, 그대로 다이 본더에 세트하고, 다이아 터치필름(10)이 접합된 반도체칩(21)을 지지필름(41)으로부터 박리하여, 기판상에 다이 본딩한다.
이후의 공정은, 제 1 실시형태와 동일하게 행할 수 있다.
본 실시형태의 반도체장치의 제조방법에 의하면, 제 1 실시형태와 마찬가지로, 시트형상의 접착필름을 그대로 사용할 수 있으므로 로스는 작고, 또, 반도체칩으로부터 접착필름이 비어져 나오지 않게 마운트 할 수 있으므로 배선불량의 발생을 억제하여 제조할 수 있다.
본 발명은 상기의 설명으로 한정되지 않는다.
예를 들면, SiP 형태의 반도체장치로서, 기판이 되는 반도체칩 상에 형성되는 수지층 중에 매립되는 것은, 다른 반도체칩으로 한정되지 않고, 더욱이 코일 등의 수동소자나, 그 외의 전자소자 등이 매립되어 있어도 좋다.
그 외, 본 발명의 요지를 벗어나지 않는 범위에서, 여러 가지의 변경이 가능하다.
본 발명의 반도체장치의 제조방법은, 시스템 인 패키지 형태의 반도체장치를 제조하는 데에 적용할 수 있다.
또, 본 발명의 반도체장치의 제조장치는, 본 발명의 반도체장치의 제조방법을 실시하기 위한 시스템 인 패키지 형태의 반도체장치를 제조하는 장치로서 적용할 수 있다.
또한, 본 발명의 다이아 터치필름은, 본 발명의 반도체장치의 제조방법을 실시하기 위한 반도체칩을 기판에 다이 본딩 하기 위한 다이아 터치패널로서 적용할 수 있다.
본 발명의 반도체장치의 제조방법은, 시트형상의 접착필름을 그대로 사용할 수 있으므로 로스는 작다. 또, 반도체칩으로부터 접착필름이 비어져 나오지 않도록 마운트 할 수 있으므로 배선불량의 발생을 억제하여 제조할 수 있다.
본 발명의 반도체장치의 제조장치는, 본 발명의 반도체장치의 제조방법을 실현할 수 있고, 반도체칩에 대응하여 절단된 시트형상의 접착필름을 개개의 접착필름으로 분리하여, 반도체칩을 접착필름에 의해 기판상에 마운트 할 수 있다.
본 발명의 접착필름은, 본 발명의 반도체장치의 제조방법에 있어서 사용할 수 있고, 반도체칩으로부터 비어져 나오지 않도록 하여 반도체칩을 기판상에 접착할 수 있다.

Claims (9)

  1. 반도체칩을 접착필름에 의해 기판상에 마운트 하는 반도체장치의 제조방법에 있어서,
    지지필름상에 설치된 접착필름에 대하여, 상기 접착필름 측으로부터 상기 지지필름의 표면 또는 도중의 깊이까지 절단홈을 삽입하여, 상기 접착필름을 소정 사이즈로 절단하는 공정과,
    상기 지지필름을 잡아당겨, 절단된 개개의 상기 접착필름으로 분리하는 공정과,
    절단된 개개의 상기 접착필름에 반도체칩을 접합하는 공정과,
    상기 반도체칩을 상기 접착필름에 의해 상기 기판상에 마운트 하는 공정을 가지는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    　상기 접착필름을 소정 사이즈로 절단하는 공정에 있어서는, 일단날(一段刃)로 절단하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 접착필름을 소정 사이즈로 절단하는 공정에 있어서는, 상기 지지필름이 흡수하지 않는 파장의 레이저 빛을 상기 접착필름에 조사하여 절단하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    상기 접착필름을 소정 사이즈로 절단하는 공정에 있어서는, 상기 지지필름을 잡아당기는 공정에 있어서 상기 접착필름이 잡아 당겨진 후에도 상기 반도체칩의 사이즈를 초과하지 않는 사이즈로 하여 절단하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1항에 있어서,
    상기 지지필름을 잡아당기는 공정에 있어서는, 상기 접착필름이 설치된 면의 이면측으로부터 상기 지지필름에 선단이 둥글게 이루어진 밀어올리기 치구(治具)로 밀어올려 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1항에 있어서,
    상기 지지필름을 잡아당기는 공정에 있어서는, 상기 지지필름을 지지링에 접합시키고, 상기 지지링의 중심으로부터 방사선 방향으로 상기 지지필름을 잡아당겨 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 1항에 있어서,
    상기 접착필름을 소정 사이즈로 절단하는 공정에 있어서는, 상기 반도체칩의 폭보다 큰 폭을 가지는 시트형상의 접착필름을 공급하여 절단하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 반도체칩을 접착필름에 의해 기판상에 마운트 하는 반도체장치의 제조장치에 있어서,
    소정 사이즈로 절단된 접착필름이 설치된 지지필름을 지지하는 지지부와,
    상기 접착필름이 설치된 면의 이면측으로부터, 상기 지지필름을 잡아당겨서 절단된 개개의 상기 접착필름으로 분리하도록 상기 지지필름을 밀어 올리기 위해 선단이 둥글게 이루어진 밀어올리기 치구와,
    상기 반도체칩을 흡착하여 유지하고, 개개로 분리된 상기 접착필름에 상기 반도체칩을 접합시키며, 상기 접착필름을 접합시킨 반도체칩을 흡착하여 유지하여, 상기 기판상에 마운트 하는 흡착부를 가지는 것을 특징으로 하는 반도체장치의 제조장치.
  9. 삭제
KR1020040075243A 2003-10-02 2004-09-20 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름 KR101113965B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00344592 2003-10-02
JP2003344592A JP3933118B2 (ja) 2003-10-02 2003-10-02 半導体装置の製造方法および半導体装置の製造装置

Publications (2)

Publication Number Publication Date
KR20050033000A KR20050033000A (ko) 2005-04-08
KR101113965B1 true KR101113965B1 (ko) 2012-03-05

Family

ID=34309136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075243A KR101113965B1 (ko) 2003-10-02 2004-09-20 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름

Country Status (5)

Country Link
US (2) US7214567B2 (ko)
EP (1) EP1521299B1 (ko)
JP (1) JP3933118B2 (ko)
KR (1) KR101113965B1 (ko)
DE (1) DE602004016097D1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US7126825B2 (en) * 2004-12-07 2006-10-24 Cleavage Enterprise Co., Ltd. Combined chip/heat-dissipating metal plate and method for manufacturing the same
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
WO2010045754A1 (en) * 2008-10-23 2010-04-29 Freescale Semiconductor Inc. Method for singulating electronic components from a substrate
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
US9176558B2 (en) 2009-09-29 2015-11-03 Silicon Laboratories Inc. Optimizing bias points for a semiconductor device
JP2011077429A (ja) * 2009-10-01 2011-04-14 Disco Abrasive Syst Ltd ワーク分割方法
JP2012191019A (ja) * 2011-03-10 2012-10-04 Shin Etsu Chem Co Ltd 光半導体装置用接着剤シートの製造方法及び光半導体装置用接着剤シート
JP2013089750A (ja) * 2011-10-18 2013-05-13 Shin Etsu Chem Co Ltd 光半導体装置用粘着フィルム、光半導体装置用粘着フィルムシート、及び光半導体装置の製造方法
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP2016063012A (ja) * 2014-09-17 2016-04-25 株式会社東芝 半導体装置の製造方法
KR101879029B1 (ko) * 2016-01-22 2018-07-16 양진석 선택적 전사방식에 의한 칩 이송장치 및 이송방법
CN105904099B (zh) * 2016-05-09 2017-09-29 环维电子(上海)有限公司 一种sip模组的制造方法、银胶沟槽的切割方法及***
CN106989996B (zh) * 2017-03-29 2019-10-11 中国石油大学(华东) 单向液压扩径式管道断裂模拟实验装置及实验方法
WO2019058425A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム
JP7102305B2 (ja) * 2018-09-19 2022-07-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US11551986B2 (en) * 2020-04-02 2023-01-10 Texas Instruments Incorporated Shape memory polymer for use in semiconductor device fabrication
US11699677B2 (en) * 2020-06-30 2023-07-11 Openlight Photonics, Inc. Die-to-wafer bonding utilizing micro-transfer printing
DE102022003764A1 (de) 2022-10-12 2024-04-18 Giesecke+Devrient ePayments GmbH Modulträgerband

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120136A (en) 1980-02-28 1981-09-21 Toshiba Corp Pellet mounting method
JPS60224236A (ja) 1984-04-20 1985-11-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2866453B2 (ja) * 1990-07-04 1999-03-08 ローム株式会社 エキスパンドテープ及びチップ部品の実装方法
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
JP3348923B2 (ja) 1993-07-27 2002-11-20 リンテック株式会社 ウェハ貼着用粘着シート
US6136137A (en) * 1998-07-06 2000-10-24 Micron Technology, Inc. System and method for dicing semiconductor components
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US6514795B1 (en) * 2001-10-10 2003-02-04 Micron Technology, Inc. Packaged stacked semiconductor die and method of preparing same
US6889427B2 (en) * 2002-02-15 2005-05-10 Freescale Semiconductor, Inc. Process for disengaging semiconductor die from an adhesive film
TWI225279B (en) 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法

Also Published As

Publication number Publication date
JP2005116545A (ja) 2005-04-28
EP1521299B1 (en) 2008-08-27
US7214567B2 (en) 2007-05-08
KR20050033000A (ko) 2005-04-08
EP1521299A3 (en) 2005-10-05
US20050074921A1 (en) 2005-04-07
US20070246165A1 (en) 2007-10-25
JP3933118B2 (ja) 2007-06-20
EP1521299A2 (en) 2005-04-06
DE602004016097D1 (de) 2008-10-09

Similar Documents

Publication Publication Date Title
KR101113965B1 (ko) 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름
US7294531B2 (en) Wafer level chip stack method
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR100433781B1 (ko) 반도체장치의 제조방법
US7820487B2 (en) Manufacturing method of semiconductor device
US20140134796A1 (en) Method And System For A Semiconductor Device Package With A Die To Interposer Wafer First Bond
KR20070113991A (ko) 기판 처리 방법 및 반도체 장치를 제조하는 방법
JP2002033342A (ja) 半導体チップの製造方法およびその実装方法
JP2008028325A (ja) 半導体装置の製造方法
JP2010118373A (ja) 半導体装置の製造方法
JP2007123362A (ja) デバイスの製造方法
US20120315710A1 (en) Method for producing reconstituted wafers and method for producing semiconductor devices
JP2011181822A (ja) 半導体装置の製造方法
CN101752273B (zh) 半导体器件的制造方法
US20050121781A1 (en) Semiconductor device and manufacturing method thereof
TWI590398B (zh) 製造包含高可靠性晶粒底膠之積體電路系統的方法
TWI266375B (en) Semiconductor device and manufacture method thereof
TWI305950B (en) Flip-attached and underfilled semiconductor device and method
JP3344372B2 (ja) 半導体装置の製造方法
KR102009492B1 (ko) 플렉서블 전자 소자 제작을 위한 전사 장비 및 이를 이용한 전사 방법
US20050196901A1 (en) Device mounting method and device transport apparatus
JP3719921B2 (ja) 半導体装置及びその製造方法
US20040043551A1 (en) Method of making a microelectronic assembly
US20050145328A1 (en) Die molding for flip chip molded matrix array package using UV curable tape

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee