KR101110817B1 - 필터회로 및 이를 포함하는 집적회로 - Google Patents
필터회로 및 이를 포함하는 집적회로 Download PDFInfo
- Publication number
- KR101110817B1 KR101110817B1 KR1020100109033A KR20100109033A KR101110817B1 KR 101110817 B1 KR101110817 B1 KR 101110817B1 KR 1020100109033 A KR1020100109033 A KR 1020100109033A KR 20100109033 A KR20100109033 A KR 20100109033A KR 101110817 B1 KR101110817 B1 KR 101110817B1
- Authority
- KR
- South Korea
- Prior art keywords
- shifting
- initial value
- response
- activated
- stored
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/026—Averaging filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Networks Using Active Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Description
도 2는 본 발명의 일실시예에 따른 필터회로의 구성도,
도 3은 본 발명에 따른 필터회로의 동작을 설명하기 위한 도면,
도 4는 본 발명의 다른 일실시예에 따른 필터회로의 구성도,
도 5는 본 발명에 따른 필터회로의 동작을 설명하기 위한 도면,
도 6은 본 발명에 따는 집적회로의 구성도,
도 7은 본 발명에 따른 집적회로가 적용된 지연 고정 루프의 구성도.
Claims (16)
- 입력신호에 응답하여 자신의 저장값을 쉬프팅하는 다수의 쉬프팅부;
여과 깊이에 따라 상기 다수의 쉬프팅부 각각에 저장되는 초기값을 설정하는 초기값 설정부를 포함하고,
상기 초기값 중 활성화된 초기값이 상기 다수의 쉬프팅부 중 미리 설정된 쉬프팅부에 도달하면 출력신호를 생성하는 필터회로.
- 제 1항에 있어서,
상기 여과 깊이에 따라 상기 활성화된 초기값이 상기 미리 설정된 쉬프팅부에 도달하기 위해 거쳐야하는 쉬프팅부의 개수가 달라지는 필터회로.
- 제 1항에 있어서,
상기 초기값 설정부는,
리셋신호가 활성화되면 여과 깊이 정보에 응답하여 상기 다수의 쉬프팅부 각각에 저장되는 상기 초기값을 활성화/비활성화하는 필터회로.
- 제 3항에 있어서,
상기 출력신호에 응답하여 상기 리셋신호를 활성화하는 리셋신호 생성부를 더 포함하는 필터회로.
- 제 4항에 있어서,
상기 리셋신호 생성부는,
상기 입력신호가 비활성화되면, 상기 리셋신호를 활성화하는 필터회로.
- 하나 이상의 입력신호에 응답하여 자신의 저장값을 제1방향 또는 제2방향으로 쉬프팅하는 다수의 쉬프팅부;
여과 깊이에 따라 상기 다수의 쉬프팅부 각각에 저장되는 초기값을 설정하는 초기값 설정부를 포함하고,
상기 초기값 중 활성화된 초기값이 상기 다수의 쉬프팅부 중 미리 설정된 제1쉬프팅부에 도달하면 제1출력신호를 생성하고, 상기 초기값 중 활성화된 초기값이 상기 다수의 쉬프팅부 중 미리 설정된 제2쉬프팅부에 도달하면 제2출력신호를 생성하는 필터회로.
- 제 6항에 있어서,
상기 제1쉬프팅부는 상기 다수의 쉬프팅부 중 미리 설정된 센터 쉬프팅부로 부터 제1방향에 위치하고, 상기 제2쉬프팅부는 상기 센터 쉬프팅부로부터 제2방향에 위치한 필터회로.
- 제 7항에 있어서,
상기 하나의 이상의 입력신호는, 제1입력신호와 제2입력신호를 포함하고, 상기 다수의 쉬프팅부는, 상기 제1입력신호에 응답하여 자신의 저장값을 상기 제1방향으로 쉬프팅하고, 상기 제2입력신호에 응답하여 자신의 저장값을 상기 제2방향으로 쉬프팅하는 필터회로.
- 제 8항에 있어서,
상기 여과 깊이에 따라 상기 활성화된 초기값이 상기 제1쉬프팅부 또는 상기 제2쉬프팅부에 도달하기 위해 거쳐야하는 쉬프팅부의 개수가 달라지는 필터회로.
- 제 6항에 있어서,
상기 초기값 설정부는,
리셋신호가 활성화되면 여과 깊이 정보에 응답하여 상기 다수의 쉬프팅부 각각에 저장되는 상기 초기값을 활성화/비활성화하는 필터회로.
- 제 10항에 있어서,
상기 제1출력신호 또는 상기 제2출력신호에 응답하여 상기 리셋신호를 생성하는 리셋신호 생성부를 더 포함하는 필터회로.
- 하나 이상의 검출신호를 생성하는 검출부;
상기 하나 이상의 검출신호에 응답하여 자신의 저장값을 제1방향 또는 제2방향으로 쉬프팅하는 다수의 쉬프팅부를 포함하되, 여과 깊이에 따라 상기 다수의 쉬프팅부 각각에 저장되는 초기값을 설정하고, 상기 초기값 중 활성화된 초기값이 상기 다수의 쉬프팅부 중 미리 설정된 제1쉬프팅부에 도달하면 제1출력신호를 생성하고, 상기 초기값 중 활성화된 초기값이 상기 다수의 쉬프팅부 중 미리 설정된 제2쉬프팅부에 도달하면 제2출력신호를 생성하는 필터부;
상기 필터부의 상기 제1출력신호 및 상기 제2출력신호에 응답하여 동작을 수행하는 동작부
를 포함하는 집적회로.
- 제 12항에 있어서,
상기 제1쉬프팅부는 상기 다수의 쉬프팅부 중 미리 설정된 센터 쉬프팅부로 부터 제1방향에 위치하고, 상기 제2쉬프팅부는 상기 센터 쉬프팅부로부터 제2방향에 위치한 집적회로.
- 제 13항에 있어서,
상기 하나의 이상의 검출신호는, 제1검출신호와 제2검출신호를 포함하고, 상기 다수의 쉬프팅부는, 상기 제1검출신호에 응답하여 자신의 저장값을 상기 제1방향으로 쉬프팅하고, 상기 제2검출신호에 응답하여 자신의 저장값을 상기 제2방향으로 쉬프팅하는 집적회로.
- 제 12항에 있어서,
상기 여과 깊이에 따라 상기 활성화된 초기값이 상기 제1쉬프팅부 또는 상기 제2쉬프팅부에 도달하기 위해 거쳐야하는 쉬프팅부의 개수가 달라지는 집적회로.
- 제 12항에 있어서,
상기 초기값 설정부는,
리셋신호가 활성화되면 상기 여과 깊이 정보에 응답하여 상기 다수의 쉬프팅부 각각에 저장되는 상기 초기값을 활성화/비활성화하는 집적회로.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100109033A KR101110817B1 (ko) | 2010-11-04 | 2010-11-04 | 필터회로 및 이를 포함하는 집적회로 |
US12/981,161 US8461916B2 (en) | 2010-11-04 | 2010-12-29 | Filter circuit and integrated circuit including the same |
CN201110007848.3A CN102468815B (zh) | 2010-11-04 | 2011-01-14 | 滤波电路和包括它的集成电路 |
JP2011088413A JP5829829B2 (ja) | 2010-11-04 | 2011-04-12 | フィルタ回路およびフィルタ回路を含む集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100109033A KR101110817B1 (ko) | 2010-11-04 | 2010-11-04 | 필터회로 및 이를 포함하는 집적회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101110817B1 true KR101110817B1 (ko) | 2012-02-24 |
Family
ID=45840050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100109033A KR101110817B1 (ko) | 2010-11-04 | 2010-11-04 | 필터회로 및 이를 포함하는 집적회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8461916B2 (ko) |
JP (1) | JP5829829B2 (ko) |
KR (1) | KR101110817B1 (ko) |
CN (1) | CN102468815B (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101716481B1 (ko) * | 2016-01-19 | 2017-03-14 | 엘에스산전 주식회사 | 이동평균 필터의 동작 제어 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980060774A (ko) * | 1996-12-31 | 1998-10-07 | 윤종용 | 디지탈 필터 |
KR20000044687A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 변속 적응필터의 계수변환 제어 장치 및 그 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0813301A1 (en) * | 1996-06-10 | 1997-12-17 | TOSHIBA Electronics Europe GmbH | Adaptive digital filter |
KR100201776B1 (ko) * | 1996-11-06 | 1999-06-15 | 김영환 | 고리 구조를 갖는 적응 등화기 |
US6681059B1 (en) * | 1998-07-28 | 2004-01-20 | Dvdo, Inc. | Method and apparatus for efficient video scaling |
US6745218B1 (en) * | 1999-03-16 | 2004-06-01 | Matsushita Electric Industrial Co., Ltd. | Adaptive digital filter |
JP4756954B2 (ja) | 2005-08-29 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | クロックアンドデータリカバリ回路 |
JP4749096B2 (ja) * | 2005-09-12 | 2011-08-17 | セイコープレシジョン株式会社 | メジアンフィルタ、メジアンフィルタの初期化方法及び位置同定装置 |
JP5250744B2 (ja) * | 2006-07-13 | 2013-07-31 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | フィルタ処理集積回路 |
CN100555863C (zh) * | 2007-06-25 | 2009-10-28 | 中兴通讯股份有限公司 | 利用级联积分梳状滤波器实现带通滤波的方法和装置 |
-
2010
- 2010-11-04 KR KR1020100109033A patent/KR101110817B1/ko active IP Right Grant
- 2010-12-29 US US12/981,161 patent/US8461916B2/en active Active
-
2011
- 2011-01-14 CN CN201110007848.3A patent/CN102468815B/zh active Active
- 2011-04-12 JP JP2011088413A patent/JP5829829B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980060774A (ko) * | 1996-12-31 | 1998-10-07 | 윤종용 | 디지탈 필터 |
KR20000044687A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 변속 적응필터의 계수변환 제어 장치 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2012100242A (ja) | 2012-05-24 |
US8461916B2 (en) | 2013-06-11 |
JP5829829B2 (ja) | 2015-12-09 |
CN102468815A (zh) | 2012-05-23 |
US20120112824A1 (en) | 2012-05-10 |
CN102468815B (zh) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9628040B2 (en) | Class D amplifier circuit | |
US8779817B2 (en) | Spur suppression in a phase-locked loop | |
US9832013B2 (en) | Phased clock error handling | |
US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
JP5748132B2 (ja) | Pll回路 | |
KR20160074339A (ko) | 지연 회로 | |
KR101110817B1 (ko) | 필터회로 및 이를 포함하는 집적회로 | |
JP4772733B2 (ja) | Dll回路 | |
KR102376738B1 (ko) | 프랙셔널 스퍼 잡음을 감소시키기 위한 위상 고정 루프 | |
EP2983295B1 (en) | Delay-locked loop arrangement and method for operating a delay-locked loop circuit | |
JP2007281762A (ja) | フィルタ装置およびこれを用いた半導体装置 | |
US9130807B1 (en) | Data recovery unit (DRU) based on free running oversampling with zero-latency loop | |
KR100983485B1 (ko) | 지연고정루프 기반의 주파수 체배 시스템 및 그 체배 방법 | |
US20170070230A1 (en) | Clock data recovery apparatus and method and phase detector | |
JP2011119903A (ja) | Pll回路 | |
JP5521282B2 (ja) | 位相比較器、位相同期回路及び位相比較制御方法 | |
US7817766B2 (en) | Apparatus and method for avoiding steady-state oscillations in the generation of clock signals | |
JP5888778B2 (ja) | 信号受信回路、信号受信方法及びプログラム | |
JP5322837B2 (ja) | Lsiの電力低減のための適応的クロック位相制御方法および装置 | |
JP2009088600A (ja) | 位相シフト方法および回路 | |
US10484027B2 (en) | Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops | |
KR101022414B1 (ko) | 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로 | |
KR101697309B1 (ko) | 광대역 하모닉 락 발생을 방지하는 지연 고정 루프 회로 그 지연 고정 방법 | |
KR101175243B1 (ko) | 필터회로, 이를 포함하는 집적회로 및 신호의 필터링 방법 | |
JP2022061783A (ja) | 信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 9 |