KR101108848B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR101108848B1
KR101108848B1 KR1020090101809A KR20090101809A KR101108848B1 KR 101108848 B1 KR101108848 B1 KR 101108848B1 KR 1020090101809 A KR1020090101809 A KR 1020090101809A KR 20090101809 A KR20090101809 A KR 20090101809A KR 101108848 B1 KR101108848 B1 KR 101108848B1
Authority
KR
South Korea
Prior art keywords
pad
printed circuit
layer
circuit board
insulating layer
Prior art date
Application number
KR1020090101809A
Other languages
English (en)
Other versions
KR20110045300A (ko
Inventor
구현희
김동진
하정우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090101809A priority Critical patent/KR101108848B1/ko
Publication of KR20110045300A publication Critical patent/KR20110045300A/ko
Application granted granted Critical
Publication of KR101108848B1 publication Critical patent/KR101108848B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따른 인쇄회로기판은 절연층의 상면에 배치되는 고리 형상의 외층 패드 및 상기 외층 패드의 내경보다 작으며 상기 외층 패드의 중심 상에서 상기 절연층과 동일층에 배치되고, 상기 절연층에 의해 전체가 덮이지 않는 내층 패드를 포함함으로써 적층체의 얼라인을 신뢰성 있게 수행할 수 있다.
기판, 인쇄회로기판, 얼라인, 절연층, 비아 홀, 외층 패드, 내층 패드

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판에 관한 것으로서, 보다 상세하게 설명하면 적층체의 얼라인을 신뢰성 있게 수행할 수 있는 인쇄회로기판에 관한 것이다.
인쇄회로기판은 TV, 카메라, VCR 등의 가전용 전자제품뿐 아니라 컴퓨터, 휴대용 단말기 등의 정보기기를 포함한 거의 모든 전자 산업 관련 분야에 필수적인 부품으로 자리매김하고 있다. 특히, 최근의 전자기기간 컨버전스와 부품의 소형화, 집적화로 인해 소형 전자부품과 연결되는 기판의 중요성이 더욱 증가되고 있다.
인쇄회로기판(printed circuit board: PCB)은 기판의 강성에 따라 크게 연성 기판(flexible substrate)과 강성 기판(rigid substrate)으로 나뉘어지며, 배선층의 개수에 따라 단면 PCB, 양면 PCB 및 다층 PCB로 나뉘어진다.
현재는 다층 PCB와 다층 연성 PCB가 시장을 주도하고 있으나, 빌드 업(Build-up) PCB, 임베디드(Embedded) PCB 등도 새롭게 출시되고 있다.
최근 IC칩, 저항, 커패시터 등의 표면 실장용 전자부품의 소형화와 더불어 이들을 장착하는 인쇄회로기판도 고밀도화가 요구되어 다층화되는 경향이 있다. 일반적으로 도체층의 수가 4층, 6층 등의 다층 인쇄회로기판이 사용되며, 산업용으로는 도체층의 층수가 이보다 많은 다층 인쇄회로기판이 사용된다.
다층 인쇄회로기판은 다수의 내층 및 외층을 적층하여 만들어지므로 층간의 배선, 홀의 위치 정렬이 매우 중요하다. 다층 인쇄회로기판의 내층과 외층의 정렬이 어긋나면 층간 접속이 되지 않거나 인접한 배선들이 서로 단락되는 문제가 발생한다.
본 발명은 적층체의 얼라인을 신뢰성 있게 수행할 수 있는 인쇄회로기판을 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기한 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판은 절연층의 상면에 배치되는 고리 형상의 외층 패드 및 상기 외층 패드의 내경보다 작으며 상기 외층 패드의 중심 상에서 상기 절연층과 동일층에 배치되고, 상면 전체가 개방되는 내층 패드를 포함할 수 있다.
이때, 상기 내층 패드는 원형일 수 있다.
또한, 상기 절연층은 에폭시 수지일 수 있다.
또한, 상기 외층 패드 및 내층 패드는 더미 영역에 형성될 수 있다. 여기서, 상기 외층 패드 및 내층 패드를 포함하는 더미 영역은 16개 범위 내에서 2개 이상일 수 있다.
이상에서 설명된 바와 같이 본 발명에 따른 인쇄회로기판은 고리 형상의 외층 패드의 내경보다 작은 내층 패드 전체를 상방향에 대해 개방시킴으로써 기판 상에 적층되는 적층체의 얼라인을 신뢰성 있게 수행할 수 있다.
이하, 본 발명과 관련된 인쇄회로기판에 대하여 도면을 참조하여 보다 상세하게 설명한다.
도 1은 본 발명과 관련된 인쇄회로기판의 외층 패드와 내층 패드의 적층 구조를 나타낸 단면도이다.
도 1에 도시된 본 발명과 관련된 인쇄회로기판은 제1 절연층(150)의 상면에 배치되는 고리 형상의 제1 외층 패드(110) 및 상기 제1 외층 패드(110)의 내경보다 작으며 상기 제1 외층 패드(110)의 중심 상에서 상기 제1 절연층(150)과 동일층에 배치되고, 상면 전체가 개방되는 내층 패드(130)를 포함하고 있다.
제1 외층 패드(110)는 고리 형상으로 형성된다. 이에 따라 외곽 또한 원형을 이루게 되는데 사각형과 같이 각진 형태에 비하여 에칭 등에 의한 패드 외곽의 손상이 적게 발생되므로 패드 형상 변화로 인한 얼라인 신뢰성 저하가 적다.
제1 외층 패드(110)는 제1 절연층(150)의 상면에 배치되는데, 이에 대비하여 제1 절연층(150)과 동일층에 배치되는 패드를 내층 패드(130)라 칭한다. 내층 패드는 기판(190)에 접하여 형성될 수도 있으며 제1 절연층(150)을 포함한 수개의 적층체 상에 형성될 수도 있다. 다시말해, 제1 절연층(150)이 기판(190) 상에 적층되는 것으로 나타내었으나, 이외에도 제1 외층 패드(110) 상에 다시 적층되고 그 표면에 또다른 제2 외층 패드를 배치할 수도 있다. 이때 원래의 외층 패드(110)는 제2 외층 패드에 대해서 내층 패드가 된다.
즉, 제1 외층 패드(110)와 동일층에 제2 절연층이 배치되고, 제2 절연층의 상면에 제2 외층 패드가 배치될 수 있다.
내층 패드(130)는 제1 외층 패드(110)의 내경보다 작으며 제1 외층 패드(110)의 중심 상에 배치된다. 제1 외층 패드(110)가 고리형 형상인 관계로 내층 패드(130) 또한 제1 외층 패드(110)의 내경과 동일한 형상인 원형으로 이루어지는 것이 바람직하다.
또한 내층 패드(130)는 상면 전체가 개방되는데 이는 내층 패드(130) 전체가 절연층(150)에 의하여 덮히지 않는 것을 의미한다. 제1 절연층(150)은 에폭시 수지로 형성될 수 있는데, 에폭시 수지를 포함하는 절연층(150)은 불투명하다. 따라서 내층 패드 전체가 개방되기 위해서는 절연층에 의하여 덮히지 않아야 한다.
이상에 따르면 내층 패드(130)는 기판 상면측에서 바라보았을 때 제1 외층 패드(110) 및 제1 절연층(150)에 의해 가려지지 않게 된다. 다른 관점에서 보면 내층 패드 전체가 개방되도록 비아 홀(151)이 형성된 것으로 볼 수도 있는데 이 상태에서 제1 외층 패드(110)와 내층 패드(130)의 얼라인을 수행하면 신뢰성이 높아지게 됨은 자명하다.
다만 몇가지 고려할 사항이 존재한다.
도 1에 도시된 인쇄회로기판의 내층 패드(130)는 제1 외층 패드(110)의 내경보다 작으며 절연층에 의해 전체가 덮히지 않도록 형성되어야 한다. 이를 위해서 첫째 절연층으로 내층 패드를 덮지 않고, 둘째 내층 패드가 외층 패드에 의해 가려지지 않아야 한다. 절연층으로 내층 패드를 덮지 않도록 하는 것은 적층된 절연층을 에칭함으로써 해결이 가능하나, 내층 패드가 외층 패드에 의해 가려지지 않도록 하는 것은 고려할 사항이 있다.
도 5는 일반적인 인쇄회로기판을 나타낸 단면도로서, 살펴보면 외층 패드(11)와 내층 패드(13)가 절연층(15)을 사이에 두고 일부 겹치는 구조를 취하고 있다. 상기 절연층(15)으로 인하여 내층 패드(13)의 위치를 파악할 수 없게 되는데, 이에 따라 내층 패드(13)와 외층 패드(11) 간의 얼라인을 수행할 수 없게 된다.
따라서, 내층 패드(13)를 확인하기 위하여 레이저 공정 등을 통하여 내층 패드(13) 중앙에 비아 홀(17)을 형성하고 있다. 그러나 비아 홀(17)이 내층 패드(13)의 일부만을 드러내는 크기로 한정됨에 따라 비아 홀(17)을 통해 관측되는 내층 패드(13) 면이 내층 패드(13)의 중심인지 신뢰할 수 없게 된다.
따라서, 현재 불확실한 얼라인이 수행된 상태로 적층체가 적층되고 있는바 이에 따라 내층과 외층의 정렬이 어긋나 층간 접속이 되지 않거나 인접한 배선들이 서로 단락되는 문제가 발생하게 된다.
도 1에 도시된 인쇄회로기판은 이를 해소하기 위하여 내층 패드(130) 전체가 개방되도록 한 것이다.
도 2는 본 발명과 관련된 인쇄회로기판의 외층 패드와 내층 패드의 적층 상 태를 나타낸 평면도로서, 살펴보면 비아 홀(151)을 통해 내층 패드(130)가 기판 상면측에 대해 완전히 개방되어 있는 것을 알 수 있다. 도 5에서는 내층 패드의 일부만이 비아 홀(17)을 통하여 관측되므로 관측된 내층 패드면이 내층 패드의 중심인지 확신할 수 없으나, 본 실시예에 따르면 신뢰성 있게 내층 패드와 외층 패드를 얼라인시킬 수 있게 된다. 즉, 외층 패드와 내층 패드의 중심을 동일하게 얼라인시킬 수 있게 된다.
그러나, 이를 위해서는 제1 외층 패드(110)가 내층 패드(130)를 가릴 경우에는 제1 외층 패드(110) 또는 내층 패드(130)의 크기를 변경시킬 필요가 있다.
따라서, 인쇄회로기판에서 설계한 적층체의 형상과 다르게 적층이 이루어지거나 설계된 크기와 다른 크기의 내층 패드(130)와 제1 외층 패드(110)가 적용될 수가 있다.
예를 들어 도 5에 개시된 인쇄회로기판과 같이 기판(19) 상면측에서 바라보았을 때 외층 패드(11)가 내층 패드(13)를 가리도록 설계된 경우에 있어서도, 신뢰성 있는 얼라인 수행을 위해 도 1의 인쇄회로기판에서는 내층 패드(130)가 외층 패드(110)의 내경보다 작아야 한다.
이를 위해서, 내층 패드(130)의 외경을 줄여 제1 외층 패드(110)의 내경보다 작게 가공하거나, 반대로 제1 외층 패드(110)의 내경을 내층 패드(130)의 외경보다 크게 가공하여야 한다.
이와 같은 패드의 크기 변경은 인쇄회로기판의 설계에 반하게 되므로 이에 대한 처리가 요구된다.
그 방안의 일환으로 얼라인을 목적으로 하는 내층 패드와 외층 패드를 설계에 따르는 설계 내층 패드 및 설계 외층 패드와 별개로 형성할 수 있다.
즉, 도 1에 개시된 인쇄회로기판의 내층 패드와 외층 패드는 얼라인을 위해서만 사용하고 회로 동작에 관여하지 않게 하는 것이다. 이를 위해서 본 실시예에 따른 인쇄회로기판의 제1 외층 패드(110)와 내층 패드(130)를 본 발명과 관련된 인쇄회로기판을 나타낸 개략도인 도 3에서와 같이 기판(290)의 더미(dummy) 영역에 형성할 수 있다.
이와 같이 더미 영역에 얼라인을 목적으로 형성되는 제1 외층 패드(110)와 내층 패드(비아홀(251)을 통해 개방됨)의 적층체를 얼라인먼트 쿠폰(270)이라 칭하기도 한다.
더미 영역의 위치는 인쇄회로기판 설계에 따라 적응적으로 변경될 수 있다. 다만, 신뢰성 있는 얼라인을 위해 적어도 얼라인먼트 쿠폰은 2개 이상인 것이 바람직하다. 얼라인먼트 쿠폰의 수가 증가할수록 얼라인에 대한 신뢰도는 증가하겠지만 얼라인먼트 쿠폰 수의 증가는 더미 영역의 증가를 의미하므로 16개 이내로 한정할 수 있다.
이와 같이 2곳 이상의 더미 영역에 형성된 제1 외층 패드(110)와 내층 패드(130)를 통하여 얼라인을 수행함으로써 기판 전체에 적층되는 패드의 얼라인을 수행할 수 있게 된다. 즉, 얼라인먼트 쿠폰만을 통한 얼라인으로 인쇄회로기판의 전 적층체에 대한 얼라인을 수행하는 것이다. 물론, 이를 위해서는 얼라인먼트 쿠폰과 설계 외층 패드, 설계 내층 패드 간의 거리에 대한 신뢰가 보장되어야 할 것이다.
도 4는 본 발명과 관련된 인쇄회로기판의 외층 패드와 내층 패드를 구체적으로 나타낸 평면도이다.
플립칩(flip chip) BGA 1268 제품 인쇄회로기판의 경우를 나타낸 것으로 외층 패드의 외경을 660㎛, 내경을 360㎛, 비아 홀 직경을 230㎛, 내층 패드의 직경 ⓐ를 230㎛보다 작고 100㎛보다 크게 한 경우를 나타내었다.
이와 같이 형성한 경우와 도 5에서와 같이 형성한 경우의 결과를 표 1에 나타내었다.
Lens Focus O/L Accuracy Repeatability Reproducibility Decision
종래 ×5 ×2 Edge 5 0.368㎛ 16.5% 43.0% Fail
본 발명 ×5 ×2 Surface 3 0.368㎛ 1.9% 3.9% Pass
살펴보면, Repeatability와 Reproducibility값이 매우 우수하게 나타난 것을 알 수 있다. 즉, 얼라인 신뢰도가 향상되는 것을 알 수 있다.
한편, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
인쇄회로기판에 적용이 가능하다.
특히, 기판의 얼라인을 더미 영역에 형성되는 외층 패드와 내층 패드를 통하여 수행하는 인쇄회로기판에 적용하는 것이 유리하다.
도 1은 본 발명과 관련된 인쇄회로기판의 외층 패드와 내층 패드의 적층 구조를 나타낸 단면도.
도 2는 본 발명과 관련된 인쇄회로기판의 외층 패드와 내층 패드의 적층 상태를 나타낸 평면도.
도 3은 본 발명과 관련된 인쇄회로기판을 나타낸 개략도.
도 4는 본 발명과 관련된 인쇄회로기판의 외층 패드와 내층 패드를 구체적으로 나타낸 평면도.
도 5는 일반적인 인쇄회로기판의 외층 패드와 내층 패드의 적층 상태를 나타낸 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
110, 210...제1 외층 패드 130, 230...내층 패드
150, 250...제1 절연층 151, 251...비아 홀
190, 290...기판 270...얼라인먼트 쿠폰

Claims (6)

  1. 제1 절연층의 상면에 배치되는 고리 형상의 제1 외층 패드;
    상기 제1 외층 패드의 내경보다 작으며 상기 제1 외층 패드의 중심 상에서 상기 제1 절연층과 동일층에 배치되고, 상면 전체가 개방되는 내층 패드;
    상기 제1 외층 패드와 동일층에 배치되는 제2 절연층;
    상기 제2 절연층의 상면에 배치되는 제2 외층 패드;
    를 포함하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 내층 패드는 원형인 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 제1 절연층은 에폭시 수지인 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 제1 외층 패드 및 내층 패드는 더미 영역에 형성되는 인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 제1 외층 패드 및 내층 패드를 포함하는 더미 영역은 16개 범위 내에서 2개 이상인 인쇄회로기판.
  6. 삭제
KR1020090101809A 2009-10-26 2009-10-26 인쇄회로기판 KR101108848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090101809A KR101108848B1 (ko) 2009-10-26 2009-10-26 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090101809A KR101108848B1 (ko) 2009-10-26 2009-10-26 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20110045300A KR20110045300A (ko) 2011-05-04
KR101108848B1 true KR101108848B1 (ko) 2012-01-31

Family

ID=44240365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101809A KR101108848B1 (ko) 2009-10-26 2009-10-26 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101108848B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336911B1 (ko) * 2014-12-18 2021-12-08 세메스 주식회사 캐패시터가 형성된 인쇄회로기판 및 이를 제조하는 방법
CN109757028A (zh) * 2019-02-26 2019-05-14 苏州维信电子有限公司 一种便于对位的多层板结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286167A (ja) * 1988-09-22 1990-03-27 Seiko Epson Corp マスタースライス方式集積回路装置
JPH0669615A (ja) * 1992-08-21 1994-03-11 Ibiden Co Ltd プリント配線板
JP2003060356A (ja) * 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd 多層プリント配線基板の製造方法
JP2006024699A (ja) 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286167A (ja) * 1988-09-22 1990-03-27 Seiko Epson Corp マスタースライス方式集積回路装置
JPH0669615A (ja) * 1992-08-21 1994-03-11 Ibiden Co Ltd プリント配線板
JP2003060356A (ja) * 2001-08-09 2003-02-28 Ngk Spark Plug Co Ltd 多層プリント配線基板の製造方法
JP2006024699A (ja) 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20110045300A (ko) 2011-05-04

Similar Documents

Publication Publication Date Title
US7639473B2 (en) Circuit board structure with embedded electronic components
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US8110896B2 (en) Substrate structure with capacitor component embedded therein and method for fabricating the same
US20060198079A1 (en) Embedded multilayer chip capacitor and printed circuit board having the same
KR101547500B1 (ko) 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법
US20120160803A1 (en) Method for manufacturing multilayer printed circuit board
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
US9905508B2 (en) Package structure
US20080049406A1 (en) Multilayer printed wiring board
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20150000959A1 (en) Multilayer printed circuit board having anisotropy condictive film and method for manufacturing same
US20130092420A1 (en) Embedded multilayer printed circuit board and method
KR101108848B1 (ko) 인쇄회로기판
KR101555403B1 (ko) 배선기판
JP2009099773A (ja) シールド付回路配線基板
TWI472273B (zh) 電路板及其製作方法
US6657295B2 (en) Multilayer interconnect board and multilayer semiconductor device
US20180168045A1 (en) Electronic Module
TWM508791U (zh) 封裝基板與晶片封裝結構
JP2008311243A (ja) 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN220798615U (zh) 电路板、电子设备及机器人
US20230292435A1 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
KR101224665B1 (ko) 카메라 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9