KR101855275B1 - Preparation method of ceramic multilayer circuit board - Google Patents

Preparation method of ceramic multilayer circuit board Download PDF

Info

Publication number
KR101855275B1
KR101855275B1 KR1020160180108A KR20160180108A KR101855275B1 KR 101855275 B1 KR101855275 B1 KR 101855275B1 KR 1020160180108 A KR1020160180108 A KR 1020160180108A KR 20160180108 A KR20160180108 A KR 20160180108A KR 101855275 B1 KR101855275 B1 KR 101855275B1
Authority
KR
South Korea
Prior art keywords
electrode
ceramic
sheet
internal electrode
protective film
Prior art date
Application number
KR1020160180108A
Other languages
Korean (ko)
Inventor
장병규
고상기
Original Assignee
에스케이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이씨 주식회사 filed Critical 에스케이씨 주식회사
Priority to KR1020160180108A priority Critical patent/KR101855275B1/en
Application granted granted Critical
Publication of KR101855275B1 publication Critical patent/KR101855275B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

An embodiment of the present invention relates to a method for manufacturing a ceramic multi-layer circuit board which uses a ceramic sheet processed with a pattern for forming an internal electrode, thereby forming a thick electrode having the thickness of 30 μm or higher without being deformed, and increasing reliability of a product since an air gap is not included between a green sheet and an internal electrode.

Description

세라믹 다층회로 기판의 제조방법{PREPARATION METHOD OF CERAMIC MULTILAYER CIRCUIT BOARD}TECHNICAL FIELD [0001] The present invention relates to a ceramic multilayer circuit board,

실시예는 세라믹 다층회로 기판의 제조방법에 관한 것으로서, 구체적으로 내부에 후막 도체 전극을 포함하는 세라믹 다층회로 기판의 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing a ceramic multilayer circuit board, and more particularly, to a method of manufacturing a ceramic multilayer circuit board including a thick-film conductor electrode inside.

최근 전자기기 기술 발달과 더불어 기기 자체가 단소박형화되는 추세에 비추어 볼 때 부품의 집적화는 필수적이며, 이를 위해 다수의 세라믹 시트를 적층하여 세라믹 다층기판을 제조하고 있다. 또한, 상기 세라믹 다층기판은 내열성, 내마모성 및 우수한 전기적 특성으로 인하여 기존의 PCB(printed circuit board)의 대체품으로 많이 이용되고 있으며, 점점 그 수요가 늘어가고 있다.In recent years, along with the development of electronic devices and the tendency that the devices themselves have become thin and thin, integration of components is essential. For this purpose, a ceramic multilayer substrate is manufactured by stacking a plurality of ceramic sheets. In addition, the ceramic multilayer substrate is widely used as a substitute for a printed circuit board (PCB) due to heat resistance, abrasion resistance, and excellent electrical characteristics, and its demand is gradually increasing.

상기 세라믹 다층기판은 일반적으로 그린 시트 적층법(green sheet lamination method)이라 불리는 방법으로 제조된다. 이러한 방법은, 세라믹 분말과 유기 바인더로 된 슬러리(slurry)를 테이프 캐스팅법(tape casting method)으로 성형하여 세라믹 그린 시트를 제조하고, 제조된 세라믹 그린 시트를 펀칭하여 세라믹 그린 시트에 구멍을 형성한 후 도전성 페이스트(paste)를 스크린 인쇄한 다음, 상기 세라믹 그린 시트를 필요한 층수만큼 적층하여 가열-가압하고 일정온도로 소성하는 것이다. 상기 세라믹 그린 시트의 표면에 형성된 도전성 페이스트 인쇄층은 적층시 그린 시트들의 층간에 배치되어, 최종 얻어지는 세라믹 다층회로 기판의 내부 전극을 형성하게 된다.The ceramic multilayer substrate is generally manufactured by a method called a green sheet lamination method. This method comprises forming ceramic green sheets by molding a slurry of a ceramic powder and an organic binder by a tape casting method, punching the ceramic green sheet to form holes in the ceramic green sheet A conductive paste is screen-printed, and then the ceramic green sheet is laminated to the required number of layers, followed by heating-pressing and firing at a predetermined temperature. The conductive paste printed layer formed on the surface of the ceramic green sheet is disposed between the layers of the green sheets during the lamination to form the internal electrodes of the finally obtained ceramic multilayer circuit board.

한편, 세라믹 기판 제조시, 높은 전기 전도도를 위해 은(Ag) 또는 구리(Cu) 등의 금속을 전극의 소재로 사용하였다. 상기 전극은 850 ~ 950 ℃에서 세라믹 그린 시트와 함께 소성되고, 이때 세라믹 그린 시트의 소재는 LTCC(Low Temperature Co-fired Ceramic)를 사용하였다(대한민국 공개특허 제2009-0066862호 참조). 그러나, 상기 LTCC는 고온 및 고진동의 작동환경에서 신뢰성 확보가 어려운 문제가 있었다. 따라서, 고신뢰성이 요구되는 세라믹 기판의 경우, 1400 ℃ 이상에서 소성되는 HTCC(High Temperature Co-fired Ceramic)를 세라믹 그린 시트의 소재로 사용하며, 이때 전극의 재료로는 텅스텐(W), 몰리브덴(Mo), 망간(Mn) 등을 사용하였다. 그러나, 텅스텐(W), 몰리브덴(Mo), 망간(Mn) 등을 전극의 재료로 사용할 경우, 은(Ag) 또는 구리(Cu)를 전극으로 사용한 경우에 비해 전극의 저항이 높아 전극에 고전류 인가 시 열 발생에 따른 에너지 손실 및 전기적 특성 저하(저항 증가)가 발생하는 문제가 있었다.On the other hand, a metal such as silver (Ag) or copper (Cu) was used as a material of the electrode for high electrical conductivity in the production of a ceramic substrate. The electrode is fired together with a ceramic green sheet at 850 to 950 ° C, and a low temperature co-fired ceramic (LTCC) material is used for the ceramic green sheet (refer to Korean Patent Publication No. 2009-0066862). However, the LTCC has a problem that it is difficult to secure reliability in an operating environment of high temperature and high vibration. Therefore, in the case of a ceramic substrate requiring high reliability, HTCC (High Temperature Co-fired Ceramic) baked at 1400 ° C. or higher is used as a ceramic green sheet material. As the material of the electrode, tungsten (W), molybdenum Mo), manganese (Mn) and the like were used. However, when tungsten (W), molybdenum (Mo), manganese (Mn), or the like is used as the material of the electrode, the resistance of the electrode is higher than that of silver (Ag) or copper There is a problem that an energy loss and an electrical characteristic deterioration (resistance increase) occur due to generation of heat.

상술한 바와 같은 문제를 해결하기 위해 종래에는 텅스텐(W), 몰리브덴(Mo) 또는 망간(Mn) 전극 대신 텅스텐에 구리를 혼합 또는 합금한 전극을 적용하여, 전극을 두껍게 제조하는 방식을 사용했다.
In order to solve the above-mentioned problems, conventionally, an electrode made of copper mixed or alloyed with tungsten instead of tungsten (W), molybdenum (Mo) or manganese (Mn)

대한민국 공개특허 제2009-0066862호Korea Patent Publication No. 2009-0066862

그러나, 전극의 두께를 30 ㎛ 이상으로 두껍게 제조하기 위해서는 전극을 여러 번 인쇄 및 건조해야 하므로 전극 페이스트의 용제 쇼크에 의한 세라믹 그린 시트 깨짐이 발생할 수 있고, 전극 인쇄 후 전극 패턴의 끝 단과 전극 패턴의 중앙부의 두께 편차가 발생할 수 있으며(도 1 참조), 세라믹 그린 시트의 적층 시 전극 인쇄 패턴 부분에 압력이 집중되어 적층 후 전극 인쇄 패턴 사이에 공극(cavity)이 발생하는 문제가 있었다.However, in order to make the thickness of the electrode thicker than 30 탆, it is necessary to print and dry the electrode several times, so that cracking of the ceramic green sheet may occur due to solvent shock of the electrode paste. (See FIG. 1), there is a problem that a pressure is concentrated on the electrode print pattern portion when the ceramic green sheets are laminated, and a cavity is generated between the electrode print patterns after lamination.

따라서, 실시예는 내부 전극 형성용 패턴으로 가공된 세라믹 시트를 사용함으로써, 두께가 두꺼운 전극도 두께 편차 없이 형성할 수 있으며, 내부 전극과 그린 시트 사이에 공극을 포함하지 않는 세라믹 다층회로 기판의 제조방법을 제공하고자 한다.
Therefore, by using the ceramic sheet processed into the pattern for forming the internal electrode, the thick electrode can be formed without any thickness deviation, and the manufacturing process of the ceramic multilayer circuit board including no gap between the internal electrode and the green sheet Method.

상기 목적을 달성하기 위해, 일 실시예에 따르면,To achieve the above object, according to one embodiment,

(A) 비아 전극이 형성된 그린 시트 위에, 일면에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트를, 상기 세라믹 시트의 보호 필름이 위로 향하도록 적층하여 적층체를 제조하는 단계;(A) preparing a laminate by laminating a ceramic sheet having a protective film on one side thereof and a protective film of the ceramic sheet facing upward, in a pattern for forming an internal electrode, on a green sheet on which a via electrode is formed;

(B2) 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 내부 전극을 형성하는 단계;(B2) applying an electrode paste to a pattern for forming an internal electrode of the ceramic sheet to form an internal electrode;

(C) 상기 세라믹 시트의 보호 필름을 제거하고 상기 내부 전극을 가압하여 상기 적층체를 편평하게 하는 단계; 및(C) removing the protective film of the ceramic sheet and pressing the internal electrode to flatten the laminate; And

(D) 상기 편평한 적층체를 2개 이상 적층하고, 최상부에 위치한 적층체의 상부에 비아 전극이 형성된 그린 시트를 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극을 형성하는 단계를 포함하는, 세라믹 다층회로 기판의 제조방법이 제공된다.(D) a step of laminating two or more of the flat stacked bodies, and stacking a green sheet having a via electrode formed on the top of the stacked body at the top of the stacked body, And forming an external electrode on the ceramic multilayer circuit board.

다른 실시예에 따르면, According to another embodiment,

(A) 비아 전극이 형성된 그린 시트 위에, 일면에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트를, 상기 세라믹 시트의 보호 필름이 위로 향하도록 적층하여 적층체를 제조하는 단계;(A) preparing a laminate by laminating a ceramic sheet having a protective film on one side thereof and a protective film of the ceramic sheet facing upward, in a pattern for forming an internal electrode, on a green sheet on which a via electrode is formed;

(B1) 상기 세라믹 시트의 보호 필름 위에 스테인리스 스틸 마스크를 위치시키는 단계;(B1) placing a stainless steel mask on the protective film of the ceramic sheet;

(B2) 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 내부 전극을 형성하는 단계;(B2) applying an electrode paste to a pattern for forming an internal electrode of the ceramic sheet to form an internal electrode;

(C) 상기 세라믹 시트의 보호 필름을 제거하고 상기 내부 전극을 가압하여 상기 적층체를 편평하게 하는 단계; 및(C) removing the protective film of the ceramic sheet and pressing the internal electrode to flatten the laminate; And

(D) 상기 편평한 적층체를 2개 이상 적층하고, 최상부에 위치한 적층체의 상부에 비아 전극이 형성된 그린 시트를 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극을 형성하는 단계를 포함하는, 세라믹 다층회로 기판의 제조방법이 제공된다.
(D) a step of laminating two or more of the flat stacked bodies, and stacking a green sheet having a via electrode formed on the top of the stacked body at the top of the stacked body, And forming an external electrode on the ceramic multilayer circuit board.

실시예에 따른 세라믹 다층회로 기판의 제조방법은 내부 전극 형성용 패턴으로 가공된 세라믹 시트를 사용함으로써, 두께 30 ㎛ 이상의 두꺼운 전극도 형상의 무너짐 없이 형성할 수 있으며, 내부 전극과 그린 시트 사이에 공극을 포함하지 않아 제품의 신뢰도를 높일 수 있다.
The method of manufacturing a ceramic multilayer circuit board according to the embodiment can form a thick electrode having a thickness of 30 占 퐉 or more without collapsing by using a ceramic sheet processed into a pattern for forming an internal electrode, The reliability of the product can be increased.

도 1은 종래방법으로 전극을 다회 인쇄시 전극 패턴의 끝 단과 전극 패턴의 중앙부의 두께 편차가 발생되는 문제를 도식화한 그림이다.
도 2는 실시예의 적층체의 단면도이다.
도 3은 실시예의 적층체의 평면도이다.
도 4는 스테인리스 스틸 마스크를 위치시킨 실시예의 적층체의 평면도이다.
도 5는 내부 전극이 형성된 실시예의 적층체의 단면도이다.
도 6은 내부 전극 형성 후 보호 필름을 제거한 실시예의 적층체의 단면도이다.
도 7은 실시예의 세라믹 다층회로 기판의 단면도이다.FIG. 1 is a diagram illustrating a problem in which a thickness variation occurs between the end of the electrode pattern and the center of the electrode pattern when the electrode is multi-printed by the conventional method.
2 is a cross-sectional view of the laminate of the embodiment.
3 is a plan view of the laminate of the embodiment.
4 is a plan view of a stack of embodiments in which a stainless steel mask is placed.
5 is a cross-sectional view of a laminate of an embodiment in which internal electrodes are formed.
6 is a cross-sectional view of a laminate of an embodiment in which a protective film is removed after formation of internal electrodes.
7 is a cross-sectional view of a ceramic multilayer circuit board of the embodiment.

실시예의 설명에 있어서, 각 필름, 막, 패널, 또는 층 등이 각 필름, 막, 패널, 또는 층 등의 "상(on)" 또는 "하(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "하(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상/하에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
In the description of the embodiments, in the case where each film, film, panel or layer is described as being formed "on" or "under" of each film, film, panel, , "On" and "under" all include being formed "directly" or "indirectly" through "another element". In addition, the upper and lower standards for each component are described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

일실시예의 세라믹 다층회로 기판의 제조방법은A method of manufacturing a ceramic multilayer circuit board of one embodiment comprises:

(A) 비아 전극이 형성된 그린 시트 위에, 일면에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트를, 상기 세라믹 시트의 보호 필름이 위로 향하도록 적층하여 적층체를 제조하는 단계;(A) preparing a laminate by laminating a ceramic sheet having a protective film on one side thereof and a protective film of the ceramic sheet facing upward, in a pattern for forming an internal electrode, on a green sheet on which a via electrode is formed;

(B2) 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 내부 전극을 형성하는 단계;(B2) applying an electrode paste to a pattern for forming an internal electrode of the ceramic sheet to form an internal electrode;

(C) 상기 세라믹 시트의 보호 필름을 제거하고 상기 내부 전극을 가압하여 상기 적층체를 편평하게 하는 단계; 및(C) removing the protective film of the ceramic sheet and pressing the internal electrode to flatten the laminate; And

(D) 상기 편평한 적층체를 2개 이상 적층하고, 최상부에 위치한 적층체의 상부에 비아 전극이 형성된 그린 시트를 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극을 형성하는 단계를 포함한다.(D) a step of laminating two or more of the flat stacked bodies, and stacking a green sheet having a via electrode formed on the top of the stacked body at the top of the stacked body, And forming an external electrode on the substrate.

또한, 다른 실시예의 세라믹 다층회로 기판의 제조방법은In addition, the manufacturing method of the ceramic multilayer circuit board of another embodiment

(A) 비아 전극이 형성된 그린 시트 위에, 일면에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트를, 상기 세라믹 시트의 보호 필름이 위로 향하도록 적층하여 적층체를 제조하는 단계;(A) preparing a laminate by laminating a ceramic sheet having a protective film on one side thereof and a protective film of the ceramic sheet facing upward, in a pattern for forming an internal electrode, on a green sheet on which a via electrode is formed;

(B1) 상기 세라믹 시트의 보호 필름 위에 스테인리스 스틸 마스크를 위치시키는 단계;(B1) placing a stainless steel mask on the protective film of the ceramic sheet;

(B2) 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 내부 전극을 형성하는 단계;(B2) applying an electrode paste to a pattern for forming an internal electrode of the ceramic sheet to form an internal electrode;

(C) 상기 세라믹 시트의 보호 필름을 제거하고 상기 내부 전극을 가압하여 상기 적층체를 편평하게 하는 단계; 및(C) removing the protective film of the ceramic sheet and pressing the internal electrode to flatten the laminate; And

(D) 상기 편평한 적층체를 2개 이상 적층하고, 최상부에 위치한 적층체의 상부에 비아 전극이 형성된 그린 시트를 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극을 형성하는 단계를 포함한다.
(D) a step of laminating two or more of the flat stacked bodies, and stacking a green sheet having a via electrode formed on the top of the stacked body at the top of the stacked body, And forming an external electrode on the substrate.

(A) 단계(A)

본 단계에서는, 비아 전극이 형성된 그린 시트 위에, 일면에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트를, 상기 세라믹 시트의 보호 필름이 위로 향하도록 적층하여 적층체를 제조한다.
In this step, a laminate is produced by laminating a ceramic sheet, in which a protective film is attached to one side of the green sheet on which a via electrode is formed, and a pattern for forming an internal electrode, with the protective film of the ceramic sheet facing upward.

도 2 및 3을 참조하면, 일례에 따른 적층체(100)는, 비아 전극(111)이 형성된 그린 시트(110) 위에, 일면에 보호 필름(130)을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트(120)를, 상기 세라믹 시트의 보호 필름(130)이 위로 향하도록 적층한 구조를 포함한다.
2 and 3, the stacked body 100 according to the example is manufactured by attaching a protective film 130 on one side of a green sheet 110 on which a via electrode 111 is formed, And a structure in which a ceramic sheet 120 is laminated with the protective film 130 of the ceramic sheet facing upward.

상기 그린 시트는 그린 시트에 관통홀을 형성한 후 전극 페이스트를 관통홀에 도포하여 비아 전극을 형성한 것일 수 있다. 상기 관통홀은, 예를 들어, 펀칭, 레이저 조사 등의 공정을 통해 형성될 수 있다. 구체적으로, 상기 그린 시트는 그린 시트에 펀칭 등에 의해 관통홀을 형성한 후, 전극 페이스트를 도포하여 관통홀을 채움으로써 비아 전극을 형성한 것일 수 있다.The green sheet may be formed by forming a through hole in a green sheet and then applying an electrode paste to the through hole to form a via electrode. The through-hole may be formed through a process such as punching, laser irradiation, or the like. Specifically, the green sheet may be formed by forming a through hole in a green sheet by punching or the like, and then applying an electrode paste to fill the through hole, thereby forming a via electrode.

상기 비아 전극의 재질은 통상적으로 다층 세라믹 기판의 제조에 사용하는 것이라면 특별히 제한하지 않는다. 예를 들면, 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및 망간(Mn)으로 이루어진 군으로부터 선택된 1종 이상의 재질로 이루어질 수 있다.
The material of the via-electrode is not particularly limited as long as it is used for manufacturing a multilayer ceramic substrate. For example, at least one material selected from the group consisting of tungsten (W), copper (Cu), molybdenum (Mo), and manganese (Mn).

상기 세라믹 시트는 내부 전극의 두께에 해당하는 두께를 갖는 것이라면 그 두께를 특별히 한정하지 않는다. 구체적으로, 상기 세라믹 시트는 30 내지 120 ㎛의 두께를 가질 수 있다.The thickness of the ceramic sheet is not particularly limited as long as it has a thickness corresponding to the thickness of the internal electrode. Specifically, the ceramic sheet may have a thickness of 30 to 120 탆.

상기 세라믹 시트는 세라믹 시트에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 것이다. 또한, 상기 내부 전극 형성용 패턴은 예를 들어, 펀칭, 레이저 조사 등의 공정을 통해 형성될 수 있다. 구체적으로, 상기 세라믹 시트는 세라믹 시트에 단면 점착 필름인 보호 필름을 부착한 후 펀칭 등에 의해 내부 전극 형성용 패턴으로 가공한 것일 수 있다.The ceramic sheet is obtained by attaching a protective film to a ceramic sheet and then processing it into a pattern for forming an internal electrode. The internal electrode forming pattern may be formed through a process such as punching or laser irradiation. Specifically, the ceramic sheet may be formed by attaching a protective film, which is a cross-section adhesive film, to the ceramic sheet, and then processing the pattern into an internal electrode forming pattern by punching or the like.

상기 보호 필름은 8 내지 15 ㎛의 평균 두께를 가질 수 있다.
The protective film may have an average thickness of 8 to 15 mu m.

상기 세라믹 시트 및 그린 시트는 각각 세라믹 혼합 분말, 바인더 및 분산제 등이 용매에 일정 비율로 혼합된 슬러리를 시트상으로 성형하여 제조된 것일 수 있다. 상기 시트상 성형은, 예를 들어, 상기 슬러리를 탈포하고, 테이프 캐스팅 설비에 탈포된 슬러리를 투입하여 시트화하는 것이며, 이로써 세라믹 시트 및 그린 시트를 각각 제조할 수 있다.
The ceramic sheet and the green sheet may be prepared by molding a slurry in which a ceramic mixed powder, a binder and a dispersing agent are mixed in a certain ratio in a solvent into a sheet form. The sheet-form molding is performed, for example, by defoaming the slurry and introducing the slurried slurry into a tape casting facility to form a sheet, whereby a ceramic sheet and a green sheet can be produced, respectively.

(B1) 단계(B1) Step

본 단계에서는, 상기 세라믹 시트의 보호 필름 위에 스테인리스 스틸 마스크를 위치시킨다.
In this step, a stainless steel mask is placed on the protective film of the ceramic sheet.

도 4를 참조하면, 상기 세라믹 시트의 보호 필름(130) 위에 스테인리스 스틸 마스크(200)를 위치시킬 수 있다. 구체적으로, 상기 스테인리스 스틸 마스크는 세라믹 시트의 내부 전극 형성용 패턴보다 넓은 면적으로 가공된 것일 수 있다. 보다 구체적으로, 상기 스테인리스 스틸 마스크는 에칭판으로서, 본 단계 이후, 전극 페이스트 도포 이후 상기 스테인리스 스틸 마스크 위에 도포된 전극 페이스트를 스퀴즈 인쇄 방식으로 제거하기 위한 용도일 수 있다.
Referring to FIG. 4, the stainless steel mask 200 may be placed on the protective film 130 of the ceramic sheet. Specifically, the stainless steel mask may have a larger area than that of the internal electrode forming pattern of the ceramic sheet. More specifically, the stainless steel mask may be used as an etching plate to remove the electrode paste applied on the stainless steel mask after the electrode paste application step after the present step by a squeegee printing method.

(B2) 단계(B2)

본 단계에서는, 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 내부 전극을 형성한다.
In this step, an electrode paste is applied to the internal electrode forming pattern of the ceramic sheet to form an internal electrode.

도 5를 참조하면, 상기 내부 전극(300)은 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 형성될 수 있다. 구체적으로, 상기 세라믹 시트 위에 전극 페이스트를 도포하고 상기 세라믹 시트의 내부 전극 형성용 패턴 이외에 부분에 도포된 전극 페이스트를 제거한 후 건조하여 상기 내부 전극을 형성할 수 있다. 예를 들어, 상기 세라믹 시트 위에 전극 페이스트를 도포하고 상기 스테인리스 스틸 마스크 위에 도포된 전극 페이스트를 스퀴즈 인쇄 방식으로 제거한 후 건조하여 내부 전극을 형성할 수 있다. Referring to FIG. 5, the internal electrode 300 may be formed by applying an electrode paste to a pattern for forming an internal electrode of the ceramic sheet. Specifically, the electrode paste may be applied on the ceramic sheet, the electrode paste may be applied to portions other than the internal electrode forming pattern of the ceramic sheet, and then the electrode paste may be dried to form the internal electrode. For example, an electrode paste may be applied on the ceramic sheet, an electrode paste applied on the stainless steel mask may be removed by a squeeze printing method, and then dried to form an internal electrode.

상기 전극 페이스트 도포는 2회 이상 수행할 수 있다. 구체적으로, 상기 전극 페이스트 도포를 2회 이상 수행시에, 1회 도포시 사용하는 전극 페이스트의 점도가 2회 이상 도포시 사용하는 전극 페이스트의 점도보다 낮을 수 있다. 보다 구체적으로, 상기 전극 페이스트 도포를 2회 이상 수행시에, 1회 도포시 사용하는 전극 페이스트는 HAAKE 점도측정기로 25 ℃에서 50 rpm 조건에서 측정한 점도가 20,000 내지 35,000cP(centi-poise)이며, 2회 이상 도포시 사용하는 전극 페이스트는 상기와 동일하게 측정한 점도가 35,000 내지 60,000cP(centi-poise)일 수 있다.The electrode paste may be applied two or more times. Specifically, when the electrode paste is applied two or more times, the viscosity of the electrode paste used in one application may be lower than the viscosity of the electrode paste used in application two or more times. More specifically, when the electrode paste is applied two or more times, the electrode paste used in one application has a viscosity of 20,000 to 35,000 cP (centi-poise) measured at 25 ° C and 50 rpm by a HAAKE viscosity meter , And the viscosity of the electrode paste used for coating two or more times may be 35,000 to 60,000 cP (centi-poise) as measured above.

또한, 상기 전극 페이스트 도포는 전극 페이스트 도포 이후 건조하고 다시 전극 페이스트를 도포할 수 있다. 만약, 전극 페이스트 도포 후 건조하지 않고 다시 전극 페이스트를 도포할 경우, 건조했을 때 전극 페이스트의 충진량이 도포량보다 적어지는 문제가 발생할 수 있다. 상기 건조는 50 내지 70 ℃에서 10 분 이상 수행할 수 있다. 구체적으로, 상기 건조는 50 내지 70 ℃에서 10 내지 20 분 동안 수행할 수 있다.In addition, the electrode paste may be applied after the electrode paste is applied, and then the electrode paste may be applied again. If the electrode paste is applied again without drying after applying the electrode paste, there is a possibility that the filling amount of the electrode paste becomes smaller than the application amount when dried. The drying can be carried out at 50 to 70 DEG C for 10 minutes or more. Specifically, the drying may be performed at 50 to 70 ° C for 10 to 20 minutes.

상기 내부 전극의 재질은 통상적으로 다층 세라믹 기판의 제조에 사용하는 것이라면 특별히 제한하지 않는다. 예를 들면, 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및 망간(Mn)으로 이루어진 군으로부터 선택된 1종 이상의 재질로 이루어질 수 있다.
The material of the internal electrode is not particularly limited as long as it is usually used for manufacturing a multilayer ceramic substrate. For example, at least one material selected from the group consisting of tungsten (W), copper (Cu), molybdenum (Mo), and manganese (Mn).

(C) 단계(C) Step

본 단계에서는, 상기 세라믹 시트의 보호 필름을 제거하고 상기 내부 전극을 가압하여 상기 적층체를 편평하게 한다.
In this step, the protective film of the ceramic sheet is removed and the internal electrode is pressed to flatten the laminate.

도 6을 참조하면, 상기 세라믹 시트의 보호 필름을 제거할 경우, 상기 내부 전극(300)이 표면에 튀어나와 상기 적층체(100)가 편평하지 않다. 따라서, 상기 내부 전극(300)을 가압하여 상기 적층체(100)를 편평하게 하는 과정이 필요하다. 또한, 상기 가압은 상온에서 2 내지 5 ㎫의 압력으로 수행할 수 있다.
Referring to FIG. 6, when the protective film of the ceramic sheet is removed, the internal electrode 300 protrudes from the surface, and the laminate 100 is not flat. Therefore, a process of pressing the internal electrode 300 to flatten the laminated body 100 is required. The pressurization can be performed at a pressure of 2 to 5 MPa at room temperature.

(D) 단계(D) Step

본 단계에서는, 상기 편평한 적층체를 2개 이상 적층하고, 최상부에 위치한 적층체의 상부에 비아 전극이 형성된 그린 시트를 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극을 형성한다.
In this step, two or more flat laminated bodies are laminated, a green sheet having a via electrode formed on the top of the laminated body positioned at the top is laminated, and then a laminated body located at the top and bottom of the green sheet on which the via- And an external electrode is formed at the bottom.

도 7을 참조하면, 상기 편평한 적층체(100-1 및 100-2)를 2개 이상 적층하고, 최상부에 위치한 적층체(100-1)의 상부에 비아 전극이 형성된 그린 시트(110)을 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극(400)을 형성한다.7, a green sheet 110 in which two or more flat laminated bodies 100-1 and 100-2 are stacked and a via electrode is formed on the top of the stacked body 100-1 located at the top is laminated The external electrodes 400 are formed on the lower portions of the stacked bodies located at the upper and lower parts of the green sheet on which the via electrodes are formed.

상기 적층은 각 적층체의 비아 전극과 내부 전극들이 서로 전기적으로 접속되도록 적층할 수 있다.The stacking may be performed such that the via electrodes and the internal electrodes of each stacked body are electrically connected to each other.

상기 외부 전극은 전극 페이스트를 원하는 패턴으로 도포하여 형성될 수 있다. 구체적으로, 상기 외부 전극은 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 전극 페이스트를 스크린 인쇄하여 형성될 수 있다. 또한, 상기 외부 전극은 감광성 전극 페이스트를 인쇄한 후 원하는 형태로 식각하여 형성될 수도 있다. 나아가, 필요에 따라, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 도금, 스퍼터링, 진공증착 등의 방법을 사용하여 원하는 패턴으로 상기 외부 전극을 형성할 수도 있다.The external electrode may be formed by applying an electrode paste in a desired pattern. Specifically, the external electrodes may be formed by screen printing an electrode paste on the lower portions of the stacked bodies located at the upper and lower parts of the green sheet on which the via electrodes are formed. The external electrode may be formed by printing a photosensitive electrode paste and then etching the electrode paste into a desired shape. Further, if necessary, the external electrodes may be formed in a desired pattern using a method such as plating, sputtering, or vacuum deposition on the lower part of the laminate located at the top and bottom of the green sheet on which the via electrodes are formed.

상기 외부 전극의 재질은 통상적으로 다층 세라믹 기판의 제조에 사용하는 것이라면 특별히 제한하지 않는다. 예를 들면, 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 및 망간(Mn)으로 이루어진 군으로부터 선택된 1종 이상의 재질로 이루어질 수 있다.
The material of the external electrode is not particularly limited as long as it is usually used for manufacturing a multilayer ceramic substrate. For example, at least one material selected from the group consisting of tungsten (W), molybdenum (Mo), copper (Cu), and manganese (Mn).

상술한 바와 같은 세라믹 다층회로 기판의 제조방법은 내부 전극 형성용 패턴으로 가공된 세라믹 시트를 사용하여 두께 30 ㎛ 이상의 두꺼운 전극도 형상 무너짐 없이 형성할 수 있으며, 내부 전극과 그린 시트 사이에 공극을 포함하지 않아 제품의 신뢰도를 높일 수 있다.
The method of manufacturing a ceramic multilayer circuit board as described above can form a thick electrode having a thickness of 30 占 퐉 or more without a shape collapse by using a ceramic sheet processed into a pattern for forming an internal electrode and includes a gap between the internal electrode and the green sheet The reliability of the product can be increased.

10: 세라믹 그린 시트 20: 전극
100, 100-1 및 100-2: 적층체
110: 그린 시트 111: 비아 전극
120: 세라믹 시트 130: 보호 필름
200: 스테인리스 스틸 마스크
300: 내부 전극 400: 외부 전극10: ceramic green sheet 20: electrode
100, 100-1 and 100-2:
110: green sheet 111: via electrode
120: ceramic sheet 130: protective film
200: Stainless steel mask
300: internal electrode 400: external electrode

Claims (7)

(A) 비아 전극이 형성된 그린 시트 위에, 일면에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트를, 상기 세라믹 시트의 보호 필름이 위로 향하도록 적층하여 적층체를 제조하는 단계;
(B2) 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 내부 전극을 형성하는 단계;
(C) 상기 세라믹 시트의 보호 필름을 제거하고 상기 내부 전극을 가압하여 상기 적층체를 편평하게 하는 단계; 및
(D) 상기 편평한 적층체를 2개 이상 적층하고, 최상부에 위치한 적층체의 상부에 비아 전극이 형성된 그린 시트를 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극을 형성하는 단계를 포함하는, 세라믹 다층회로 기판의 제조방법.
(A) preparing a laminate by laminating a ceramic sheet having a protective film on one side thereof and a protective film of the ceramic sheet facing upward, in a pattern for forming an internal electrode, on a green sheet on which a via electrode is formed;
(B2) applying an electrode paste to a pattern for forming an internal electrode of the ceramic sheet to form an internal electrode;
(C) removing the protective film of the ceramic sheet and pressing the internal electrode to flatten the laminate; And
(D) a step of laminating two or more of the flat stacked bodies, and stacking a green sheet having a via electrode formed on the top of the stacked body at the top of the stacked body, And forming an external electrode on the ceramic substrate.
(A) 비아 전극이 형성된 그린 시트 위에, 일면에 보호 필름을 부착한 후 내부 전극 형성용 패턴으로 가공한 세라믹 시트를, 상기 세라믹 시트의 보호 필름이 위로 향하도록 적층하여 적층체를 제조하는 단계;
(B1) 상기 세라믹 시트의 보호 필름 위에 스테인리스 스틸 마스크를 위치시키는 단계;
(B2) 상기 세라믹 시트의 내부 전극 형성용 패턴에 전극 페이스트를 도포하여 내부 전극을 형성하는 단계;
(C) 상기 세라믹 시트의 보호 필름을 제거하고 상기 내부 전극을 가압하여 상기 적층체를 편평하게 하는 단계; 및
(D) 상기 편평한 적층체를 2개 이상 적층하고, 최상부에 위치한 적층체의 상부에 비아 전극이 형성된 그린 시트를 적층한 후, 상기 비아 전극이 형성된 그린 시트의 상부 및 최하부에 위치한 적층체의 하부에 외부 전극을 형성하는 단계를 포함하는, 세라믹 다층회로 기판의 제조방법.
(A) preparing a laminate by laminating a ceramic sheet having a protective film on one side thereof and a protective film of the ceramic sheet facing upward, in a pattern for forming an internal electrode, on a green sheet on which a via electrode is formed;
(B1) placing a stainless steel mask on the protective film of the ceramic sheet;
(B2) applying an electrode paste to a pattern for forming an internal electrode of the ceramic sheet to form an internal electrode;
(C) removing the protective film of the ceramic sheet and pressing the internal electrode to flatten the laminate; And
(D) a step of laminating two or more of the flat stacked bodies, and stacking a green sheet having a via electrode formed on the top of the stacked body at the top of the stacked body, And forming an external electrode on the ceramic substrate.
제1항 또는 제2항에 있어서,
상기 (B2) 단계의 전극 페이스트 도포를 2회 이상 수행하는, 세라믹 다층회로 기판의 제조방법.
3. The method according to claim 1 or 2,
Wherein the electrode paste is applied twice or more in the step (B2).
제3항에 있어서,
상기 (B2) 단계의 전극 페이스트 도포를 2회 이상 수행시에, 1회 도포시의 전극 페이스트의 점도가 2회 이상 도포시의 전극 페이스트의 점도보다 낮은, 세라믹 다층회로 기판의 제조방법.
The method of claim 3,
Wherein the viscosity of the electrode paste at one time of application is lower than the viscosity of the electrode paste at the time of applying two times or more when the electrode paste is applied two or more times in the step (B2).
제1항 또는 제2항에 있어서,
상기 (C) 단계의 가압이 상온에서 2 내지 5 ㎫의 압력으로 수행되는, 세라믹 다층회로 기판의 제조방법.
3. The method according to claim 1 or 2,
Wherein the pressing of step (C) is performed at a pressure of 2 to 5 MPa at room temperature.
제1항 또는 제2항에 있어서,
상기 (D) 단계에서의 적층은 적층체의 비아 전극과 내부 전극들이 서로 전기적으로 접속되도록 적층하는, 세라믹 다층회로 기판의 제조방법.
3. The method according to claim 1 or 2,
Wherein the lamination in the step (D) laminate the via electrode and the internal electrode of the laminate so as to be electrically connected to each other.
제1항 또는 제2항에 있어서,
상기 (D) 단계에서 상기 외부 전극이 스크린 인쇄를 통해 형성되는, 세라믹 다층회로 기판의 제조방법.3. The method according to claim 1 or 2,
Wherein the external electrode is formed through screen printing in the step (D).
KR1020160180108A 2016-12-27 2016-12-27 Preparation method of ceramic multilayer circuit board KR101855275B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160180108A KR101855275B1 (en) 2016-12-27 2016-12-27 Preparation method of ceramic multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160180108A KR101855275B1 (en) 2016-12-27 2016-12-27 Preparation method of ceramic multilayer circuit board

Publications (1)

Publication Number Publication Date
KR101855275B1 true KR101855275B1 (en) 2018-05-08

Family

ID=62187575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180108A KR101855275B1 (en) 2016-12-27 2016-12-27 Preparation method of ceramic multilayer circuit board

Country Status (1)

Country Link
KR (1) KR101855275B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102636727B1 (en) * 2023-06-07 2024-02-15 주식회사 미코세라믹스 Ceramic Susceptor and Manufacturing Method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111221A (en) * 1999-10-06 2001-04-20 Ngk Spark Plug Co Ltd Ceramic green sheet with vias and manufacturing method of multilayer ceramic wiring board including the same
KR20060108908A (en) * 2005-04-13 2006-10-18 삼성전기주식회사 Method of manufacturing layer-built type ceramic substrate
JP2007165615A (en) * 2005-12-14 2007-06-28 Tdk Corp Ceramic multilayer substrate and its production process
KR20100028883A (en) * 2008-09-05 2010-03-15 삼성전기주식회사 Ceramic multi-layer circuit substrate and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111221A (en) * 1999-10-06 2001-04-20 Ngk Spark Plug Co Ltd Ceramic green sheet with vias and manufacturing method of multilayer ceramic wiring board including the same
KR20060108908A (en) * 2005-04-13 2006-10-18 삼성전기주식회사 Method of manufacturing layer-built type ceramic substrate
JP2007165615A (en) * 2005-12-14 2007-06-28 Tdk Corp Ceramic multilayer substrate and its production process
KR20100028883A (en) * 2008-09-05 2010-03-15 삼성전기주식회사 Ceramic multi-layer circuit substrate and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102636727B1 (en) * 2023-06-07 2024-02-15 주식회사 미코세라믹스 Ceramic Susceptor and Manufacturing Method thereof

Similar Documents

Publication Publication Date Title
KR102005274B1 (en) Multi layer ceramic substrate and method of manufacturing the same
JP2011029522A (en) Multilayer wiring board
JP2014123707A (en) Substrate-embedded multilayer ceramic electronic component, method of manufacturing the same, and printed board including substrate-embedded multilayer ceramic electronic component
JP4463045B2 (en) Ceramic electronic components and capacitors
KR101855275B1 (en) Preparation method of ceramic multilayer circuit board
KR100748238B1 (en) Non-shrinkage ceramic substrate and method of manufacturing the same
KR101805074B1 (en) Preparation method of ceramic multilayer circuit board
JP2009111394A (en) Manufacturing method of multi-layer ceramic substrate
WO2018030192A1 (en) Ceramic electronic component
JP3956703B2 (en) Manufacturing method of multilayer ceramic electronic component
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR100800509B1 (en) Conductive paste and multi-layer ceramic substrate
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
JP5356434B2 (en) Manufacturing method of ceramic substrate
KR100956212B1 (en) Manufacturing method of multi-layer substrate
JP2005311156A (en) Ceramic multi-layer substrate housing capacitor
JP4697755B2 (en) Manufacturing method of multilayer ceramic substrate
JP4429130B2 (en) Manufacturing method of ceramic electronic component
KR20060114562A (en) Embedded capacitor for low temperature co-fired ceramic substrate and method of manufacturing the same
JP4610185B2 (en) Wiring board and manufacturing method thereof
KR100476027B1 (en) Method for manufacturing ceramic stacking device with built-in capacitor
KR20090090718A (en) Non-shirinkage ceramic substrate and manufacturing method thereof
JP2012204711A (en) Ceramic multilayer substrate and manufacturing method of the same
KR100968977B1 (en) Non-shiringkage ceramic substrate and manufacturing method thereof
JP2010225707A (en) Ceramic multilayer board and method of manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant