KR101105431B1 - 미세 패턴 제조 방법 - Google Patents
미세 패턴 제조 방법 Download PDFInfo
- Publication number
- KR101105431B1 KR101105431B1 KR1020100028175A KR20100028175A KR101105431B1 KR 101105431 B1 KR101105431 B1 KR 101105431B1 KR 1020100028175 A KR1020100028175 A KR 1020100028175A KR 20100028175 A KR20100028175 A KR 20100028175A KR 101105431 B1 KR101105431 B1 KR 101105431B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- layer
- region
- film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 125000006850 spacer group Chemical group 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 78
- 229920005591 polysilicon Polymers 0.000 claims description 78
- 229920002120 photoresistant polymer Polymers 0.000 claims description 63
- 230000002093 peripheral effect Effects 0.000 claims description 42
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000000671 immersion lithography Methods 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000007654 immersion Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 238000000059 patterning Methods 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 2a 내지 도 2h는 본 발명의 제2실시예에 따른 미세 패턴 제조 방법을 설명하기 위한 공정 단면도 및 평면도.
12 : 폴리실리콘막 13 : 희생막
14 : 실리콘산화질화막 15 : 제1반사방지막
16 : 제1감광막패턴 17 : 스페이서 패턴
18 : 제2감광막패턴 19 : 평탄화막
20 : 제2반사방지막 21 : 제3감광막패턴
Claims (24)
- 제1 및 제2영역이 구비된 피식각층 상부에 하드마스크층을 형성하는 단계;
상기 제1영역의 하드마스크층 상에 희생층 패턴을 형성하는 단계;
상기 희생층 패턴의 측벽에 스페이서 패턴을 형성하는 단계;
상기 희생층 패턴을 제거하는 단계;
상기 스페이서 패턴을 식각장벽으로 상기 제1영역의 하드마스크층을 선택적으로 식각하는 단계;
상기 스페이서 패턴을 제거하는 단계;
상기 제1 및 제2영역의 하드마스크층 상에 컷 마스크 패턴을 형성하는 단계;
상기 컷 마스크 패턴을 식각장벽으로 상기 제1및 제2영역의 하드마스크층을 식각하는 단계;
상기 컷 마스크 패턴을 제거하는 단계; 및
상기 제1 및 제2영역 하드마스크층을 식각장벽으로 상기 피식각층을 식각하여 상기 제1 및 제2영역에 각각 패턴을 형성하는 단계
를 포함하는 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 제1영역의 하드마스크층을 선택적으로 식각하는 단계는,
상기 하드마스크층 상에 상기 제2영역을 덮고, 상기 제1영역을 오픈하는 마스크 패턴을 형성하는 단계; 및
상기 스페이서 패턴 및 상기 마스크 패턴을 식각장벽으로 상기 제1영역의 하드마스크층을 식각하는 단계를 포함하는 미세 패턴 제조 방법.
- 제2항에 있어서,
상기 마스크 패턴은,
I-Line 노광원, KrF노광원 및 ArF노광원으로 이루어진 그룹 중에서 선택된 어느 하나의 노광원을 이용한 감광막 패턴인 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 희생층 패턴을 형성하는 단계는,
상기 하드마스크막 상에 희생층을 형성하는 단계;
상기 희생층 상에 반사방지막을 형성하는 단계;
상기 제1영역의 반사방지막 상에 제1마스크 패턴을 형성하는 단계; 및
상기 제1마스크 패턴을 식각장벽으로 상기 희생층을 식각하여 희생층 패턴을 형성하는 단계
를 포함하는 미세 패턴 제조 방법. - 제4항에 있어서,
상기 제1마스크 패턴은 액침노광(Immersion Lithography)을 이용하여 형성하는 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 하드마스크층은 폴리실리콘막 또는 실리콘산화질화막과 폴리실리콘막의 적층구조인 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 희생층 패턴은 비정질카본 또는 SOC(Spin On Carbon)막으로 형성하는 미세 패턴 제조 방법.
- 삭제
- 제1항에 있어서,
상기 스페이서 패턴은 산화막 또는 질화막인 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 희생층 패턴은 감광막 패턴으로 형성하는 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 스페이서 패턴은 저온산화막인 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 스페이서 패턴을 형성하는 단계는,
상기 희생층 패턴을 포함하는 전체구조의 단차를 따라 스페이서용 절연막을 형성하는 단계; 및
상기 스페이서용 절연막을 식각하여 상기 희생층 패턴의 측벽에 잔류시키는 단계
를 포함하는 미세 패턴 제조 방법. - 제12항에 있어서,
상기 스페이서용 절연막은,
원자층증착법(Atomic Layer Deposition)으로 형성하는 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 컷 마스크 패턴은,
액침노광을 이용하여 패터닝된 감광막 패턴인 미세 패턴 제조 방법.
- 삭제
- 제1항에 있어서,
상기 컷 마스크 패턴은,
상기 제1영역은 홀 패턴을 오픈하고, 상기 제2영역은 라인 패턴을 정의하는 미세 패턴 제조 방법. - 제16항에 있어서,
상기 홀 패턴에 의해 상기 제1영역의 하드마스크층이 분리되어 제1영역에 활성영역을 정의하는 미세 패턴 제조 방법.
- 제16항에 있어서,
상기 라인 패턴은 상기 제2영역의 활성영역을 정의하는 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 컷 마스크 패턴을 형성하는 단계 전에,
상기 제1 및 제2영역의 하드마스크층 상에 평탄화막을 형성하는 단계를 더 포함하는 미세 패턴 제조 방법.
- 제19항에 있어서,
상기 평탄화막은 SOC(Spin On Coating)막 또는 SOD(Spin On Dielectric)막인 미세 패턴 제조 방법. - 제19항에 있어서,
상기 평탄화막은 적어도 상기 하드마스크층의 두께보다 두껍게 형성되는 미세 패턴 제조 방법.
- 제19항에 있어서,
상기 평탄화막 상에 반사방지막을 형성하는 단계를 더 포함하는 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 피식각층은 산화막으로 형성하고, 상기 산화막은 TEOS(Tetra Ethyl Ortho Silicate)를 포함하는 미세 패턴 제조 방법.
- 제1항에 있어서,
상기 제1영역은 셀영역이고, 상기 제2영역은 주변영역인 미세 패턴 제조 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100028175A KR101105431B1 (ko) | 2010-03-29 | 2010-03-29 | 미세 패턴 제조 방법 |
US12/833,833 US8574819B2 (en) | 2010-03-29 | 2010-07-09 | Method for forming fine pattern |
TW099125552A TWI508131B (zh) | 2010-03-29 | 2010-08-02 | 形成精細圖案之方法 |
CN201010508383.5A CN102208330B (zh) | 2010-03-29 | 2010-10-15 | 形成精细图案的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100028175A KR101105431B1 (ko) | 2010-03-29 | 2010-03-29 | 미세 패턴 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110108780A KR20110108780A (ko) | 2011-10-06 |
KR101105431B1 true KR101105431B1 (ko) | 2012-01-17 |
Family
ID=44656898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100028175A KR101105431B1 (ko) | 2010-03-29 | 2010-03-29 | 미세 패턴 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8574819B2 (ko) |
KR (1) | KR101105431B1 (ko) |
CN (1) | CN102208330B (ko) |
TW (1) | TWI508131B (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120120729A (ko) * | 2011-04-25 | 2012-11-02 | 에스케이하이닉스 주식회사 | 반도체장치의 금속패턴 제조 방법 |
KR20130026119A (ko) * | 2011-09-05 | 2013-03-13 | 에스케이하이닉스 주식회사 | 패드리스 구조를 갖는 반도체 장치 및 그 제조방법 |
US8728940B2 (en) * | 2012-01-26 | 2014-05-20 | Micron Technology, Inc. | Memory arrays and methods of forming same |
KR101948222B1 (ko) * | 2012-06-15 | 2019-02-14 | 에스케이하이닉스 주식회사 | 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법 |
CN103676493B (zh) * | 2012-09-21 | 2017-05-03 | 中国科学院微电子研究所 | 降低线条粗糙度的混合光刻方法 |
US9263279B2 (en) | 2013-04-17 | 2016-02-16 | Qualcomm Incorporated | Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features |
CN106158745B (zh) * | 2015-03-23 | 2019-03-08 | 华邦电子股份有限公司 | 同时制作晶胞区与周围区的半导体元件的方法 |
CN105405969B (zh) * | 2015-10-29 | 2018-02-06 | 江苏时代全芯存储科技有限公司 | 相变化记忆体结构的制造方法 |
KR102491661B1 (ko) * | 2016-01-12 | 2023-01-26 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
KR20200050138A (ko) * | 2018-11-01 | 2020-05-11 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752674B1 (ko) * | 2006-10-17 | 2007-08-29 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
KR20090032940A (ko) * | 2007-09-28 | 2009-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
KR20090114251A (ko) * | 2008-04-29 | 2009-11-03 | 주식회사 하이닉스반도체 | 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법 |
KR20100004705A (ko) * | 2008-07-04 | 2010-01-13 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183438A (ja) * | 2003-12-16 | 2005-07-07 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
KR100554514B1 (ko) * | 2003-12-26 | 2006-03-03 | 삼성전자주식회사 | 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법. |
US7572572B2 (en) * | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
KR100882205B1 (ko) | 2007-06-27 | 2009-02-06 | 삼성전자주식회사 | 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법 |
KR20090044834A (ko) * | 2007-11-01 | 2009-05-07 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
KR20100006012A (ko) | 2008-07-08 | 2010-01-18 | 주식회사 하이닉스반도체 | 스페이서 패터닝 과정을 이용한 반도체 소자의 미세 패턴형성 방법 |
-
2010
- 2010-03-29 KR KR1020100028175A patent/KR101105431B1/ko active IP Right Grant
- 2010-07-09 US US12/833,833 patent/US8574819B2/en active Active
- 2010-08-02 TW TW099125552A patent/TWI508131B/zh active
- 2010-10-15 CN CN201010508383.5A patent/CN102208330B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100752674B1 (ko) * | 2006-10-17 | 2007-08-29 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
KR20090032940A (ko) * | 2007-09-28 | 2009-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
KR20090114251A (ko) * | 2008-04-29 | 2009-11-03 | 주식회사 하이닉스반도체 | 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법 |
KR20100004705A (ko) * | 2008-07-04 | 2010-01-13 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US8574819B2 (en) | 2013-11-05 |
KR20110108780A (ko) | 2011-10-06 |
CN102208330A (zh) | 2011-10-05 |
TWI508131B (zh) | 2015-11-11 |
CN102208330B (zh) | 2015-07-15 |
US20110236836A1 (en) | 2011-09-29 |
TW201133548A (en) | 2011-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101105431B1 (ko) | 미세 패턴 제조 방법 | |
KR101087835B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR101004691B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
US8835314B2 (en) | Method for fabricating semiconductor memory device | |
KR100965775B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
KR20170042056A (ko) | 반도체 소자의 패턴 형성 방법 | |
US8728945B2 (en) | Method for patterning sublithographic features | |
KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
US20120175745A1 (en) | Methods for fabricating semiconductor devices and semiconductor devices using the same | |
US20120156883A1 (en) | Method of forming patterns of semiconductor device | |
KR101867503B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US9460933B1 (en) | Patterning method | |
KR101653149B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
CN111146082B (zh) | 头对头图形的制备方法 | |
KR101070302B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR100654350B1 (ko) | 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자 | |
KR20100004705A (ko) | 반도체 장치 제조 방법 | |
TWI473205B (zh) | 接觸窗開口的形成方法 | |
KR20120120639A (ko) | 반도체장치 제조 방법 | |
US20070161189A1 (en) | Method of fabricating the floating gate of flash memory device | |
CN115332061B (zh) | 栅极结构的制作方法 | |
KR20090000882A (ko) | 반도체소자의 미세 패턴 형성방법 | |
KR20100005602A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
KR100609130B1 (ko) | Meel 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 9 |