KR101104073B1 - 전계 방출 장치 - Google Patents

전계 방출 장치 Download PDF

Info

Publication number
KR101104073B1
KR101104073B1 KR1020080129659A KR20080129659A KR101104073B1 KR 101104073 B1 KR101104073 B1 KR 101104073B1 KR 1020080129659 A KR1020080129659 A KR 1020080129659A KR 20080129659 A KR20080129659 A KR 20080129659A KR 101104073 B1 KR101104073 B1 KR 101104073B1
Authority
KR
South Korea
Prior art keywords
current
cathode electrode
cathode
control signal
switching control
Prior art date
Application number
KR1020080129659A
Other languages
English (en)
Other versions
KR20100070915A (ko
Inventor
정진우
송윤호
김동일
강준태
김지선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080129659A priority Critical patent/KR101104073B1/ko
Priority to US12/502,810 priority patent/US8519627B2/en
Publication of KR20100070915A publication Critical patent/KR20100070915A/ko
Application granted granted Critical
Publication of KR101104073B1 publication Critical patent/KR101104073B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H01J2201/30469—Carbon nanotubes (CNTs)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 구조가 간단하면서 펄스 구동 및 로컬 디밍(Local Dimming)이 가능한 전계 방출 장치에 관한 것으로, 본 발명에 따른 전계 방출 장치는 아노드 전극과 게이트 전극에 시간에 따라 일정한 전압을 인가한 상태에서, 0~5V의 매우 낮은 스위칭 제어 신호에 따라 각 캐소드 전극 블록에 유입되는 전류를 온/오프하여 전계 방출 전류를 제어한다. 따라서, 본 발명에 따른 전계 방출 장치는 종래의 전계 방출 장치에 비하여 별도의 펄스 구동 고전압 전원부 없이 간단한 구조로 펄스 구동 및 로컬 디밍이 가능하다.
전계, 방출, 디스플레이, 램프, 발광, 캐소드, 아노드, 전자빔, 고전압, 구동, FED, FEL

Description

전계 방출 장치{The Filed Emission Device}
본 발명은 전계 방출 장치에 관한 것으로, 더 자세하게는 구조가 간단하면서 펄스 구동 및 로컬 디밍(Local Dimming)이 가능한 전계 방출 장치에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-S-016-01, 과제명: 15인치급 다이나믹 면 백 라이트].
일반적으로 전계 방출 장치는 전계 에미터가 형성된 캐소드(cathode) 기판과 형광층이 형성된 아노드(anode) 기판이 일정한 거리를 두고 서로 대향 되도록 진공 패키징(vacuum packaging)되고, 전계 에미터로부터 방출된 전자가 아노드 기판의 형광층에 충돌되어 형광층의 음극 발광(cathode luminescence)으로 빛을 내는 장치이다.
최근 전계 방출 발광 장치는 종래의 액정표시장치(Liquid Crystal Display : LCD)의 백라이트 유닛(Back Light Unit), 면 발광 장치 및 기존의 조명기구를 대체 할 수 있는 조명장치로 크게 각광받고 있다.
특히, 종래에는 액정표시장치의 백라이트 유닛으로 냉음극 형광 램프(CCFL : Cold Cathode Fluorescent Lamp)와 발광 다이오드(LED : Light Emitting Diode)가 주로 사용되어 왔다.
그러나, 냉음극 형광 램프의 경우 일반적으로 그 구성이 복잡하여 제조 비용이 높을 뿐만 아니라, 광원이 측면에 위치하고 있어서 광의 반사와 투과에 따른 전력 소모가 큰 단점이 있다. 또한, 수은의 사용으로 인해 환경 오염의 문제가 있으며, 액정 표시 장치가 대형화될수록 휘도의 균일성을 확보하기 힘든 문제점이 있다.
이러한 이유로 인해 최근에는 제조 비용이 저렴하고 전력 소모가 낮으며 넓은 범위의 발광 영역에서도 비교적 균일한 휘도를 나타내는 전계 방출 장치가 액정표시장치의 백라이트 유닛으로 널리 사용되고 있다.
종래의 전계 방출 장치에 대하여 도 1을 참조하여 더 자세히 설명하면 다음과 같다.
도 1은 종래의 탑-게이트(top-gate)형 3극 구조의 전계 방출 장치(100)를 나타낸 도면이다.
도 1을 참조하면, 종래의 3극 구조의 전계 방출 장치(100)는, 소정 간격을 두고 서로 대향 배치되는 캐소드 기판(110) 및 아노드 기판(130), 상기 캐소드 기판(110) 상에 형성된 캐소드 전극(111), 상기 캐소드 전극(111)상에 서로 간격을 두고 형성된 다수의 전계 에미터(112), 상기 아노드 기판(130) 상에 형성된 아노드 전극(131), 상기 아노드 전극(131) 상에 형성된 형광층(132) 및 금속코팅층(133), 상기 캐소드 기판(110)과 상기 아노드 기판(130) 사이에 위치하여 상기 전계 에미터(112)로부터 전자 방출을 유도하는 게이트 전극(151), 상기 게이트 전극(151)의 절연을 위한 게이트 절연막(150), 상기 게이트 전극(151)과 상기 아노드 전극(131)간의 간격 유지를 위한 스페이서(160)를 포함한다.
상기 금속코팅층(133)은 상기 형광층(132)에 충돌하여 발광된 빛을 반사시키기는 역할을 하며, 상기 게이트 절연막(150)과 상기 게이트 전극(151)에는 상기 전계 에미터(112)로부터 방출된 전자가 통과할 수 있도록 다수의 개구부(150a, 151a)가 각각 형성되어 있다.
이와 같이 구성된 전계 방출 장치(100)에 있어서, 상기 캐소드 전극(111)과 상기 게이트 전극(151)에 인가된 전압차가 상기 전계 에미터(112)의 문턱 전압 이상이 되면 상기 전계 에미터(112)로부터 전자가 방출되며, 방출된 전자는 상기 아노드 전극(131)에 인가된 수~수십 kV의 고전압에 의해 가속되어 형광층(132)과 충돌하여 발광이 일어나게 된다.
이러한 전계 방출 장치(100)가 LCD의 백라이트 유닛으로 사용될 경우, 화면에 표시되는 영상에 따라 백라이트의 휘도를 국부적으로 조절할 필요가 있으며, 이를 위해 전계 방출 장치(100)는 다음에 설명하는 바와 같이 로컬 디밍(Local Dimming, '국부 계조 표현'이라고도 함)이 가능하도록 구성된다.
도 2는 도 1에 도시된 종래의 전계 방출 장치(100)의 로컬 디밍 동작을 설명하기 위한 도면이다.
도 2를 참조하면, 상기 캐소드 전극(111)과 상기 게이트 전극(151)을 종횡으로 형성하고, 캐소드 전압 콘트롤러(170)와 게이트 전압 콘트롤러(180)를 통해 특정 캐소드 전극(111)과 특정 게이트 전극(151) 사이에만 소정 전압차가 발생하도록 전압을 인가하면 특정 영역에서만 전자가 방출된다. 예를 들어, m 번째 캐소드 전극(111)과 n번째 게이트 전극(151) 사이에 전계 에미터(112)의 문턱 전압 이상의 구동 전압이 인가되면, A 영역의 전계 에미터(112)에서만 전자가 방출된다.
이 때, 전계 에미터(112)의 지속적인 전자 방출은 전계 에미터(112)를 열화시킬 수 있으므로, 게이트 전극(151)에 펄스 형태의 전압을 인가하여 전자 방출량을 제어하는 것이 일반적이다.
하지만, 이와 같은 펄스 구동 방법의 경우에는 로컬 디밍 동작을 위해 게이트 전극(151)에 수~수십 kV 정도의 고전압 펄스가 인가되어야 하므로, 이와 같은 고전압 펄스를 인가하기 위해서 별도의 펄스 구동 고전압 전원부를 구비해야만 하며, 이로 인해 구동 회로가 복잡해지고 제조 비용이 높아지는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 구조가 간단하면서 펄스 구동 및 로컬 디밍이 가능한 전계 방출 장치를 제공하는 것이다.
보다 구체적으로, 본 발명의 목적은 아노드 전극과 게이트 전극에 시간에 따라 일정한 전압이 인가되는 상태에서 낮은 전압 레벨의 스위칭 제어 신호를 이용하여 다수의 캐소드 전극 블록에 인가되는 전류를 온/오프함으로써, 간단한 구조로 펄스 구동 및 로컬 디밍이 가능한 전계 방출 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 전계 방출 장치는, 소정 간격을 두고 서로 대향 배치되는 캐소드 기판 및 아노드 기판; 상기 캐소드 기판 상에 서로 전기적으로 분리되어 형성된 다수의 캐소드 전극 블록 및 상기 각 캐소드 전극 블록상에 서로 간격을 두고 형성된 다수의 전계 에미터; 상기 아노드 기판 상에 형성된 아노드 전극 및 상기 아노드 전극 상에 형성된 형광층; 상기 캐소드 기판과 상기 아노드 기판 사이에 위치하여 상기 전계 에미터로부터 전자 방출을 유도하는 게이트 전극; 상기 캐소드 전극 블록과 상기 게이트 전극 사이에 형성되어 상기 게이트 전극이 상기 캐소드 전극 블록과 절연되도록 하는 게이트 절연막; 및 상기 각 캐소드 전극 블록에 전기적으로 연결되어 상기 각 캐소드 전극 블록에 흐르는 전류 를 제어하는 캐소드 전류 콘트롤러를 포함하는 것을 특징으로 한다.
상기 캐소드 전류 콘트롤러는, 상기 각 캐소드 전극 블록에 일대일로 연결되어 해당 캐소드 전극 블록에 유입되는 전류를 온/오프하는 다수개의 전류 스위칭 회로와, 상기 각 전류 스위칭 회로에 하이 레벨과 로우 레벨이 반복되는 펄스 형태의 스위칭 제어 신호를 제공하는 스위칭 제어부를 포함하며, 상기 스위칭 제어 신호는 0 내지 5V의 범위내에서 하이 레벨 또는 로우 레벨의 전압값을 갖는다.
상기 전류 스위칭 회로는, 상기 캐소드 전극 블록과 접지 사이에 직렬로 연결된 전류 스위칭 소자와, 상기 전류 스위칭 소자에 연결된 캐소드 전극 블록을 과전압 및 과전류로부터 보호하기 위한 과전압 보호회로 및 과전류 보호회로를 포함한다. 여기에서, 상기 전류 스위칭 소자는 고전압 트랜지스터이며, 상기 고전압 트랜지스터의 게이트 단자에는 상기 스위칭 제어 신호가 입력되고, 드레인 단자에는 상기 캐소드 전극 블록이 연결되며, 소스 단자에는 접지가 연결된다.
상기 아노드 전극과 상기 게이트 전극에 시간에 따라 일정한 전압이 인가되는 상태에서, 상기 하이 레벨과 로우 레벨이 반복되는 펄스 형태의 스위칭 제어 신호가 소정의 전류 스위칭 회로에 인가되면, 상기 스위칭 제어 신호가 하이 레벨인 시간 동안에만 해당 전류 스위칭 회로가 온되어 해당 전류 스위칭 회로에 연결된 캐소드 전극 블록에 전류가 유입되며, 상기 스위칭 제어 신호가 로우 레벨인 시간 동안에는 해당 전류 스위칭 회로가 오프되어 해당 전류 스위칭 회로에 연결된 캐소드 전극 블록으로의 전류 유입이 차단된다.
상기 스위칭 제어 신호의 전압 레벨은 고정한 상태에서 상기 스위칭 제어 신 호의 온/오프 비(duty)를 조절하는 펄스폭 변조(PWM) 방식에 의해 상기 각 캐소드 전극 블록에 유입되는 전류의 양을 조절하거나, 상기 스위칭 제어 신호의 온/오프 비(duty)는 고정한 상태에서 상기 스위칭 제어 신호의 전압 레벨을 가변시키는 펄스 진폭 변조(PAM) 방식에 의해 상기 각 캐소드 전극 블록에 유입되는 전류의 양을 조절할 수 있다.
즉, 상기 아노드 전극과 상기 게이트 전극에 시간에 따라 일정한 전압이 인가되는 상태에서, 상기 캐소드 전류 콘트롤러가 낮은 전압 레벨의 스위칭 제어 신호를 이용하여 상기 각 캐소드 전극 블록에 인가되는 전류를 간단히 온/오프함에 따라 상기 각 캐소드 전극 블록상에 형성된 전계 에미터에서 방출되는 전자의 양이 조절되어 로컬 디밍이 이루어진다.
본 발명에 따르면, 낮은 전압 레벨의 스위칭 제어 신호를 이용하여 다수의 캐소드 전극 블록에 흐르는 전류를 간단히 온/오프함으로써 펄스 구동 및 로컬 디밍이 가능한 전계 방출 장치를 구현할 수 있으며, 이에 따라 고가의 펄스 구동 고전압 전원부를 구비할 필요가 없으므로 전계 방출 장치의 제조 비용을 감소시킬 수 있다.
이하, 본 발명에 따른 전계 방출 장치에 대하여 첨부된 도면을 참조하여 상 세히 설명하기로 한다.
도 3 및 도 4는 본 발명에 따른 전계 방출 장치(300)를 나타낸 도면이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 전계 방출 장치(300)는, 소정 간격을 두고 서로 대향 배치되는 캐소드 기판(310) 및 아노드 기판(330)과, 상기 캐소드 기판(310) 상에 서로 전기적으로 분리되어 형성된 다수의 캐소드 전극 블록(311)과, 상기 각 캐소드 전극 블록(311)상에 서로 간격을 두고 형성된 다수의 전계 에미터(312)와, 상기 아노드 기판(330) 상에 형성된 아노드 전극(331)과, 상기 아노드 전극(331) 상에 형성된 형광층(332) 및 금속코팅층(333)과, 상기 캐소드 기판(310)과 상기 아노드 기판(330) 사이에 위치하여 상기 전계 에미터(312)로부터 전자 방출을 유도하는 게이트 전극(351)과, 상기 게이트 전극(351)의 절연을 위한 게이트 절연막(350)과, 상기 게이트 전극(351)과 상기 아노드 전극(331)간의 간격 유지를 위한 스페이서(360)와, 상기 각 캐소드 전극 블록(311)에 전기적으로 연결되어 각 캐소드 전극 블록(311)에 흐르는 전류를 제어하는 캐소드 전류 콘트롤러(380)를 포함한다.
상기 전계 에미터(312)는 전자 방출 특성이 우수한 전자 방출 물질로 이루어지는 것이 바람직하며, 상기 전자 방출 특성이 우수한 전자 방출 물질에는 탄소 나노 튜브, 탄소 나노 섬유 및 탄소계 합성 물질 등이 있다.
상기 게이트 절연막(350)은 상기 캐소드 전극 블록(311)과 상기 게이트 전극(351) 사이에 형성되어 상기 게이트 전극(351)이 상기 캐소드 전극 블록(311)과 절연되도록 한다. 이 때, 상기 게이트 절연막(350)은 상기 게이트 전극(351)의 개구부(351a) 직경의 0.5배 내지 2배의 두께로 형성되는 것이 바람직하다. 일례로, 상기 게이트 절연막(350)은 상기 캐소드 전극 블록(311)과 상기 게이트 전극(351) 사이에 1㎛ 내지 200㎛의 두께로 형성된다.
상기 게이트 절연막(350)과 상기 게이트 전극(351)에는 상기 전계 에미터(312)로부터 방출된 전자가 통과할 수 있도록 다수의 개구부(350a, 351a)가 각각 형성되는 것이 바람직하다.
본 발명에 따른 전계 방출 장치(300)는, 상기 아노드 전극(331)과 상기 게이트 전극(351)에 시간에 따라 일정한 전압이 인가된 상태에서, 상기 캐소드 전류 콘트롤러(380)를 통해 소정의 캐소드 전극 블록(311)에 유입되는 전류의 양을 조절하여 펄스 구동 및 로컬 디밍(Local Dimming)이 이루어지는 것에 특징이 있으며, 이하의 설명에서 본 발명의 전계 방출 구조에 대하여 보다 상세히 설명한다.
도 5는 본 발명에 따른 전계 방출 장치(300)에 있어서 캐소드 전류 콘트롤러(380)의 구성 및 동작을 설명하기 위한 도면이며, 도 6은 도 5에 도시된 전류 스위칭 회로(381)의 상세 구성도이다.
도 5를 참조하면, 상기 캐소드 전류 콘트롤러(380)는, 각 캐소드 전극 블록(311)에 일대일로 연결되어 해당 캐소드 전극 블록(311)에 유입되는 전류를 온/오프하는 다수개의 전류 스위칭 회로(381)와, 상기 각 전류 스위칭 회로(381)에 하이 레벨과 로우 레벨이 반복되는 펄스 형태의 스위칭 제어 신호를 제공하는 스위칭 제어부(385)를 포함한다.
여기에서, 상기 스위칭 제어 신호는 0 ~ 5V 범위내에서 하이 레벨 또는 로우 레벨의 전압값을 갖는다.
도 6을 참조하면, 상기 전류 스위칭 회로(381)는 캐소드 전극 블록(311)과 접지 사이에 직렬로 연결된 전류 스위칭 소자(382)와, 상기 전류 스위칭 소자(382)에 연결된 캐소드 전극 블록(311)을 과전압 및 과전류로부터 보호하기 위한 과전압 보호회로(383) 및 과전류 보호회로(384)를 포함한다.
상기 전류 스위칭 소자(382)로는 고전압 트랜지스터를 사용하는 것이 바람직하며, 이러한 경우 상기 고전압 트랜지스터의 게이트 단자에는 스위칭 제어 신호가 입력되고, 드레인 단자에는 캐소드 전극 블록(311)이 연결되며, 소스 단자에는 접지가 연결된다.
상기 과전압 보호회로(383) 및 상기 과전류 보호회로(384)는 상기 고전압 트랜지스터의 드레인 단자에 연결되어 캐소드 전극 블록(311)에 과전압 및 과전류가 인가되는 것을 방지한다. 여기에서, 상기 과전압 보호회로(383)는 저항, 바리스터 또는 리액턴스형 소자를 직렬로 연결하여 구성할 수 있으며, 상기 과전류 보호회로(384)는 제너 다이오드를 병렬로 연결하여 구성할 수 있다.
다시 도 5를 참조하면, 상기 스위칭 제어부(385)로부터 하이 레벨의 스위칭 제어 신호가 소정의 전류 스위칭 회로(381)에 소정 시간 동안 인가되면, 해당 전류 스위칭 회로(381)가 온되어 해당 전류 스위칭 회로(381)에 연결된 캐소드 전극 블록(311)에만 소정 시간 동안 전류가 유입되며, 이에 따라 해당 캐소드 전극 블록(311)상의 전계 에미터(312)에서만 전계 방출이 이루어진다. 그리고, 상기 스위 칭 제어부(385)로부터 로우 레벨의 스위칭 제어 신호가 소정의 전류 스위칭 회로(381)에 인가되면, 해당 전류 스위칭 회로(381)가 오프되어 해당 전류 스위칭 회로(381)에 연결된 캐소드 전극 블록(311)으로의 전류 유입이 차단되며, 이에 따라 해당 캐소드 전극 블록(311)상의 전계 에미터(312)로부터의 전계 방출이 멈추게 된다.
즉, 본 발명에 따른 전계 방출 장치(300)는 각 캐소드 전극 블록(311) 단위로 로컬 디밍이 가능한 구조로, 각 캐소드 전극 블록(311)에 흐르는 전류의 양을 조절하여 해당 캐소드 전극 블록(311)상의 전계 에미터(312)에서 방출되는 전자의 양을 조절할 수 있으며, 이에 따라 특정 부분의 계조 표현이 가능하게 된다.
여기에서, 각 캐소드 전극 블록(311)상의 전계 에미터(312)로부터 방출되는 전자의 양은 펄스폭 변조(Pulse Width Modulation : PWM) 방식 또는 펄스 진폭 변조(Pulse Amplitude Modulation : PAM) 방식으로 조절할 수 있으며, 이에 대하여 더 자세히 설명하면 다음과 같다.
도 7 및 도 8은 본 발명에 따른 전계 방출 장치(300)에서 펄스폭 변조(PWM) 방식 및 펄스 진폭 변조(PAM) 방식의 경우 캐소드 전류 콘트롤러(380)로부터의 스위칭 제어 신호에 따라 해당 캐소드 전극 블록(311)에 흐르는 전류(전계 방출 전류)를 시간에 따라 나타낸 도면이다.
도 7 및 도 8을 참조하면, 상기 아노드 전극(331) 및 상기 게이트 전극(351)에 시간에 따라 일정한 전압이 인가되는 상태에서, 하이 레벨과 로우 레벨이 반복되는 펄스 형태의 스위칭 제어 신호가 소정의 전류 스위칭 회로(381)에 인가되면, 스위칭 제어 신호가 하이 레벨인 시간 동안에만 해당 캐소드 전극 블록(311)에 전류가 유입되어 해당 캐소드 전극 블록(311)상의 전계 에미터(312)에서 전계 방출이 이루어진다. 그리고, 스위칭 제어 신호가 로우 레벨인 시간 동안에는 해당 캐소드 전극 블록(311)으로 전류가 유입되지 않는다.
이 때, 펄스폭 변조(PWM) 방식의 경우 상기 스위칭 제어 신호의 전압 레벨은 고정한 상태에서 온/오프 비(duty)를 조절하여 전계 에미터(312)에서 방출되는 전자의 양을 조절하고, 펄스 진폭 변조(PAM) 방식의 경우 상기 스위칭 제어 신호의 온/오프 비(duty)는 고정한 상태에서 상기 스위칭 제어 신호의 전압 레벨을 가변시켜 전계 에미터(312)에서 방출되는 전자의 양을 조절한다.
도 9는 본 발명에 따른 전계 방출 장치(300)의 로컬 디밍 상태를 보여주는 예시도이다.
도 9에 도시된 바와 같이, 아노드 전극(331) 및 게이트 전극(351)에 인가되는 전압은 고정된 상태에서, 캐소드 전류 콘트롤러(380)를 통해 서로 전기적으로 분리된 다수개의 캐소드 전극 블록(311)에 유입되는 전류의 양을 조절함으로써 각 캐소드 전극 블록(311)상에 형성된 전계 에미터(312)에서 방출되는 전자의 양을 조절할 수 있으며, 이에 따라 결과적으로 부분적인 휘도의 조절이 가능하게 된다.
결론적으로, 본 발명에 따른 전계 방출 장치(300)는, 캐소드 전극과 게이트 전극에 수~수십 kV의 고전압 펄스를 인가하여 특정 영역의 전계 에미터로부터 특정 시간 동안 전계 방출이 일어나도록 하는 기존의 펄스 구동 방식과 달리, 아노드 전극(331)과 게이트 전극(351)에 시간에 따라 일정한 전압을 인가한 상태에서, 0~5V 의 매우 낮은 스위칭 제어 신호에 따라 각 캐소드 전극 블록(311)에 유입되는 전류를 온/오프하여 전계 방출 전류를 제어할 수 있으므로, 이에 따라 종래의 전계 방출 장치에 비하여 별도의 펄스 구동 고전압 전원부 없이 간단한 구조로 펄스 구동 및 로컬 디밍이 가능하게 되는 잇점이 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 설명하였다. 그러나, 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것으로, 본 발명의 범위가 상기의 실시예에 한정되는 것은 아니며, 여러 가지 다른 형태로 변형이 가능함은 물론이다.
도 1은 종래의 탑-게이트형 3극 구조의 전계 방출 장치를 나타낸 도면이다.
도 2는 도 1에 도시된 종래의 전계 방출 장치의 로컬 디밍 동작을 설명하기 위한 도면이다.
도 3 및 도 4는 본 발명에 따른 전계 방출 장치를 나타낸 도면이다.
도 5는 본 발명에 따른 전계 방출 장치에 있어서 캐소드 전류 콘트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 6은 도 5에 도시된 전류 스위칭 회로의 상세 구성도이다.
도 7 및 도 8은 본 발명에 따른 전계 방출 장치에서 펄스폭 변조(PWM) 방식 및 펄스 진폭 변조(PAM) 방식의 경우 캐소드 전류 콘트롤러로부터의 스위칭 제어 신호에 따라 해당 캐소드 전극 블록에 흐르는 전류(전계 방출 전류)를 시간에 따라 나타낸 도면이다.
도 9는 본 발명에 따른 전계 방출 장치의 로컬 디밍 상태를 보여주는 예시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 300 : 종래의 전계 방출 장치, 본 발명에 따른 전계 방출 장치
110, 310 : 캐소드 기판
111, 311 : 캐소드 전극, 캐소드 전극 블록
112, 312 : 전계 에미터
130, 330 : 아노드 기판
131, 331 : 아노드 전극
132, 332 : 형광층
133, 333 : 금속코팅층
150, 350 : 게이트 절연막
151, 351 : 게이트 전극
160, 360 : 스페이서
170, 180 : 캐소드 전압 콘트롤러, 게이트 전압 콘트롤러
380 : 캐소드 전류 콘트롤러
381 : 전류 스위칭 회로
382 : 전류 스위칭 소자
383 : 과전압 보호회로
384 : 과전류 보호회로
385 : 스위칭 제어부

Claims (15)

  1. 소정 간격을 두고 서로 대향 배치되는 캐소드 기판 및 아노드 기판;
    상기 캐소드 기판 상에 서로 전기적으로 분리되어 형성된 다수의 캐소드 전극 블록 및 상기 각 캐소드 전극 블록상에 서로 간격을 두고 형성된 다수의 전계 에미터;
    상기 아노드 기판 상에 형성된 아노드 전극 및 상기 아노드 전극 상에 형성된 형광층;
    상기 캐소드 기판과 상기 아노드 기판 사이에 위치하여 상기 전계 에미터로부터 전자 방출을 유도하는 게이트 전극;
    상기 캐소드 전극 블록과 상기 게이트 전극 사이에 형성되어 상기 게이트 전극이 상기 캐소드 전극 블록과 절연되도록 하는 게이트 절연막; 및
    상기 각 캐소드 전극 블록에 전기적으로 연결되어 상기 각 캐소드 전극 블록에 흐르는 전류를 제어하는 캐소드 전류 콘트롤러를 포함하는 것을 특징으로 하는 전계 방출 장치.
  2. 제 1항에 있어서,
    상기 아노드 전극과 상기 게이트 전극에 시간에 따라 일정한 전압이 인가되는 상태에서, 상기 캐소드 전류 콘트롤러가 상기 각 캐소드 전극 블록에 인가되는 전류를 온/오프함에 따라 상기 각 캐소드 전극 블록상에 형성된 전계 에미터에서 방출되는 전자의 양이 조절되어 로컬 디밍이 이루어지는 것을 특징으로 하는 전계 방출 장치.
  3. 제 2항에 있어서, 상기 캐소드 전류 콘트롤러는,
    상기 각 캐소드 전극 블록에 일대일로 연결되어 해당 캐소드 전극 블록에 유입되는 전류를 온/오프하는 다수개의 전류 스위칭 회로와,
    상기 각 전류 스위칭 회로에 하이 레벨과 로우 레벨이 반복되는 펄스 형태의 스위칭 제어 신호를 제공하는 스위칭 제어부를 포함하는 것을 특징으로 하는 전계 방출 장치.
  4. 제 3항에 있어서,
    상기 스위칭 제어 신호는 0 내지 5V의 범위내에서 하이 레벨 또는 로우 레벨의 전압값을 갖는 것을 특징으로 하는 전계 방출 장치.
  5. 제 3항에 있어서, 상기 전류 스위칭 회로는,
    상기 캐소드 전극 블록과 접지 사이에 직렬로 연결된 전류 스위칭 소자와,
    상기 전류 스위칭 소자에 연결된 캐소드 전극 블록을 과전압 및 과전류로부터 보호하기 위한 과전압 보호회로 및 과전류 보호회로를 포함하는 것을 특징으로 하는 전계 방출 장치.
  6. 제 5항에 있어서,
    상기 전류 스위칭 소자는 고전압 트랜지스터이며,
    상기 고전압 트랜지스터의 게이트 단자에는 상기 스위칭 제어 신호가 입력되고, 드레인 단자에는 상기 캐소드 전극 블록이 연결되며, 소스 단자에는 접지가 연결되는 것을 특징으로 하는 전계 방출 장치.
  7. 제 5항에 있어서,
    상기 과전압 보호회로는 저항, 바리스터 또는 리액턴스형 소자가 직렬로 연결되어 구성되며, 상기 과전류 보호회로는 제너 다이오드가 병렬로 연결되어 구성된 것을 특징으로 하는 전계 방출 장치.
  8. 제 4항에 있어서,
    상기 아노드 전극과 상기 게이트 전극에 시간에 따라 일정한 전압이 인가되 는 상태에서, 상기 하이 레벨과 로우 레벨이 반복되는 펄스 형태의 스위칭 제어 신호가 소정의 전류 스위칭 회로에 인가되면, 상기 스위칭 제어 신호가 하이 레벨인 시간 동안에만 해당 전류 스위칭 회로가 온되어 해당 전류 스위칭 회로에 연결된 캐소드 전극 블록에 전류가 유입되는 것을 특징으로 하는 전계 방출 장치.
  9. 제 8항에 있어서,
    상기 스위칭 제어 신호가 로우 레벨인 시간 동안에는 해당 전류 스위칭 회로가 오프되어 해당 전류 스위칭 회로에 연결된 캐소드 전극 블록으로의 전류 유입이 차단되는 것을 특징으로 하는 전계 방출 장치.
  10. 제 8항에 있어서,
    상기 스위칭 제어 신호의 전압 레벨은 고정한 상태에서 상기 스위칭 제어 신호의 온/오프 비(duty)를 조절하는 펄스폭 변조(PWM) 방식에 의해 상기 각 캐소드 전극 블록에 유입되는 전류의 양을 조절하는 것을 특징으로 하는 전계 방출 장치.
  11. 제 8항에 있어서,
    상기 스위칭 제어 신호의 온/오프 비(duty)는 고정한 상태에서 상기 스위칭 제어 신호의 전압 레벨을 가변시키는 펄스 진폭 변조(PAM) 방식에 의해 상기 각 캐소드 전극 블록에 유입되는 전류의 양을 조절하는 것을 특징으로 하는 전계 방출 장치.
  12. 제 1항에 있어서,
    상기 게이트 절연막과 상기 게이트 전극에는 상기 전계 에미터로부터 방출된 전자가 통과할 수 있도록 다수의 개구부가 각각 형성된 것을 특징으로 하는 전계 방출 장치.
  13. 제 12항에 있어서,
    상기 게이트 절연막은 상기 게이트 전극의 개구부 직경의 0.5배 내지 2배의 두께로 형성되는 것을 특징으로 하는 전계 방출 장치.
  14. 제 13항에 있어서,
    상기 게이트 절연막은 상기 캐소드 전극 블록과 상기 게이트 전극 사이에 1㎛ 내지 200㎛의 두께로 형성되는 것을 특징으로 하는 전계 방출 장치.
  15. 제 1항에 있어서,
    상기 전계 에미터는 탄소 나노 튜브, 탄소 나노 섬유 및 탄소계 합성 물질 중 하나로 형성된 것을 특징으로 하는 전계 방출 장치.
KR1020080129659A 2008-12-18 2008-12-18 전계 방출 장치 KR101104073B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080129659A KR101104073B1 (ko) 2008-12-18 2008-12-18 전계 방출 장치
US12/502,810 US8519627B2 (en) 2008-12-18 2009-07-14 Field emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080129659A KR101104073B1 (ko) 2008-12-18 2008-12-18 전계 방출 장치

Publications (2)

Publication Number Publication Date
KR20100070915A KR20100070915A (ko) 2010-06-28
KR101104073B1 true KR101104073B1 (ko) 2012-01-12

Family

ID=42265001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129659A KR101104073B1 (ko) 2008-12-18 2008-12-18 전계 방출 장치

Country Status (2)

Country Link
US (1) US8519627B2 (ko)
KR (1) KR101104073B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150170864A1 (en) * 2013-12-16 2015-06-18 Altera Corporation Three electrode circuit element
FR3038125B1 (fr) * 2015-06-25 2017-07-28 Commissariat Energie Atomique Dispositif cathodoluminescent a rendement ameliore
KR102238574B1 (ko) * 2016-12-07 2021-04-12 한국전자통신연구원 전계 방출 장치
US10438764B2 (en) * 2016-12-07 2019-10-08 Electronics And Telecommunications Research Institute Field emission apparatus
US20240038184A1 (en) * 2020-11-27 2024-02-01 Lg Electronics Inc. Image display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070098490A (ko) * 2006-03-31 2007-10-05 한국전자통신연구원 전계 방출 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118417A (en) * 1995-11-07 2000-09-12 Micron Technology, Inc. Field emission display with binary address line supplying emission current
US6060840A (en) * 1999-02-19 2000-05-09 Motorola, Inc. Method and control circuit for controlling an emission current in a field emission display
US6448717B1 (en) * 2000-07-17 2002-09-10 Micron Technology, Inc. Method and apparatuses for providing uniform electron beams from field emission displays
KR20040066273A (ko) * 2003-01-17 2004-07-27 삼성에스디아이 주식회사 전계 방출 표시 장치 및 그 구동 장치
JP3907626B2 (ja) 2003-01-28 2007-04-18 キヤノン株式会社 電子源の製造方法、画像表示装置の製造方法、電子放出素子の製造方法、画像表示装置、特性調整方法、及び画像表示装置の特性調整方法
KR20050020518A (ko) 2003-08-23 2005-03-04 엘지전자 주식회사 탄소 나노튜브 전계방출소자 구동 방법
AU2003268766A1 (en) * 2003-10-06 2005-04-21 Hitachi Zosen Corporation Fed control circuit
KR100943192B1 (ko) * 2003-11-25 2010-02-19 삼성에스디아이 주식회사 전계방출 표시소자 및 그 제조방법
KR100540144B1 (ko) * 2004-06-04 2006-01-12 한국전자통신연구원 전계방출소자 및 이를 이용한 전계 방출 표시장치
JP4354432B2 (ja) 2005-05-31 2009-10-28 富士重工業株式会社 発光装置
EP1777690B1 (en) * 2005-10-18 2012-08-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100885188B1 (ko) 2006-08-21 2009-02-23 한국전자통신연구원 전계 방출 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070098490A (ko) * 2006-03-31 2007-10-05 한국전자통신연구원 전계 방출 장치

Also Published As

Publication number Publication date
KR20100070915A (ko) 2010-06-28
US8519627B2 (en) 2013-08-27
US20100156305A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
US20070145914A1 (en) Device for driving light emitting diode
KR101104073B1 (ko) 전계 방출 장치
US7456827B2 (en) Active matrix display with variable duty cycle
KR100885188B1 (ko) 전계 방출 장치
KR100913132B1 (ko) 전계 방출형 백라이트 유닛과 이에 이용되는 캐소드 구조물및 이의 제조 방법
US8212487B2 (en) Field emission device and method of operating the same
US7122967B2 (en) Field emission display and driving device thereof
KR20050078870A (ko) 전계 방출형 백라이트 소자
CN104575369A (zh) 像素驱动电路及显示装置
KR100440215B1 (ko) 디스플레이 패널의 에이징 방법
KR101104074B1 (ko) 색 가변형 전계 방출 장치
KR100732845B1 (ko) 카본 나노튜브를 활용한 ｔｆｔ-ｌｃｄ용 평면 발광 소자
JP2006338935A (ja) 発光装置
KR100963258B1 (ko) 전계 방출 장치
KR100868531B1 (ko) 미세 로컬 디밍이 가능한 전계 방출 장치
WO2006092981A1 (ja) 蛍光表示管
CN100578723C (zh) 发光装置、电子发射单元的制造方法及显示装置
KR20110114811A (ko) 탄소나노튜브 램프 칩 어레이를 이용한 백라이트 유닛
KR100400269B1 (ko) 이동통신단말기의 액정표시화면 배경조명 밝기 조정장치
KR100279555B1 (ko) 전계 방출 표시기의 에미터 구동회로
KR20050020518A (ko) 탄소 나노튜브 전계방출소자 구동 방법
KR100800568B1 (ko) 전계방출 장치 및 그 구동 방법
WO2009031755A1 (en) The field emission device
KR20110017490A (ko) 전류 구동회로 및 그를 이용한 ｌｅｄ 구동회로
JP2008016308A (ja) 電界放出型ライト装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8