KR101103067B1 - 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로 - Google Patents

가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로 Download PDF

Info

Publication number
KR101103067B1
KR101103067B1 KR1020100027895A KR20100027895A KR101103067B1 KR 101103067 B1 KR101103067 B1 KR 101103067B1 KR 1020100027895 A KR1020100027895 A KR 1020100027895A KR 20100027895 A KR20100027895 A KR 20100027895A KR 101103067 B1 KR101103067 B1 KR 101103067B1
Authority
KR
South Korea
Prior art keywords
signal
clock
pull
delay pulse
delay
Prior art date
Application number
KR1020100027895A
Other languages
English (en)
Other versions
KR20110108611A (ko
Inventor
김기한
신동석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100027895A priority Critical patent/KR101103067B1/ko
Priority to US12/843,568 priority patent/US8330512B2/en
Publication of KR20110108611A publication Critical patent/KR20110108611A/ko
Application granted granted Critical
Publication of KR101103067B1 publication Critical patent/KR101103067B1/ko
Priority to US13/670,359 priority patent/US20130207709A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

반도체 장치의 클럭 생성회로는 동작시작신호에 응답하여 기준 클럭신호 및 출력 클럭신호의 초기 위상 차이를 비교한 결과에 대응하는 초기 위상차이 검출신호를 출력하는 제1 위상 검출부와, 기준 클럭신호 및 출력 클럭신호의 위상을 비교한 결과에 대응하는 위상검출신호를 출력하는 제2 위상 검출부와, 초기 위상차이 검출신호에 응답하여 지연량 조절범위가 결정되며, 제어전압의 전압레벨에 대응하는 지연량으로 기준 클럭신호를 지연시켜 출력 클럭신호를 출력하는 가변 단위 지연부와, 위상검출신호에 대응하는 전압레벨을 갖는 제어전압을 생성하는 지연 제어부를 포함한다.

Description

가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로{VARIABLE UNIT DELAY CIRCUIT AND CLOCK GENERATOR FOR SEMICONDUCTOR APPARATUS USING THE SAME}
본 발명은 반도체 장치에 관한 것으로서, 가변 단위지연회로 및 클럭 생성회로를 구성하는 기술에 관한 것이다.
반도체 장치는 동작속도를 향상시키고 효율적인 내부동작을 위하여 클럭(Clock)과 같은 기준 주기펄스신호(Periodic pulse signal)에 동기되어 동작한다. 따라서 대부분의 반도체 장치는 외부에서 공급되는 클럭 또는 필요에 따라 내부에서 생성된 내부 클럭을 이용하여 동작하게 된다.
지연고정루프(Delay Locked Loop, DLL) 등과 같은 클럭 생성회로는 외부 클럭신호와 내부 클럭신호 사이의 타이밍 차이를 보상하기 위해서 구비되며, 출력 클럭신호를 생성하기 위해 내부적으로 다수의 단위 지연셀(Unit Delay Cell)을 포함하고 있다. 일반적으로 단위 지연셀이 많이 구비될수록 면적 및 전류 소모 측면에서 불리하므로 단위 지연셀을 최소화시키는 기술이 요구되고 있다.
본 발명은 지연량 조절범위가 넓은 가변 단위지연회로를 제공한다.
또한, 본 발명은 지연량 조절범위가 넓은 하나의 가변 단위지연회로를 포함한 반도체 장치의 클럭 생성회로 및 클럭 생성방법을 제공한다.
본 발명의 일 실시예에 따르면, 기준 클럭신호의 정클럭 구간내에서 상기 기준 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호 및 상기 기준 클럭신호의 부클럭 구간내에서 상기 기준 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호를 생성하는 지연펄스 생성부; 상기 제1 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 라이징 구동신호 및 상기 제2 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 폴링 구동신호를 생성하는 클럭 구동신호 생성부; 및 상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 출력 클럭신호를 출력하는 클럭 출력부를 포함하는 가변 단위지연회로가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 기준 클럭신호를 분주하여 제1 분주 클럭신호 및 상기 제1 분주 클럭신호 보다 상기 기준 클럭신호의 반주기 만큼 더 지연된 제2 분주 클럭신호를 출력하는 클럭 분주부; 상기 제1 분주 클럭신호의 정클럭 구간내에서 상기 제1 분주 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호 및 상기 제1 분주 클럭신호의 부클럭 구간내에서 상기 제1 분주 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호를 생성하는 제1 지연펄스 생성부; 상기 제2 분주 클럭신호의 정클럭 구간내에서 상기 제2 분주 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제3 지연펄스신호 및 상기 제2 분주 클럭신호의 부클럭 구간내에서 상기 제2 분주 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제4 지연펄스신호를 생성하는 제2 지연펄스 생성부; 상기 제1 지연펄스신호 및 상기 제2 지연펄스신호의 펄싱 시점에 각각 활성화 되는 클럭 라이징 구동신호를 생성하는 클럭 라이징 구동신호 생성부; 상기 제3 지연펄스신호 및 상기 제4 지연펄스신호의 펄싱 시점에 각각 활성화 되는 클럭 폴링 구동신호를 생성하는 클럭 폴링 구동신호 생성부; 및 상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 출력 클럭신호를 출력하는 클럭 출력부를 포함하는 가변 단위지연회로가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 기준 클럭신호의 정클럭 구간내에서 상기 기준 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호 및 상기 기준 클럭신호의 부클럭 구간내에서 상기 기준 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호를 생성하는 지연펄스 생성부; 초기 위상차이 검출신호가 비활성화 되면 상기 제1 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 라이징 구동신호를 생성하고, 상기 초기 위상차이 검출신호가 활성화 되면 상기 제2 지연펄스신호의 펄싱 시점에 활성화 되는 상기 클럭 라이징 구동신호를 생성하는 클럭 라이징 구동신호 생성부; 상기 초기 위상차이 검출신호가 비활성화 되면 상기 제2 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 폴링 구동신호를 생성하고, 상기 초기 위상차이 검출신호가 활성화 되면 상기 제1 지연펄스신호의 펄싱 시점에 활성화 되는 상기 클럭 폴링 구동신호를 생성하는 클럭 폴링 구동신호 생성부; 및 상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 출력 클럭신호를 출력하는 클럭 출력부를 포함하는 가변 단위지연회로가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 동작시작신호에 응답하여 기준 클럭신호 및 출력 클럭신호의 초기 위상 차이를 비교한 결과에 대응하는 초기 위상차이 검출신호를 출력하는 제1 위상 검출부; 상기 기준 클럭신호 및 상기 출력 클럭신호의 위상을 비교한 결과에 대응하는 위상검출신호를 출력하는 제2 위상 검출부; 상기 초기 위상차이 검출신호에 응답하여 지연량 조절범위가 결정되며, 제어전압의 전압레벨에 대응하는 지연량으로 상기 기준 클럭신호를 지연시켜 상기 출력 클럭신호를 출력하는 가변 단위 지연부; 및 상기 위상검출신호에 대응하는 전압레벨을 갖는 상기 제어전압을 생성하는 지연 제어부를 포함하는 반도체 장치의 클럭 생성회로가 제공된다.
또한, 본 발명의 또 다른 실시예에 따르면, 기준 클럭신호를 지연시켜 출력 클럭신호를 출력하는 가변 단위지연회로를 통해서 클럭신호를 생성하는 방법에 있어서, 상기 기준 클럭신호와 상기 출력 클럭신호의 초기 위상차이를 검출하는 단계; 상기 초기 위상차이의 검출결과에 따라 상기 가변 단위지연회로의 지연량 조절범위를 결정하는 단계; 및 상기 지연량 조절범위 내에서 상기 가변 단위지연회로의 지연량을 조절하는 단계를 포함하는 반도체 장치의 클럭 생성방법이 제공된다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 클럭 생성회로의 구성도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 지연고정루프의 구성도이다.
도 3은 제1 위상 검출부의 실시예에 따른 회로도이다.
도 4는 제1 위상 검출부의 내부동작을 나타낸 타이밍 다이어그램이다.
도 5는 가변 단위 지연부의 일 실시예에 따른 회로도이다.
도 6은 도 5의 가변 단위 지연부의 동작을 나타낸 타이밍 다이어그램이다.
도 7은 가변 단위 지연부의 다른 실시예에 따른 회로도이다.
도 8은 도 7의 가변 단위 지연부의 동작을 나타낸 타이밍 다이어그램이다.
도 9는 가변 단위 지연부의 또 다른 실시예에 따른 회로도이다.
도 10은 도 9의 가변 단위 지연부의 동작을 나타낸 타이밍 다이어그램이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자. 또한, 회로의 논리신호 및 이진 데이터 값은 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedance, Hi-Z) 상태 등을 가질 수 있다고 정의하고 기술한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 클럭 생성회로의 구성도이다.
본 실시예에 따른 반도체 장치의 클럭 생성회로(1)는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 1을 참조하면 반도체 장치의 클럭 생성회로(1)는 클럭 버퍼부(10)와, 위상 검출부(30)와, 가변 단위 지연부(20)와, 지연 제어부(40)를 구비한다.
상기와 같이 구성되는 반도체 장치의 클럭 생성회로(1)의 세부구성과 주요동작을 살펴보면 다음과 같다.
클럭 버퍼부(10)는 입력 클럭신호(CK_IN)를 버퍼링 하여 기준 클럭신호(CK_REF)를 출력한다. 클럭 버퍼부(10)는 입력 클럭신호(CK_IN)를 반도체 장치의 내부동작전압에 적합하도록 버퍼링한다. 본 실시예에서 클럭 버퍼부(10)는 필수적으로 구비되어야 하는 것은 아니다.
위상 검출부(30)는 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 위상을 비교한 결과에 대응하는 위상검출신호(P_DET)를 출력하며, 동작시작신호(START_UP) 활성화시에 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 초기 위상 차이를 비교하여 초기 위상차이 검출신호(P_INIT)를 출력한다. 일반적으로 위상검출신호(P_DET)는 위상 차이에 대응하는 펄스폭을 가진 신호이며, 초기 위상차이 검출신호(P_INIT)는 초기 위상차이가 목표된 값 이상일 때 활성화 되는 신호이다. 또한, 동작시작신호(START_UP)는 전원이 안정되었음을 나타내는 신호인 파워 업 신호(Power up signal)를 이용하여 생성할 수 있다.
본 실시예에서 위상 검출부(30)는 동작시작신호(START_UP)에 응답하여 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 초기 위상 차이를 비교한 결과에 대응하는 초기 위상차이 검출신호(P_INIT)를 출력하는 제1 위상 검출부(30A)와, 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 위상을 비교한 결과에 대응하는 위상검출신호(P_DET)를 출력하는 제2 위상 검출부(30B)로 구성된다. 참고적으로 제1 위상 검출부(30A)는 파워업 동작시 초기 예정된 구간 동안의 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 초기 위상 차이를 비교하고 그 결과를 래칭하도록 설계되는 것이 바람직하다. 한편, 실시예에 따라 제1 위상 검출부(30A)가 계속해서 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)를 비교하도록 설계될 수도 있을 것이다.
가변 단위 지연부(20)는 초기 위상차이 검출신호(P_INIT)에 응답하여 지연량 조절범위가 결정되며, 제어전압(V_CTRL)의 전압레벨에 대응하는 지연량으로 기준 클럭신호(CK_REF)를 지연시켜 출력 클럭신호(CK_OUT)를 출력한다.
지연 제어부(40)는 위상검출신호(P_DET)에 대응하는 전압레벨을 갖는 제어전압(V_CTRL)을 생성한다. 즉, 위상검출신호(P_DET)가 펄스폭이 조절되는 형태의 신호인 경우, 제어전압(V_CTRL)의 전압레벨은 위상검출신호(P_DET)의 펄스폭에 의해서 결정된다.
참고적으로, 가변 단위 지연부(20)의 지연량 조절범위는 기준 클럭신호(CK_REF)의 반주기 또는 한주기에 해당하는 지연량 범위로 결정될 수 있고, 초기 위상차이 검출신호(P_INIT)가 활성화 되었을 때 가변 단위 지연부(20)의 지연량 조절범위는 한주기로 결정된다고 가정하고 반도체 장치의 클럭 생성회로(1)의 동작을 설명한다.
동작시작신호(START_UP)가 활성화 되면 위상 검출부(30)는 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 초기 위상 차이를 비교하여, 위상 차이가 예정된 범위를 초과하면 초기 위상차이 검출신호(P_INIT)를 활성화 하여 출력한다. 초기 위상차이 검출신호(P_INIT)가 활성화 되면, 가변 단위 지연부(20)는 최대 한주기에 해당하는 지연량까지 기준 클럭신호(CK_REF)를 지연시킬 수 있다. 가변 단위 지연부(20)의 지연량은 결정된 지연량 조절범위 내에서 제어전압(V_CTRL)의 전압레벨에 따라 조절되는데, 제어전압(V_CTRL)의 전압레벨은 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 위상비교결과에 의해서 결정된다. 결론적으로 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 위상이 동일하게 될 때까지 제어전압(V_CTRL)의 전압레벨이 조절되며, 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)가 동위상이 되면 제어전압(V_CTRL)은 고정된다. 즉, 가변 단위 지연부(20)의 지연량 조절범위는 기준 클럭신호(CK_REF) 및 출력 클럭신호(CK_OUT)의 초기 위상 차이에 따라서 반주기 또는 한주기에 해당하는 지연량으로 결정된다.
상술한 바와 같이 기준 클럭신호를 지연시켜 출력 클럭신호를 출력하는 가변 단위지연부를 통해서 클럭신호를 생성하는 방법은, 기준 클럭신호와 출력 클럭신호의 초기 위상차이를 검출하는 단계와, 초기 위상차이의 검출결과에 따라 가변 단위지연회로의 지연량 조절범위를 결정하는 단계와, 지연량 조절범위 내에서 가변 단위지연회로의 지연량을 조절하는 단계를 포함한다.
본 실시예의 반도체 장치의 클럭 생성회로(1)는 하나의 가변 단위 지연부(20)를 통해서 기준 클럭신호(CK_REF)를 반주기에 해당하는 지연량 범위 또는 한주기에 해당하는 지연량 범위내에서 기준 클럭신호(CK_REF)의 지연량을 조절할 수 있으므로, 공간적인 효용성 및 전력소모 측면에서 보다 유리하다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 지연고정루프(Delay Locked Loop, DLL)의 구성도이다.
본 실시예에 따른 반도체 장치의 지연고정루프(2)는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 2를 참조하면 반도체 장치의 지연고정루프(2)는 클럭 버퍼부(10)와, 제1 위상 검출부(30A)와, 가변 단위 지연부(20)와, 제2 위상 검출부(30B)와, 지연 제어부(40)와, 지연 모델링부(50)를 구비한다.
상기와 같이 구성되는 반도체 장치의 지연고정루프(2)의 세부구성과 주요동작을 살펴보면 다음과 같다.
클럭 버퍼부(10)는 입력 클럭신호(CK_IN)를 버퍼링 하여 기준 클럭신호(CK_REF)를 출력한다. 클럭 버퍼부(10)는 입력 클럭신호(CK_IN)를 반도체 장치의 내부동작전압에 적합하도록 버퍼링한다. 본 실시예에서 클럭 버퍼부(10)는 필수적으로 구비되어야 하는 것은 아니다.
제1 위상 검출부(30A)는 기준 클럭신호(CK_REF) 및 피드백 클럭신호(CK_FB)의 초기 위상 차이를 비교한 결과에 대응하는 초기 위상차이 검출신호(P_INIT)를 출력한다. 초기 위상차이 검출신호(P_INIT)는 초기 위상차이가 목표된 값 이상일 때 활성화 되는 신호이다. 본 실시예에서 제1 위상 검출부(30A)는 동작시작신호(START_UP)의 제어를 통해서 초기 위상차이 검출신호(P_INIT)를 생성하는데, 동작시작신호(START_UP)는 전원이 안정되었음을 나타내는 신호인 파워 업 신호(Power up signal)를 이용하여 생성할 수 있다.
가변 단위 지연부(20)는 초기 위상차이 검출신호(P_INIT)에 응답하여 지연량 조절범위가 결정되며, 제어전압(V_CTRL)의 전압레벨에 대응하는 지연량으로 기준 클럭신호(CK_REF)를 지연시켜 DLL 클럭신호(CK_DLL)를 출력한다.
제2 위상 검출부(30B)는 기준 클럭신호(CK_REF) 및 피드백 클럭신호(CK_FB)의 위상을 비교하여, 비교결과에 대응하는 위상검출신호(P_DET)를 출력한다. 일반적으로 위상검출신호(P_DET)는 위상 차이에 대응하는 펄스폭을 가진 신호로서 정의된다.
지연 제어부(40)는 제2 위상 검출부(30B)의 비교결과에 대응하는 전압레벨을 갖는 제어전압(V_CTRL)을 생성한다. 즉, 위상검출신호(P_DET)가 펄스폭이 조절되는 형태의 신호인 경우, 제어전압(V_CTRL)의 전압레벨은 위상검출신호(P_DET)의 펄스폭에 의해서 결정된다.
지연 모델링부(50)는 DLL 클럭신호(CK_DLL)를 모델 지연량만큼 지연시켜 피드백 클럭신호(CK_FB)를 출력한다. 참고적으로 모델 지연량은 클럭 버퍼부(10)의 지연량 및 DLL 클럭신호(CK_DLL)의 전달경로의 지연량을 반영하여 결정된다.
참고적으로 가변 단위 지연부(20)의 지연량 조절범위가 기준 클럭신호(CK_REF)의 반주기 또는 한주기에 해당하는 지연량 범위로 결정될 수 있고, 초기 위상차이 검출신호(P_INIT)가 활성화 되었을 때 가변 단위 지연부(20)의 지연량 조절범위가 한주기로 결정된다고 가정하고 반도체 장치의 지연고정루프(2)의 동작을 설명한다.
동작시작신호(START_UP)가 활성화 되면 제1 위상 검출부(30A)는 기준 클럭신호(CK_REF) 및 피드백 클럭신호(CK_FB)의 초기 위상 차이를 비교하여, 위상 차이가 예정된 범위를 초과하면 초기 위상차이 검출신호(P_INIT)를 활성화 하여 출력한다. 초기 위상차이 검출신호(P_INIT)가 활성화 되면, 가변 단위 지연부(20)는 최대 한주기에 해당하는 지연량까지 기준 클럭신호(CK_REF)를 지연시킬 수 있다.
가변 단위 지연부(20)의 지연량은 결정된 지연량 조절범위 내에서 제어전압(V_CTRL)의 전압레벨에 따라 조절되는데, 제어전압(V_CTRL)은 기준 클럭신호(CK_REF) 및 피드백 클럭신호(CK_FB)의 위상비교결과에 의해서 결정된다. 결론적으로 기준 클럭신호(CK_REF) 및 피드백 클럭신호(CK_FB)의 위상이 동일하게 될 때까지 제어전압(V_CTRL)의 전압레벨이 조절되며, 기준 클럭신호(CK_REF) 및 피드백 클럭신호(CK_FB)가 동위상이 되면 제어전압(V_CTRL)은 고정된다. 즉 지연고정루프(Delay Locked Loop, DLL)는 내부적으로 락킹(Locking) 상태가 된다.
상술한 바와 같이 반도체 장치의 지연고정루프는 기준 클럭신호와 피드백 클럭신호의 초기 위상 차이를 비교하는 단계와, 초기 위상차이의 비교결과에 따라 가변 단위지연회로의 지연량 조절범위를 결정하는 단계와, 지연량 조절범위 내에서 가변 단위지연회로의 지연량을 조절하는 단계를 통해서 구동된다.
본 실시예의 반도체 장치의 지연고정루프(2)는 하나의 가변 단위 지연부(20)를 통해서 기준 클럭신호(CK_REF)를 반주기에 해당 하는 지연량 범위 또는 한주기에 해당 하는 지연량 범위내에서 기준 클럭신호(CK_REF)의 지연량을 선택적으로 조절할 수 있으므로, 공간적인 효용성 및 전력소모 측면에서 보다 유리하다.
도 3은 제1 위상 검출부(30A)의 실시예에 따른 회로도이다.
도 3을 참조하면, 제1 위상 검출부(30A)는 기준 클럭신호(CK_REF)를 입력신호로서 입력받고, 동작시작신호(START_UP)를 내부 리셋신호로서 입력받고, 출력 클럭신호(CK_OUT)를 내부 클럭신호로서 입력받는 D플립플롭(D Flip Flop)으로 구성된다.
도 4는 제1 위상 검출부(30A)의 내부동작을 나타낸 타이밍 다이어그램이다.
도 4의 타이밍 다이어그램 및 도 3을 참조하여, 상기와 같이 구성되는 제1 위상 검출부(30A)의 내부동작을 설명하면 다음과 같다.
기준 클럭신호(CK_REF)의 정클럭 구간에서 출력 클럭신호(CK_OUT)가 라이징(Rising) 하게 되면 D플립플롭(D Flip Flop)에서 하이레벨의 초기 위상차이 검출신호(P_INIT)가 출력되는 것을 확인할 수 있다. 이때, 기준 클럭신호(CK_REF)와 출력 클럭신호(CK_OUT)의 위상을 동일하게 하기 위해서는 기준 클럭신호(CK_REF)의 반주기 이상에 해당하는 지연량을 통해서 지연시켜야 하는 것을 확인할 수 있다.
도 5는 가변 단위 지연부의 일 실시예에 따른 회로도이다.
도 5를 참조하면 가변 단위 지연부(20)는 지연펄스 생성부(210)와, 클럭 라이징 구동신호 생성부(220)와, 클럭 폴링 구동신호 생성부(230)와, 클럭 출력부(240)로 구성된다.
지연펄스 생성부(210)는 기준 클럭신호(CK_REF)의 정클럭 구간내에서 기준 클럭신호(CK_REF)의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호(CKR) 및 기준 클럭신호(CK_REF)의 부클럭 구간내에서 기준 클럭신호(CK_REF)의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호(CKF)를 생성한다. 제1 및 제2 지연펄스신호(CKR, CKF)의 지연량은 제어전압(V_CTRL)의 전압레벨에 따라 조절된다. 제1 및 제2 지연펄스신호(CKR, CKF)의 지연량은 각각 동일하게 설정될 수도 있으며, 각각 다르게 설정될 수도 있을 것이다. 지연펄스 생성부(210)는 제어전압(V_CTRL)의 전압레벨에 따라 제1 출력단(N1)에 대한 풀업 구동력을 조절하는 제1 풀업 구동부(MP1)와, 기준 클럭신호(CK_REF)의 반전신호의 제어를 받아 제1 출력단(N1)을 풀다운 구동하는 제1 풀다운 구동부(MN1)와, 제어전압(V_CTRL)의 전압레벨에 따라 제2 출력단(N2)에 대한 풀업 구동력을 조절하는 제2 풀업 구동부(MP2)와, 기준 클럭신호(CK_REF)의 제어를 받아 제2 출력단(N2)을 풀다운 구동하는 제2 풀다운 구동부(MN2)로 구성된다.
클럭 라이징 구동신호 생성부(220)는 제1 지연펄스신호(CKR)의 펄싱 시점에 활성화 되는 클럭 라이징 구동신호(CKR_UP)를 생성하는데, 초기 위상차이 검출신호(P_INIT)가 활성화 되면 클럭 라이징 구동신호 생성부(220)는 제2 지연펄스신호(CKF)의 펄싱 시점에 활성화 되는 클럭 라이징 구동신호(CKR_UP)를 생성한다. 클럭 라이징 구동신호 생성부(220)는 초기 위상차이 검출신호(P_INIT)의 제어에 따라 제1 지연펄스신호(CKR) 또는 제2 지연펄스신호(CKF)에 대응하여 활성화 되는 클럭 라이징 구동신호(CKR_UP)를 출력하는 제1 선택부(MUX1)로 구성된다.
클럭 폴링 구동신호 생성부(230)는 제2 지연펄스신호(CKF)의 펄싱 시점에 활성화 되는 클럭 폴링 구동신호(CKF_DN)를 생성하는데, 초기 위상차이 검출신호(P_INIT)가 활성화 되면 클럭 폴링 구동신호 생성부(230)는 제1 지연펄스신호(CKR)의 펄싱 시점에 활성화 되는 클럭 폴링 구동신호(CKF_DN)를 생성한다. 클럭 폴링 구동신호 생성부(230)는 초기 위상차이 검출신호(P_INIT)의 제어에 따라 제1 지연펄스신호(CKR) 또는 제2 지연펄스신호(CKF)에 대응하여 활성화 되는 클럭 폴링 구동신호(CKF_DN)를 출력하는 제2 선택부(MUX2)로 구성된다.
클럭 출력부(240)는 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)에 응답하여 출력 클럭신호(CK_OUT)를 출력한다. 클럭 출력부(240)는 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)에 응답하여 클럭 출력단(N0)을 풀업/풀다운 구동하는 클럭 구동부(242)와, 클럭 출력단(N0)에서 출력되는 신호를 래칭하는 래치부(244)로 구성된다.
도 6은 도 5의 가변 단위 지연부의 동작을 나타낸 타이밍 다이어그램이다.
도 6의 타이밍 다이어그램 및 도 5를 참조하여, 상기와 같이 구성되는 가변 단위 지연부(20)의 동작을 설명하면 다음과 같다.
제1 지연펄스신호(CKR)는 제어전압(V_CTRL)에 의해서 기준 클럭신호(CK_REF)의 라이징(Rising) 시점보다 지연된 시점에 하이레벨로 펄싱한다.
또한, 제2 지연펄스신호(CKF)는 제어전압(V_CTRL)에 의해서 기준 클럭신호(CK_REF)의 폴링(Falling) 시점보다 지연된 시점에 하이레벨로 펄싱한다.
이때, 초기 위상차이 검출신호(P_INIT)는 하이레벨로 활성화 되어 있으므로, 클럭 라이징 구동신호(CKR_UP)는 제2 지연펄스신호(CKF)의 펄싱구간에 대응하여 로우레벨로 활성화 된다. 또한, 클럭 폴링 구동신호(CKF_DN)는 제1 지연펄스신호(CKR)의 펄싱구간에 대응하여 하이레벨로 활성화 된다.
최종적으로 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)의 제어에 따라 출력 클럭신호(CK_OUT)가 생성된다.
본 타이밍 다이어그램은 가변 단위 지연부(20)의 초기 동작구간의 일부분을 나타낸 것이며, 최종적으로 기준 클럭신호(CK_REF)와 출력 클럭신호(CK_OUT)가 동위상이 될 때까지 상술한 동작을 반복하게 된다. 본 타이밍 다이어그램과 같이 초기 위상차이 검출신호(P_INIT)가 하이레벨로 활성화 되면, 가변 단위 지연부는 최대 한주기에 해당하는 지연량까지 기준 클럭신호(CK_REF)를 지연시킬 수 있다. 참고적으로 초기 위상차이 검출신호(P_INIT)가 로우레벨이면, 가변 단위 지연부(20)는 최대 반주기에 해당하는 지연량까지 기준 클럭신호(CK_REF)를 지연시킬 수 있다.
도 7은 가변 단위 지연부의 다른 실시예에 따른 회로도이다.
도 7을 참조하면 가변 단위 지연부는 지연펄스 생성부(710)와, 클럭 구동신호 생성부(720)와, 클럭 출력부(730)로 구성된다. 참고적으로 도 7의 가변 단위 지연부는 초기 위상차이 검출신호의 제어를 받지 않으며 지연량 조절범위가 고정되어 있다.
지연펄스 생성부(710)는 기준 클럭신호(CK_REF)의 정클럭 구간내에서 기준 클럭신호(CK_REF)의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호(CKR) 및 기준 클럭신호(CK_REF)의 부클럭 구간내에서 기준 클럭신호(CK_REF)의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호(CKF)를 생성한다. 제1 및 제2 지연펄스신호(CKR, CKF)의 지연량은 제어전압(V_CTRL)의 전압레벨에 따라 조절된다. 여기에서 지연펄스 생성부(710)는 제어전압(V_CTRL)의 전압레벨에 따라 제1 출력단(N1)에 대한 풀업 구동력을 조절하는 제1 풀업 구동부(MP1)와, 기준 클럭신호(CK_REF)의 반전신호의 제어를 받아 제1 출력단(N)을 풀다운 구동하는 제1 풀다운 구동부(MN1)와, 제어전압(V_CTRL)의 전압레벨에 따라 제2 출력단(N2)에 대한 풀업 구동력을 조절하는 제2 풀업 구동부(MP2)와, 기준 클럭신호(CK_REF)의 제어를 받아 제2 출력단(N2)을 풀다운 구동하는 제2 풀다운 구동부(MN2)로 구성된다.
클럭 구동신호 생성부(720)는 제1 지연펄스신호(CKR)의 펄싱 시점에 활성화 되는 클럭 라이징 구동신호(CKR_UP) 및 제2 지연펄스신호(CKF)의 펄싱 시점에 활성화 되는 클럭 폴링 구동신호(CKF_DN)를 생성한다. 여기에서 클럭 구동신호 생성부(720)는 기준 클럭신호(CK_REF) 및 제1 지연펄스신호(CKR)를 부정 논리곱 하여 클럭 라이징 구동신호(CKR_UP)를 생성하는 제1 로직부(NAND1)와, 기준 클럭신호(CK_REF)의 반전신호 및 제2 지연펄스신호(CKF)를 논리곱 하여 클럭 폴링 구동신호(CKF_DN)를 생성하는 제2 로직부(NAND2,INV8)로 구성된다.
클럭 출력부(730)는 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)에 응답하여 출력 클럭신호(CK_OUT)를 출력한다. 여기에서 클럭 출력부(730)는 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)에 응답하여 클럭 출력단(N0)을 풀업/풀다운 구동하는 클럭 구동부(732)와, 클럭 출력단(N0)에서 출력되는 신호를 래칭하는 래치부(734)로 구성된다.
도 8은 도 7의 가변 단위 지연부의 동작을 나타낸 타이밍 다이어그램이다.
도 8의 타이밍 다이어그램 및 도 7을 참조하여, 상기와 같이 구성되는 가변 단위 지연부의 동작을 설명하면 다음과 같다.
제1 지연펄스신호(CKR)는 제어전압(V_CTRL)에 의해서 기준 클럭신호(CK_REF)의 라이징(Rising) 시점보다 지연된 시점에 하이레벨로 펄싱한다.
또한, 제2 지연펄스신호(CKF)는 제어전압(V_CTRL)에 의해서 기준 클럭신호(CK_REF)의 폴링(Falling) 시점보다 지연된 시점에 하이레벨로 펄싱한다.
이때, 클럭 라이징 구동신호(CKR_UP)는 제1 지연펄스신호(CKR)의 펄싱구간에 대응하여 로우레벨로 활성화 된다. 또한, 클럭 폴링 구동신호(CKF_DN)는 제2 지연펄스신호(CKF)의 펄싱구간에 대응하여 하이레벨로 활성화 된다.
최종적으로 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)의 제어에 따라 출력 클럭신호(CK_OUT)가 생성된다.
본 타이밍 다이어그램은 가변 단위 지연부의 초기 동작구간의 일부분을 나타낸 것이며, 최종적으로 기준 클럭신호(CK_REF)와 출력 클럭신호(CK_OUT)가 동위상이 될 때까지 상술한 동작을 반복하게 된다. 가변 단위 지연부는 최대 반주기에 해당하는 지연량까지 기준 클럭신호(CK_REF)를 지연시킬 수 있다.
도 9는 가변 단위 지연부의 또 다른 실시예에 따른 회로도이다.
도 9를 참조하면, 가변 단위 지연부는 클럭 분주부(810)와, 제1 지연펄스 생성부(820)와, 제2 지연펄스 생성부(830)와, 클럭 라이징 구동신호 생성부(840)와, 클럭 폴링 구동신호 생성부(850)와, 클럭 출력부(860)로 구성된다. 참고적으로 도 9의 가변 단위 지연부는 초기 위상차이 검출신호의 제어를 받지 않으며 지연량 조절범위가 고정되어 있다.
클럭 분주부(810)는 기준 클럭신호(CK_REF)를 분주하여 제1 분주 클럭신호(CK_D1) 및 제1 분주 클럭신호(CK_D1) 보다 기준 클럭신호(CK_REF)의 반주기 만큼 더 지연된 제2 분주 클럭신호(CK_D2)를 출력한다. 본 실시예에서 클럭 분주부(810)는 기준 클럭신호(CK_REF)를 2분주 하게 된다. 클럭 분주부(810)는 기준 클럭신호(CK_REF)를 2분주 하여 제1 분주 클럭신호(CK_D1)를 출력하는 제1 클럭 분주부(812)와, 기준 클럭신호(CK_REF)의 반전신호를 2분주 하여 제2 분주 클럭신호(CK_D2)를 출력하는 제2 클럭 분주부(814)로 구성된다.
제1 지연펄스 생성부(820)는 제1 분주 클럭신호(CK_D1)의 정클럭 구간내에서 제1 분주 클럭신호(CK_D1)의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호(CKR1) 및 제1 분주 클럭신호(CK_D1)의 부클럭 구간내에서 제1 분주 클럭신호(CK_D1)의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호(CKF1)를 생성한다. 제1 지연펄스 생성부(820)는 제어전압(V_CTRL)의 전압레벨에 따라 제1 출력단(N1)에 대한 풀업 구동력을 조절하는 제1 풀업 구동부(MP1)와, 제1 분주 클럭신호(CK_D1)의 반전신호의 제어를 받아 제1 출력단(N1)을 풀다운 구동하는 제1 풀다운 구동부(MN1)와, 제어전압(V_CTRL)의 전압레벨에 따라 제2 출력단(N2)에 대한 풀업 구동력을 조절하는 제2 풀업 구동부(MP2)와, 제1 분주 클럭신호(CK_D1)의 제어를 받아 제2 출력단(N2)을 풀다운 구동하는 제2 풀다운 구동부(MN2)로 구성된다. 제1 지연펄스신호(CKR1) 및 제2 지연펄스신호(CKF1)의 지연량은 제어전압(V_CTRL)의 전압레벨에 따라 조절된다.
제2 지연펄스 생성부(830)는 제2 분주 클럭신호(CK_D2)의 정클럭 구간내에서 제2 분주 클럭신호(CK_D2)의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제3 지연펄스신호(CKR2) 및 제2 분주 클럭신호(CK_D2)의 부클럭 구간내에서 제2 분주 클럭신호(CK_D2)의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제4 지연펄스신호(CKF2)를 생성한다. 제2 지연펄스 생성부(830)는 제어전압(V_CTRL)의 전압레벨에 따라 제3 출력단(N3)에 대한 풀업 구동력을 조절하는 제3 풀업 구동부(MP3)와, 제2 분주 클럭신호(CK_D2)의 반전신호의 제어를 받아 제3 출력단(N3)을 풀다운 구동하는 제3 풀다운 구동부(MN3)와, 제어전압(V_CTRL)의 전압레벨에 따라 제4 출력단(N4)에 대한 풀업 구동력을 조절하는 제4 풀업 구동부(MP4)와, 제2 분주 클럭신호(CK_D2)의 제어를 받아 제4 출력단(N4)을 풀다운 구동하는 제4 풀다운 구동부(MN4)로 구성된다. 제3 지연펄스신호(CKR2) 및 제4 지연펄스신호(CKF2)의 지연량은 제어전압(V_CTRL)의 전압레벨에 따라 조절된다.
클럭 라이징 구동신호 생성부(840)는 제1 지연펄스신호(CKR1) 및 제2 지연펄스신호(CKF1)의 펄싱 시점에 각각 활성화 되는 클럭 라이징 구동신호(CKR_UP)를 생성한다. 클럭 라이징 구동신호 생성부(840)는 제1 지연펄스신호(CKR1) 및 제2 지연펄스신호(CKF1)를 논리조합 하여 클럭 라이징 구동신호(CKR_UP)를 생성하는 제1 로직부(NOR1,INV12,INV13)로 구성된다.
클럭 폴링 구동신호 생성부(850)는 제3 지연펄스신호(CKR2) 및 제4 지연펄스신호(CKF2)의 펄싱 시점에 각각 활성화 되는 클럭 폴링 구동신호(CKF_DN)를 생성한다. 클럭 폴링 구동신호 생성부(850)는 제3 지연펄스신호(CKR2) 및 제4 지연펄스신호(CKF2)를 논리조합 하여 클럭 폴링 구동신호(CKF_DN)를 생성하는 제2 로직부(NOR2,INV14)로 구성된다.
클럭 출력부(860)는 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)에 응답하여 출력 클럭신호(CK_OUT)를 출력한다. 클럭 출력부(860)는 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)에 응답하여 클럭 출력단(N0)을 풀업/풀다운 구동하는 클럭 구동부(862)와, 클럭 출력단(N0)에서 출력되는 신호를 래칭하는 래치부(864)로 구성된다.
도 10은 도 9의 가변 단위 지연부의 동작을 나타낸 타이밍 다이어그램이다.
도 10의 타이밍 다이어그램 및 도 9를 참조하여, 상기와 같이 구성되는 가변 단위 지연부의 동작을 설명하면 다음과 같다.
기준 클럭신호(CK_REF)는 제1 클럭 분주부(812)에서 2분주되어 제1 분주 클럭신호(CK_D1)로 출력된다.
또한, 기준 클럭신호(CK_REF)는 제2 클럭 분주부(814)에서 2분주되어 제2 분주 클럭신호(CK_D2)로 출력된다. 이때, 제2 분주 클럭신호(CK_D2)는 제1 분주 클럭신호(CK_D1) 보다 기준 클럭신호(CK_REF)의 반주기 만큼 더 지연된 신호로써 정의된다.
제1 지연펄스신호(CKR1)는 제어전압(V_CTRL)에 의해서 제1 분주 클럭신호(CK_D1)의 라이징(Rising) 시점보다 지연된 시점에 하이레벨로 펄싱한다. 또한, 제2 지연펄스신호(CKF1)는 제어전압(V_CTRL)에 의해서 제1 분주 클럭신호(CK_D1)의 폴링(Falling) 시점보다 지연된 시점에 하이레벨로 펄싱한다.
제3 지연펄스신호(CKR2)는 제어전압(V_CTRL)에 의해서 제2 분주 클럭신호(CK_D2)의 라이징(Rising) 시점보다 지연된 시점에 하이레벨로 펄싱한다. 또한, 제4 지연펄스신호(CKF2)는 제어전압(V_CTRL)에 의해서 제2 분주 클럭신호(CK_D2)의 폴링(Falling) 시점보다 지연된 시점에 하이레벨로 펄싱한다.
이때, 클럭 라이징 구동신호(CKR_UP)는 제1 지연펄스신호(CKR1) 및 제2 지연펄스신호(CKF1)의 펄싱구간에 대응하여 로우레벨로 활성화 된다. 또한, 클럭 폴링 구동신호(CKF_DN)는 제3 지연펄스신호(CKR2) 및 제4 지연펄스신호(CKF2)의 펄싱구간에 대응하여 하이레벨로 활성화 된다.
최종적으로 클럭 라이징 구동신호(CKR_UP) 및 클럭 폴링 구동신호(CKF_DN)의 제어에 따라 출력 클럭신호(CK_OUT)가 생성된다.
본 타이밍 다이어그램은 가변 단위 지연부의 초기 동작구간의 일부분을 나타낸 것이며, 최종적으로 기준 클럭신호(CK_REF)와 출력 클럭신호(CK_OUT)가 동위상이 될 때까지 상술한 동작을 반복하게 된다. 가변 단위 지연부는 기준 클럭신호(CK_REF)의 최대 한주기에 해당하는 지연량까지 기준 클럭신호(CK_REF)를 지연시킬 수 있다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 참고적으로 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 로직 게이트(LOGIC GATE)의 구성은 변경될 수 있다. 즉 부정논리곱 수단, 부정논리합 수단 등은 난드 게이트(NAND GATE), 노어 게이트(NOR GATE), 인버터(INVERTER) 등의 다양한 조합을 통해서 구성될 수 있을 것이다. 실시의 변경에 따른 구체적인 설명은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
210, 710 : 지연펄스 생성부
220, 840 : 클럭 라이징 구동신호 생성부
230, 850 : 클럭 폴링 구동신호 생성부
240, 730, 860 : 클럭 출력부
242, 732, 862 : 클럭 구동부
244, 734, 864 : 래치부
720 : 클럭 구동신호 생성부
820 : 제1 지연펄스 생성부
830 : 제2 지연펄스 생성부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (32)

  1. 기준 클럭신호의 정클럭 구간내에서 상기 기준 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호 및 상기 기준 클럭신호의 부클럭 구간내에서 상기 기준 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호를 생성하는 지연펄스 생성부;
    상기 제1 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 라이징 구동신호 및 상기 제2 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 폴링 구동신호를 생성하는 클럭 구동신호 생성부; 및
    상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 출력 클럭신호를 출력하는 클럭 출력부
    를 포함하는 가변 단위지연회로.
  2. 제1항에 있어서,
    상기 제1 및 제2 지연펄스신호의 지연량은 제어전압의 전압레벨에 따라 조절되는 것을 특징으로 하는 가변 단위지연회로.
  3. 제1항에 있어서,
    상기 지연펄스 생성부는,
    제어전압의 전압레벨에 따라 제1 출력단에 대한 풀업 구동력을 조절하는 제1 풀업 구동부;
    상기 기준 클럭신호의 반전신호의 제어를 받아 상기 제1 출력단을 풀다운 구동하는 제1 풀다운 구동부;
    상기 제어전압의 전압레벨에 따라 제2 출력단에 대한 풀업 구동력을 조절하는 제2 풀업 구동부; 및
    상기 기준 클럭신호의 제어를 받아 상기 제2 출력단을 풀다운 구동하는 제2 풀다운 구동부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  4. 제1항에 있어서,
    상기 클럭 구동신호 생성부는,
    상기 기준 클럭신호 및 상기 제1 지연펄스신호를 논리조합 하여 상기 클럭 라이징 구동신호를 생성하는 제1 로직부; 및
    상기 기준 클럭신호의 반전신호 및 상기 제2 지연펄스신호를 논리조합 하여 상기 클럭 폴링 구동신호를 생성하는 제2 로직부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  5. 제1항에 있어서,
    상기 클럭 출력부는,
    상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 클럭 출력단을 풀업/풀다운 구동하는 클럭 구동부; 및
    상기 클럭 출력단에서 출력되는 신호를 래칭하는 래치부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  6. 기준 클럭신호를 분주하여 제1 분주 클럭신호 및 상기 제1 분주 클럭신호 보다 상기 기준 클럭신호의 반주기 만큼 더 지연된 제2 분주 클럭신호를 출력하는 클럭 분주부;
    상기 제1 분주 클럭신호의 정클럭 구간내에서 상기 제1 분주 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호 및 상기 제1 분주 클럭신호의 부클럭 구간내에서 상기 제1 분주 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호를 생성하는 제1 지연펄스 생성부;
    상기 제2 분주 클럭신호의 정클럭 구간내에서 상기 제2 분주 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제3 지연펄스신호 및 상기 제2 분주 클럭신호의 부클럭 구간내에서 상기 제2 분주 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제4 지연펄스신호를 생성하는 제2 지연펄스 생성부;
    상기 제1 지연펄스신호 및 상기 제2 지연펄스신호의 펄싱 시점에 각각 활성화 되는 클럭 라이징 구동신호를 생성하는 클럭 라이징 구동신호 생성부;
    상기 제3 지연펄스신호 및 상기 제4 지연펄스신호의 펄싱 시점에 각각 활성화 되는 클럭 폴링 구동신호를 생성하는 클럭 폴링 구동신호 생성부; 및
    상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 출력 클럭신호를 출력하는 클럭 출력부
    를 포함하는 가변 단위지연회로.
  7. 제6항에 있어서,
    상기 제1 및 제2 분주 클럭신호는 상기 기준 클럭신호를 2분주 시킨 신호임을 특징으로 하는 가변 단위지연회로.
  8. 제6항에 있어서,
    상기 제1 내지 제4 지연펄스신호의 지연량은 제어전압의 전압레벨에 따라 조절되는 것을 특징으로 하는 가변 단위지연회로.
  9. 제6항에 있어서,
    상기 제1 지연펄스 생성부는,
    제어전압의 전압레벨에 따라 제1 출력단에 대한 풀업 구동력을 조절하는 제1 풀업 구동부;
    상기 제1 분주 클럭신호의 반전신호의 제어를 받아 상기 제1 출력단을 풀다운 구동하는 제1 풀다운 구동부;
    상기 제어전압의 전압레벨에 따라 제2 출력단에 대한 풀업 구동력을 조절하는 제2 풀업 구동부; 및
    상기 제1 분주 클럭신호의 제어를 받아 상기 제2 출력단을 풀다운 구동하는 제2 풀다운 구동부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  10. 제9항에 있어서,
    상기 제2 지연펄스 생성부는,
    상기 제어전압의 전압레벨에 따라 제3 출력단에 대한 풀업 구동력을 조절하는 제3 풀업 구동부;
    상기 제2 분주 클럭신호의 반전신호의 제어를 받아 상기 제3 출력단을 풀다운 구동하는 제3 풀다운 구동부;
    상기 제어전압의 전압레벨에 따라 제4 출력단에 대한 풀업 구동력을 조절하는 제4 풀업 구동부; 및
    상기 제2 분주 클럭신호의 제어를 받아 상기 제4 출력단을 풀다운 구동하는 제4 풀다운 구동부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  11. 제6항에 있어서,
    상기 클럭 라이징 구동신호 생성부는,
    상기 제1 지연펄스신호 및 상기 제2 지연펄스신호를 논리조합 하여 상기 클럭 라이징 구동신호를 생성하는 제1 로직부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  12. 제11항에 있어서,
    상기 클럭 폴링 구동신호 생성부는,
    상기 제3 지연펄스신호 및 상기 제4 지연펄스신호를 논리조합 하여 상기 클럭 폴링 구동신호를 생성하는 제2 로직부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  13. 제6항에 있어서,
    상기 클럭 출력부는,
    상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 클럭 출력단을 풀업/풀다운 구동하는 클럭 구동부; 및
    상기 클럭 출력단에서 출력되는 신호를 래칭하는 래치부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  14. 기준 클럭신호의 정클럭 구간내에서 상기 기준 클럭신호의 라이징(Rising) 시점보다 지연된 펄싱 시점을 갖는 제1 지연펄스신호 및 상기 기준 클럭신호의 부클럭 구간내에서 상기 기준 클럭신호의 폴링(Falling) 시점보다 지연된 펄싱 시점을 갖는 제2 지연펄스신호를 생성하는 지연펄스 생성부;
    초기 위상차이 검출신호가 비활성화 되면 상기 제1 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 라이징 구동신호를 생성하고, 상기 초기 위상차이 검출신호가 활성화 되면 상기 제2 지연펄스신호의 펄싱 시점에 활성화 되는 상기 클럭 라이징 구동신호를 생성하는 클럭 라이징 구동신호 생성부;
    상기 초기 위상차이 검출신호가 비활성화 되면 상기 제2 지연펄스신호의 펄싱 시점에 활성화 되는 클럭 폴링 구동신호를 생성하고, 상기 초기 위상차이 검출신호가 활성화 되면 상기 제1 지연펄스신호의 펄싱 시점에 활성화 되는 상기 클럭 폴링 구동신호를 생성하는 클럭 폴링 구동신호 생성부; 및
    상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 출력 클럭신호를 출력하는 클럭 출력부를 포함하고,
    상기 초기 위상차이 검출신호는,
    동작 초기에 상기 기준 클럭신호 및 상기 출력 클럭신호의 위상차이를 검출하여 발생하는 신호인 가변 단위지연회로.
  15. 제14항에 있어서,
    상기 제1 및 제2 지연펄스신호의 지연량은 제어전압의 전압레벨에 따라 조절되는 것을 특징으로 하는 가변 단위지연회로.
  16. 삭제
  17. 제14항에 있어서,
    상기 지연펄스 생성부는,
    제어전압의 전압레벨에 따라 제1 출력단에 대한 풀업 구동력을 조절하는 제1 풀업 구동부;
    상기 기준 클럭신호의 반전신호의 제어를 받아 상기 제1 출력단을 풀다운 구동하는 제1 풀다운 구동부;
    상기 제어전압의 전압레벨에 따라 제2 출력단에 대한 풀업 구동력을 조절하는 제2 풀업 구동부; 및
    상기 기준 클럭신호의 제어를 받아 상기 제2 출력단을 풀다운 구동하는 제2 풀다운 구동부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  18. 제14항에 있어서,
    상기 클럭 라이징 구동신호 생성부는,
    상기 초기 위상차이 검출신호의 제어에 따라 상기 제1 지연펄스신호 또는 상기 제2 지연펄스신호에 대응하여 활성화 되는 상기 클럭 라이징 구동신호를 출력하는 제1 선택부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  19. 제18항에 있어서,
    상기 클럭 폴링 구동신호 생성부는,
    상기 초기 위상차이 검출신호의 제어에 따라 상기 제1 지연펄스신호 또는 상기 제2 지연펄스신호에 대응하여 활성화 되는 상기 클럭 폴링 구동신호를 출력하는 제2 선택부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  20. 제14항에 있어서,
    상기 클럭 출력부는,
    상기 클럭 라이징 구동신호 및 상기 클럭 폴링 구동신호에 응답하여 클럭 출력단을 풀업/풀다운 구동하는 클럭 구동부; 및
    상기 클럭 출력단에서 출력되는 신호를 래칭하는 래치부를 포함하는 것을 특징으로 하는 가변 단위지연회로.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020100027895A 2010-03-29 2010-03-29 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로 KR101103067B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100027895A KR101103067B1 (ko) 2010-03-29 2010-03-29 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
US12/843,568 US8330512B2 (en) 2010-03-29 2010-07-26 Variable unit delay circuit and clock generation circuit for semiconductor apparatus using the same
US13/670,359 US20130207709A1 (en) 2010-03-29 2012-11-06 Variable unit delay circuit and clock generation circuit for semiconductor apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027895A KR101103067B1 (ko) 2010-03-29 2010-03-29 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094043A Division KR101095011B1 (ko) 2011-09-19 2011-09-19 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로

Publications (2)

Publication Number Publication Date
KR20110108611A KR20110108611A (ko) 2011-10-06
KR101103067B1 true KR101103067B1 (ko) 2012-01-06

Family

ID=44674999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027895A KR101103067B1 (ko) 2010-03-29 2010-03-29 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로

Country Status (2)

Country Link
US (2) US8330512B2 (ko)
KR (1) KR101103067B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644707B2 (en) 2018-03-07 2020-05-05 SK Hynix Inc. Delay circuit

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101998287B1 (ko) * 2012-11-07 2019-07-10 에스케이하이닉스 주식회사 반도체 장치의 리프레쉬 제어 회로
KR102387233B1 (ko) * 2015-10-20 2022-04-19 에스케이하이닉스 주식회사 버퍼 회로
US10187045B2 (en) * 2016-07-22 2019-01-22 Apple Inc. Balancing delay associated with dual-edge trigger clock gaters
US10056909B1 (en) 2017-05-01 2018-08-21 Everspin Technologies, Inc. Single-lock delay locked loop with cycle counter and method therefore
KR20180122146A (ko) * 2017-05-02 2018-11-12 에스케이하이닉스 주식회사 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템
KR102534241B1 (ko) 2018-11-05 2023-05-22 에스케이하이닉스 주식회사 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치
US11588474B2 (en) 2021-06-15 2023-02-21 International Business Machines Corporation Low powered clock driving

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090048470A (ko) * 2006-08-24 2009-05-13 가부시키가이샤 어드밴티스트 가변 지연 회로, 타이밍 발생기 및 반도체 시험 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374641B1 (ko) * 2000-11-24 2003-03-04 삼성전자주식회사 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US6876239B2 (en) * 2001-07-11 2005-04-05 Micron Technology, Inc. Delay locked loop “ACTIVE command” reactor
KR100484252B1 (ko) * 2002-11-27 2005-04-22 주식회사 하이닉스반도체 지연 고정 루프 회로
KR100528788B1 (ko) 2003-06-27 2005-11-15 주식회사 하이닉스반도체 지연 고정 루프 및 그 구동 방법
KR100537196B1 (ko) * 2004-03-05 2005-12-16 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
US7343502B2 (en) * 2004-07-26 2008-03-11 Intel Corporation Method and apparatus for dynamic DLL powerdown and memory self-refresh
KR100818729B1 (ko) 2006-07-31 2008-04-01 삼성전자주식회사 지연 동기 루프 회로 및 클럭 신호 발생 방법
US7486145B2 (en) * 2007-01-10 2009-02-03 International Business Machines Corporation Circuits and methods for implementing sub-integer-N frequency dividers using phase rotators
JP4561783B2 (ja) * 2007-06-21 2010-10-13 ソニー株式会社 半導体メモリ装置、半導体メモリ装置の動作方法
KR100873624B1 (ko) * 2007-11-09 2008-12-12 주식회사 하이닉스반도체 파워 다운 모드 제어 장치 및 이를 포함하는 ｄｌｌ 회로
KR100935606B1 (ko) * 2008-09-11 2010-01-07 주식회사 하이닉스반도체 반도체 집적 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090048470A (ko) * 2006-08-24 2009-05-13 가부시키가이샤 어드밴티스트 가변 지연 회로, 타이밍 발생기 및 반도체 시험 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644707B2 (en) 2018-03-07 2020-05-05 SK Hynix Inc. Delay circuit

Also Published As

Publication number Publication date
KR20110108611A (ko) 2011-10-06
US20130207709A1 (en) 2013-08-15
US20110234279A1 (en) 2011-09-29
US8330512B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
KR101103067B1 (ko) 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
KR101046274B1 (ko) 클럭지연회로
US7375565B2 (en) Delay locked loop in semiconductor memory device
JP5149076B2 (ja) 遅延固定ループ
US8018257B2 (en) Clock divider and clock dividing method for a DLL circuit
US7928782B2 (en) Digital locked loops and methods with configurable operating parameters
KR100810072B1 (ko) 지연고정루프를 구비하는 반도체 메모리 장치 및 그의 구동방법
US7463081B2 (en) Internal voltage generator and internal clock generator including the same, and internal voltage generating method thereof
JP2006285950A (ja) クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法
KR101123073B1 (ko) 지연고정루프회로 및 이를 이용한 반도체 메모리 장치
US8063681B2 (en) Semiconductor integrated circuit and method of controlling the same
KR20180134546A (ko) 지연 회로 및 이를 포함하는 듀티 사이클 제어 장치
JP2010119090A (ja) Ｄｌｌ回路、ｄｌｌ回路のアップデート制御装置、及びｄｌｌ回路のアップデート方法
US8766686B2 (en) Semiconductor device and method for driving the same
US20120194231A1 (en) Power control circuit, method of controlling power control circuit, and dll circuit including power control circuit
KR100525096B1 (ko) Ｄｌｌ 회로
KR20110134197A (ko) 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기
KR20120126244A (ko) 클럭지연회로
KR101095011B1 (ko) 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
KR100929655B1 (ko) 듀티 사이클 보정회로 및 이를 구비한 지연고정루프회로
KR20110060741A (ko) 지연 고정 루프 회로
KR100933802B1 (ko) 반도체 메모리 소자와 그의 구동 방법
KR100685613B1 (ko) 고속 동작을 위한 ｄｌｌ 회로
KR20140072423A (ko) 지연고정루프
KR20120004178A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8