KR101099275B1 - 메모리 장치용 금속 구조 - Google Patents
메모리 장치용 금속 구조 Download PDFInfo
- Publication number
- KR101099275B1 KR101099275B1 KR1020100004436A KR20100004436A KR101099275B1 KR 101099275 B1 KR101099275 B1 KR 101099275B1 KR 1020100004436 A KR1020100004436 A KR 1020100004436A KR 20100004436 A KR20100004436 A KR 20100004436A KR 101099275 B1 KR101099275 B1 KR 101099275B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- thickness
- line
- power supply
- bit line
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 139
- 239000002184 metal Substances 0.000 title claims abstract description 139
- 230000000295 complement effect Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000003068 static effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 28
- 238000013500 data storage Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 49
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Manufacturing & Machinery (AREA)
Abstract
Description
도 1은 개시된 내용의 한 양상에 따르는 SRAM 장치의 일 실시 예를 개략적으로 도시하고 있으며;
도 2는 제조 중간 단계에서 도 1의 SRAM 장치의 일 실시 예의 레이아웃을 도시하고 있으며;
도 3은 도 1의 SRAM 장치에서의 금속 라우팅 기법(metal routing scheme)의 일 실시 예를 개략적으로 도시하고 있으며;
도 4는 도 1의 SRAM 장치에서의 금속 라우팅 기법의 또 다른 실시 예를 개략적으로 도시하고 있으며;
도 5는 제조 중간 단계에서 금속 라우팅 기법의 일 실시 예의 레이아웃을 도시하고 있다.
Claims (12)
- 기판;
상기 기판에 형성되는 SRAM(static random access memory) 유닛 셀;
상기 기판 위에 형성되며, 상기 SRAM 유닛 셀로의 로컬(local) 인터커넥션(interconnection)을 제공하는 제1 금속 레이어;
상기 제1 금속 레이어 위에 형성되는 제2 금속 레이어;
상기 제2 금속 레이어 위에 형성되는 제3 금속 레이어; 및
상기 제3 금속 레이어 위에 형성되는 제4 금속 레이어를 포함하고,
상기 제2 금속 레이어는,
각각 제1 두께를 갖는 비트라인 및 상보적(complementary) 비트라인; 및
상기 비트라인과 상기 상보적 비트라인 사이에 배치되는 제1 전력 공급 라인을 포함하고,
상기 제3 금속 레이어는 상기 제1 두께보다 더 큰 제2 두께를 갖는 워드라인 및 상기 워드라인과 평행하게 진행하는 제2 전력 공급 라인을 포함하고, 상기 제2 전력 공급 라인은 상기 워드라인 및 인접한 SRAM 유닛 셀의 다른 워드라인 사이에 배치되며,
상기 제4금속 레이어는 상기 제2 전력 공급 라인에 전기적으로 연결되는 제3 전력 공급 라인을 포함하는 것을 특징으로 하는 반도체 장치. - 제1항에 있어서,
상기 제1 두께에 대한 상기 제2 두께의 비율은 1.05보다 더 큰 것을 특징으로 하는 반도체 장치. - 제1항에 있어서,
상기 제1 두께에 대한 상기 제2 두께의 비율은 1.15보다 더 큰 것을 특징으로 하는 반도체 장치. - 삭제
- 삭제
- 제1항에 있어서,
상기 제2 전력 공급 라인은 상기 제3 전력 공급 라인에 수직하게 진행하고,
상기 제4 금속 레이어는 상기 제3 금속 레이어보다 더 큰 두께를 갖고,
상기 제3 금속 레이어에 대한 상기 제4 금속 레이어의 두께 비율은 1.1보다 더 큰 것을 특징으로 하는 반도체 장치. - 제1항에 있어서,
상기 제2 금속 레이어는 상기 제1 금속 레이어보다 더 큰 두께를 갖는 것을 특징으로 하는 반도체 장치. - 제1항에 있어서, 상기 SRAM 유닛 셀은,
제1 데이터 저장 노드 및 제2 데이터 저장 노드를 갖는 두 개의 교차결합(cross-coupled) 인버터로서, 각각의 인버터는 풀다운(pull-down) 트랜지스터 및 풀업(pull-up) 트랜지스터를 포함하는 인버터; 및
데이터 리드(read) 또는 데이터 라이트(write) 기능을 제어하는 제1 및 제2 패스 게이트(pass-gate) 트랜지스터를 포함하는 6T 유닛 셀인 것을 특징으로 하는 반도체 장치. - 기판에 형성되는 메모리 유닛 셀;
상기 기판 위에 형성되며, 상기 메모리 유닛 셀로의 로컬(local) 인터커넥션(interconnection)을 제공하는 제1 금속 레이어;
상기 제1 금속 레이어 위에 형성되며, 제1 비트라인, 제2 비트라인, 및 상기 제1 및 제2 비트라인 사이에 배치되는 제1 전력 공급 라인을 포함하는 제2 금속 레이어; 및
상기 제2 금속 레이어 위에 형성되며, 워드라인을 포함하는 제3 금속 레이어를 포함하고,
상기 메모리 유닛 셀 안에서 상기 제1 비트라인에 대한 상기 워드라인의 길이 비율은 2.0보다 더 크고,
상기 제1 비트라인은 제1 저항을 가지며, 상기 워드라인은 상기 제1 저항보다 더 작은 제2 저항을 가지며,
상기 제3 금속 레이어는 상기 워드라인과 평행한 제2 전력 공급 라인을 더 포함하고, 상기 제2 전력 공급 라인은 상기 워드라인 및 인접한 메모리 셀 유닛의 다른 워드라인 사이에 배치되고,
상기 메모리 장치는 상기 제3 금속 레이어 위에 형성되는 제4 금속 레이어를 더 포함하고, 상기 제4금속 레이어는 상기 제2 전력 공급 라인에 전기적으로 연결되며 상기 제2 전력 공급 라인에 수직한 제3 전력 공급 라인을 포함하는 것을 특징으로 하는 메모리 장치. - 제9항에 있어서,
상기 제1 비트라인은 제1두께를 가지고,
상기 워드라인은 상기 제1 두께보다 더 큰 제2 두께를 가지고,
상기 제1 두께에 대한 상기 제2 두께의 두께 비율은 1.05보다 더 큰 것을 특징으로 하는 메모리 장치. - 제9항에 있어서,
상기 메모리 유닛 셀은 SRAM 메모리 유닛 셀을 포함하는 것을 특징으로 하는 메모리 장치. - 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/390,668 | 2009-02-23 | ||
US12/390,668 US8390033B2 (en) | 2009-02-23 | 2009-02-23 | Metal structure for memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100096001A KR20100096001A (ko) | 2010-09-01 |
KR101099275B1 true KR101099275B1 (ko) | 2011-12-26 |
Family
ID=42621694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100004436A KR101099275B1 (ko) | 2009-02-23 | 2010-01-18 | 메모리 장치용 금속 구조 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8390033B2 (ko) |
JP (1) | JP5188521B2 (ko) |
KR (1) | KR101099275B1 (ko) |
CN (1) | CN101814504B (ko) |
TW (1) | TWI397169B (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9424889B1 (en) * | 2015-02-04 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-port SRAM device |
US8390033B2 (en) | 2009-02-23 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal structure for memory device |
US8675397B2 (en) | 2010-06-25 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell structure for dual-port SRAM |
US8399931B2 (en) | 2010-06-30 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout for multiple-fin SRAM cell |
US9583478B1 (en) * | 2010-04-16 | 2017-02-28 | Silego Technology, Inc. | Lateral power MOSFET |
JP5711612B2 (ja) * | 2011-05-24 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN102569301A (zh) * | 2012-03-01 | 2012-07-11 | 上海宏力半导体制造有限公司 | Sram存储器及其形成方法 |
US9036404B2 (en) * | 2012-03-30 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for SRAM cell structure |
CN102637690A (zh) * | 2012-04-24 | 2012-08-15 | 上海宏力半导体制造有限公司 | Sram存储器及其形成方法 |
US9111634B2 (en) * | 2012-07-13 | 2015-08-18 | Freescale Semiconductor, Inc. | Methods and structures for multiport memory devices |
US9030863B2 (en) * | 2013-09-26 | 2015-05-12 | Qualcomm Incorporated | Read/write assist for memories |
CN104795395B (zh) * | 2014-01-20 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 静态随机存储器及其形成方法 |
US20150325514A1 (en) * | 2014-05-09 | 2015-11-12 | Qualcomm Incorporated | High density sram array design with skipped, inter-layer conductive contacts |
US9620510B2 (en) | 2014-12-19 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company Ltd. | Stacked metal layers with different thicknesses |
WO2016117288A1 (ja) | 2015-01-19 | 2016-07-28 | 株式会社ソシオネクスト | 半導体集積回路装置 |
CN106205674A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | Sram单元 |
US10411019B2 (en) | 2015-10-20 | 2019-09-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | SRAM cell word line structure with reduced RC effects |
US10074605B2 (en) | 2016-06-30 | 2018-09-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell and array structure having a plurality of bit lines |
US10211206B1 (en) * | 2017-11-01 | 2019-02-19 | Globalfoundries Inc. | Two-port vertical SRAM circuit structure and method for producing the same |
US10867102B2 (en) * | 2018-06-28 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inverted pitch IC structure, layout method, and system |
US11068639B2 (en) * | 2018-10-19 | 2021-07-20 | Arm Limited | Metal layout techniques |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10178110A (ja) * | 1996-12-19 | 1998-06-30 | Toshiba Corp | 半導体記憶装置 |
JP2005294849A (ja) | 2004-04-05 | 2005-10-20 | Taiwan Semiconductor Manufacturing Co Ltd | 高アスペクト比のセル境界を備えたsramデバイス |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0258377A (ja) * | 1988-08-24 | 1990-02-27 | Hitachi Ltd | 半導体集積回路装置 |
JP3677135B2 (ja) * | 1997-01-09 | 2005-07-27 | 株式会社東芝 | 半導体集積回路とその製造方法 |
JP4465743B2 (ja) * | 1999-07-16 | 2010-05-19 | ソニー株式会社 | 半導体記憶装置 |
JP4471504B2 (ja) * | 2001-01-16 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP2004022809A (ja) * | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体記憶装置 |
JP3880954B2 (ja) * | 2002-09-30 | 2007-02-14 | 株式会社東芝 | 半導体記憶装置 |
JP3920804B2 (ja) * | 2003-04-04 | 2007-05-30 | 松下電器産業株式会社 | 半導体記憶装置 |
JP2005175415A (ja) * | 2003-12-05 | 2005-06-30 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路デバイスとその製造方法 |
JP4753534B2 (ja) * | 2003-12-26 | 2011-08-24 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7365432B2 (en) * | 2004-08-23 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell structure |
US7289056B2 (en) * | 2005-03-24 | 2007-10-30 | Intel Corporation | Wireless communication system and method of operating in the presence of a radar system |
US7723806B2 (en) * | 2006-03-28 | 2010-05-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cells and semiconductor memory device using the same |
US20070262399A1 (en) * | 2006-05-10 | 2007-11-15 | Gilbert Dewey | Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric |
US8390033B2 (en) | 2009-02-23 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal structure for memory device |
-
2009
- 2009-02-23 US US12/390,668 patent/US8390033B2/en active Active
- 2009-08-13 CN CN2009101623973A patent/CN101814504B/zh active Active
- 2009-12-02 TW TW098141120A patent/TWI397169B/zh active
-
2010
- 2010-01-18 KR KR1020100004436A patent/KR101099275B1/ko active IP Right Grant
- 2010-02-10 JP JP2010027120A patent/JP5188521B2/ja active Active
-
2013
- 2013-02-22 US US13/774,797 patent/US8691633B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10178110A (ja) * | 1996-12-19 | 1998-06-30 | Toshiba Corp | 半導体記憶装置 |
JP2005294849A (ja) | 2004-04-05 | 2005-10-20 | Taiwan Semiconductor Manufacturing Co Ltd | 高アスペクト比のセル境界を備えたsramデバイス |
Also Published As
Publication number | Publication date |
---|---|
US20100213514A1 (en) | 2010-08-26 |
US8691633B2 (en) | 2014-04-08 |
KR20100096001A (ko) | 2010-09-01 |
JP2010199575A (ja) | 2010-09-09 |
TW201032324A (en) | 2010-09-01 |
CN101814504A (zh) | 2010-08-25 |
JP5188521B2 (ja) | 2013-04-24 |
CN101814504B (zh) | 2012-02-29 |
TWI397169B (zh) | 2013-05-21 |
US20130164931A1 (en) | 2013-06-27 |
US8390033B2 (en) | 2013-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101099275B1 (ko) | 메모리 장치용 금속 구조 | |
TWI582957B (zh) | 具有不同厚度的堆疊金屬層 | |
US7577040B2 (en) | Dual port memory device with reduced coupling effect | |
TWI651833B (zh) | 記憶體元件 | |
US20110103137A1 (en) | Source controlled sram | |
JP4970760B2 (ja) | 半導体メモリ装置のライン配置構造 | |
US11423978B2 (en) | Write assist for a memory device and methods of forming the same | |
US20140232009A1 (en) | Memory circuits and routing of conductive layers thereof | |
US20050253287A1 (en) | Dual-port SRAM cell structure | |
US9202557B2 (en) | Three-dimensional two-port bit cell | |
US8437166B1 (en) | Word line driver cell layout for SRAM and other semiconductor devices | |
KR101491193B1 (ko) | Sram 워드라인 커플링 노이즈 제한 | |
US11587872B2 (en) | Interconnect structure for improving memory performance and/or logic performance | |
WO2020070830A1 (ja) | 半導体記憶装置 | |
US10276579B2 (en) | Layout design for manufacturing a memory cell | |
US20230335184A1 (en) | Sram devices with reduced coupling capacitance | |
US8406028B1 (en) | Word line layout for semiconductor memory | |
KR100689858B1 (ko) | 반도체 메모리 장치의 라인배치구조 | |
CN116249340A (zh) | 存储器器件和结构 | |
US11830544B2 (en) | Write assist for a memory device and methods of forming the same | |
TWI845102B (zh) | 記憶體裝置和記憶體結構 | |
US20230380129A1 (en) | Sram cell word line structure with reduced rc effects | |
CN118284029A (zh) | 半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141205 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151204 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161208 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171208 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181207 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 9 |