KR101098288B1 - 소오스 드라이버의 감마버퍼 회로 - Google Patents

소오스 드라이버의 감마버퍼 회로 Download PDF

Info

Publication number
KR101098288B1
KR101098288B1 KR1020090130991A KR20090130991A KR101098288B1 KR 101098288 B1 KR101098288 B1 KR 101098288B1 KR 1020090130991 A KR1020090130991 A KR 1020090130991A KR 20090130991 A KR20090130991 A KR 20090130991A KR 101098288 B1 KR101098288 B1 KR 101098288B1
Authority
KR
South Korea
Prior art keywords
source driver
voltage
current mirror
differential amplifier
drain
Prior art date
Application number
KR1020090130991A
Other languages
English (en)
Other versions
KR20110074118A (ko
Inventor
송현민
손영석
김지훈
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020090130991A priority Critical patent/KR101098288B1/ko
Priority to US12/974,584 priority patent/US20110157129A1/en
Priority to TW099145040A priority patent/TW201123163A/zh
Priority to CN2010106020852A priority patent/CN102110425A/zh
Priority to JP2010288275A priority patent/JP2011133896A/ja
Publication of KR20110074118A publication Critical patent/KR20110074118A/ko
Application granted granted Critical
Publication of KR101098288B1 publication Critical patent/KR101098288B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 액정표시장치의 소오스 드라이버 집적소자에서 파워 드롭에 대한 복귀시간을 단축하는 기술에 관한 것이다.
본 발명에 따라 소오스 드라이버에 적용되는 감마버퍼 회로에서는 차동 증폭부와 전류 미러부의 모스 트랜지스터들을 직접 연결하지 않고 다이오드 결합형 모스 트랜지스터를 통해 연결하였다. 이에 따라, 출력단의 모스 트랜지스터의 게이트의 동작범위가 다이오드 결합형 모스 트랜지스터의 드레시홀드전압 만큼 줄어들게 된다. 이로 인하여 전원단자 전압 드롭 후 복귀시간 및 접지단자 전압 바운싱 후 복귀시간이 줄어들어 입력 트랜지스터의 매칭 특성이 개선되고, 이로 인하여 랜덤 오프셋이 저감된다.
액정표시장치, 소오스 드라이버, 감마버퍼, 파워 드롭, 접지전압 바운싱

Description

소오스 드라이버의 감마버퍼 회로{GAMMER BUFFER CIRCUIT OF SOURCE DRIVER}
본 발명은 액정표시장치에서 소오스 드라이버 회로의 출력전압을 안정되게 공급하는 기술에 관한 것으로, 특히 소오스 드라이버 회로의 파워 드롭이 발생될 때 감마버퍼의 출력전압 회복시간을 단축할 수 있도록 한 소오스 드라이버의 감마버퍼 회로에 관한 것이다.
도 1은 종래 기술에 의한 액정표시장치의 구동회로에 대한 블록도로서 이에 도시한 바와 같이, 인쇄회로기판(PCB)(110) 상에서 감마전압 공급부를 포함하는 연성회로기판(FPC: Flexible Printed Circuit)(120)과; 상기 연성회로기판(120)의 감마전압 공급부로부터 감마전압을 공급받아 액정디스플레이패널(140)의 데이터라인을 구동하는 소오스 드라이버 집적소자(130)와; 상기 데이터라인을 통해 공급되는 계조전압에 의해 매트릭스 형태로 배열된 액정들이 구동되어 화상을 표시하는 액정디스플레이패널(140)로 구성된다.
상기 소오스 드라이버 집적소자(130)는 상단 영역의 감마전압(VP1~VPn)을 각기 입력받아 해당 감마전압을 출력하는 다수의 감마버퍼(GMBP1~GMBPn)들로 구성된 상 단감마전압 버퍼부(131P) 및, 하단 영역의 감마전압(VN1~VNn)을 각기 입력받아 해당 감마전압을 출력하는 다수의 감마버퍼(GMBN1~GMBNn)들로 구성된 하단감마전압 버퍼부(131N)와; 상기 상,하단감마전압 버퍼부(131P),(131N)에서 출력되는 디지털 신호를 아날로그 신호로 변환하는 디지털(D)/아날로그(A) 변환기(132)와; 상기 D/A변환기(132)에서 출력되는 채널의 아날로그 전압을 버퍼링하여 데이터라인에 출력하는 채널버퍼(CHB)를 구비한 채널버퍼부(133)로 구성된다.
상기 액정 디스플레이 패널(140)의 데이터라인(DL)은 등가 회로적으로 볼 때 다수의 저항(R)과 커패시터(C) 로드(Load)로 이루어지는데, 소오스 드라이버 집적소자(130)가 액정 디스플레이 패널(140)을 구동하기 위해서는 그 R/C 로드를 충전 및 방전하여 한다.
데이터라인(DL)을 이전 레벨보다 높은 레벨로 구동해야 할 경우, 상기 소오스 드라이버 집적소자(130)는 전원단자(VDD)를 통해 상기 연성회로기판(120)의 감마전압 공급부로부터 전압을 공급받아 상기 R/C 로드를 충전(Charging)시킨다. 데이터라인(DL)을 이전 레벨보다 낮은 레벨로 구동해야 할 경우, 상기 소오스 드라이버 집적소자(130)는 상기 R/C 로드에 충전되어 있던 전압을 접지단자(GND) 측으로 방전(Dis-Charging)시킨다. 도 1에서 "CP"는 상기와 같은 충전경로를 나타낸 것이고, "DCP"는 방전경로를 나타낸 것이다.
이와 같은 충방전 과정은 반복적으로 수행되며, 이 과정에서 전류가 소모된다. 이때, 소모되는 전류의 양과, 상기 연성회로기판(120)에서 소오스 드라이버 집적소자(130)의 전원단자(VDD) 까지의 연결라인 상의 저항(R_VDD) 값의 크기, 상기 연성 회로기판(120)에서 소오스 드라이버 집적소자(130)의 접지단자(GND) 까지의 연결라인 상의 저항(R_GND) 값의 크기에 따라 전원단자(VDD)의 전압은 드롭(drop) 현상이 발생되고, 접지단자(GND)의 전압은 바운싱(bouncing) 현상이 발생된다.
상기 소모되는 전류의 양은 액정 디스플레이 패널(140) 상의 데이터라인(DL)의 커패시터(C)의 용량값에 비례하고, 소오스 드라이버 집적소자(130)의 채널버퍼(CHB)의 개수에 비례한다.
COG(COG:Chip On Glass) 방식의 액정표시장치에서 상기 연성회로기판(120)과 소오스 드라이버 집적소자(130)의 모든 연결은 LOG(LOG: Line On Glass) 방식을 이용하므로 모든 LOG는 수 옴(Ohm) 이상의 저항값을 갖게 된다.
이에 따라, 상기 저항(R_VDD) 및 저항(R_GND)이 존재하게 된다. 그리고, 상기 설명에서와 같이 R/C 로드를 충전시킬 때 상기 저항(R_VDD)을 통해 전류가 소비되므로 전원단자(VDD)의 전압 드롭 현상이 발생되고, R/C 로드를 방전시킬 때에는 저항(R_GND)을 통해 전류가 소비되므로 접지단자(GND) 전압 바운싱 현상이 발생된다.
이와 같은 파워 드롭 현상으로 인하여, 상기 소오스 드라이버 집적소자(130) 내의 감마버퍼(GMBP1~GMBPn),(GMBN1~GMBNn)가 영향을 받게 되고, 감마버퍼(GMBP1~ GMBPn),(GMBN1~GMBNn)의 출력이 D/A 변환기(132)를 통해 채널버퍼(CHB)의 입력단자에 입력되므로 채널버퍼(CHB)의 출력도 영향을 받아 변화된다.
삭제
도 2는 상기 설명에서와 같은 파워 드롭 현상에 따른 상,하단감마전압 버퍼부(131P),(131N) 내의 임의의 감마버퍼(GMB)의 출력전압 변화와, 채널버퍼부(133) 내의 채널버퍼(CHB)의 출력전압의 변화를 나타낸 것이다.
도 2를 살펴보면, 상기 R/C 로드를 충전시킬 때 전원단자(VDD)의 전압이 드롭되면, 이에 대응하여 상기 감마버퍼(GMB)의 출력전압(GMB_OUT)이 드롭되는데 드롭 후 원래의 레벨로 상승할 때 신속하게 상승되지 못하고 비교적 완만하게 상승되는 것을 알 수 있다. 이에 따라, 상기 채널버퍼(CHB)의 출력전압(CHB_OUT)이 상기 감마버퍼(GMB)의 출력전압(GMB_OUT)과 같이 완만한 패턴으로 상승되는 것을 알 수 있다.
또한, 상기 R/C 로드를 방전시킬 때 접지단자(GND)의 전압이 바운싱되면, 이에 대응하여 상기 감마버퍼(GMB)의 출력전압(GMB_OUT)이 바운싱되는데 바운싱 후 원래의 레벨로 하강할 때 신속하게 하강되지 않고 비교적 완만하게 하강되는 것을 알 수 있다. 이에 따라, 상기 채널버퍼(CHB)의 출력전압(CHB_OUT)이 상기 감마버퍼(GMB)의 출력전압(GMB_OUT)과 같이 완만한 패턴으로 하강되는 것을 알 수 있다.
이와 같이 종래 액정표시장치의 소오스 드라이버 집적소자에 있어서는 R/C 로드를 충전시키거나 방전시킬 때 감마버퍼의 출력전압이 원래의 레벨로 신속하게 복귀되지 않고 비교적 완만한 속도로 복귀되고, 이에 따라 채널버퍼의 출력전압 또한 감마버퍼의 출력전압과 유사하게 비교적 완만한 속도로 복귀되는 문제점이 있었다.
따라서, 본 발명의 목적은 액정표시장치의 소오스 드라이버에서 전원단자전압 드롭 및 접지단자전압 바운싱이 발생될 때, 소오스 드라이버 집적소자 내부의 감마버퍼의 출력전압 복귀시간을 단축할 수 있도록 설계하는데 있다.
본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 두 개의 엔모스 트랜지스터로 구성되어 입력신호를 차동 증폭하는 차동 증폭부와; 두 개의 피모스 트랜지스터로 구성되어 전류 미러로 동작하는 전류 미러부와; 하나의 엔모스 트랜지스터를 구비하여 바이어스 전압에 의해 상기 차동 증폭부를 스탠바이 모드에서 인에이블 모드로 전환시키는 인에이블부와; 상기 전류 미러부의 두 개의 피모스 트랜지스터의 드레인과 상기 차동 증폭부의 두 개의 엔모스 트랜지스터의 드레인을 두 개의 다이오드 결합형 모스 트랜지스터를 통해 각각 연결시켜 파워드롭 후의 복귀시간을 단축시키는 출력전압복귀시간 단축부와; 피모스 트랜지스터 및 엔모스 트랜지스터로 구성되어 상기 바이어스 전압에 의해 바이어스 레벨이 설정되고, 상기 전류 미러부의 일측의 하위노드 전압에 따른 출력전압을 발생하는 출력부로 구성함을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
상기와 같은 목적을 달성하기 위한 또 다른 본 발명은, 두 개의 피모스 트랜지스터로 구성되어 입력신호를 차동 증폭하는 차동 증폭부와; 두 개의 엔모스 트랜지스터로 구성되어 전류 미러로 동작하는 전류 미러부와; 하나의 피모스 트랜지스터를 구비하여 바이어스 전압에 의해 상기 차동 증폭부를 스탠바이 모드에서 인에이블 모드로 전환시키는 인에이블부와; 상기 차동 증폭부의 두 개의 피모스 트랜지스터의 드레인과 상기 전류 미러부의 두 개의 엔모스 트랜지스터의 드레인을 두 개의 다이오드 결합형 모스 트랜지스터를 통해 각각 연결시켜 접지단자 전압 바운싱 후의 복귀시간을 단축시키는 출력전압복귀시간 단축부와; 엔모스 트랜지스터 및 피모스 트랜지스터로 구성되어 상기 바이어스 전압에 의해 바이어스 레벨이 설정되고, 상기 전류 미러부의 일측의 상위노드 전압에 따른 출력전압을 발생하는 출력부로 구성함을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
본 발명은 액정표시장치의 소오스 드라이버에 적용되는 감마버퍼 회로에서 차동 증폭부와 전류 미러부의 모스 트랜지스터들을 다이오드 결합형 모스 트랜지스터를 통해 연결시킴으로써, 전원단자 전압 드롭 후 복귀시간 및 접지단자 전압 바운싱 후 복귀시간이 줄어든다. 또한, 입력 트랜지스터의 매칭 특성이 개선되고, 이로 인하여 랜덤 오프셋(random offset)이 저감되는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 액정표시장치의 소오스드라이버 회로에 적용된 포지티브 감마 버퍼(Positive Gamma Buffer)의 회로도로서 이에 도시한 바와 같이, 포지티브 감마버퍼(300)는 차동 증폭부(310), 전류 미러부(320), 인에이블부(330), 출력전압복귀시간 단축부(340), 및 출력부(350)를 포함하여 구성한다.
차동 증폭부(310)는 엔모스 트랜지스터(M31),(M32)를 구비한다. 상기 엔모스 트랜지스터(M31)의 게이트는 포지티브 감마버퍼(300)의 입력단자(IN)에 연결되고, 엔모스 트랜지스터(M32)의 게이트는 포지티브 감마버퍼(300)의 출력단자(OUT)에 연결된다.
전류 미러부(320)는 피모스 트랜지스터(M33),(M34)를 구비한다. 상기 피모스 트랜지스터(M33),(M34)의 소오스가 전원단자(VDD)에 공통으로 연결된다. 상기 피모스 트랜지스터(M34)는 게이트와 드레인이 연결된 다이오드 결합형 트랜지스터이다.
인에이블부(330)는 엔모스 트랜지스터(M35)를 구비하여 상기 차동 증폭부(310)를 스탠바이 모드에서 인에이블 모드로 전환시키는 역할을 수행한다. 즉, 상기 엔모스 트랜지스터(M35)는 바이어스전압(Bias)이 '하이'로 공급될 때 턴온되어 상기 차동 증폭부(310)의 엔모스 트랜지스터(M31),(M32)의 소오스를 접지단자(GND)에 연결하므로 그 차동 증폭부(310)가 활성화 모드로 전환된다. 이에 따라, 상기 차동 증폭부(310)의 엔모스 트랜지스터(M31),(M32)의 게이트로 입력되는 신호에 상응되게 동작하고, 이에 의해 하위노드(N1)의 전압이 결정된다.
출력전압복귀시간 단축부(340)는 다이오드 형태로 연결된 피모스 트랜지스터(M36),(M37)를 구비한다. 상기 피모스 트랜지스터(M36),(M37)의 소오스는 상기 전류 미러부(320)의 피모스 트랜지스터(M33),(M34)의 드레인에 연결되고, 드레인은 상기 차동 증폭부(310)의 엔모스 트랜지스터(M31),(M32)의 드레인에 연결된다.
상기 설명에서는 모스 트랜지스터(M36),(M37)를 피모스 트랜지스터를 예로하여 설명하였으나, 엔모스 트랜지스터로 구현하여도 동일한 효과를 얻을 수 있다.
출력부(350)는 피모스 트랜지스터(M38)와 엔모스 트랜지스터(M39)를 구비한다. 상기 피모스 트랜지스터(M38)의 소오스는 전원단자(VDD)에 연결되고 게이트는 상기 하위노드(N1)에 연결된다. 그리고, 상기 피모스 트랜지스터(M38)의 드레인이 출력단자(OUT), 상기 엔모스 트랜지스터(M32)의 게이트 및, 소오스가 상기 접지단자(GND)에 연결된 상기 엔모스 트랜지스터(M39)의 드레인에 공통으로 연결된다.
상기 바이어스전압(Bias)에 의해 상기 엔모스 트랜지스터(M39)의 바이어스 레벨이 결정되고, 상기와 같이 결정되는 하위노드(N1)의 전압에 의하여 상기 피모스 트랜지스터(M38)가 동작되어 그에 따른 전압이 출력단자(OUT)로 출력된다. 결국, 상기 엔모스 트랜지스터(M31),(M32)의 게이터에 입력되는 신호의 차동신호에 상응되는 출력전압(OUT)이 출력된다.
도 5에서와 같이, 감마 버퍼에서 파워 드롭 즉, 전원단자(VDD) 전압의 드롭(Drop)이 발생되면 감마 버퍼의 출력전압(OUT)의 드롭은 그 전원단자(VDD) 전압의 드롭보다 크게 나타난다. 이때, 감마 버퍼의 출력전압(OUT)이 입력전압(IN)보다 낮은 상태가 되므로 그 출력전압(OUT)의 레벨을 입력전압(IN)의 레벨까지 상승시키기 시작한다. 이를 위해 상기 피모스 트랜지스터(M38)의 게이트 전압 즉, 상기 하 위노드(N1)의 전압을 하강시키게 된다.
그런데, 상기 설명에서와 같이 전류 미러부(320)의 로드(Load) 트랜지스터인 피모스 트랜지스터(M33),(M34)의 드레인을 상기 다이오드 형태로 연결된 출력전압복귀시간 단축부(340)의 피모스 트랜지스터(M36),(M37)를 통하여 상기 차동 증폭부(310)의 엔모스 트랜지스터(M31),(M32)의 드레인에 연결하였으므로, 그 트랜지스터(M33,M34),(M31,M32) 간에 상기 피모스 트랜지스터(M36),(M37)의 드레인-소오스간 전압(VDS)이 문턱전압 이상으로 걸리게 된다.
이에 따라, 상기 피모스 트랜지스터(M38)의 게이트의 동작범위가 그만큼 줄어들게 된다. 다시 말해서, 상기 하위노드(N1)의 전압이 하강될 때 최대로 하강될 수 있는 레벨이 상기 피모스 트랜지스터(M36),(M37)의 문턱전압만큼 제한되므로 상기 피모스 트랜지스터(M38)의 게이트의 동작범위가 그만큼 줄어들게 된다.
결국, 전원단자(VDD) 전압의 드롭으로 인하여 감마 버퍼의 출력전압(OUT)이 드롭되는데, 이를 원래의 레벨로 복귀시키기 위해 하위노드(N1)의 전압을 하강시키게 된다. 그런데, 상기 하위노드(N1)의 전압이 상기 피모스 트랜지스터(M36),(M37)가 있을 때, 없을 때에 비하여 상기 문턱전압만큼 덜 하강된다. 이와 같이 상기 하위노드(N1)의 전압이 상기 문턱전압만큼 덜 하강되므로 다시 원래의 레벨로 상승시킬 때 그만큼 복귀시간이 단축된다. 이로 인하여 감마 버퍼의 출력전압(OUT)의 회복 시간도 그만큼 빨라지게 된다.(도 5참조)
한편, 도 4는 본 발명에 의한 액정표시장치의 소오스드라이버 회로에 적용된 네가티브 감마 버퍼(Negative Gamma Buffer)의 회로도로서 이에 도시한 바와 같이, 네가티브 감마버퍼(400)는 차동 증폭부(410), 전류 미러부(420), 인에이블부(430), 출력전압복귀시간 단축부(440) 및 출력부(450)를 포함하여 구성한다.
상기 도 3과 도 4는 기본적인 동작 원리는 동일하지만, 도 3이 전원단자 전압의 드롭에 대응하기 위한 포지티브형 감마 버퍼인 것에 비하여 도 4는 접지단자 전압의 바운싱에 대응한 네가티브형 감마 버퍼라는 것에 차이가 있다.
차동 증폭부(410)는 피모스 트랜지스터(M41),(M42)를 구비한다. 상기 피모스 트랜지스터(M41)의 게이트는 네가티브 감마버퍼(400)의 입력단자(IN)에 연결되고, 피모스 트랜지스터(M42)의 게이트는 네가티브 감마버퍼(400)의 출력단자(OUT)에 연결된다.
전류 미러부(420)는 엔모스 트랜지스터(M43),(M44)를 구비한다. 상기 엔모스 트랜지스터(M43),(M44)의 소오스가 접지단자(GND)에 공통으로 연결된다. 상기 엔모스 트랜지스터(M44)는 게이트와 드레인이 연결된 다이오드 결합형 트랜지스터이다.
인에이블부(430)는 피모스 트랜지스터(M45)를 구비하여 상기 차동 증폭부(410)를 스탠바이 모드에서 인에이블 모드로 전환시키는 역할을 수행한다. 즉, 상기 피모스 트랜지스터(M45)는 바이어스전압(Bias)이 '로우'로 공급될 때 턴온되어 상기 차동 증폭부(410)의 피모스 트랜지스터(M41),(M42)의 소오스를 전원단자(VDD)에 연결하므로 그 차동 증폭부(410)가 활성화 모드로 전환된다. 이에 따라, 상기 차동 증폭부(410)의 피모스 트랜지스터(M41)가 입력단자(IN)로 입력되는 신호에 상응되게 동작하고, 이에 의해 상위노드(N2)의 전압이 결정된다.
출력전압복귀시간 단축부(440)는 다이오드 형태로 연결된 엔모스 트랜지스터(M46),(M47)를 구비한다. 상기 엔모스 트랜지스터(M46),(M47)의 소오스는 상기 전류 미러부(420)의 엔모스 트랜지스터(M43),(M44)의 드레인에 연결되고, 드레인은 상기 차동 증폭부(410)의 피모스 트랜지스터(M41),(M42)의 드레인에 연결된다.
상기 설명에서는 모스 트랜지스터(M46),(M47)를 엔모스 트랜지스터를 예로하여 설명하였으나, 피모스 트랜지스터로 구현하여도 동일한 효과를 얻을 수 있다.
출력부(450)는 엔모스 트랜지스터(M48)와 피모스 트랜지스터(M49)를 구비한다. 상기 엔모스 트랜지스터(M48)의 소오스는 접지단자(GND)에 연결되고 게이트는 상기 상위노드(N2)에 연결된다. 그리고, 상기 엔모스 트랜지스터(M48)의 드레인이 출력단자(OUT), 상기 피모스 트랜지스터(M42)의 게이트 및 소오스가 전원단자(VDD)에 연결된 상기 피모스 트랜지스터(M49)의 드레인에 공통으로 연결된다.
상기 바이어스전압(Bias)에 의해 상기 피모스 트랜지스터(M49)의 바이어스 레벨이 결정되고, 상기와 같이 결정되는 상위노드(N2)의 전압에 의하여 상기 엔모스 트랜지스터(M48)가 동작되어 그에 따른 전압이 출력단자(OUT)로 출력된다. 결국, 상기 피모스 트랜지스터(M41),(M42)의 게이트에 입력되는 신호의 차동신호에 상응되는 출력전압(OUT)이 출력된다.
도 5에서와 같이, 감마 버퍼에서 접지단자(GND) 전압의 바운싱이 발생되면, 감마 버퍼의 출력전압(OUT)의 바운싱은 그 접지단자(GND) 전압의 바운싱보다 크게 나타난다. 이때, 감마 버퍼의 출력전압(OUT)이 입력전압(IN)보다 높은 상태가 되므로 그 출력전압(OUT)의 레벨을 입력전압(IN)의 레벨까지 하강시키기 시작한다. 이를 위해 상기 엔모스 트랜지스터(M48)의 게이트 전압 즉, 상기 상위노드(N2)의 전압을 상승 시키게 된다.
그런데, 상기 설명에서와 같이 전류 미러부(420)의 로드(Load) 트랜지스터인 엔모스 트랜지스터(M43),(M44)의 드레인을 상기 다이오드 형태로 연결된 출력전압복귀시간 단축부(440)의 엔모스 트랜지스터(M46),(M47)를 통하여 상기 차동 증폭부(410)의 피모스 트랜지스터(M41),(M42)의 드레인에 연결하였으므로, 그 트랜지스터(M43,M44),(M41,M42) 간에 상기 엔모스 트랜지스터(M46),(M47)의 드레인-소오스간 전압(VDS)이 문턱전압 이상으로 걸리게 된다.
이에 따라, 상기 엔모스 트랜지스터(M48)의 게이트의 동작범위가 그만큼 줄어들게 된다. 다시 말해서, 상기 상위노드(N2)의 전압이 상승될 때 최대로 상승될 수 있는 레벨이 상기 엔모스 트랜지스터(M46),(M47)의 문턱전압만큼 제한되므로 상기 엔모스 트랜지스터(M48)의 게이트의 동작범위가 그만큼 줄어들게 된다.
결국, 접지단자(GND) 전압의 바운싱으로 인하여 감마 버퍼의 출력전압(OUT)이 바운싱되는데, 이를 원래의 레벨로 복귀시키기 위해 상위노드(N2)의 전압을 상승시키게 된다. 그런데, 상기 상위노드(N2)의 전압이 상기 엔모스 트랜지스터(M46),(M47)가 있을 때, 없을 때에 비하여 상기 문턱전압만큼 덜 상승된다. 이와 같이 상기 상위노드(N2)의 전압이 상기 문턱전압만큼 덜 상승되므로 다시 원래의 레벨로 하강시킬 때 그만큼 복귀시간이 단축된다. 이로 인하여 감마 버퍼의 출력전압(OUT)의 회복 시간도 그만큼 빨라지게 된다.(도 5참조)
한편, 도 6의 (a),(b)는 본 발명에 따라 파워 드롭에 대한 복귀 시간이 단축된 것과 접지단자 전압의 바운싱에 대한 복귀 시간이 단축된 것을 나타낸 것이다. 즉, 상기 도 3 및 도 4에서와 같이 동작하는 감마 버퍼에 의하여 채널 버퍼의 출력전압의 라이징(risng) 타임(T1)과 폴링(falling) 타임(T3)이 개선된 것을 알 수 있다. 또한, 상기 도 3 및 도 4에서와 같이 동작하는 감마 버퍼에 의하여 채널 버퍼의 셋팅 타임(T2),(T4)이 개선된 것을 알 수 있다. 도 6의 (a),(b)에서 점선으로 표기된 'CHB_OUT1'은 종래 기술에 의한 라이징 타임 그래프, 폴링 타임 그래프이고, 실선으로 표기된 'CHB_OUT2'는 본 발명에 의한 라이징 타임 그래프, 폴링 타임 그래프이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 종래 기술에 의한 액정표시장치의 구동회로에 대한 블록도.
도 2는 종래 액정표시장치의 소오스 드라이버에서 파워 드롭에 따른 감마버퍼 및 채널버퍼의 출력전압의 변화를 나타낸 파형도.
도 3은 본 발명에 의한 소오스 드라이버의 감마버퍼에 대한 제1실시예의 회로도.
도 4는 본 발명에 의한 소오스 드라이버의 감마버퍼에 대한 제2실시예의 회로도.
도 5는 본 발명에 의한 소오스 드라이버에서 파워 드롭에 따른 감마버퍼 및 채널버퍼의 출력전압의 변화를 나타낸 파형도.
도 6의 (a),(b)는 본 발명에 의해 파워 드롭 및 접지전압 바운싱에 대한 복귀 시간이 단축된 것을 나타낸 파형도.
***도면의 주요 부분에 대한 부호의 설명***
310,410 : 차동 증폭부
320,420 : 전류 미러부
330,430 : 인에이블부
340,440 : 출력전압복귀시간 단축부
350,450 : 출력부

Claims (8)

  1. 두 개의 엔모스 트랜지스터를 포함하며, 입력신호를 차동 증폭하는 차동 증폭부와;
    두 개의 피모스 트랜지스터를 포함하며, 전류 미러로 동작하는 전류 미러부와;
    적어도 하나의 엔모스 트랜지스터를 포함하며, 바이어스 전압에 의해 상기 차동 증폭부를 스탠바이 모드에서 인에이블 모드로 전환시키는 인에이블부와;
    상기 전류 미러부의 두 개의 피모스 트랜지스터의 드레인과 상기 차동 증폭부의 두 개의 엔모스 트랜지스터의 드레인을 두 개의 다이오드 결합형 모스 트랜지스터를 통해 각각 연결시켜 파워드롭 후의 복귀시간을 단축시키는 출력전압복귀시간 단축부와;
    적어도 하나의 피모스 트랜지스터 및 엔모스 트랜지스터를 포함하며, 상기 바이어스 전압에 의해 바이어스 레벨이 설정되고, 상기 전류 미러부의 일측의 하위노드 전압에 따른 출력전압을 발생하는 출력부;를 포함하는 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
  2. 제1항에 있어서, 상기 소오스 드라이버가 적용되는 액정표시장치는 칩 온 글래스(COG) 방식의 액정표시장치인 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
  3. 제1항에 있어서, 출력전압복귀시간 단축부의 모스 트랜지스터는 피모스 트랜지스터인 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
  4. 제1항에 있어서, 출력전압복귀시간 단축부는
    소오스가 상기 전류 미러부의 제1피모스 트랜지스터의 드레인에 연결되고 게이트 및 드레인이 상기 차동 증폭부의 제1엔모스 트랜지스터의 드레인에 접속된 제1피모스 트랜지스터와;
    소오스가 상기 전류 미러부의 제2피모스 트랜지스터의 드레인에 연결되고 게이트 및 드레인이 상기 차동 증폭부의 제2엔모스 트랜지스터의 드레인에 접속된 제2피모스 트랜지스터로 구성된 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
  5. 두 개의 피모스 트랜지스터를 포함하며, 입력신호를 차동 증폭하는 차동 증폭부와;
    두 개의 엔모스 트랜지스터를 포함하며, 전류 미러로 동작하는 전류 미러부와;
    적어도 하나의 피모스 트랜지스터를 포함하며, 바이어스 전압에 의해 상기 차동 증폭부를 스탠바이 모드에서 인에이블 모드로 전환시키는 인에이블부와;
    상기 차동 증폭부의 두 개의 피모스 트랜지스터의 드레인과 상기 전류 미러부의 두 개의 엔모스 트랜지스터의 드레인을 두 개의 다이오드 결합형 모스 트랜지스터를 통해 각각 연결시켜 접지단자 전압 바운싱 후의 복귀시간을 단축시키는 출력전압복귀시간 단축부와;
    적어도 하나의 엔모스 트랜지스터 및 피모스 트랜지스터로 구성되어 상기 바이어스 전압에 의해 바이어스 레벨이 설정되고, 상기 전류 미러부의 일측의 상위노드 전압에 따른 출력전압을 발생하는 출력부;를 포함하는 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
  6. 제5항에 있어서, 출력전압복귀시간 단축부의 모스 트랜지스터는 엔모스 트랜지스터 인 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
  7. 제5항에 있어서, 출력전압복귀시간 단축부는
    드레인 및 게이트가 상기 차동 증폭부의 제1피모스 트랜지스터의 드레인에 연결되고 소오스가 상기 전류 미러부의 제1엔모스 트랜지스터의 드레인에 접속된 제1엔모스 트랜지스터와;
    드레인 및 게이트가 상기 차동 증폭부의 제2피모스 트랜지스터의 드레인에 연결되고 소오스가 상기 전류 미러부의 제2엔모스 트랜지스터의 드레인에 접속된 제2엔모스 트랜지스터로 구성된 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
  8. 제5항에 있어서, 상기 소오스 드라이버가 적용되는 액정표시장치는 칩 온 글래스(COG) 방식의 액정표시장치인 것을 특징으로 하는 소오스 드라이버의 감마버퍼 회로.
KR1020090130991A 2009-12-24 2009-12-24 소오스 드라이버의 감마버퍼 회로 KR101098288B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090130991A KR101098288B1 (ko) 2009-12-24 2009-12-24 소오스 드라이버의 감마버퍼 회로
US12/974,584 US20110157129A1 (en) 2009-12-24 2010-12-21 Source driver circuit of liquid crystal display device
TW099145040A TW201123163A (en) 2009-12-24 2010-12-21 Source driver circuit of liquid crystal display device
CN2010106020852A CN102110425A (zh) 2009-12-24 2010-12-23 液晶显示装置的源极驱动器电路
JP2010288275A JP2011133896A (ja) 2009-12-24 2010-12-24 液晶表示装置のソースドライバー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090130991A KR101098288B1 (ko) 2009-12-24 2009-12-24 소오스 드라이버의 감마버퍼 회로

Publications (2)

Publication Number Publication Date
KR20110074118A KR20110074118A (ko) 2011-06-30
KR101098288B1 true KR101098288B1 (ko) 2011-12-23

Family

ID=44174561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130991A KR101098288B1 (ko) 2009-12-24 2009-12-24 소오스 드라이버의 감마버퍼 회로

Country Status (5)

Country Link
US (1) US20110157129A1 (ko)
JP (1) JP2011133896A (ko)
KR (1) KR101098288B1 (ko)
CN (1) CN102110425A (ko)
TW (1) TW201123163A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037561B1 (ko) * 2009-02-18 2011-05-27 주식회사 실리콘웍스 전류소모가 적은 액정디스플레이 구동회로
TWI570680B (zh) 2012-09-13 2017-02-11 聯詠科技股份有限公司 源極驅動器及更新伽瑪曲線的方法
CN103066991A (zh) * 2012-12-07 2013-04-24 湖南城市学院 一种用于提高电压驱动能力的缓冲器
CN103915069B (zh) 2013-01-04 2017-06-23 矽创电子股份有限公司 显示面板的驱动电路及其驱动模块与显示设备和制造方法
KR20140146368A (ko) 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 입출력 장치 및 이를 포함하는 입출력 시스템
CN107256698B (zh) * 2013-12-06 2021-04-06 矽创电子股份有限公司 显示面板的驱动电路及其驱动模块与显示设备和制造方法
CN103794188A (zh) * 2014-02-10 2014-05-14 北京京东方显示技术有限公司 一种输出缓冲电路、阵列基板和显示装置
CN105528979B (zh) 2014-10-20 2019-08-06 力领科技股份有限公司 高解析显示器及其驱动芯片
CN106340265B (zh) * 2015-07-14 2019-03-12 上海和辉光电有限公司 显示面板、源极驱动器及运算放大器
KR102512721B1 (ko) * 2016-04-05 2023-03-23 삼성디스플레이 주식회사 표시장치
CN108008933B (zh) * 2016-11-02 2022-02-08 中芯国际集成电路制造(上海)有限公司 一种用于产生芯片的随机序列号的电路及包括该电路的芯片
KR20200080833A (ko) * 2018-12-27 2020-07-07 주식회사 실리콘웍스 터치센싱장치 및 이를 포함하는 디스플레이 장치
CN109817178B (zh) * 2019-03-22 2021-06-11 重庆惠科金渝光电科技有限公司 一种伽马电路、驱动电路和显示装置
US11257414B2 (en) * 2019-06-27 2022-02-22 Synaptics Incorporated Method and system for stabilizing a source output voltage for a display panel
KR20210142476A (ko) * 2020-05-18 2021-11-25 매그나칩 반도체 유한회사 패널 제어 회로 및 이를 포함하는 표시 장치
CN113470590A (zh) * 2021-07-15 2021-10-01 Tcl华星光电技术有限公司 逻辑电路和显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311790A (ja) 2004-04-22 2005-11-04 Toshiba Matsushita Display Technology Co Ltd 信号レベル変換回路および該回路を用いた液晶表示装置
JP2009284150A (ja) 2008-05-21 2009-12-03 Panasonic Corp オフセットキャンセル回路及び表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338919A (ja) * 1989-07-05 1991-02-20 Toshiba Micro Electron Kk 差動増幅回路
JP2990082B2 (ja) * 1996-12-26 1999-12-13 日本電気アイシーマイコンシステム株式会社 液晶駆動回路及びその制御方法
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP4721728B2 (ja) * 2004-03-16 2011-07-13 パナソニック株式会社 駆動電圧制御装置
US7420552B2 (en) * 2004-03-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Driving voltage control device
JP4861791B2 (ja) * 2006-10-27 2012-01-25 ルネサスエレクトロニクス株式会社 演算増幅器及び表示装置
JP2008139697A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 容量性負荷駆動回路および容量性負荷駆動方法、液晶表示装置駆動方法
WO2008075480A1 (ja) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha 表示ドライバおよび表示ドライバユニットならびに表示装置
JP2009168841A (ja) * 2008-01-10 2009-07-30 Nec Electronics Corp 演算増幅器及び駆動回路、液晶表示装置の駆動方法
JP2009303121A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311790A (ja) 2004-04-22 2005-11-04 Toshiba Matsushita Display Technology Co Ltd 信号レベル変換回路および該回路を用いた液晶表示装置
JP2009284150A (ja) 2008-05-21 2009-12-03 Panasonic Corp オフセットキャンセル回路及び表示装置

Also Published As

Publication number Publication date
TW201123163A (en) 2011-07-01
CN102110425A (zh) 2011-06-29
KR20110074118A (ko) 2011-06-30
JP2011133896A (ja) 2011-07-07
US20110157129A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101098288B1 (ko) 소오스 드라이버의 감마버퍼 회로
US10777119B2 (en) Semiconductor device
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
JP4816077B2 (ja) レベルシフト回路及びそれを用いたドライバ回路
US8044950B2 (en) Driver circuit usable for display panel
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
EP2075790A2 (en) TFT-LCD driver circuit and LCD devices
CN100542035C (zh) 输出驱动器电路
US7372314B2 (en) Voltage level conversion circuit
JP2007286526A (ja) 表示装置および表示装置の駆動回路
JP2018085559A (ja) 出力回路及び液晶表示装置のデータドライバ
WO2004047067A1 (ja) 画像表示装置
US7916133B2 (en) Buffer amplifier, driver IC and display apparatus using that driver IC
US20020190793A1 (en) Operational transconductance amplifier for an output buffer
JP2007086391A (ja) 階調電圧発生回路
KR20060111152A (ko) 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로
JP2022107053A (ja) レベルシフト回路
KR100885830B1 (ko) 리미터 회로
US20080036522A1 (en) Level-shifting circuits and methods of level shifting
US20070132699A1 (en) Output buffer for reducing EMI, source driver including the same, and display device including the same
KR20220143227A (ko) 출력 버퍼, 데이터 구동부, 및 이를 포함하는 표시 장치
US8299822B2 (en) Driver and output buffer circuit
CN110867166B (zh) 缓冲电路
JP2002290172A (ja) ボルテージフォロア回路および表示装置用駆動装置
JP2006222842A (ja) 電流駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 7