WO2008075480A1

WO2008075480A1 - 表示ドライバおよび表示ドライバユニットならびに表示装置

Info

Publication number: WO2008075480A1
Application number: PCT/JP2007/066089
Authority: WO
Inventors: Motomitsu Itoh
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2006-12-20
Filing date: 2007-08-20
Publication date: 2008-06-26

Abstract

　ソースドライバＩＣ（３ａ）内に設けられた予備出力アンプ（１２）の、逆相の入力回路および帰還回路を、外付け回路（１２ａ）としてソース基板（４）上で接続可能にする。この外付け回路（１２ａ）の素子の素子定数を、予備出力アンプ（１２）の出力電圧が入力電圧よりも大きくなるように設定する。これにより、予備出力アンプの負荷駆動能力を所望のものに設定することのできる表示ドライバを実現する。

Description

明細書

表示ドライバおよび表示ドライバユニットならびに表示装置

技術分野

[0001] 本発明は、表示装置の配線不良に対して予備配線を用いた駆動を可能とする表示ドライバに関するものである。

背景技術

[0002] 製造工程で断線したソースラインを、予備配線を用いて製品の出荷前に修復し、駆動可能とする液晶表示装置が開示されている。

[0003] 図 7は、特許文献 1に記載されたこのような液晶パネルの構成を示すブロック図であ

[0004] この液晶パネル 1では、ソースドライバ（ソース TAB) 102のソースドライノ IC131から表示領域 120内にソースライン 110が延びているとともに、ゲートドライバ（ゲート T AB) 103のゲートドライバ IC132から表示領域 120内にゲートライン 111が延びており、これにより画素部 113が駆動される。仮に、ソースライン 110に断線箇所 151が発生したとすると、ソースドライバ IC131から、ソースドライバ 102内の補償出力バッファ 136、ソース基板 104、接続ケーブル 125、および、ゲート基板 105を介して、表示領域 120に対してソースドライバ 102と反対側まで延びるように配置された予備配線としての接続配線 124を、当該ソースライン 110と接続ポイント 152においてレーザ照射により溶着する。

[0005] これにより、断線箇所 151が発生したソースライン 110に対して、ソースドライバ IC1 31の正規出力バッファ 134の正規出力部 135から断線箇所 151までの部分には、正規出力バッファ 134からの出力により信号が供給され、接続ポイント 152から断線箇所 151までの部分には、ソースドライバ IC131の補償出力バッファ 136からの出力により信号が供給される。なお、符号 106はコントロール基板、符号 126はフレキシブル配線基板である。

[0006] 特許文献 1では、このようにして、断線したソースライン 110を駆動可能となるように修復する。 [0007] その他、特許文献 2や 3などにも、予備配線を用いてソースラインの修復を行う構成が記載されている。

特許文献 1 :日本国公開特許公報「特開 2003— 202846号公報 (公開日： 2003年 7 月 18日）」

特許文献 2 :日本国公開特許公報「特開平 8— 185144号公報 (公開日：1996年 7月 16日）」

特許文献 3 :日本国公開特許公報「特開平 8— 171081号公報 (公開日： 1996年 7月 2日）」

発明の開示

[0008] しかしながら、特許文献 1などの従来の構成では、予備配線の引き回し距離が大きいため、予備配線を介したソースラインへの信号供給は、正規にソースラインへ供給される信号とは異なるものとなってしまう。例えば、図 7においては、補償出力バッファ 136の補償出力部 137から接続ポイント 152までの接続配線 124は、ソース基板 10 4、接続ケーブル 125、および、ゲート基板 105を介した非常に長いものとなるので、この経路での抵抗分および寄生容量成分により、信号遅延が発生する。

[0009] 図 8に、正規出力バッファ 134の正規出力部 135における信号波形 Aと、接続ボイント 152における信号波形 Bとを示す。信号波形 Aは、正規出力バッファ 134が通常、オペアンプを用いたボルテージフォロワからなるバッファの出力電圧波形であるために、オペアンプのスルーレートに応じた電圧立ち上がり波形となっている。補償出力バッファ 136の補償出力部 137における信号波形は信号波形 Aと同じであるが、信号波形 Bは、補償出力部 137から接続ポイント 152までの接続配線 124の抵抗分および寄生容量成分により、信号遅延が発生して立ち上がりの遅れた電圧波形となつている。接続ポイント 152から断線箇所 151に近づくにつれて、信号波形よりもさらにソースライン 110自身による遅延が加わった電圧波形となる。

[0010] 従って、断線箇所 151が発生したソースライン 110において、正規出力バッファ 13 4の正規出力部 135から断線箇所 151までの部分の各点には、信号波形 Aに、正規出力部 135からその点までのソースライン 110自身による遅延が加わった電圧が供給される。これは比較的立ち上がりの速い電圧波形となる。また、段線箇所 151が発生したソースライン 110において、接続ポイント 152から断線箇所 151までの部分の各点には、信号波形 Bに、接続ポイント 152からその点までのソースライン 110自身による遅延がさらに加わった電圧が供給される。これは非常に立ち上がりの遅い電圧波形となる。

[0011] 1水平期間における各ソースライン 110への信号供給期間 tlは決まっており、これは正規出力による信号供給に対してはソースライン 110を目的の電圧 V0に充電するのに十分な時間である。しかし、接続配線 124を介した信号供給を行った場合には、電圧が目的の電圧 V0まで立ち上がらないうちに信号供給期間 tlが終了して充電電圧が VIとなり、その部分のソースライン 110が充電不足となる虞がある。充電不足になると、表示領域上に黒線が発生するなどの表示劣化が生じる。

[0012] このように、従来は、データ信号線 (ソースライン）に直接信号を出力する出力アンプと、予備配線を介してデータ信号線 (ソースライン）に信号を出力する予備出力アンプとが同じ構成であったために、断線が発生したデータ信号線に予備配線を用いて信号供給を行うと、予備出力アンプの負荷駆動能力が不足し、データ信号線 (ソースライン）の充電不足が生じるという問題があった。

[0013] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、予備出力アンプの負荷駆動能力を所望のものに設定することのできる表示ドライバを実現することにある。また、当該表示ドライバを備える表示ドライバユニットおよび表示装置を実現することあ目白勺とする。

[0014] 本発明の表示ドライバは、上記課題を解決するために、表示パネルのデータ信号線に信号を出力する出力アンプと、前記出力アンプに対して予備的に設けられた予備出力アンプを構成するためのオペアンプと、を有する表示ドライバ回路を備える表示ドライバにおいて、前記オペアンプの、正相の入力回路、逆相の入力回路、および、出力から逆相入力への帰還回路のうちの少なくとも 1つの少なくとも一部を外付け部品を用いて構成するための、前記外付け部品を接続する接続部を有していることを特徴としている。

[0015] 上記の発明によれば、オペアンプの、正相の入力回路、逆相の入力回路、および、出力から逆相入力への帰還回路のうちの少なくとも 1つの少なくとも一部を、外付け部品を用いて構成可能とすることにより、予備出力アンプの出力電圧を入力電圧よりも大きくして大きな負荷駆動能力を得ることができる。この負荷駆動能力は、用いる外付け部品の選択により、所望のものとすることができる。

[0016] 以上により、予備出力アンプの負荷駆動能力を所望のものに設定することのできる表示ドライバを実現することができるという効果を奏する。

[0017] また、表示パネルに設けられた、断線したデータ信号線を修復するための予備配線に、負荷駆動能力を増大させた予備出力アンプの出力を接続したときに、予備配線を介して信号が供給されるデータ信号線を、出力アンプによる充電と同じ電圧まで充電すること力 Sでさる。

[0018] 従って、断線が発生したデータ信号線に予備配線を用いて信号供給を行っても、データ信号線の充電不足が発生することを回避することのできる表示ドライバを実現すること力 Sできると!/、う効果を奏する。

[0019] 本発明の表示ドライバは、上記課題を解決するために、前記表示パネルに COG(C hip On Glass)により実装される、前記表示ドライバ回路を内蔵するチップからなり、前記外付け部品を接続するために前記表示パネル上に形成された配線に接続される端子を前記接続部として有してレヽることを特徴として!/、る。

[0020] 上記の発明によれば、 COGの形態の表示ドライバに対して、予備出力アンプの負荷駆動能力を所望のものに設定することができるという効果を奏する。

[0021] 本発明の表示ドライバは、上記課題を解決するために、前記外付け部品を接続するための配線が前記接続部として、前記表示ドライバ回路を内蔵するチップからフィルム上に向けて引き出された COF(Chip On Film)により構成されていることを特徴としている。

[0022] 上記の発明によれば、 COFの形態の表示ドライバに対して、予備出力アンプの負荷駆動能力を所望のものに設定することができるという効果を奏する。

[0023] 本発明の表示ドライバは、上記課題を解決するために、前記外付け部品を接続するための配線が前記接続部として、前記表示ドライバ回路を内蔵するチップからテープ上に向けて引き出された TCP(Tape Carrier Package)により構成されていることを特徴としている。 [0024] 上記の発明によれば、 TCPの形態の表示ドライバに対して、予備出力アンプの負荷駆動能力を所望のものに設定することができるという効果を奏する。

[0025] 本発明の表示ドライバユニットは、上記課題を解決するために、前記表示ドライバと、前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前記表示ドライバの前記接続部に接続された前記外付け部品の実装箇所が設けられて!/、るプリント配線基板とを備えて!/、ることを特徴として!/、る。

[0026] 上記の発明によれば、断線が発生したデータ信号線に予備配線を用いて信号供給を行っても、外付け部品を適宜選んで実装することにより、データ信号線の充電不足が発生することを回避することのできる表示ドライバユニットを実現することができるという効果を奏する。

[0027] 本発明の表示ドライバユニットは、上記課題を解決するために、前記表示ドライバと、前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前記表示ドライバの前記接続部に接続された状態に前記外付け部品が実装されているプリント配線基板とを備えて!/、ることを特徴として!/、る。

[0028] 上記の発明によれば、断線が発生したデータ信号線に予備配線を用いて信号供給を行っても、データ信号線の充電不足が発生することを回避することのできる表示ドライバを実現することができるという効果を奏する。

[0029] 本発明の表示ドライバユニットは、上記課題を解決するために、前記外付け部品は、前記予備出力アンプの出力電圧を、前記データ信号線に前記信号を供給する期間内に前記予備出力アンプの入力電圧よりも大きくなる電圧とするものであることを特徴としている。

[0030] 上記の発明によれば、予備出力アンプを用いたデータ信号線の充電電圧を、出力アンプを用いたデータ信号線の充電電圧とほぼ等しくすることができるという効果を奏する。

[0031] 本発明の表示ドライバユニットは、上記課題を解決するために、前記外付け部品は、前記予備出力アンプの出力電圧を、前記予備出力アンプの出力電圧の定常値に対して時間的に振動する波形とすることを特徴としている。

[0032] 上記の発明によれば、予備出力アンプの出力電圧を、データ信号線に前記信号を供給する期間内に定常値よりも大きな値まで振動させることにより、予備出力アンプの負荷駆動能力を容易に増大させることができるという効果を奏する。

[0033] 本発明の表示ドライバユニットは、上記課題を解決するために、前記外付け部品に素子定数が可変の部品が含まれており、前記データ信号線に前記信号を供給する期間の長さに応じて前記素子定数を変化させる素子定数制御手段を備えていることを特徴としている。

[0034] 上記の発明によれば、素子定数制御手段によって外付け部品の素子定数を変化させることにより、データ信号線に信号を供給する期間に合わせた最適な予備出力ァンプの出力電圧を設定することができるという効果を奏する。

[0035] 本発明の表示装置は、上記課題を解決するために、前記表示ドライバユニットを備え、前記予備出力アンプの入力には、選択された前記データ信号線に出力する信号が入力され、前記予備出力アンプの出力に接続された配線が、前記データ信号線の、前記表示ドライバ側と反対側の一端と接続可能に形成されて!/、ることを特徴としている。

[0036] 上記の発明によれば、断線が発生したデータ信号線に予備配線を用いて信号供給を行っても、データ信号線の充電不足が発生することを回避することのできる表示装置を実現することができるとレ、う効果を奏する。

[0037] 本発明の表示装置は、上記課題を解決するために、液晶表示装置であることを特徴としている。

[0038] 上記の発明によれば、予備配線を用いた液晶表示装置に対して、データ信号線の充電不足が発生することを回避することができるという効果を奏する。

[0039] 本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。

図面の簡単な説明

[0040] [図 1]本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である

[図 2]予備出力アンプの具体例を示す図であり、 (a)は外付け回路を接続した予備出力アンプの構成を示す回路を表し、 (b)は（a)の予備出力アンプのゲイン特性を示すグラフを表している。

園 3] (a)および (b)は図 2の予備出力アンプを用いた場合の電圧波形を示すグラフを示し、（a)は振動を伴わない減衰波形を表し、（b)は振動を伴う減衰波形を表す。園 4]図 2の予備出力アンプの外付け回路の素子定数を変化させる構成を示すプロック図である。

園 5]図 4の構成に用いる信号の波形を示す波形図を示し、（a)は水平同期信号を用いる場合を表し、 (b)は垂直同期信号やデータのィネーブル信号を用いる場合を表している。

園 6]表示ドライバの形態を示す平面図であり、（a)は COGの場合を表し、（b)は CO Fの場合を表し、（c)は TCPの場合を表している。

[図 7]従来技術を示すものであり、表示装置の構成を示すブロック図である。

園 8]図 7の表示装置のソースラインに出力される電圧波形を示すグラフである。符号の説明

1 欲曰 ¾表示装置（表不装置）

2 表示ノネノレ

3 ソースドライバ（表示ドライバ）

4 ソース基板 (プリント配線基板)

11 出力アンプ

12 予備出力アンプ

12a 外付け回路

21 第 2予備配線

SL ソースライン (データ信号線）

発明を実施するための最良の形態

[0042] 本発明の一実施形態について図 1ないし図 6に基づいて説明すると以下の通りである。

[0043] 図 1に、本実施形態に係る液晶表示装置 (表示装置） 1の構成を示す。

[0044] 液晶表示装置 1は、表示パネル 2、複数のソースドライバ 3· · ·、ソース基板 4、コントロール基板 5、フレキシブル配線基板 6、および、複数のゲートドライバ 7· · ·を備えている。

[0045] 表示パネル 2には、複数のゲートライン（走査信号線) GL…と複数のソースライン（データ信号線） SL- - 'とが互いに交差するように設けられて!/、る。表示パネル 2の表示領域 2aにおいては、ゲートライン GLとソースライン SLとの各交差点に対応して画素 PIXが形成されている。画素 PIXは TFT15および液晶容量 16を備えており、 TFT1 5のゲートはゲートライン GLに、 TFT15のソースはソースライン SLに、 TFT15のドレインは液晶容量 16の一端となる画素電極に、それぞれ接続されている。また、液晶容量 16の他端は共通電極に接続されている。

[0046] ソースドライバ 3はソースライン SL…に液晶容量 16を充電するための信号を出力するものであり、各ソースライン SLに対応して出力アンプ 11を備えている。ここでは、ソースドライバ 3は COF(Chip On Film)や TCP(Tape Carrier Package)の形態で設けられており、フィルムまたはテープの上に、ソースライン SL…に出力する信号を生成する表示ドライバ回路を内蔵したソースドライバ IC3aが実装されている。前記出力アンプ 11はこのソースドライバ IC3a内に形成されており、オペアンプを用いたボルテージフォロワからなる。ソースドライノ IC3a内には、この他、シフトレジスタや、レベルシフタ、 DA変換回路などの回路が設けられている力本実施形態ではさらに、後述するように、予備出力アンプ 12が設けられている。

[0047] ソースドライバ 3· · ·には、前記出力アンプ 11に出力を導出するための各種制御信号および表示データが供給される。これら制御信号および表示データなどの表示駆動用信号は、コントロール基板 5上に実装されたコントローラ 5aから信号群 sOとして供給される。コントローラ 5aから出力された信号群 sOは、フレキシブル配線基板 6を介してソース基板 4に供給される。ソース基板 4は、これら信号群 sOを、自身に設けられた配線により各ソースドライバ 3に供給する。

[0048] ゲートドライバ 7· · ·は、ゲートライン GL…に、画素 PIXの TFT15のゲートに印加する走査信号を供給する。ここでは、ゲートドライバ 7は COFや TCPの形態で設けられており、フィルムまたはテープの上に、上記走査信号を生成するゲートドライバ IC7a が実装され、表示パネル 2のソースドライバ 3· · ·が設けられている辺と直交する 2辺に取り付けられている。表示パネル 2の左側領域は左側のゲートドライバ 7· · ·を用いて駆動され、表示パネル 2の右側領域は右側のゲートドライバ 7· · ·を用いて駆動される。ゲートドライバ 7への供給信号は、ここでは図示しないが、前記コントロール基板 5から供給されるものでもよいし、另リ途設けたコントローラ力、ら供給されるものでもよい。

[0049] 前記ソースドライバ IC3a内に設けられた予備出力アンプ 12は、出力アンプ 1 1に対して予備的に設けられた冗長アンプである。当該予備出力アンプ 12はオペアンプを用いて構成されており、その正相入力端子は第 1予備配線 27に接続されている。第 1予備配線 27は、表示パネル 2のソースドライノ 3側の端辺付近に当該端辺に平行に設けられている。この予備出力アンプ 12と第 1予備配線 27との組み合わせは、ここではソースドライバ 3のそれぞれに 1組ずつ設けられて!/、る力ソースドライバ 3のそれぞれに何組あってもよい。

[0050] 予備出力アンプ 12の逆相の入力回路と、出力から逆相入力への帰還回路とは、ソース基板 4上に外付け回路 12aとして設けられている。外付け回路 12aについては後述する。また、予備出力アンプ 12の出力は、外付け回路 12aを接続するための接続部としてソースドライバ 3のフィルムまたはテープ上に引き出されており、さらにソース基板 4上の配線に接続され、ソース基板 4上の点 Qで外付け回路 12aと接続されてい

[0051] また、ソース基板 4上に引き出された予備出力アンプ 12の出力は、上記点 Qで第 2 予備配線 21に接続されている。第 2予備配線 21はソースドライバ 3ごとに設けられており、ソース基板 4上からソースドライバ群の両端に位置するソースドライバ 3上を渡つて、表示パネル 2のゲートドライバ 7側端辺付近を引き回され、さらに、表示パネル 2 のソースドライバ 3· · ·側とは反対側の端辺付近を当該端辺に平行に設けられている。表示パネル 2の左側領域に設けられたソースドライバ 3· · ·の予備出力アンプ 12に接続された第 2予備配線 21は、表示パネル 2の左端辺側を迂回して、表示領域 2を挟んで当該ソースドライバ 3· · ·に対向する位置まで引き回され、表示パネル 2の右側領域に設けられたソースドライバ 3· · ·の予備出力アンプ 12に接続された第 2予備配線 2 1は、表示パネル 2の右端辺側を迂回して、表示領域 2を挟んで当該ソースドライバ 3 • · ·に対向する位置まで引き回されて!/、る。 [0052] 第 1予備配線 27および第 2予備配線 21は、ソースライン SLが液晶表示装置 1の製造段階で断線した場合に、断線したソースライン SLを修復するために使用する配線である。例えば、図 1において、ソースライン SLに断線箇所 25が発生した場合に、このソースライン SLに接続されているソースドライバ 3の出力アンプ 11の出力を、点 P で示すように、対応する第 1予備配線 27にレーザにより溶着するなどして接続する。また、断線したソースライン SLのソースドライバ 3側と反対側の端部を、点 Rで示すように、このソースドライバ 3に対応する第 2予備配線 21に同じくレーザにより溶着するなどして接続する。

[0053] これにより、断線したソースライン SLの、出力アンプ 11から断線箇所 25までの部分およびそれに接続されている選択画素は、出力アンプ 11の出力により充電が行われ、点 Rから段線箇所 25までの部分およびそれに接続されている選択画素は、予備出力アンプ 12の出力により充電が行われる。

[0054] ここで、予備出力アンプ 12に接続される外付け回路 12aについて詳述する。

[0055] 図 2の（a)に、予備出力アンプ 12に外付け回路 12aが接続された構成の一例を示す。予備出力アンプ 12の正相入力端子は図 1の点 Pに接続されており、出力アンプ 11の出力電圧 Vinが入力される。予備出力アンプ 12の逆相入力端子と GNDとの間には抵抗 R1と容量 Cとの並列回路が接続されており、この並列回路が逆相の入力回路を構成している。また、予備出力アンプ 12の出力端子と逆相入力端子との間には抵抗 R2が揷入されており、この抵抗 R2が、予備出力アンプ 12の出力から逆相入力への帰還回路を構成している。予備出力アンプ 12の出力端子は、図 1の点 Qに接続されている。

[0056] 外付け回路 12aは、ソースドライバ IC3a内に予備出力アンプ 12とモノリシックに形成されていないので、ソースドライバ IC3aからは、予備出力アンプ 12の逆相入力端子と、出力端子とからの各引き出し配線力ソースドライバ 3のフィルムまたはテープ上を渡って、ソース基板 4に引き出されている。そして、ソース基板 4上に設けられた外付け部品の実装箇所に実装される抵抗 Rl、抵抗 R2、および、容量 Cからなる外付け回路 12aと接続されている。

[0057] 図 2の (b)に、上記構成の外付け回路 12aが接続された状態の予備出力アンプ 12 における、入力電圧 Vinに対する出力電圧 Voutのゲインの周波数特性を示す。曲線 Eは容量 Cがない場合の特性を、曲線 Fは容量 Cが小さい場合の特性を、曲線 G は容量 Cが大きい場合の特性を、それぞれ示す。

[0058] 曲泉 Eの場合には、図 2の（a)において容量 Cを設けなかった構成に相当しており、入力電圧 Vinが入力されてからの出力電圧 Voutの時間変化は、図 3の（a)に示す曲線 Q (点 Qの電圧を表す）のようになる。この場合の入力電圧 Vinの時間変化は曲線 P (点 Pの電圧を表す）のようになり、曲線 Qは曲線 Pよりも小さなスルーレートで立ち上がるものの、 Vout/Vin= l + (R2/R1)で表されるために、点 Pの電圧が V0まで上昇して安定するのに対して、点 Qの電圧は信号供給期間 tl内に V0よりも大きくなり、その後 VIまで上昇して安定する。これは、予備出力アンプ 12の負荷駆動能力が増大したことを示す。

[0059] そして、点 Qの電圧波形が第 2予備配線 21の抵抗分および寄生容量分によって遅延して表われる点 Rの電圧波形は、図 3の（a)の曲線 Rのようになる。従って、抵抗 R1 および抵抗 R2の抵抗値 (素子定数)を適切に選べば、図 3の（a)に示すように、ソースライン SLへの信号供給期間 tlの終了時点で、点 Rの電圧を点 Pの電圧にほぼ等しくすること力 Sでき、ソースライン SLの、断線箇所 25から点 P側の部分と、断線箇所 25 力、ら点 R側の部分とをほぼ同じ電圧に充電することができる。

[0060] 曲線 Fおよび曲線 Gの場合には、予備出力アンプ 12の出力電圧には、図 3の（b) の曲線 Qに示すようにオーバーシュートが表われ、予備出力アンプ 12のセトリング特性に従った振動がしばらく続いて、 Vout/Vin= l + (R2/R1)で表される定常状態に達する。このとき、容量 Cの値が大きいほどオーバーシュート量は大きくなる。曲線 Qは曲線 Pよりも小さなスルーレートで立ち上がるものの、点 Pの電圧が V0まで上昇して安定するのに対して、点 Qの電圧は、信号供給期間 tl内に最初のオーバーシユートにおいて V0よりも大きくなつて上昇し続け、その後、定常状態の電圧 V2よりも大きい電圧まで上昇する。これは、予備出力アンプ 12の負荷駆動能力が増大したことを示す。

[0061] そして、点 Qの電圧波形が第 2予備配線 21の抵抗分および寄生容量分によって遅延して表われる点 Rの電圧波形は、図 3の（b)の曲泉 Rのようになる。従って、抵抗 R1 および抵抗 R2の抵抗値 (素子定数)を適切に選べば、図 3の (b)に示すように、ソースライン SLへの信号供給期間 tlの終了時点で、曲線 Rの最初の立ち上がり部分により、点 Rの電圧を点 Pの電圧にほぼ等しくすることができ、ソースライン SLの、断線箇所 25から点 P側の部分と、断線箇所 25から点 R側の部分とをほぼ同じ電圧に充電すること力 Sでさる。

[0062] 図 3の（a)および (b)についての説明から分かるように、ソースドライバ 3は、外付け回路 12aを構成する外付け部品を接続可能としたので、外付け部品を適切に選ぶことにより、予備出力アンプ 12の負荷駆動能力を所望のものに設定することのできる表示ドライバである。

[0063] 従って、ソースドライバ 3から、断線が発生したソースライン SLに第 2予備配線 21を用いて信号供給を行っても、ソースライン SLの充電不足が発生することを回避すること力 Sできる。

[0064] また、図 3の（b)の場合には、曲線 Qのオーバーシュートにより、同じ入力電圧 Vin 力も定常状態よりも大きな出力電圧 Voutを得ることができるため、図 3の（a)の場合と同じ充電電圧を得るのに、比 R2/R1の値は図 3の（a)の場合よりも小さくて済む。

[0065] なお、外付け回路 12aは、予備出力アンプ 12の逆相の入力回路と出力から逆相入力への帰還回路とを構成する回路であつたが、これに限らず、予備出力アンプ 12の正相の入力回路、逆相の入力回路、および、帰還回路のうちの少なくとも 1つの少なくとも一部を構成する回路であればよい。すなわち、予備出力アンプ 12に外付け回路 12aを接続することにより、予備出力アンプ 12の正相の入力回路、逆相の入力回路、および、帰還回路のうちの少なくとも 1つの少なくとも一部を、外付け部品を用いて構成すればよい。

[0066] 例えば、図 2の（a)の回路では、抵抗 R2はソースドライバ IC3a内に予備出力アンプ

12とモノリシックに形成しておき、抵抗 R1および容量 Cを外付け回路 12aを構成する外付け部品とすることができる。また、抵抗 R1のみ、抵抗 R2のみ、抵抗 Cのみを外付け回路 12aを構成する外付け部品とすることができる。さらには、正相の入力回路を有する非反転増幅器の、正相の入力回路、逆相の入力回路、および、帰還回路の全てを外付け回路 12aとすることなども可能である。 [0067] なお、上記の電圧は正極性のものを例に挙げて説明したものであるが、負極性の電圧についても、正極性の説明における立ち上がりが立ち下がりに、また、オーバーシュートがアンダーシュートに代わるだけであり、同様の効果が得られる。

[0068] 次に、上述した外付け回路 12aに用いる素子の素子定数を調節可能とする構成について説明する。

[0069] 先に述べた図 3の（a)に示されているように抵抗 R2を可変抵抗、例えば電子ボリュームで構成すれば、抵抗 R2に入力される制御信号 siによって抵抗 R2の抵抗値を変えて、予備出力アンプ 12のゲインを変えることができる。このようにすれば、図 3の（ a)および (b)の曲線 Qの立ち上がりの速さを変えることができるため、ソースライン SL への信号供給期間 tlの長さに合わせて最適な曲線 Qを設定することができる。

[0070] この場合に、図 1の液晶表示装置 1において、ソース基板 4上に抵抗値制御用 ASI C (素子定数制御手段） 31を設けるとよい。抵抗値制御用 ASIC31は、コントロール基板 5から出力される信号群 sOから、信号供給期間 tlに関する情報を受け取って、信号供給期間 tlの長さに応じた制御信号 siを生成し、抵抗 R2に出力する。

[0071] ここで、ソースドライバ 3が線順次駆動を行うものであるとし、信号供給期間 tlが 1水平期間に相当するものとすると、信号供給期間 tlに関する情報として水平同期信号 HSYNCを用いることができる。この場合の抵抗値制御用 ASIC31の構成を図 4に示す。

[0072] 図 4の抵抗値制御用 ASIC31は、カウンタ部 31a、期間算出部 31b、ルックアップテ一ブル 31c、および、制御信号生成部 31dを備えている。

[0073] カウンタ部 31aには、コントローラ基板 5から出力される信号群 sOに含まれる水平同期信号 HSYNCと、水晶発振回路 30から発生されるクロック信号 CKとが入力される

。カウンタ部 31aは、図 5の（a)に示されるように、水平同期信号 HSYNCの 1周期が

、それよりも非常に周期の小さなクロック信号 CKの何個分に相当するのかをカウントし、カウント結果 Nを期間算出部 31bに入力する。

[0074] 期間算出部 31bは、入力されるカウント結果を基に、 1水平期間 (信号供給期間 tl) の長さを算出し、算出結果 (信号供給期間 tlの長さ）をルックアップテーブル 31cに入力する。 [0075] ルックアップテーブル 31cは、抵抗値制御用 ASIC31のメモリに予め格納されており、 1水平期間の長さと、抵抗 R2に設定すべき抵抗値との対応関係が記述されたものである。ルックアップテーブル 31cは、入力される 1水平期間の長さの算出結果に対応する抵抗値の情報に関する信号 kを制御信号生成部 31dに入力する。

[0076] 制御信号生成部 31dは、入力される信号 kに応じた制御信号 siを生成して抵抗 R2 に入力する。

[0077] なお、上記構成では、 1水平期間の長さを、水平同期信号 HSYNCの周期から算出したが、これに限らず、図 5の (b)に示すような、垂直同期信号 VSYNCの周期や、データ DATAのィネーブル信号 ENAの周期から算出しても構わない。

[0078] また、上記構成では、抵抗値制御用 ASIC31は、ソース基板 4上に限らず、コント口ール基板 5上に備えられて!/、てもよ!/、。

[0079] また、上記構成では、抵抗 R2の抵抗値を可変としたが、これに限らず、外付け回路

12aを構成する任意の素子の素子定数を可変とすることができる。

[0080] 以上、本実施形態に係る液晶表示装置 1の構成について説明した。

[0081] なお、図 1においては、ソースドライバ 3を COFあるいは TCPで構成することを説明した。ソースドライバ 3を COFで構成する場合には、図 6の（b)のようにフィルム 41上にソースドライバ IC3aのチップが実装され、ソースドライバ IC3aからフィルム 41上に向けて、予備出力アンプ 12の外付け回路 12aを構成する外付け部品を接続するための接続部として配線 35が引き出されている。ソースドライバ 3を TCPで構成する場合には、図 6の（c)のようにテープ 42上にソースドライバ IC3aのチップが実装され、ソースドライバ IC3aからテープ 42上に向けて、予備出力アンプ 12の外付け回路 12a を構成する外付け部品を接続するための接続部として配線 35が引き出されている。

[0082] 一方、図 6の（a)のように、図 1とは異なり、ソースドライバ IC3aのチップを、表示パネル 2上に COG(Chip On Glass)の形態で実装することも可能である。この場合には、ソースドライバ IC3aは、外付け回路 12aを構成する外付け部品を接続するための、表示パネル 2上に形成された配線 35に接続される、接続部としての端子を有している。また、この場合には、表示パネル 2に直接接続されるソース基板 4上において、外付け回路 12aを接続すればよい。 [0083] 図 6の（a)〜（c)のいずれにおいても、配線 35の本数は、外付け回路 12aを、予備出力アンプ 12の正相の入力回路、逆相の入力回路、および、帰還回路のいずれの部分とするのかに応じて決まるものであるので、図示した 2本には限らな!/、。

[0084] また、本実施形態では、ソースドライバ 3· · ·とソース基板 4とからなる構成を 1つの表示ドライバユニットとして扱うことができる。また、表示ドライバユニットは、さらに、コントロール基板 5やフレキシブル配線基板 6などの他の構成を含んで!/、てもよ!/、。また、表示ドライバユニットは、外付け回路 12aの実装箇所が設けられているものであって、外付け回路 12aが実装される前の状態のものとしても存在し得る。この場合には、この表示ドライバユニットを用いて表示装置を製造しょうとする者が、外付け部品を適宜選んで実装することにより、製造しょうとする表示装置に合わせて、データ信号線の充電不足が発生することを回避するようにすることができる。

[0085] なお、表示パネル、表示装置としては、液晶以外に、例えば表示素子として有機 E L素子や誘電性液体、エレクト口クロミックなどを用いるものなども可能である。

[0086] 本発明は上述した実施形態に限定されるものではなぐ請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

[0087] 本発明の表示ドライバは、以上のように、前記オペアンプの、正相の入力回路、逆相の入力回路、および、出力から逆相入力への帰還回路のうちの少なくとも 1つの少なくとも一部を外付け部品を用いて構成するための、前記外付け部品を接続する接続部を有している。

[0088] 以上により、予備出力アンプの負荷駆動能力を所望のものに設定することのできる表示ドライバを実現することができるという効果を奏する。

[0089] 発明の詳細な説明の項にお!/、てなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなぐ本発明の精神と次に記載する請求の範囲内にお!/、て、レ、ろ!/、ろと変更して実施することができるものである。

産業上の利用可能性

[0090] 本発明は、断線の発生確率が高くなる高精細で大画面の液晶表示装置に、特に好適に使用することができる。

Claims

請求の範囲

[1] 表示パネルのデータ信号線に信号を出力する出力アンプと、前記出力アンプに対して予備的に設けられた予備出力アンプを構成するためのオペアンプと、を有する表示ドライバ回路を備える表示ドライバにおいて、

前記オペアンプの、正相の入力回路、逆相の入力回路、および、出力から逆相入力への帰還回路のうちの少なくとも 1つの少なくとも一部を外付け部品を用いて構成するための、前記外付け部品を接続する接続部を有していることを特徴とする表示ドライノ。

[2] 前記表示パネルに COG(Chip On Glass)により実装される、前記表示ドライバ回路を内蔵するチップからなり、前記外付け部品を接続するために前記表示パネル上に形成された配線に接続される端子を前記接続部として有していることを特徴とする請求の範囲第 1項に記載の表示ドライバ。

[3] 前記外付け部品を接続するための配線が前記接続部として、前記表示ドライバ回路を内蔵するチップからフィルム上に向けて引き出された COF(Chip On Film)により構成されていることを特徴とする請求の範囲第 1項に記載の表示ドライバ。

[4] 前記外付け部品を接続するための配線が前記接続部として、前記表示ドライバ回路を内蔵するチップからテープ上に向けて引き出された TCP(Tape Carrier Package) により構成されていることを特徴とする請求の範囲第 1項に記載の表示ドライバ。

[5] 請求の範囲第 1項ないし第 4項のいずれ力、 1項に記載の表示ドライバと、

前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前記表示ドライバの前記接続部に接続された前記外付け部品の実装箇所が設けられて!/、るプリント配線基板とを備えて!/、ることを特徴とする表示ドライバユニット。

[6] 請求の範囲第 1項ないし第 4項のいずれ力、 1項に記載の表示ドライバと、

前記表示ドライバへ表示駆動用信号を供給する配線が形成されているとともに、前記表示ドライバの前記接続部に接続された状態に前記外付け部品が実装されているプリント配線基板とを備えていることを特徴とする表示ドライバユニット。

[7] 前記外付け部品は、前記予備出力アンプの出力電圧を、前記データ信号線に前記信号を供給する期間内に前記予備出力アンプの入力電圧よりも大きくなる電圧とするものであることを特徴とする請求の範囲第 6項に記載の表示ドライバユニット。

[8] 前記外付け部品は、前記予備出力アンプの出力電圧を、前記予備出力アンプの出力電圧の定常値に対して時間的に振動する波形とすることを特徴とする請求の範囲第 7項に記載の表示ドライバユニット。

[9] 前記外付け部品に素子定数が可変の部品が含まれており、

前記データ信号線に前記信号を供給する期間の長さに応じて前記素子定数を変化させる素子定数制御手段を備えていることを特徴とする請求の範囲第 6項から第 8 項までのいずれか 1項に記載の表示ドライバユニット。

[10] 請求の範囲第 5項から第 9項までのいずれ力、 1項に記載の表示ドライバユニットを備え、

前記予備出力アンプの入力には、選択された前記データ信号線に出力する信号が入力され、

前記予備出力アンプの出力に接続された配線が、前記データ信号線の、前記表示ドライバ側と反対側の一端と接続可能に形成されていることを特徴とする表示装置。

[11] 液晶表示装置であることを特徴とする請求の範囲第 10項に記載の表示装置。