KR20080072296A - 상변화 메모리 장치의 제조 방법 - Google Patents

상변화 메모리 장치의 제조 방법 Download PDF

Info

Publication number
KR20080072296A
KR20080072296A KR1020070010823A KR20070010823A KR20080072296A KR 20080072296 A KR20080072296 A KR 20080072296A KR 1020070010823 A KR1020070010823 A KR 1020070010823A KR 20070010823 A KR20070010823 A KR 20070010823A KR 20080072296 A KR20080072296 A KR 20080072296A
Authority
KR
South Korea
Prior art keywords
phase change
layer
capping
film
pattern
Prior art date
Application number
KR1020070010823A
Other languages
English (en)
Inventor
김도형
김신혜
이주범
박민영
정재교
송흥섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070010823A priority Critical patent/KR20080072296A/ko
Publication of KR20080072296A publication Critical patent/KR20080072296A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 메모리 장치의 제조 방법으로, 기판 상에 개구들을 포함하는 절연막 패턴을 형성한다. 상기 개구들을 매몰하는 하부 전극들을 형성한다. 상기 하부 전극들과 각각 연결되어 고립된 상변화 물질막 패턴 및 상부 전극막 패턴이 적층된 구조물들을 형성한다. 상기 구조물들 및 절연막 패턴의 표면을 따라 제1 캡핑막을 형성한다. 상기 구조물들 사이에 보이드가 생성되도록 상기 제1 캡핑막을 덮는 제2 캡핑막을 형성한다. 이로써, 상변화 메모리 간에 열 간섭 현상을 방지할 수 있다.

Description

상변화 메모리 장치의 제조 방법{METHOD OF MANUFACTURING PHASE- CHANGEABLE MEMORY DEVICE }
도 1 내지 도 5는 본 발명의 일 실시예에 따른 상변화 메모리 장치의 제조 방법을 나타내는 단면도들이다.
＜도면의 주요 부분에 대한 부호의 설명＞
100: 반도체 기판 110: 제1 절연막 패턴
120: 콘택 패드 130: 제2 절연막 패턴
140: 하부 전극 150: 상변화 물질막 패턴
160: 상부 전극막 패턴 170: 마스크 패턴
180: 구조물 190: 제1 캡핑막
200: 제2 캡핑막 210: 보이드
본 발명은 반도체 메모리 장치의 제조 방법에 관한 것으로, 보다 상세하게는 상변화 물질을 이용하여 제조된 상변화 메모리 장치의 제조 방법에 관한 것이다.
통상적으로, 반도체 메모리 장치는 전원 공급이 중단되었을 경우 저장 데이 터의 유지 여부에 따라 일반적으로 DRAM(Dynamic Random Access Memory) 장치 또는 SRAM(Static Random Access Memory) 장치와 같은 휘발성 반도체 메모리 장치와 플래시(flash) 메모리 장치 또는 EEPROM(Electrically Erasable Programmable Read Only Memory) 장치와 같은 불휘발성 반도체 메모리 장치로 구분될 수 있다. 디지털 카메라, 휴대폰 또는 MP3 플레이어와 같은 전자기기에 사용되는 반도체 메모리 장치로는 불휘발성 메모리 소자인 플래시 메모리 장치가 주로 사용되고 있다.
그러나 상기 플래시 메모리 장치는 데이터를 기록하거나 이를 독취하는 과정에서 비교적 많은 시간이 요구되기 때문에, 이러한 플래시 장치를 대체하기 위하여 MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 PRAM(Phase-changable Random Access Memory) 장치와 같은 새로운 반도체 장치가 개발되어 왔다.
불휘발성 반도체 메모리 장치 가운데 하나인 상기 PRAM 장치는 열(heat)에 의해 결정(crystal) 상태와 비정질(amorphous) 상태 사이에서 상호간 상(phase)이 변하는 상변화 물질을 사용한다. 상기 상변화 물질로서 게르마늄(germanium; Ge), 안티몬(antimony; Sb) 및 텔루르(tellurium; Te)로 구성된 칼코겐(chalcogenide) 화합물을 사용한다.
상기 상변화 물질에 열을 제공하기 위해서 상변화 물질막에 전류를 흘려보낸다. 즉, 공급되는 전류의 크기 및 공급 시간에 의존하여 칼코겐 화합물의 결정 상태가 변한다. 결정 상태에 따라서 저항의 크기가 다르기 때문에(결정 상태는 저항이 낮고, 비정질 상태는 저항이 높음) 저항 차이를 감지하여 논리 정보를 결정할 수 있다.
하지만, 상기 상변화 메모리 장치의 디바이스가 줄어듦에 따라, 하부 전극 간의 거리가 가까워진다. 따라서, 정보를 얻고자 하는 특정 셀에 읽기(writing) 작업을 수행하기 위하여 전류를 제공하여 열을 가할 경우, 이전에 읽기 작업을 수행한 인접 셀은 열 간섭을 받게 된다. 즉, 상기 인접 셀은 열화 현상으로 인해 결정화 상태가 변하게 되므로, 메모리의 일출력 정보 처리 작업에 오류가 발생하는 문제점이 생긴다.
본 발명의 목적은 상변환 물질막 패턴 간에 열 간섭(heat disturbance) 현상을 방지할 수 있는 상변화 메모리 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 방법에 따르면, 먼저 기판 상에 개구들을 포함하는 절연막 패턴을 형성한다. 상기 개구들을 매몰하는 하부 전극들을 형성한다. 상기 하부 전극들과 각각 연결되어 고립된 상변화 물질막 패턴 및 상부 전극막 패턴이 적층된 구조물들을 형성한다. 상기 구조물들 및 절연막 패턴의 표면을 따라 제1 캡핑막을 형성한다. 다음에, 상기 구조물들 사이에 보이드가 생성되도록 상기 제1 캡핑막을 덮는 제2 캡핑막을 형성한다.
본 발명의 실시예들에 따르면, 상기 제1 캡핑막 및 제2 캡핑막은 실리콘 질화막일 수 있다.
본 발명의 실시예들에 따르면, 상기 제1 캡핑막은 80 내지 120W의 RF파워를 인가한 상태에서 암모니아 가스에 대한 실란 가스의 유량비는 1 : 3.5 내지 5로 공급하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 제2 캡핑막은 180 내지 220W의 RF파워를 인가한 상태에서 암모니아 가스에 대한 실란 가스의 유량비는 1 : 2 대 2.5로 공급하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 상변화 물질말 패턴 및 상부 전극막 패턴이 적층된 구조물들을 형성하는 단계는, 상기 하부 전극 및 절연막 패턴 상에 상변화 물질막을 형성하고, 상기 상변화 물질막 상에 상부 전극막을 형성한 후, 상기 상부 전극막 및 상변화 물질막을 패터닝하여 형성할 수 있다.
상술한 바와 같이, 본 발명에 따르면 상변화 물질막 패턴 상에 제1 캡핑막 및 제2 캡핑막을 형성함으로써, 상기 상변화 물질막 패턴의 계면이 오염되거나, 산화되는 것을 방지할 수 있다. 또한, 상기 제2 캡핑막 형성시, 상기 상변화 물질막 패턴 사이에 생성되는 보이드로 인해, 상기 상변화 물질막 패턴 간에 열 간섭 현상을 방지할 수 있다. 이로 인해, 상변화 메모리 장치의 저장 속도 및 정보 소거 능력의 저하를 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 상변화 메모리 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 트렌치, 패턴들 또는 구조물들의 치 수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴들 또는 구조물들이 기판, 각 층(막), 패턴들 또는 구조물들의 "상에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴들 또는 구조물들이 직접 기판, 각 층(막), 패턴들 또는 구조물 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴들 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 층(막), 식각액 또는 패턴들이 "예비", "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막) 또는 패턴들을 구분하기 위한 것이다. 따라서 "예비", "제1" 및/또는 "제2"는 각 층(막), 식각액 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 상변화 메모리 장치의 제조 방법을 나타내는 단면도들이다
도 1을 참조하면, 반도체 기판(100)상에 콘택 패드(120)를 포함하는 제1 절연막 패턴(110)을 형성한다. 도시되지는 않았지만, 상기 반도체 기판(100) 상에는 트랜지스터 또는 다이오드 등과 같은 반도체 소자들이 형성될 수 있다.
이를 구체적으로 설명하면, 트랜지스터(미도시)와 같은 하부 구조물이 형성된 상기 반도체 기판(100) 상에 제1 절연막(미도시)을 형성한다. 상기 제1 절연막은 BPSG(boro phosphor silicate glass), PSG(phosphor silicate glass), TEOS(tetr aethyl ortho silicate), PE-TEOS(plasma enhanced-tetra ethyl ortho silicate , USG(undoped silicate glass), SOG(spin on glass) 또는 HDP-CVD(high density plasma-chemical vapor deposition) 산화물과 같은 산화물 등을 사용하여 형성할 수 있다.
상기 제1 절연막은 화학 기상 증착(CVD) 공정, 플라즈마 강화 화학 기상 증착(PE-CVD) 공정, 원자층 적층(ALD) 공정 또는 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정을 이용하여 형성할 수 있다.
상기 제1 절연막을 사진 식각 공정을 이용하여 패터닝하여, 상기 트랜지스터의 불순물 영역을 선택적으로 노출시키는 콘택홀(미도시)들을 형성한다. 상기 콘택홀들의 형성으로 인해 상기 제1 절연막은 제1 절연막 패턴(110)으로 전환된다.
상기 콘택홀들을 매몰하면서, 상기 제1 절연막 패턴(110)을 덮는 패드용 도전막(미도시)을 형성한다. 상기 패드용 도전막은 알루미늄(Al), 티타늄(Ti), 질화 티타늄(TiN), 탄탈륨(Ta), 텡스텐(W) 등의 물질을 증착하여 형성할 수 있다.
이후, 상기 제1 절연막 패턴(110)의 상면이 노출되도록 화학 기계적 연마 공정 또는 에치백 공정을 수행한다. 그 결과, 상기 반도체 기판(100)에 포함된 불순물 영역과 전기적으로 연결되고 상기 콘택홀들에 매몰된 콘택 패드(120)들이 형성된다.
도 2를 참조하면, 상기 콘택 패드들(120)의 표면을 각각 노출시키는 개구들을 포함하는 제2 절연막 패턴(130)을 형성한다.
이를 구체적으로 설명하면, 상기 제1 절연막 패턴(100) 상에 약 700Å의 두께를 갖는 제2 절연막(미도시)을 형성한다. 상기 제2 절연막에 사진 식각 공정을 수행하여 상기 콘택 패드(120)를 노출시키는 개구들을 형성한다. 상기 개구들의 형성으로 인해 상기 제2 절연막은 제2 절연막 패턴(130)으로 전환된다.
도면에 도시하지 않았지만, 상기 제2 질화막 패턴(130) 상에 연속적으로 질화막(미도시)을 형성한 후, 에치백 공정을 수행한다. 그 결과, 상기 제2 콘택홀 내의 측면에는 스페이서(미도시)가 형성될 수 있다.
상기 개구들을 매몰하는 하부 전극용 도전막(미도시)을 형성한다. 상기 하부 전극용 도전막은 탄탈륨(Ta), 구리(Cu), 텅스텐(W), 티타늄(Ti), 알루미늄(Al) 등과 같은 금속 또는 이들의 질화물과 같은 화합물을 사용하여 형성할 수 있다.
상기 하부 전극용 도전막은 화학 기상 증착(CVD) 방법, 물리적 기상 증착(PVD) 방법 또는 원자층 적층(ALD) 방법을 이용하여 형성할 수 있다.
이후, 상기 제2 절연막 패턴(130)의 상면이 노출될 때까지 상기 하부 전극용 도전막을 연마한다. 상기 연마 공정은 에치백 공정 또는 화학 기계적 연마 공정을 이용하여 수행할 수 있다.
그 결과, 상기 개구들을 매몰하고, 상기 콘택 패드(120)들과 각각 전기적으로 연결되는 하부 전극(140)들이 형성된다.
도 3을 참조하면, 상기 하부 전극(140)들과 각각 연결되어 고립된 상변화 물질막 패턴(150), 상부 전극막 패턴(160) 및 마스크 패턴(170)이 적층된 구조물(180)들을 형성한다.
이를 구체적으로 설명하면, 먼저 상기 제2 절연막 패턴(130) 상에 상변화 물질막(미도시)을 형성한다. 상기 상변화 물질막은 칼코겐 화합물을 사용하여 스퍼터 링 방법으로 형성할 수 있다. 상기 칼코겐 화합물은 게르마늄(Ge: germanium), 안티몬(Sb: antimony) 및 텔루르(Te: tellurium)를 포함할 수 있다.
상기 상변화 물질막 상에 상부 전극막(미도시)을 형성한다. 상기 상부 전극막은 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정 또는 원자층 증착(ALD) 공정을 이용하여 형성할 수 있다.
상기 상부 전극막은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성될 수 있다. 상기 질소 원소를 함유하는 도전성 물질은 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물을 포함한다. 그 외에도 도체로서 충분한 전류를 흘려줄 수 있는 도전성 물질이라면 사용이 가능하다.
이후, 상기 상부 전극막 상에 상변화 소자의 레이아웃을 정의하는 마스크 패턴(170)을 형성한다. 구체적으로, 상기 마스트 패턴(170)의 마스킹 부위는 적어도 상기 하부 전극(140)의 상부면을 덮으면서, 후속에서 형성되는 구조물들 사이에 보이드가 생성될 수 있는 공간을 제공할 수 있어야 한다.
상기 마스크 패턴(170)을 식각 마스크로 이용하여, 상기 상부 전극막 및 상변화 물질막을 순착적으로 패터닝한다. 그 결과, 상변화 물질막 패턴(150), 상부 전극막 패턴(160) 및 마스크 패턴(170)이 적층된 구조물(180)들이 형성된다. 또한, 상기 구조물(180)들은 상기 하부 전극(140)들과 각각 연결되어 있으므로, 고립된 형태로 형성된다.
도 4를 참조하면, 상기 구조물(180)들 및 제2 절연막 패턴(130)의 표면을 따라 제1 캡핑막(190)을 형성한다.
상기 제1 캡핑막(190)은 실리콘 질화막으로 형성될 수 있다. 구체적으로, 상기 제1 캡핑막(190)은 약 80 내지 120W의 RF파워를 인가한 상태에서 암모니아 가스에 대한 실란 가스의 유량비는 약 1 : 3.5 내지 5로 공급하여 형성할 수 있다.
이로 인해, 상기 상변화 물질막 패턴(150), 상부 전극막 패턴(160) 및 하드 마스크 패턴(170)을 포함하는 구조물(180)의 상면, 측면 및 상기 제2 절연막 패턴(130)의 표면을 따라 균일한 두께를 갖는 제1 캡핑막(190)이 형성된다.
여기서, 상기 제1 캡핑막(190)의 두께는 후속에서 제2 캡핑막 형성시, 보이드가 충분히 생성될 수 있는 공간을 제공할 수 있도록 제공되어야 한다.
상기 제1 캡핑막(190)은 상기 상변화 물질막 패턴(150)의 계면이 후속 공정에서나 산화되거나 오염되는 것을 방지할 수 있다. 또한, 상기 상부 전극막 패턴(160)과 상변화 물질막 패턴(150)에서 발생하는 열적 스트레스(stress)를 완화시키는 역할을 한다.
도 5를 참조하면, 상기 제1 캡핑막(190)을 덮도록 제2 캡핑막(200)을 형성한다.
상기 제2 캡핑막(200)은 상기 제1 캡핑막(190)과 동일한 막으로 형성될 수 있으며, 예컨대 실리콘 질화막으로 형성될 수 있다. 구체적으로, 상기 제2 캡핑막(200)은 약 180 내지 220W의 RF파워를 인가한 상태에서 암모니아 가스에 대한 실란 가스의 유량비는 약 1 : 2 대 2.5로 공급하여 형성할 수 있다.
전술한 바와 같이, 상기 제2 캡핑막(200) 및 제1 캡핑막(190)을 형성하는 공정은 동일한 물질로 이루어진 막으로 구성될 수 있다. 따라서, 상기 제2 캡핑막(200) 및 제1 캡핑막(190)은 하나의 공정 챔버 내에서 인-시튜(in-situ)로 수행하여 형성할 수 있다.
단지, 각각의 공정은 가스들의 유량비 및 인가되는 RF파워를 변화시켜 수행한다. 구체적으로, 상기 제2 캡핑막(200)을 형성하는 공정은 상기 제1 캡핑막(190)을 형성하는 공정에 비하여, 상대적으로 실란 가스의 유량비는 감소시키고, RF파워는 높게 인가하여 수행한다.
이로써, 상기 제2 캡핑막(200)의 증착 속도는 빠르게 수행되므로, 스텝 커버리지(step coverage)가 불량해진다. 따라서, 상기 제2 캡핑막(200)은 상기 구조물(180)들 사이를 매립하지 못하고, 상기 제1 캡핑막(190) 상부에서 오버행(overhang)된다.
그 결과, 상기 제2 캡핑막(200) 형성시, 상기 구조물(180)들 내부는 상기 제2 캡핑막(200)으로 완전하게 채워지지 않는다. 따라서, 상기 구조물(180)들 사이에는 보이드(void: 210)가 생성되며, 상기 보이드(210)는 공기층으로 이루어진다.
즉, 상기 보이드(210)는 캡핑막으로 사용되는 실리콘 질화막보다 열 전도율이 낮은 공기층으로 채워져 있으므로, 상기 구조물(180)들 사이의 열 절연 기능을 더욱 향상시킬 수 있다. 이로 인해, 메모리 셀들 중 어느 하나의 셀에 전류가 인가되었을 때, 인접한 셀이 열화되는 것을 방지할 수 있다.
이후, 도시되지는 않았지만, 상기 제2 캡핑막(200) 상에 제3 절연막(미도시)을 형성한다. 상기 제3 절연막, 제2 캡핑막(200), 제1 캡핑막(190) 및 마스크 패턴(180)을 관통하여 상기 상부 전극막 패턴(160)과 전기적으로 연결되는 상부 콘택 (미도시)을 형성한다.
이어서, 상기 제3 절연막 상에 금속물질을 증착한 후 상부 평탄화 공정을 수행하여 상기 상부 콘택과 전기적으로 연결되는 금속 배선(미도시)을 형성함으로써, 상변화 메모리 장치가 완성된다.
상술한 바와 같이 본 발명에 의하면, 상변화 물질막 패턴 상에 제1 및 제2 캡핑막을 형성함으로써, 상기 상변화 물질막 패턴의 계면이 오염되거나, 산화되는 것을 방지할 수 있다.
또한, 상기 제2 캡핑막 형성시, 상기 상변화 물질막 패턴 사이에 생성되는 보이드로 인해, 상기 상변화 물질막 패턴 간에 열 간섭 현상을 방지할 수 있다.
이로 인해, 상변화 메모리 장치의 저장 속도 및 정보 소거 능력의 저하를 방지할 수 있으므로, 반도체 장치의 수율 및 생산성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 기판 상에 개구들을 포함하는 절연막 패턴을 형성하는 단계;
    상기 개구들을 매몰하는 하부 전극들을 형성하는 단계;
    상기 하부 전극들과 각각 연결되어 고립된 상변화 물질막 패턴 및 상부 전극막 패턴이 적층된 구조물들을 형성하는 단계;
    상기 구조물들 및 절연막 패턴의 표면을 따라 제1 캡핑막을 형성하는 단계; 및
    상기 구조물들 사이에 보이드가 생성되도록 상기 제1 캡핑막을 덮는 제2 캡핑막을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 캡핑막 및 제2 캡핑막은 실리콘 질화막인 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  3. 제2항에 있어서, 상기 제1 캡핑막은 80 내지 120W의 RF파워를 인가한 상태에서 암모니아 가스에 대한 실란 가스의 유량비는 1 : 3.5 내지 5로 공급하여 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  4. 제2항에 있어서, 상기 제2 캡핑막은 180 내지 220W의 RF파워를 인가한 상태에서 암모니아 가스에 대한 실란 가스의 유량비는 1 : 2 대 2.5로 플라즈마 상태로 공급하여 형성되는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
  5. 제1항에 있어서, 상기 상변화 물질막 패턴 및 상부 전극막 패턴이 적층된 구조물들을 형성하는 단계;
    상기 하부 전극 및 절연막 패턴 상에 상변화 물질막을 형성하는 단계;
    상기 상변화 물질막 상에 상부 전극막을 형성하는 단계; 및
    상기 상부 전극막 및 상변화 물질막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
KR1020070010823A 2007-02-02 2007-02-02 상변화 메모리 장치의 제조 방법 KR20080072296A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070010823A KR20080072296A (ko) 2007-02-02 2007-02-02 상변화 메모리 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010823A KR20080072296A (ko) 2007-02-02 2007-02-02 상변화 메모리 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080072296A true KR20080072296A (ko) 2008-08-06

Family

ID=39882651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010823A KR20080072296A (ko) 2007-02-02 2007-02-02 상변화 메모리 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20080072296A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038997B1 (ko) * 2009-12-22 2011-06-03 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
US9029828B2 (en) 2012-11-08 2015-05-12 Samsung Electronics Co., Ltd. Phase-change memory devices including thermally-isolated phase-change layers and methods of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038997B1 (ko) * 2009-12-22 2011-06-03 주식회사 하이닉스반도체 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
US8334526B2 (en) 2009-12-22 2012-12-18 Hynix Semiconductor Inc. Phase change memory device capable of reducing disturbance
US8586443B2 (en) 2009-12-22 2013-11-19 SK Hynix Inc. Method of fabricating phase change memory device capable of reducing disturbance
US9029828B2 (en) 2012-11-08 2015-05-12 Samsung Electronics Co., Ltd. Phase-change memory devices including thermally-isolated phase-change layers and methods of fabricating the same

Similar Documents

Publication Publication Date Title
US10930845B2 (en) Memory device and method of manufacturing the same
KR100560659B1 (ko) 상변화 기억 소자 및 그 제조 방법
KR100669851B1 (ko) 상변화 메모리 장치의 제조 방법
KR100681266B1 (ko) 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US8552412B2 (en) Variable resistance memory device and method of forming the same
US7671355B2 (en) Method of fabricating a phase change memory and phase change memory
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US20060108667A1 (en) Method for manufacturing a small pin on integrated circuits or other devices
US20090176329A1 (en) Phase-change memory device and method of manufacturing the same
US20100051896A1 (en) Variable resistance memory device using a channel-shaped variable resistance pattern
KR20100084215A (ko) 베리어 보호막이 있는 실리사이드 하부전극을 갖는 상변화 메모리 소자 및 형성 방법
KR20080050098A (ko) 상변환 기억 소자의 제조방법
KR20060045790A (ko) 산소 장벽막으로 덮여진 상변화 기억 셀들을 갖는 반도체소자들, 이를 채택하는 전자 시스템들 및 이를 제조하는방법들
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
KR101077158B1 (ko) 상변화 메모리 장치의 제조 방법
CN109786550B (zh) 相变化记忆体及其制造方法
KR20080072296A (ko) 상변화 메모리 장치의 제조 방법
TW202032723A (zh) 製造記憶體裝置的方法
KR20070058054A (ko) 상변화 메모리 장치의 제조 방법
KR20100055102A (ko) 가변 저항 메모리 장치, 그것의 제조 방법, 그리고 그것을 포함하는 메모리 시스템
KR100722769B1 (ko) 상변화 메모리 장치 및 이의 형성 방법
CN111540828A (zh) 相变存储器的形成方法
KR20070079647A (ko) 상변화 메모리 소자의 제조 방법
US11444243B2 (en) Electronic devices comprising metal oxide materials and related methods and systems
US11894267B2 (en) Method for fabricating integrated circuit device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid