KR101074423B1 - 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법 - Google Patents

메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법 Download PDF

Info

Publication number
KR101074423B1
KR101074423B1 KR1020040038709A KR20040038709A KR101074423B1 KR 101074423 B1 KR101074423 B1 KR 101074423B1 KR 1020040038709 A KR1020040038709 A KR 1020040038709A KR 20040038709 A KR20040038709 A KR 20040038709A KR 101074423 B1 KR101074423 B1 KR 101074423B1
Authority
KR
South Korea
Prior art keywords
memory card
host
test data
register
delete delete
Prior art date
Application number
KR1020040038709A
Other languages
English (en)
Other versions
KR20050113498A (ko
Inventor
기쿠치다까시
윤중철
최종상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040038709A priority Critical patent/KR101074423B1/ko
Priority to US11/047,570 priority patent/US7306140B2/en
Priority to DE102005022578A priority patent/DE102005022578A1/de
Publication of KR20050113498A publication Critical patent/KR20050113498A/ko
Application granted granted Critical
Publication of KR101074423B1 publication Critical patent/KR101074423B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

여기에 개시되는 메모리 카드 시스템은 호스트와; 그리고 상기 호스트로부터 전송되는 테스트 데이터를 저장하도록 구성된 메모리 카드를 포함한다. 상기 호스트는 상기 메모리 카드의 처리 시간이 기준 시간을 초과할 때 상기 테스트 데이터를 상기 메모리 카드로 전송한다. 상기 메모리 카드는 상기 호스트로부터 전송된 상기 테스트 데이터를 연산하고, 상기 호스트는 상기 연산된 테스트 데이터를 상기 메모리 카드로부터 읽는다.

Description

메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드 시스템 및 그것의 판별 방법{MEMORY CARD SYSTEM CAPABLE OF JUDGING PROCESSING SITUATION OF MEMORY CARD AND JUDGING METHOD THEREOF}
도 1은 본 발명에 따른 메모리 카드 시스템을 개략적으로 보여주는 블록도;
도 2는 본 발명의 일 실시예에 따른 도 1에 도시된 메모리 카드 시스템의 동작을 설명하기 위한 흐름도; 그리고
도 3은 본 발명의 다른 실시예에 따른 도 1에 도시된 메모리 카드 시스템의 동작을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 호스트 200 : 메모리 카드
220, 280 : 레지스터 240 : 컨트롤러
260 : 메모리 1000 : 메모리 카드 시스템
본 발명의 집적 회로 카드에 관한 것으로, 좀 더 구체적으로 메모리 카드 시스템에 관한 것이다.
잘 알려진 바와 같이, 자기 티 (magnetic strip)을 갖는 마그네틱 카드라 불리는 일반적인 플라스틱 카드는 많은 양의 데이터를 저장할 수 없을 뿐만 아니라 보안성이 없다. 반도체 기술의 상당한 진보와 더불어, 집적 회로의 크기는 점차적으로 작아지고 있다. 이러한 이유로, 플라스틱 카드와 집적 회로의 결합에 의해서 집적 회로 카드가 개발되어 오고 있고, 일반적인 마그네틱 카드를 완전히 대체하는 데 사용되고 있다. 집적 회로 카드가 더 많은 데이터를 저장할 수 있기 때문에, 보안성이 향상되고 쉽게 손상되지 않는다면, 집적 회로 카드는 은행 카드 뿐만 아니라 인증 및 보험 카드로서 기능한다. 그러므로, 집적 회로 카드 (또는 메모리 카드)가 일상 생활에서 넓게 사용되고 있다.
예시적인 메모리 카드들 (또는 집적 회로 카드들)이
U.S. Patent No. 5,375,222에 "FLASH MEMORY CARD WITH A READY/BUSY MASK REGISTER"라는 제목으로, U.S. Patent No. 5,648,929에 "FLASH MEMORY CARD"라는 제목으로, U.S. Patent No. 5,864,661에 "IC MEMORY CARD HAVING FLASH MEMORY"라는 제목으로, U.S. Patent No. 5,905,993에 "FLASH MEMORY CARD WITH BLOCK MEMORY ADDRESS ARRANGEMENT"라는 제목으로, U.S. Patent No. 6,032,237에 "NON-VOLATILE MEMORY, MEMORY CARD AND INFORMATION PROCESSING APPARATUS USING THE SAME AND METHOD FOR SOFTWARE WRITE PROTECT CONTROL OF NON-VOLATILE MEMORY"라는 제목으로, U.S. Patent No. 6,226,202에 "FLASH MEMORY CARD INCLUDING CIS INFORMATION"라는 제목으로, U.S. Patent No. 6,669,099에 "MEMORY CARD"라는 제목으로, 그리고 U.S. Patent No. 6,721,819에 "FLASH MEMORY CARD WITH ENHANCED OPERATING MODE DETECTION AND USER-FRIENDLY INTERFACING SYSTEM"라는 제목으로 각각 각각 게재되어 있다.
앞서 언급된 문헌들에 따르면, 메모리 카드 (또는 플래시 메모리 카드라 불림)는 호스트로부터 명령이 입력될 때 레디/비지 신호를 비지 상태로 설정하도록 구성된다. 입력된 명령에 대응하는 동작이 모두 완료될 때, 메모리 카드는 레디/비지 신호를 레디 상태로 재설정한다. 호스트는 레디/비지 신호를 이용하여 플래시 메모리 카드의 처리 상황을 파악한다. 하지만, 그러한 메모리 카드를 포함하는 메모리 카드 시스템은 다음과 같은 문제점을 갖는다.
메모리 카드의 처리 시간이 기준 시간 (또는, 카드의 최대 처리 시간)을 초과하였음에도 불구하고 레디/비지 신호가 비지 상태를 나타낼 때, 호스트는 메모리 카드가 전송된 명령에 대응하는 동작을 계속해서 수행하고 있는 지 또는 비정상적인 상태 (또는, 스택 상태)에 빠졌는 지의 여부를 알 수가 없다. 이때, 호스트가 메모리 카드를 초기화함으로써 메모리 카드의 다음의 동작을 수행할 수 있다. 하지만, 메모리 카드가 전송된 명령에 대응하는 동작을 계속해서 수행하고 있음에도 불구하고 메모리 카드가 초기될 수 있다.
그러므로, 메모리 카드의 처리 상황을 파악할 수 있는 방법이 절실히 요구되고 있다.
본 발명의 목적은 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드 시스템 및 그 방법을 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 메모리 카드 시스템은 호스트와; 그리고 상기 호스트로부터 전송되는 테스트 데이터를 저장하도록 구성된 메모리 카드를 포함하며, 상기 호스트는 상기 메모리 카드의 처리 시간이 기준 시간을 초과할 때 상기 테스트 데이터를 상기 메모리 카드로 전송하고; 상기 메모리 카드는 상기 호스트로부터 전송된 상기 테스트 데이터를 연산하며; 상기 호스트는 상기 연산된 테스트 데이터를 상기 메모리 카드로부터 읽는다.
이 실시예에 있어서, 상기 메모리 카드는 상기 테스트 데이터를 저장하도록 구성된 레지스터와; 그리고 상기 레지스터에 저장된 테스트 데이터를 연산하고 연산된 테스트 데이터를 상기 레지스터에 저장하는 컨트롤러를 포함한다.
이 실시예에 있어서, 상기 메모리 카드는 상기 컨트롤러에 의해서 제어되는 메모리를 더 포함한다.
이 실시예에 있어서, 상기 메모리는 플래시 메모리를 포함한다.
이 실시예에 있어서, 상기 메모리 카드는 레디/비지 신호를 출력하는 상태 레지스터를 더 포함한다.
이 실시예에 있어서, 상기 호스트에서 상기 메모리 카드로 명령가 전송될 때, 상기 상태 레지스터는 상기 레디/비지 신호가 비지 상태를 나타내도록 상기 컨트롤러에 의해서 설정된다.
이 실시예에 있어서, 상기 컨트롤러는 중앙처리장치, 보안 데이터 처리 장치, 롬, 램, 그리고 입출력 인터페이스 회로를 포함한다.
이 실시예에 있어서, 상기 레지스터는 상기 테스트 데이터가 저장될 때 인터럽트 신호를 발생하도록 구성된다.
이 실시예에 있어서, 상기 중앙처리장치는 상기 인터럽트 신호에 응답하여 상기 테스트 데이터를 연산하고 연산된 테스트 데이터를 상기 레지스터에 저장한다.
이 실시예에 있어서, 상기 보안 데이터 처리 장치는 상기 인터럽트 신호에 응답하여 상기 테스트 데이터를 연산하고 연산된 테스트 데이터를 상기 레지스터에 저장한다.
이 실시예에 있어서, 상기 호스트는 상기 연산된 데이터가 기대되는 데이터와 일치하는 지의 여부를 판별하며, 판별 결과에 따라 상기 메모리 카드의 처리 상황이 정상적인 상태인 것으로 또는 비정상적인 상태인 것으로 결정한다.
이 실시예에 있어서, 상기 호스트는 상기 메모리 카드의 처리 상황이 비정상적인 상태인 것으로 판별될 때 상기 메모리 카드를 초기화시킨다.
이 실시예에 있어서, 상기 호스트는 상기 메모리 카드의 처리 시간이 상기 기준 시간을 초과할 때마다 상기 테스트 데이터를 상기 메모리 카드로 전송한다.
본 발명의 다른 특징에 따르면, 메모리 카드 시스템은 호스트와; 그리고 메모리 카드를 포함하며, 상기 메모리 카드는 컨트롤러와; 상기 컨트롤러에 의해서 제어되며, 상기 호스트에서 전송되는 데이터를 저장하도록 구성된 메모리와; 그리고 상기 호스트 및 상기 컨트롤러에 의해서 제어되며, 상기 호스트에서 전송되는 테스트 데이터를 저장하도록 구성된 레지스터를 포함하되, 상기 호스트는 상기 메 모리 카드의 처리 시간이 기준 시간을 초과할 때 상기 테스트 데이터를 상기 레지스터에 저장하며; 상기 레지스터에 테스트 데이터가 저장될 때, 상기 컨트롤러는 상기 레지스터의 테스트 데이터를 연산하고 상기 연산된 테스트 데이터를 상기 레지스터에 저장하며; 그리고 상기 호스트는 상기 레지스터에 저장된 상기 연산된 테스트 데이터를 읽는다.
이 실시예에 있어서, 상기 메모리는 플래시 메모리를 포함한다.
이 실시예에 있어서, 상기 메모리 카드는 레디/비지 신호를 출력하는 상태 레지스터를 더 포함한다.
이 실시예에 있어서, 상기 호스트에서 상기 메모리 카드로 명령가 전송될 때, 상기 상태 레지스터는 상기 레디/비지 신호가 비지 상태를 나타내도록 상기 컨트롤러에 의해서 설정된다.
이 실시예에 있어서, 상기 컨트롤러는 중앙처리장치, 보안 데이터 처리 장치, 롬, 램, 그리고 입출력 인터페이스 회로를 포함한다.
이 실시예에 있어서, 상기 레지스터는 상기 테스트 데이터가 저장될 때 인터럽트 신호를 발생하도록 구성된다.
이 실시예에 있어서, 상기 중앙처리장치는 상기 인터럽트 신호에 응답하여 상기 테스트 데이터를 연산하고 연산된 테스트 데이터를 상기 레지스터에 저장한다.
이 실시예에 있어서, 상기 보안 데이터 처리 장치는 상기 인터럽트 신호에 응답하여 상기 테스트 데이터를 연산하고 연산된 테스트 데이터를 상기 레지스터에 저장한다.
이 실시예에 있어서, 상기 호스트는 상기 연산된 데이터가 기대되는 데이터와 일치하는 지의 여부를 판별하며, 판별 결과에 따라 상기 메모리 카드의 처리 상황이 정상적인 상태인 것으로 또는 비정상적인 상태인 것으로 결정한다.
이 실시예에 있어서, 상기 호스트는 상기 메모리 카드의 처리 상황이 비정상적인 상태인 것으로 판별될 때 상기 메모리 카드를 초기화시킨다.
이 실시예에 있어서, 상기 호스트는 상기 메모리 카드의 처리 시간이 상기 기준 시간을 초과할 때마다 상기 테스트 데이터를 상기 메모리 카드로 전송한다.
본 발명의 또 다른 특징에 따르면, 메모리 카드의 처리 상황을 판별하는 방법은 a) 명령이 상기 메모리 카드로 전송된 후, 상기 메모리 카드의 처리 시간이 기준 시간을 초과하였는 지의 여부를 판별하는 단계와; b) 상기 메모리 카드의 처리 시간이 기준 시간을 초과할 때, 상기 메모리 카드로 테스트 데이터를 전송하는 단계와; 상기 테스트 데이터는 상기 메모리 카드에 의해서 연산되며; 그리고 c) 상기 연산된 테스트 데이터가 기대되는 데이터와 일치하는 지의 여부에 따라, 상기 메모리 카드의 처리 상황을 판별하는 단계를 포함한다.
이 실시예에 있어서, 상기 명령이 전송될 때, 상기 메모리 카드는 레디/비지 신호를 비지 상태로 설정한다.
이 실시예에 있어서, 상기 레디/비지 신호가 비지 상태로 유지된 상태에서 상기 연산된 테스트 데이터가 기대되는 데이터와 일치하지 않을 때, 상기 메모리 카드는 비정상적인 상태인 있는 것으로 판별되며, 그 결과 상기 메모리 카드는 초 기화된다.
이 실시예에 있어서, 상기 레디/비지 신호가 비지 상태로 유지된 상태에서 상기 연산된 테스트 데이터가 기대되는 데이터와 일치할 때, 상기 (b) 및 (c) 단계들이 반복된다.
본 발명의 예시적인 실시예들이 이하 참조 도면들에 의거하여 상세히 설명될 것이다.
도 1은 본 발명에 따른 메모리 카드 시스템을 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명에 따른 메모리 카드 시스템 (1000)은 호스트 (100)와 메모리 카드 (200)를 포함한다. 메모리 카드 (200)는 호스트 (100)와 전기적으로 연결되거나 그것으로부터 전기적으로 분리된다. 호스트 (100)와 메모리 카드 (200) 사이의 전기적인 연결이 다양한 인터페이스 방식들 (예를 들면, PCMCIA, USB, PS2, 등)을 이용하여 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
계속해서, 메모리 카드 (200)는 버스 (201)를 통해 연결된 레지스터 (220), 컨트롤러 (240), 메모리 (260), 그리고 상태 레지스터 (280)를 포함한다. 레지스터 (220)는 호스트 (100)에 의해서 직접 액세스되도록 구성된다. 즉, 호스트 (100)의 제어에 따라 호스트 (100)로부터의 데이터가 레지스터 (220)에 저장되고, 레지스터 (220)에 저장된 데이터는 호스트 (100)의 제어에 따라 호스트 (100)로 전송된다. 하지만, 레지스터 (220)의 액세스 방식이 여기에서 설명된 것에 제한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 컨트롤러 (240)는 호스트 (100)로부터 전송되는 명령에 응답하여 메모리 (260)를 액세스한다. 예를 들면, 호스트 (100)로부터 읽기 명령이 메모리 카드 (200)로 전송될 때, 메모리 카드 (200)의 컨트롤러 (240)는 메모리 (260)에 저장된 데이터가 읽혀지고 읽혀진 데이터가 호스트 (100)로 전송되도록 메모리 (260)를 제어한다. 또한, 호스트 (100)로부터 쓰기 명령이 쓰여질 데이터와 함께 메모리 카드 (200)로 전송될 때, 메모리 카드 (200)의 컨트롤러 (240)는 전송된 데이터가 메모리 (260)에 저장되도록 메모리 (260)를 제어한다. 특히, 본 발명에 따른 메모리 카드 (200)의 경우, 호스트 (100)의 직접적인 제어를 통해 레지스터 (220)에 데이터 (이하, 테스트 데이터라 칭함)가 저장될 때, 컨트롤러 (240)는 레지스터 (220)에 저장된 데이터를 연산하고, 연산된 데이터를 레지스터 (220)에 저장한다.
본 발명에 따른 메모리 카드 (200)의 컨트롤러 (240)는 중앙처리장치 (CPU)를 포함한다. 게다가, 메모리 카드 (200)의 컨트롤러 (240)는, 비록 도면에는 도시되지 않았지만, 랜덤 액세스 메모리 (random access memory: RAM), 읽기-전용 메모리 (read-only memory: ROM), 입출력 인터페이스 회로, 프로세서로서 보안 데이터 처리 장치, 등을 포함하도록 구성된다. 메모리 (260)는 불 휘발성 메모리이다. 예를 들면, 메모리 (260)는 이 분야에 잘 알려진 플래시 메모리이다. 그러한 까닭에, 본 발명에 따른 메모리 카드 (200)는 플래시 메모리 카드라 불린다. 하지만, 본 발명이 플래시 메모리 카드에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 본 발명의 기술적 사상이 스마트카드와 같은 다른 형 태의 집적 회로 카드들에도 적용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
상태 레지스터 (280)는 메모리 카드 (200)의 처리 상황을 나타내는 레디/비지 신호 (ready/busy signal)를 저장하도록 구성된다. 예를 들면, 호스트 (100)로부터 읽기/쓰기 명령이 메모리 카드 (200)로 전송되면, 메모리 카드 (200)의 컨트롤러 (240)는 레디/비지 신호가 비지 상태를 나타내도록 상태 레지스터 (280)를 설정한다. 상태 레지스터 (280)의 레디/비지 신호는 호스트 (100)로 전송되며, 호스트 (100)는 레디/비지 신호에 의거하여 메모리 카드 (100)의 현 처리 상황을 판단한다.
도 2는 본 발명에 따른 메모리 카드 시스템의 동작을 설명하기 위한 흐름도이다. 이하, 본 발명에 따른 메모리 카드 시스템의 동작이 참조 도면들에 의거하여 상세히 설명될 것이다. 본 발명에 따른 메모리 카드 (200)는 호스트 (100)로부터 입력되는 명령에 따라 읽기 동작, 쓰기 동작, 또는 소거 동작을 수행하도록 구성되어 있다. 이 실시예에 있어서, 저장할 데이터와 쓰기 명령이 호스트 (100)로부터 메모리 카드 (200)로 전송된다 (S100). 메모리 카드 (200)의 컨트롤러 (240)는 입력된 쓰기 명령에 응답하여 입력된 데이터가 메모리 (260)에 저장되도록 메모리 (260)를 제어한다. 이와 동시에, 메모리 카드 (200)의 컨트롤러 (240)는 레디/비지 신호가 비지 상태를 나타내도록 상태 레지스터 (280)를 설정한다. 만약 입력된 명령에 대응하는 동작이 완료되면, 메모리 카드 (200)의 컨트롤러 (240)는 레디/비지 신호가 레디 상태를 나타내도록 상태 레지스터 (280)를 설정할 것이다.
메모리 카드 (200)에서 쓰기 동작이 수행되는 동안, 호스트 (100)는 상태 레지스터 (280)에서 출력되는 레디/비지 신호가 비지 상태를 나타내는 지의 여부를 판별한다 (S110). 만약 레디/비지 신호가 레디 상태를 나타내면, 메모리 카드 (200)의 쓰기 동작이 정상적으로 종료된 것으로 판단될 것이다. 만약 레디/비지 신호가 비지 상태를 나타내면, 호스트 (100)는 메모리 카드 (200)의 처리 시간이 기준 시간을 초과하였는 지의 여부를 판별한다 (S120).
여기서, 기준 시간은 메모리 카드 (200) 내에 또는 호스트 (100) 내에 설정될 수 있다. 메모리 카드 (200)의 컨트롤러 (240) 내에 기준 시간이 설정되어 있는 경우, 메모리 카드 (200)가 호스트 (100)와 전기적으로 연결될 때 호스트 (100)는 메모리 카드 (200)로부터 기준 시간을 제공받는다. 기준 시간은 메모리 카드 (200)의 최대 처리 시간을 나타낸다.
만약 메모리 카드 (200)의 처리 시간이 기준 시간을 초과하지 않으면, 절차는 S110 단계로 진행한다. 만약 메모리 카드 (200)의 처리 시간이 기준 시간을 초과하면, 호스트 (100)는 메모리 카드 (220)의 레지스터 (220)에 테스트 데이터를 기입한다 (S130). 테스트 데이터는 임의의 값 또는 고정된 값을 갖도록 설정될 수 있다. 테스트 데이터가 레지스터 (220)에 저장되면, 컨트롤러 (240)는 레지스터 (220)에 저장된 테스트 데이터를 읽고 읽혀진 데이터를 정해진 방식으로 연산한다 (S140). 연산 방식은 반전 연산, XOR 연산, AND 연산, OR 연산, 또는 그와 같은 것을 포함한다. 연산된 데이터는 컨트롤러 (240)에 의해서 다시 레지스터 (220)에 저장된다 (S140).
그 다음에, S150 단계에서 호스트 (100)는 직접 액세스 방식을 통해 레지스터 (220)에 저장된 데이터를 읽는다. 레지스터 (220)로부터 읽혀진 연산된 데이터가 기대되는 데이터인 지의 여부가 호스트 (100)에 의해서 판별된다 (S160). 만약 레지스터 (220)로부터 읽혀진 연산된 데이터가 기대되는 데이터이면, 호스트 (100)는 레디/비지 신호가 비지 상태를 나타내는 지의 여부를 판별한다 (S170). 만약 레디/비지 신호가 레디 상태를 나타내면, 입력된 명령에 대응하는 동작이 정상적으로 종료된다. 만약 레디/비지 신호가 비지 상태를 나타내면, 호스트 (100)는 메모리 카드 (200)의 처리 시간이 기준 시간을 초과하였는 지의 여부를 판별한다 (S180). 만약 메모리 카드 (200)의 처리 시간이 기준 시간을 초과하지 않으면, 판별 단계 (S180)가 계속해서 수행된다. 만약 메모리 카드 (200)의 처리 시간이 기준 시간을 초과하면, 절차는 S130 단계로 진행한다.
다시 S160 단계로 돌아가면, 만약 레지스터 (220)로부터 읽혀진 연산된 데이터가 기대되는 데이터가 아니면, 호스트 (100)는 메모리 카드 (200)를 초기화시킨다 (S190). 이는 레디/비지 신호가 비지 상태를 나타내고 있음에도 불구하고 메모리 카드 (200)가 비정상적인 상태에 빠져있음을 의미한다. 다시 말해서, 컨트롤러 (240)가 비정상적인 상태에 빠져있는 경우, 레지스터 (220)에 테스트 데이터가 저장되더라도 컨트롤러 (240)는 테스트 데이터를 액세스하지 못하거나 테스트 데이터를 정상적으로 연산하지 못한다. 그러므로, 레지스터 (220)에는 기대되는 데이터가 저장될 수 없다. 결과적으로, 메모리 카드 (200)는 호스트 (100)에 의해서 초기화된다.
앞서의 설명에 따르면, 본 발명에 따른 메모리 카드 시스템 (1000)은 메모리 카드 (200)의 처리 상황을 판별할 수 있는 기능을 제공한다. 예를 들면, 명령이 메모리 카드 (200)에 전송된 후 최대 처리 시간이 경과함에도 불구하고 메모리 카드 (200)로부터 응답이 없을 때 (또는, 레디/비지 신호가 계속해서 비지 상태를 나타낼 때), 호스트 (100) (예를 들면, 메모리 카드 리더)는 메모리 카드 (200)로 임의의 테스트 데이터를 메모리 카드 (200)의 레지스터 (220)에 기입하고, 메모리 카드 (200)의 컨트롤러 (240)는 레지스터 (220)에 전송된 테스트 데이터를 연산하고 연산된 데이터를 레지스터 (220)에 다시 저장한다. 호스트 (100)는 레지스터 (220)에 저장된 연산된 데이터를 읽고, 연산된 데이터가 기대되는 데이터와 일치하는 지의 여부를 판별한다. 만약 연산된 데이터가 기대되는 데이터와 일치하면, 호스트 (100)는 메모리 카드 (200)가 이전의 명령에 대응하는 정상 동작을 수행하고 있다고 판별한다. 만약 연산된 데이터가 기대되는 데이터와 일치하지 않으면, 호스트 (100)는 메모리 카드 (200) (예를 들면, 컨트롤러 (240)의 중앙처리장치 또는 프로세서로서 보안 데이터 처리 장치)가 비정상적인 상황 (폭주 상황)에 있다고 판별한다. 이러한 경우, 메모리 카드 (200)는 호스트 (100)에 의해서 초기화된다.
처리 시간이 기준 시간 (또는 메모리 카드의 최대 처리 시간)을 초과하는 경우, 앞서 언급된 단계들 (S130-S190)은 처리 시간이 기준 시간 (또는 메모리 카드의 최대 처리 시간)을 초과할 때마다 반복된다. 하지만, 처리 시간이 기준 시간 (또는 메모리 카드의 최대 처리 시간)을 초과하는 경우, 도 3에 도시된 바와 같이, 호스트 (100)는 기준 시간의 비교 과정없이 S130-S170 단계들을 반복적으로 수행할 수도 있다. 도 3에 도시된 흐름도에 따른 메모리 카드 시스템의 동작은 이러한 점을 제외하면 도 2에 도시된 것과 동일하며, 그것에 대한 설명은 그러므로 생략된다.
도 2 및 도 3에서, 단계들 (S110, S120) 및 (S170, S180)의 처리 순서는 본 실시예에 제한되지 않는다. 예를 들면, 처리 시간이 기준 시간을 초과하였는 지의 여부를 판별하는 단계가 레디/비지 신호가 비지 상태를 나타내는 지의 여부를 판별하는 단계 이전에 수행될 수 있다. 이 실시예에 있어서, 레지스터 (220)에 테스트 데이터가 저장되었는 지의 여부는 컨트롤러 (240)로 인터럽트 신호가 전송되도록 레지스터 (220)를 구현함으로써 판별될 수 있다. 이러한 경우, 그러한 인터럽트 신호는 컨트롤러 (240)를 구성하는 중앙처리장치 또는 보안 데이터 처리 장치로 전송되며, 중앙처리장치 또는 보안 데이터 처리 장치는 인터럽트 신호에 응답하여 레지스터 (220)에 저장된 테스트 데이터를 연산하고 연산된 데이터를 다시 레지스터 (220)에 저장한다. 이러한 방식을 의하면, 메모리 카드 (200)의 중앙처리장치 또는 보안 데이터 처리 장치의 비정상적인 상태가 판별될 수 있다. 또한, 레지스터 (220)가 컨트롤러 (240)의 중앙처리장치 및 보안 데이터 처리 장치에 각각 대응하는 인터럽트 신호들을 발생하도록 구성되는 경우, 메모리 카드 (200)의 중앙처리장치 그리고 보안 데이터 처리 장치의 비정상적인 상태가 판별될 수 있다.
본 명세서에서는 메모리 카드 (200)의 메모리 (260)에 데이터를 저장하는 동작 중에 컨트롤러 (240) (특히, 중앙처리장치 및/또는 보안 데이터 처리 장치)의 처리 상황을 판별하는 동작이 설명되었다. 하지만, 다른 응용 동작들에도 그러한 판별 동작이 수행될 수 있다. 예를 들면, 호스트 (100)로부터 전송된 명령에 대응하는 동작이 수행될 수 있다. 그러한 동작의 결과는 컨트롤러 (240) 내에 임시적으로 저장될 것이다. 임시적으로 저장된 결과는 다음에 호스트 (100)의 요청에 따라 컨트롤러 (240)에 의해서 처리되고, 처리된 결과가 호스트 (100)로 전송될 수 있다. 즉, 메모리 (260)에 대한 액세스없이 특정 동작이 수행될 수 있다. 이러한 동작 도중에도 본 발명의 판별 동작이 수행될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 또는, 본 발명의 메모리 카드 시스템 (1000)의 경우, 메모리 카드 (200)는 메모리 (260)에 대한 액세스 없이 호스트 (100)로부터 전송된 데이터를 처리하고, 처리된 데이터를 호스트 (100)로 다시 전송할 수 있다. 이러한 경우에도 본 발명의 판별 동작이 수행될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명에 따른 메모리 카드 시스템의 기술적 사상이 플래시 메모리 카드 뿐만 아니라 다른 형태의 집적회로 카드들 (예를 들면, 스마트 카드)에도 적용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 본 발명의 메모리 카드 시스템에 의하면, 메모리 카드의 처리 상황을 능동적으로 판별하는 것이 가능하다.

Claims (28)

  1. 호스트와; 그리고
    상기 호스트로부터 전송되는 테스트 데이터를 저장하도록 구성된 메모리 카드를 포함하며,
    상기 호스트는 상기 메모리 카드의 처리 시간이 기준 시간을 초과할 때 상기 테스트 데이터를 상기 메모리 카드로 전송하고; 상기 메모리 카드는 상기 호스트로부터 전송된 상기 테스트 데이터를 연산하며; 상기 호스트는 상기 연산된 테스트 데이터를 상기 메모리 카드로부터 읽는 메모리 카드 시스템.
  2. 제 1 항에 있어서,
    상기 메모리 카드는
    상기 테스트 데이터를 저장하도록 구성된 레지스터와; 그리고
    상기 레지스터에 저장된 테스트 데이터를 연산하고 연산된 테스트 데이터를 상기 레지스터에 저장하는 컨트롤러를 포함하는 메모리 카드 시스템.
  3. 삭제
  4. 삭제
  5. 제 2 항에 있어서,
    상기 메모리 카드는 레디/비지 신호를 출력하는 상태 레지스터를 더 포함하는 메모리 카드 시스템.
  6. 제 5 항에 있어서,
    상기 호스트에서 상기 메모리 카드로 명령가 전송될 때, 상기 상태 레지스터는 상기 레디/비지 신호가 비지 상태를 나타내도록 상기 컨트롤러에 의해서 설정되는 메모리 카드 시스템.
  7. 삭제
  8. 제 2 항에 있어서,
    상기 레지스터는 상기 테스트 데이터가 저장될 때 인터럽트 신호를 발생하도록 구성되는 메모리 카드 시스템.
  9. 제 8 항에 있어서,
    상기 컨트롤러는 상기 인터럽트 신호에 응답하여 상기 테스트 데이터를 연산하고 연산된 테스트 데이터를 상기 레지스터에 저장하는 메모리 카드 시스템.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 호스트는 상기 연산된 테스트 데이터가 기대되는 데이터와 일치하는 지의 여부를 판별하며, 판별 결과에 따라 상기 메모리 카드의 처리 상황이 정상적인 상태인 것으로 또는 비정상적인 상태인 것으로 결정하는 메모리 카드 시스템.
  12. 제 11 항에 있어서,
    상기 호스트는 상기 메모리 카드의 처리 상황이 비정상적인 상태인 것으로 판별될 때 상기 메모리 카드를 초기화시키는 메모리 카드 시스템.
  13. 제 1 항에 있어서,
    상기 호스트는 상기 메모리 카드의 처리 시간이 상기 기준 시간을 초과할 때 마다 상기 테스트 데이터를 상기 메모리 카드로 전송하는 메모리 카드 시스템.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020040038709A 2004-05-29 2004-05-29 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법 KR101074423B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040038709A KR101074423B1 (ko) 2004-05-29 2004-05-29 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법
US11/047,570 US7306140B2 (en) 2004-05-29 2005-02-02 Integrated circuit card system and method thereof
DE102005022578A DE102005022578A1 (de) 2004-05-29 2005-05-09 IC-Kartensystem, Speicherkarte und Verfahren zur Zustandsbestimmung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038709A KR101074423B1 (ko) 2004-05-29 2004-05-29 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법

Publications (2)

Publication Number Publication Date
KR20050113498A KR20050113498A (ko) 2005-12-02
KR101074423B1 true KR101074423B1 (ko) 2011-10-17

Family

ID=35424086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038709A KR101074423B1 (ko) 2004-05-29 2004-05-29 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법

Country Status (3)

Country Link
US (1) US7306140B2 (ko)
KR (1) KR101074423B1 (ko)
DE (1) DE102005022578A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164296A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 情報処理装置
CN103919317B (zh) * 2014-04-24 2015-12-30 广东溢达纺织有限公司 基于标签卡的服装生产加工工艺
US10146444B2 (en) 2016-10-03 2018-12-04 Samsung Electronics Co., Ltd. Method for read latency bound in SSD storage systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015966A (ja) 2001-07-05 2003-01-17 Sony Corp メモリカード試験装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698800A (en) 1980-01-09 1981-08-08 Nec Corp Memory device
JPH05282857A (ja) 1992-04-02 1993-10-29 Toshiba Corp メモリカード装置
JP3230743B2 (ja) 1999-01-14 2001-11-19 日本電気株式会社 メモリカードのデータ不一致検出方式及びその方法
US6473794B1 (en) * 1999-05-27 2002-10-29 Accenture Llp System for establishing plan to test components of web based framework by displaying pictorial representation and conveying indicia coded components of existing network framework
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015966A (ja) 2001-07-05 2003-01-17 Sony Corp メモリカード試験装置

Also Published As

Publication number Publication date
US20050263581A1 (en) 2005-12-01
KR20050113498A (ko) 2005-12-02
DE102005022578A1 (de) 2005-12-22
US7306140B2 (en) 2007-12-11

Similar Documents

Publication Publication Date Title
US9004349B2 (en) IC card and IC card system having suspend/resume functions
KR20070074308A (ko) 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드
KR940007351B1 (ko) 휴대가능 전자장치
US20130219522A1 (en) Data processing method and device
KR101074423B1 (ko) 메모리 카드의 처리 상황을 판별할 수 있는 메모리 카드시스템 및 그것의 판별 방법
US7730115B2 (en) System, microcontroller and methods thereof
JP4209512B2 (ja) Ｉｃカード
KR100562505B1 (ko) 중앙 처리 장치의 개입없이 널 바이트 정보를 자동적으로전송할 수 있는 집적회로 카드
EP1146421A2 (en) Control method and electronic device to enhance the functionality of a main processor
JP2003044801A (ja) 複数の情報伝達手段を備えた可搬情報処理装置
US20060124754A1 (en) Portable electronic apparatus
WO2001026357A1 (fr) Dispositif de reconnaissance
EP1079340A2 (en) Integrated circuit card protected from unauthorized access
EP1018713A1 (en) Imitation judging device
JP5444143B2 (ja) 携帯可能電子装置及びｉｃカード
JP2009129402A (ja) Ｉｃカード用半導体装置、ｉｃカード、及びｉｃカード用端末装置
JP2003521033A (ja) マイクロプロセッサシステムを動作する方法および対応するマイクロプロセッサシステム
JP2537200B2 (ja) 携帯可能電子装置
JP5258219B2 (ja) 複数のインターフェースを有するメモリカード、そのリセット制御方法及びリセット制御システム
JPS63198119A (ja) データ伝送方法
JP3014538B2 (ja) Ｉｃカード
US8296500B2 (en) Memory system and computer system
JP4734838B2 (ja) 情報記録媒体とプログラム、及びコマンド実行制御方法
JP3128817B2 (ja) メモリの種別判定方法
KR20230133060A (ko) 보안 기능을 제공하는 전자 장치 및 그의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee