KR101065756B1 - 수직 채널 영역을 갖는 이미지 소자 및 그 제조방법 - Google Patents
수직 채널 영역을 갖는 이미지 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101065756B1 KR101065756B1 KR1020070115317A KR20070115317A KR101065756B1 KR 101065756 B1 KR101065756 B1 KR 101065756B1 KR 1020070115317 A KR1020070115317 A KR 1020070115317A KR 20070115317 A KR20070115317 A KR 20070115317A KR 101065756 B1 KR101065756 B1 KR 101065756B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- lower material
- conductive line
- channel region
- material pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 202
- 238000000034 method Methods 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000005036 potential barrier Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000003384 imaging method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 75
- 239000011229 interlayer Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000002073 nanorod Substances 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Light Receiving Elements (AREA)
Abstract
수직 채널 영역을 갖는 이미지 소자 및 그 제조방법을 제공한다. 이 소자는 기판 상의 제1 도전성 라인을 포함한다. 상기 제1 도전성 라인 상에 광감지 패턴이 제공된다. 상기 광감지 패턴에 인접하며 상기 제1 도전성 라인과 이격된 제2 도전성 라인이 제공된다. 상기 제2 도전성 라인 및 상기 광감지 패턴 사이에 개재되며 상기 제2 도전성 라인 및 상기 광감지 패턴과 접촉하는 연결 패턴이 제공된다.
Description
본 발명은 이미지소자 및 그 제조방법에 관한 것으로, 특히 수직 채널 영역을 갖는 이미지 소자 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 소자는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 모듈로서 그 영상 신호를 저장 및 전송, 디스플레이 장치로 표시하기 위하여 사용된다. 이미지 소자를 이용하는 전자 제품들(예를 들어, 디지털 카메라, 카메라폰등)에 있어서, 최상의 화질을 구현 할 수 있느냐는 상기 제품들의 성능을 결정하는데 중요한 척도로서 판단될 수 있다. 상기 전자 제품들의 화질은 이미지 소자의 광감도 특성에 의하여 좌우될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 수직 채널 영역을 갖는 이미지 소자 및 그 제조방법을 제공하는데 있다.
본발명이 이루고자 하는 다른 기술적 과제는 수직 채널 영역을 갖는 이미지 소자의 동작 방법을 제공하는데 있다.
본 발명의 일 양태에 따르면, 이미지 소자를 제공한다. 이 소자는 기판 상의 제1 도전성 라인을 포함한다. 상기 제1 도전성 라인 상에 광감지 패턴이 제공된다. 상기 광감지 패턴에 인접하며 상기 제1 도전성 라인과 이격된 제2 도전성 라인이 제공된다. 상기 제2 도전성 라인 및 상기 광감지 패턴 사이에 개재되며 상기 제2 도전성 라인 및 상기 광감지 패턴과 접촉하는 연결 패턴이 제공된다.
본 발명의 몇몇 실시예에서, 상기 광감지 패턴은 수직으로 배열된 하부 채널 영역 및 상부 채널 영역을 포함할 수 있다.
다른 실시예에서, 상기 광감지 패턴은 하부 물질 패턴 및 상기 하부 물질 패턴 상의 상부 물질 패턴을 포함하되, 상기 하부 물질 패턴은 결정질 구조의 반도체 물질로 이루어지고, 상기 상부 물질 패턴은 상기 하부 물질 패턴과 다른 밴드 갭 에너지를 갖는 물질로 이루어질 수 있다.
상기 상부 물질 패턴은 상기 하부 물질 패턴들로부터 돌출되고 서로 이격된 복수개의 퀀텀 라드들(quantum rods)로 이루어질 수있다.
상기 하부 물질 패턴들 상에 제공되며 상기 퀀텀 라드들의 하부 영역들 사이를 채우는 보호 유전막을 더 포함할 수 있다.
상기 하부 물질 패턴 상에 제공되며 상기 상부 물질 패턴과 이격된 도전성의 콘택 구조체를 더 포함할 수 있다.
본 발명의 다른 양태에 따르면, 이미지 소자의 제조방법을 제공한다. 이 방법은 기판 상에 제1 도전성 라인을 형성하는 것을 포함한다. 상기 제1 도전성 라인 상에 광감지 패턴을 형성한다. 상기 광감지 패턴과 전기적으로 접속된 연결 패턴을 형성한다. 상기 연결 패턴과 전기적으로 접속되며 상기 광감지 패턴과 이격됨과 아울러 상기 제1 도전성 라인과 이격된 제2 도전성 라인을 형성한다.
본 발명의 몇몇 실시예에서, 상기 광감지 패턴은 하부 물질 패턴 및 상기 하부 물질 패턴 상의 상부 물질 패턴을 포함하되, 상기 하부 물질 패턴은 결정질 구조의 반도체 물질로 이루어지고, 상기 상부 물질 패턴은 상기 하부 물질 패턴과 다른 밴드 갭 에너지를 갖는 물질로 이루어질 수 있다.
상기 상부 물질 패턴은 상기 각 하부 물질 패턴으로부터 돌출된 서로 이격된 복수개의 퀀텀 라드들(quantum-rods)로 형성할 수 있다.
상기 광감지 패턴을 형성한 후에,상기 퀀텀 라드들의 하부 영역들 사이를 채우는 보호 유전막을 형성하는 것을 더 포함할 수 있다.
다른 실시예에서, 상기 제1 도전성 라인 및 상기 광감지 패턴을 형성하는 것은 상기 기판 상에 차례로 적층된 불순물 영역 및 하부 물질막을 형성하고, 상기 하부 물질막 상에 제1 마스크 패턴을 형성하고, 상기 제1 마스크 패턴을 식각마스 크로 이용하여 상기 하부 물질막 및 상기 불순물 영역을 식각하여 차례로 적층된 상기 제1 도전성 라인 및 하부 물질 라인을 한정하는 트렌치를 형성하고, 상기 트렌치를 채우는 소자분리막을 형성하고, 상기 제1 마스크 패턴 및 상기 하부 물질 라인을 패터닝하여 차례로 적층된 하부 물질 패턴 및 제2 마스크 패턴을 형성하고, 상기 차례로 적층된 상기 하부 물질 패턴 및 상기 제2 마스크 패턴의 측벽들 상에 분리 절연 패턴을 형성하고, 상기 제2 마스크 패턴을 패터닝하여 상기 하부 물질 패턴의 일부분을 노출시키는 제3 마스크 패턴을 형성하고, 상기 노출된 상기 하부 물질 패턴 상에 상부 물질 패턴을 형성하여 상기 하부 물질 패턴 및 상기 상부 물질 패턴을 구비하는 상기 광감지 패턴을 형성하는 것을 포함할 수 있다.
더 나아가, 상기 제3 마스크 패턴을 관통하며 상기 하부 물질 패턴과 전기적으로 접속되고 상기 상부 물질 패턴과 이격된 도전성의 콘택 구조체를 형성하는 것을 더 포함할 수 있다.
본 발명의 또 다른 양태에 따르면, 이미지 소자의 동작 방법을 제공한다. 이 방법은 기판 상의 제1 도전성 라인에 제1 전압을 인가함과 아울러 상기 제1 도전성 라인과 이격된 제2 도전성 라인에 상기 제1 전압보다 낮은 제2 전압을 인가하여 상기 제1 및 제2 도전성 라인들 사이에 전위차를 발생시킬 수 있다. 상기 제1 도전성 라인 상에 위치하며 상기 제2 도전성 라인과 이격되고 오프 상태(off state)의 채널 영역을 구비하는 광감지 패턴 및 상기 광감지 패턴과 상기 제2 도전성 라인에 접촉하는 연결 패턴이 제공될 수 있다. 상기 광감지 패턴 내에 광자가 입사하여 상기 오프 상태의 채널 영역이 온 상태의 채널 영역으로 변화하면서 신호가 발생할 수 있다. 상기 발생된 신호는 상기 제1 및 제2 도전성 라인들 사이의 컨덕턴스를 변화시킬 수 있다.
본 발명의 몇몇 실시예에서, 상기 광감지 패턴은 차례로 적층된 하부 물질 패턴 및 상부 물질 패턴으로 이루어지되, 상기 상부 물질 패턴은 오프 상태의 1차 채널 영역으로 정의되고 상기 하부 물질 패턴은 오프 상태의 2차 채널 영역으로 정의되고, 상기 오프 상태의 상기 광감지 패턴에 상기 입사한 광자는 상기 오프 상태의 상기 1차 채널 영역을 온 상태의 1차 채널 영역으로 변화시키어 1차 신호를 발생하고, 상기 발생한 1차 신호가 상기 오프 상태의 상기 2차 채널 영역에 집속하여 상기 2차 채널 영역을 온 상태로 변화시키면서 상기 2차 채널 영역을 통하여 증폭된 신호가 발생할 수 있다.
상기 상부 물질 패턴은 상기 하부 물질 패턴으로부터 돌출되고 서로 이격되어 전기적으로 병렬 접속된 복수개의 퀀텀 라드들(quantum-rods)로 이루어지되, 상기 퀀텀 라드들은 전기적으로 병렬 접속되어 하나의 채널 영역을 형성할 수 있다.
또 다른 실시예에서, 상기 상부 물질 패턴과 이격되고 상기 하부 물질 패턴과 전기적으로 접속된 콘택 구조체에 전압을 인가하여 상기 상부 물질 패턴의 포텐셜 배리어를 제어하는 것을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 제1 도전성 라인 및 상기 제1 도전성 라인 상의 광감지 패턴, 상기 광감지 패턴과 이격되고 상기 광감지 패턴과 연결패턴을 통하여 전기적으로 접속됨과 아울러 상기 제1 도전성 라인과 다른 레벨에 위치하는 제2 도전성 라인을 구비하는 이미지 소자를 제공한다. 이러한 이미지 소자는 높은 필 팩터(fill factor)를 구현할 수 있다. 상기 광감지 패턴은 하부 물질 패턴 및 상기 하부 물질 패턴으로부터 돌출되고 서로 이격된 복수개의 퀀텀 라드들(quantum rods)을 포함할 수 있다. 상기 퀀텀 라드들은 1차 채널 영역으로 정의되고, 상기 하부 물질 패턴은 2차 채널로 정의될 수 있다. 외부로부터 광자가 상기 광감지 패턴 내로 입사되면 상기 1차 채널 영역에서 전자홀쌍(electron hole pair ; EHP)이 발생하여 상기 1차 채널 영역에 온 상태의 1차 채널이 형성될 수 있다. 이와 같이 상기 1차 채널 영역에 온 상태(on state)의 1차 채널이 형성됨으로써, 상기 2차 채널 영역도 온 상태의 2차 채널이 형성될 수 있다. 따라서, 상기 형성된 1차 및 2차 채널들에 의해 상기 제1 및 제2 도전성 라인들을 따라 전달되는 컨덕턴스(conductance) 변화를 측정할 수 있다. 특히, 병렬 연결된 복수개의 퀀텀 라드들은 하나의 수광 영역에서 하나의 채널을 구성하므로, 적은 수의 광자만으로도 제1 및 제2 도전성 라인들을 따라 전달되는 컨덕턴스(conductance) 변화를 측정할 수 있다. 즉, 병렬 연결된 퀀텀 라드들을 광자 검출을 위한 수광부로 사용함으로써 적은 수의 광자를 검출할 수 있고, 퀀텀 라드들이 병렬연결되어 있기 때문에, 병렬 연결된 1차 채널들에 의해 분화된 정밀한 광신호를 검출할 수 있다. 따라서, 광감도 특성이 향상된 이미지 소자를 제공할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 이미지 소자를 나타낸 평면도이고, 도 2a 내지 도 2g는 본 발명의 실시예에 따른 이미지 소자를 나타낸 단면도들이다. 도 2a 내지 도 2g에서, 참조부호 "A"는 도 1의 I-I 선을 따라 취해진 영역을 나타내고, 참조부호 "B"는 도 1의 II-II 선을 따라 취해진 영역을 나타내고, 참조부호 "P"는 이미지 소자의 수광 영역을 나타낸다.
우선, 도 1 및 도 2g를 참조하여 본 발명의 실시예에 따른 이미지 소자를 설명하기로 한다.
도 1 및 도 2g를 참조하면, 수광영역들(P)을 갖는 기판(300) 상에 서로 이격된 복수개의 제1 도전성 라인들(310)이 제공될 수 있다. 상기 기판(300)은 실리콘과 같은 반도체 물질로 이루어진 반도체 기판일 수 있다. 상기 제1 도전성 라인들(310)은 도우프트 반도체막으로 이루어질 수 있다. 상기 제1 도전성 라인들(310)과 상기 기판(300) 사이에 매립 절연막(305)이 제공될 수 있다. 한편, 상기 매립 절연막(305)은 생략될 수 있다. 상기 제1 도전성 라인들(310)은 상기 기판(300)과 다른 도전형을 가질 수 있다. 예를 들어, 상기 기판(300)이 피형(p-type)인 경우에, 상기 제1 도전성 라인들(310)은 앤형(n-tpye)일 수 있다. 이와는 달리, 상기 기판(300)이 앤형 인 경우에, 상기 제1 도전성 라인들(310)은 피형일 수도 있다. 각각의 상기 제1 도전성 라인들(310) 상에 서로 이격된 복수개의 하부 물질 패턴들(315)이 제공될 수 있다. 상기 하부 물질 패턴들(315)의 각각은 각각의 상기 수광 영역들(P)과 중첩하며 상기 수광 영역들(P)이외의 영역으로 연장될 수 있다. 상기 하부 물질 패턴들(315)은 상기 제1 도전성 라인들(310)과 다른 격자상수를 갖는 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제1 도전성 라인들(310)이 도우프트 실리콘막으로 이루어진 경우에, 상기 하부 물질 패턴들(315)은 GaAs막, GaInAs 또는 GaInAsP으로 이루어질 수 있다.
각각의 상기 하부 물질 패턴들(315) 상에 적어도 하나의 상부 물질 패턴들(325)이 제공될 수 있다. 상기 각 상부 물질 패턴들(325)은 상기 각 수광 영역들(P)과 중첩할 수 있다. 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315)과 밴드 갭 에너지가 다른 물질을 포함할 수 있다. 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315)과 다른 격자상수를 가질 수 있다. 예를 들어, 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315)보다 큰 격자상수를 갖는 물질로 이루어질 수 있다.
상기 상부 물질 패턴들(325)은 오프 상태(off state)에서 전류를 차단할 수 있는 물질이면서, 외부로부터 상기 상부 물질 패턴들(325) 내로 입사하는 광자에 의해 에너지 밴드의 컨덕션 밴드가 낮아지거나 좁아져 도전성을 가질 수 있는 물질일 수 있다. 예를 들어, 상기 상부 물질 패턴들(325)은 GaAsN, GaAs, GaInAs, GaInAsP, Si, ZnO 또는 SiN과 같은 물질을 포함할 수 있다.
상기 상부 물질 패턴들(325)의 각각은 상기 하부 물질 패턴들(315)으로부터 돌출되고 서로 이격된 퀀텀 라드들(quantum rods)로 이루어질 수 있다. 여기서, 상기 퀀텀 라드들은 나노 튜브 또는 나노 와이어와 같은 나노 라드일 수 있다. 이와는 달리, 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315)과 수직방향으로 배열된 판상형일 수있다. 상기 수광 영역(P) 상의 상기 하부 물질 패턴들(315) 및 상기 상부 물질 패턴들(325)은 광괌지 패턴들(327)을 구성할 수 있다. 상기 광감지 패턴들(327)은 상기 수광 영역들(P)과 중첩할 수 있다. 상기 상부 물질 패턴들(325)은 1차 채널 영역으로 정의되고, 상기 하부 물질 패턴들(315)은 2차 채널 영역으로 정의될 수 있다. 따라서, 상기 광감지 패턴들(327)의 각각은 수직 배열된 2차 채널 영역(315) 및 1차 채널 영역(325)을 포함할 수 있다.
상기 상부 물질 패턴들(325)의 하부 영역들 사이에 개재된 보호 유전막(331)이 제공될 수 있다. 상기 수광 영역들(P) 상에 제공되어 상기 상부 물질 패턴들(325)과 접촉하며 상기 수광 영역들(P)로부터 상기 수광 영역들(P) 이외의 영역으로 연장된 연결 패턴들(335b)이 제공될 수 있다. 하나의 상기 연결 패턴(335b)은 하나의 상기 수광 영역(P)에서 상기 상부 물질 패턴(325), 즉 상기 퀀텀 라드들의 상부 영역들을 둘러싸며 상기 수광 영역(P)으로부터 상기 수광 영역(P)이외의 영역으로 연장될 수 있다. 따라서, 상기 연결 패턴들(335b)은 상기 퀀텀 라드들(325)의 상부면을 노출시키도록 상기 퀀텀 라드들과 접촉할 수있다.
다른 실시예에서, 상기 연결 패턴들(335b)이 빛을 투과시킬 수 있는 투명한 도전성 물질로 이루어진 경우에, 상기 연결 패턴들(335b)은 상기 퀀텀 라드들(325) 을 덮을 수 있다.
상기 연결 패턴(335b) 및 상기 상부 물질 패턴(325)을 덮는 보호 절연 패턴(340a)이 제공될 수 있다. 상기 보호 절연 패턴(340a)은 투명한 절연성 물질로 이루어질 수 있다.
상기 수광 영역들(P)과 이격된 위치의 상기 연결 패턴들(335b) 상에 위치하며 상기 보호 절연 패턴(340a)을 관통하는 제2 도전성 라인들(357)이 제공될 수 있다. 상기 제2 도전성 라인들(357)은 상기 연결 패턴들(335b)과 전기적으로 접속할 수 있다. 그리고, 상기 제2 도전성 라인들(357)은 상기 상부 물질 패턴들(325)과 이격될 수 있다. 상기 제2 도전성 라인들(357)의 각각은 상기 제1 도전성 라인들(310)과 교차하는 방향성을 갖도록 제공될 수 있다.
상기 제1 도전성 라인들(310) 사이에 개재되며 상기 하부 물질 패턴들(315) 과 상기 보호 유전막(331)의 측벽들을 덮는 소자분리막(323)이 제공될 수 있다. 그리고, 각각의 상기 제1 도전성 라인들(310) 상에 개재된 상기 하부 물질 패턴들(315) 사이에 개재되며 상기 보호 유전막(331)의 측벽들을 덮는 분리 절연 패턴(326)이 제공될 수 있다. 그리고, 상기 보호 유전막(321)과 상기 분리 절연 패턴(326) 사이에 개재되며 상기 하부 물질 패턴들(315) 상에 위치하는 제3 마스크 패턴들(320a)이 제공될 수 있다. 상기 제2 도전성 라인들(357)의 측벽들을 둘러싸고 상기 보호 절연 패턴(340a)을 덮으며 상기 제3 마스크 패턴들(320a) 및 상기 소자분리막(323)을 덮는 층간절연막(345)이 제공될 수 있다. 상기 수광 영역(P)과 이격된 위치의 상기 하부 물질 패턴들(315) 상에 위치하며 상기 층간절연막(345) 및 상기 제3 마스크 패턴들(320a)을 관통하는 콘택 구조체들(355)이 제공될 수 있다. 상기 콘택 구조체들(355)의 각각은 상기 하부 물질 패턴(315)과 접촉하는 도전성의 플러그(351) 및 상기 플러그(351)를 덮는 제3 도전성 라인(353)을 포함할 수 있다. 상기 제3 도전성 라인들(353)은 상기 제2 도전성 라인들(357)과 이격될 수 있다. 상기 콘택 구조체들(355)은 상기 상부 물질 패턴들(325), 즉 퀀텀 라드들의 포텐셜 배리어를 제어하는 역할을 수행하는 바이어스 설정/리셋 설정 구조체로 정의할 수 있다.
상기 층간절연막(345) 상에 상기 제2 도전성 라인들(357) 및 상기 콘택 구조체들(355)을 덮는 하부 평탄화막(360)이 제공될 수 있다. 상기 하부 평탄화막(360) 상에 상기 수광 영역(P)을 덮는 칼라 필터들(365)이 제공될 수 있다. 상기 칼라 필터들(365) 및 상기 하부 평탄화막(360)을 덮는 상부 평탄화막(370)이 제공될 수 있다. 상기 상부 평탄화막(370) 상에 마이크로 렌즈, 즉 집광 렌즈들(375)이 제공될 수 있다.
본 실시예에서, 상기 상부 물질 패턴들(325), 즉 1차 채널 영역(325)은 외부로부터의 광자가 없을 때 전류를 차단할 수 있는 오프 상태(off state)의 채널 영역이 되고, 외부로부터 입사하는 광자에 의해 채널 배리어(channel barrier)가 낮아지거나 좁아져 전류가 흐를 수 있는 온 상태(on state)의 채널 영역으로 될 수 있다. 한편, 상기 콘택 구조체들(355)에 의해, 상기 상부 물질 패턴들(325)의 포텐셜 배리어는 입사하는 광자에 의해 생성된 전자홀쌍(electron hole pair; EHP) 중 하나의 캐리어(carrier) 만을 구속하는 에너지 밴드 다이어그램의 컨덕션 밴 드(conduction band)와 밸런스 밴드(valance band) 구조를 가질 수 있다. 상기 하부 물질 패턴들(315), 즉 2차 채널 영역(315)은 상기 1차 채널 영역(325)이 오프 상태의 채널 영역일 때, 상기 1차 채널 영역(325)에서 발생하는 원하지 않는 터널링 전류를 차단하는 오프 상태의 채널 영역이 되고, 상기 1차 채널 영역(325)이 온 상태가 되면, 상기 2차 채널 영역(315) 역시 온 상태의 채널 영역으로 될 수 있다.
상기 제1 도전성 라인(310)에 제1 전압을 인가하고, 상기 제2 도전성 라인(357)에 상기 제1 전압과 다른 제2 전압을 인가할 수 있다. 예를 들어, 상기 제1 도전성 라인(310)에 제1 전압을 인가하고, 상기 제2 도전성 라인(357)에 상기 제1 전압 보다 낮은 제2 전압을 안기하여 상기 제1 및 제2 도전성 라인들(310, 355) 사이에 전위차를 발생시킬 수 있다.
상기 제1 및 제2 도전성 라인들(310, 357)에 상기 광감지 패턴들(357)이 오프 상태가 될 정도의 전압을 인가할 수 있다. 예를 들어, 상기 제1 도전성 라인들(310)에 상기 제2 도전성 라인들(357)보다 높은 전압을 인가하되, 외부로부터 상기 광감지 패턴(327) 내로 입사하는 빛이 없을 때, 상기 제1 및 제2 도전성 라인들(310, 357) 사이의 상기 광감지 패턴들(327)에 의해 전류가 차단될 수 있을 정도의 전압을 상기 제1 및 제2 도전성 라인들(310, 357)에 인가할 수 있다. 그리고, 상기 제1 및 제2 도전성 라인들(310, 357) 사이에 전위차가 발생하도록 전압이 인가된 상태에서, 외부로부터 상기 광감지 패턴들(327) 내로 광자(photon)가 입사할 수 있다. 상기 제1 및 제2 도전성 라인들(310, 357)에 소정의 전압이 인가된 상태에서, 상기 퀀텀 라드들(325) 내로 외부로부터의 광자가 입사되면, 상기 퀀텀 라드 들(325)의 포텐셜 배리어에는 하나의 캐리어만이 존재하여 포텐셜 장벽이 낮아지거나 좁아지게 되고, 상기 제 1, 제 2 도전성라인들(310, 357)에 전압이 인가됨으로써 발생된 전계에 의해 온 상태의 채널을 형성하게 되어 전류가 흐를 수 있게 된다.
좀더 구체적으로, 외부로부터의 광자는 상기 집광 렌즈들(375) 및 상기 칼라 필터들(365)을 통하여 상기 광감지 패턴들(327)의 상기 상부 물질 패턴들(325) 내로 입사할 수 있다. 이와 같이, 상기 광감지 패턴들(327) 내에 상기 외부로부터 입사된 광자에 의해 상기 상부 물질 패턴들(325)에서 온 상태(on state)의 1차 채널이 형성되어 신호(signal)가 발생하고, 이와 같이 발생한 신호는 상기 2차 채널 영역(315)에 집속됨으로써 증폭된 전류가 상기 제1 도전성 라인(310), 즉 출력 단에서 측정될 수 있다. 이와 같이 증폭된 전류, 즉 신호는 상기 제1 및 제2 도전성 라인들(310, 357) 사이의 컨덕턴스를 변화시킨다. 따라서, 이와 같이 변화된 컨덕턴스는 상기 제1 및 제2 도전성 라인들(310, 357)에 연결된 외부 회로들(미도시)에 의해 측정될 수 있다. 특히, 상기 상부 물질 패턴들(325)의 각각이 복수개의 퀀텀 라드들로 이루어진 경우에, 병렬 연결된 복수개의 퀀텀 라드들(325)은 하나의 상기 수광 영역(P)에서 하나의 채널을 구성하므로, 적은 수의 광자만으로도 상기 제1 및 제2 도전성 라인들(310, 357)을 따라 전달되는 컨덕턴스(conductance) 변화를 측정할 수 있다. 따라서, 본 실시예에 따른 이미지 소자는 높은 감도를 달성할 수 있을 뿐만 아니라, 분화된 정밀한 광 신호를 검출 할 수 있다.
한편, 바이어스 설정/리셋 설정 구조체로 정의하는 상기 콘택 구조체들(355) 에 외부의 회로들을 통하여 적절한 전압을 인가함으로써 상기 광감지 패턴들(327)에 입사하는 빛의 세기에 대응하는 전체 전류를 제어할 수있다. 즉, 외부로부터 상기 광감지 패턴들(327) 내로 입사하는 빛의 세기가 변화할 때, 상기 제1 및 제2 도전성 라인들(310, 357)을 통하여 컨덕턴스 변화를 외부 회로(미도시)를 통하여 감지하고, 이러한 감지를 통하여 상기 광감지 패턴들(327)에 입사하는 빛의 세기의 변화에 따라 상기 콘택 구조체들(355)에 인가되는 전압을 변화시킬 수 있다. 즉 빛의 세기에 따라 최대 서브쓰레숄드 스윙(Subthreshold Swing)을 그리는 동작점을 설정하여 감도를 높일 수있다.
이하에서, 본 발명의 실시예들에 따른 이미지 소자의 제조방법을 설명하기로 한다.
다음으로, 도 1, 도 2a 내지 도 2g를 참조하여 본 발명의 또 다른 실시예에 따른 이미지 소자의 제조방법을 설명하기로 한다.
도 1 및 도 2a를 참조하면, 수광영역들(P)을 갖는 기판(300)에 상기 기판(300)과 다른 도전형을 갖는 불순물 영역을 형성할 수 있다. 예를 들어, 상기 기판(300)이 피형(p-type)인 경우에, 상기 불순물 영역은 앤형(n-type)일 수 있다. 상기 불순물 영역 상에 에피택셜 기술을 이용하여 하부 물질막을 형성할 수 있다. 상기 하부 물질막은 도우프트 반도체 물질막으로 형성할 수 있다. 상기 기판(300)은 실리콘과 같은 반도체 물질로 이루어진 반도체 기판일 수 있다. 상기 하부 물질막은 상기 불순물 영역과 다른 격자상수를 갖는 반도체 물질로 형성할 수 있다. 예 를 들어, 상기 불순물 영역이 도우프트된 실리콘 영역인 경우에, 상기 하부 물질막은 GaAs막, GaInAs 또는 GaInAsP으로 형성할 수 있다.
다른 실시예에서, 기판(300), 매립 절연막(305) 및 반도체막으로 이루어진 SOI 기판을 준비할 수있다. 상기 SOI 기판은 수광영역들(P)을 가질 수 있다. 이어서, 상기 반도체막에 불순물 이온들을 주입하여 상기 반도체막을 불순물 영역으로 형성하고, 상기 불순물 영역 상에 에피택셜 기술을 이용하여 하부 물질막을 형성할 수 있다.
상기 하부 물질막 상에 제1 마스크 패턴들(319)을 형성하고, 상기 제1 마스크 패턴들(319)을 식각마스크로 이용하여 상기 하부 물질막 및 상기 불순물 영역을 차례로 식각하여 차례로 적층된 제1 도전성 라인들(310) 및 하부 물질 라인들(314)을 한정하는 트렌치를 형성할 수 있다. 이어서, 상기 트렌치를 채우는 소자분리막(323)을 형성할 수 있다. 상기 소자분리막(323)은 실리콘 산화막과 같은 절연성 물질로 형성할 수 있다.
도 1 및 도 2b를 참고하면, 상기 제1 마스크 패턴(도 2a의 319)을 패터닝하여 각각의 상기 하부 물질 라인들(314) 상에 서로 이격된 복수개의 제2 마스크 패턴들(320)을 형성할 수 있다. 이어서, 상기 제2 마스크 패턴들(320)을 식각마스크로 이용하여 상기 하부 물질 라인들(도 2a의 314)을 식각하여 서로 이격된 복수개의 하부 물질 패턴들(315)을 형성할 수 있다.
한편, 상기 하부 물질 패턴들(315)의 각각은 일부분이 상기 수광영역들(P)과 중첩할 수 있다. 이어서, 상기 하부 물질 패턴들(315)을 갖는 기판의 전면 상에 분리 절연막을 형성하고, 상기 제2 마스크 패턴들(320)의 상부면들이 노출될 때까지 상기 분리 절연막을 평탄화하여 분리 절연 패턴(326)을 형성할 수 있다.
도 1 및 도 2c를 참조하면, 사진 및 식각공정을 이용하여 상기 제2 마스크 패턴들(도 2b의 320)의 일부분을 식각하여 상기 하부 물질 패턴들(315)의 일부분을 노출시키는 개구부들(321)을 갖는 제3 마스크 패턴들(320a)을 형성할 수 있다. 여기서, 상기 개구부들(321)은 상기 수광영역들(P)과 중첩할 수 있다.
이어서, 상기 개구부들(321)에 의해 노출된 상기 하부 물질 패턴들(315) 상에 적어도 하나의 상부 물질 패턴들(325)을 형성할 수 있다. 즉, 하나의 상기 하부 물질 패턴(315)상에 하나 또는 복수의 상기 상부 물질 패턴(325)이 형성될 수 있다. 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315)과 밴드 갭 에너지가 다른 물질을 포함할 수 있다. 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315)과 다른 격자상수를 갖도록 형성될 수 있다. 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315) 보다 큰 격자상수를 가질 수 있다. 예를 들어, 상기 상부 물질 패턴들(325)은 GaAsN, GaAs, GaInAs, GaInAsP, Si, ZnO 또는 SiN으로 이루어질 수 있다. 상기 상부 물질 패턴들(325)의 각각은 상기 하부 물질 패턴들(315)으로부터 돌출되고 서로 이격된 퀀텀 라드들(quantum rods)로 형성될 수 있다. 여기서, 상기 퀀텀 라드들은 나노 튜브 또는 나노 와이어와 같은 나노 라드일 수 있다. 이와는 달리, 상기 상부 물질 패턴들(325)은 상기 하부 물질 패턴들(315)과 수직방향으로 배열된 판상형으로 형성될 수 있다. 상기 수광 영역(P) 상의 상기 하부 물질 패턴들(315) 및 상기 상부 물질 패턴들(325)은 광감지 패턴들(327)을 구 성할 수 있다.
이어서, 상기 상부 물질 패턴들(325)을 갖는 반도체 기판 상에 유전막(330)을 형성할 수 있다. 상기 유전막(330)은 상기 상부 물질 패턴들(325), 즉 상기 퀀텀 라드들 사이를 채우도록 형성될 수있다. 예를 들어, 상기 유전막(330)은 원자층 증착법(ALD)과 같은 반도체 공정을 이용하여 ZnO2, HfO2 및 SiO2와 같은 유전체로 형성할 수 있다.
도 1 및 도 2d를 참조하면, 상기 유전막(도 2c의 330)을 에치백 하여 상기 상부 물질 패턴들(325)의 상부영역을 노출시킴과 아울러 상기 상부 물질 패턴들(325)의 하부 영역들 사이에 잔존하는 보호 유전막(331)을 형성할 수있다. 여기서, 상기 상부 물질 패턴들(325)은 나노 라드(nano rod) 형태의 퀀텀 라드들일 수 있다. 따라서, 상기 보호 유전막(331)은 상기 퀀텀 라드들(325)의 하부 영역들 사이에 형성될 수 있다.
이어서, 상기 보호 유전막(331)을 가지며 상기 상부 영역들이 노출된 상기 상부 물질 패턴들(325)을 갖는 기판 상에 연결 물질막(335)을 형성할 수 있다. 상기 연결 물질막(335)은 도우프트 반도체막으로 형성할 수 있다.
도 1 및 도 2e를 참조하면, 상기 연결 물질막(도2d의 335)에 대하여 평탄화공정을 진행할 수 있다. 상기 평탄화공정이 화학기계적 연마공정(chemical mechanical polishing; CMP)과 같은 반도체공정인 경우에, 상기 연결 물질막(도 2d의 335)을 평탄화하는 동안에, 상기 상부 물질 패턴들(325)은 일부분이 평탄화되어 노출될 수 있다. 따라서, 상기 상부 물질 패턴들(325)과 상기 평탄화된 연결 물질 막은 서로 동일한 레벨에 위치하는 상부면들을 가질 수 있다. 이와는 달리, 상기 평탄화공정이 에치백과 같은 반도체공정인 경우에, 상기 연결 물질막(도 2d의 335)을 평탄화한 결과, 상기 상부 물질 패턴들(325)의 상부 표면이 노출될 수도 있다.
다른 실시예에서, 상기 연결 물질막(도 2d의 335)이 빛을 투과시킬 수 있는 도전성 물질로 형성하는 경우에, 상기 평탄화된 상기 연결 물질막은 상기 상부 물질 패턴들(325)을 덮을 수 있다.
상기 평탄화된 연결 물질막을 갖는 기판 상에 보호 절연막을 형성할 수 있다. 상기 보호 절연막은 투명한 절연성 물질로 형성할 수 있다. 이어서, 상기 보호 절연막 및 상기 평탄화된 상기 연결 물질막을 패터닝하여 차례로 적층된 연결 패턴들(335b) 및 보호 절연 패턴들(340a)을 형성할 수 있다. 상기 연결 패턴들(335b)의 일부분은 상기 수광 영역들(P)과 중첩하며 상기 상부 물질 패턴들(325)과 접촉할 수 있다. 예를 들어, 상기 상부 물질 패턴들(325)을 퀀텀 라드들로 형성하는 경우에, 상기 수광영역들(P)에서의 상기 연결 패턴들(335b)은 상기 퀀텀 라드들(325)의 상부 영역들을 둘러싸도록 형성될 수 있다. 따라서, 상기 연결 패턴들(335b)은 상기 퀀텀 라드들(325)의 상부면을 노출시키도록 상기 퀀텀 라드들(325)과 접촉할 수 있다. 상기 연결 패턴들(335b)은 도우프트 반도체막으로 이루어질 수 있다. 예를 들어, 상기 연결 패턴들(335b)은 도우프트 실리콘막으로 이루어질 수 있다.
도 1 및 도 2f를 참조하면, 상기 연결 패턴들(335b) 및 상기 보호 절연 패턴들(340a)을 갖는 기판 상에 층간절연막(345)을 형성할 수 있다. 상기 층간절연막(345)은 투명한 절연성 물질로 형성할 수 있다. 이어서상기 층간절연막(345) 내 에 상기 연결 패턴(335a)과 전기적으로 접속하며 서로 평행한 제2 도전성 라인들(357)을 형성할 수 있다. 상기 제2 도전성 라인들(357)은 상기 수광 영역들(P)과 이격되도록 형성될 수 있다. 상기 제2 도전성 라인들(357)의 각각은 각각의 상기 제1 도전성 라인들(310)과 교차하는 방향성을 갖도록 형성할 수 있다.
상기 제2 도전성 라인들(357)을 형성하는 것은 상기 층간절연막(345)을 패터닝하여 상기 연결 패턴들(335b)을 노출시키는 제1 트렌치를 형성하고, 상기 제1 트렌치를 도전성 물질로 채우는 것을 포함할 수 있다.
다른 실시예에서, 상기 층간절연막(345)을 형성하기 전에,상기 연결 패턴들(335ㅠ)과 전기적으로접속하는 제2 도전성 라인들(357)을 형성하고, 상기 제2 도전성 라인들(357)을 갖는 기판 상에 층간절연막(345)을 형성할 수 있다.
상기 층간절연막(345) 및 상기 제3 마스크 패턴들(320a)을 차례로 관통하는 비아 홀들(349a)을 형성함과 아울러 상기 층간절연막(345) 내에 제2 트렌치들(349b)를 형성할 수 있다. 상기 비아 홀들(349a)은 상기 수광 영역들(P)과 이격된 위치의 상기 하부 물질 패턴들(315) 상에 형성될 수 있다. 본 실시예에서, 상기 비아 홀들(349a)을 형성한 후에 상기 제2 트렌치들(349b)을 형성할 수 있다. 이와는 달리, 상기 제2 트렌치들(349b)을 형성한 후에, 상기 비아 홀들(349a)을 형성할 수도 있다.
이어서, 상기 비아 홀들(349a) 및 상기 제2 트렌치들(349b)을 채우는 콘택 구조체들(355)을 형성할 수 있다. 상기 콘택 구조체들(355)은 상기 비아 홀들(349a)을 채우는 플러그들(351) 및 상기 제2 트렌치들(349b)을 채우는 제3 도전 성 라인들(353)을 포함할 수 있다. 상기 제3 도전성 라인들(353)은 상기 제2 도전성 라인들(357)과 이격될 수 있다.
도 1 및 도 2g를 참조하면, 상기 층간절연막(345)을 갖는 기판 상에 상기 제2 도전성 라인들(357) 및 상기 콘택 구조체들(355)을 덮는 하부 평탄화막(360)을 형성할 수 있다. 상기 하부 평탄화막(360) 상에 상기 수광 영역들(P)을 덮는 칼라 필터들(365)을 형성할 수 있다. 상기 칼라 필터들(365) 중 하나는 적색 필터, 녹색 필터 및 청색 필터 중 하나일 수 있다. 상기 칼라 필터들(365) 및 상기 하부 평탄화막(360)을 덮는 상부 평탄화막(370)을 형성할 수 있다. 상기 하부 및 상부 평탄화막들(360, 370)은 투명한 절연성 물질로 형성할 수 있다. 상기 상부 평탄화막(370) 상에 마이크로 렌즈들, 즉 집광 렌즈들(375)을 형성할 수 있다.
도 1은 본 발명의 실시예에 따른 이미지 소자를 나타낸 평면도이다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 이미지 소자를 나타낸 단면도들이다.
Claims (16)
- 기판 상의 제1 도전성 라인;상기 제1 도전성 라인 상의 광감지 패턴;상기 광감지 패턴에 인접하며 상기 제1 도전성 라인과 이격된 제2 도전성 라인; 및상기 제2 도전성 라인 및 상기 광감지 패턴 사이에 개재되며 상기 제2 도전성 라인 및 상기 광감지 패턴과 접촉하는 연결 패턴을 포함하며,상기 광감지 패턴은 수직으로 배열된 하부 채널 영역 및 상부 채널 영역을 포함하는 이미지 소자.
- 삭제
- 제 1 항에 있어서,상기 광감지 패턴은 하부 물질 패턴 및 상기 하부 물질 패턴 상의 상부 물질 패턴을 포함하되, 상기 하부 물질 패턴은 결정질 구조의 반도체 물질로 이루어지고, 상기 상부 물질 패턴은 상기 하부 물질 패턴과 다른 밴드 갭 에너지를 갖는 물질로 이루어진 것을 특징으로 하는 이미지 소자.
- 제 3 항에 있어서,상기 상부 물질 패턴은 상기 하부 물질 패턴들로부터 돌출되고 서로 이격된 복수개의 퀀텀 라드들(quantum rods)로 이루어진 것을 특징으로 하는 이미지 소자.
- 제 4 항에 있어서,상기 하부 물질 패턴들 상에 제공되며 상기 퀀텀 라드들의 하부 영역들 사이를 채우는 보호 유전막을 더 포함하는 이미지 소자.
- 제 3 항에 있어서,상기 하부 물질 패턴 상에 제공되며 상기 상부 물질 패턴과 이격된 도전성의 콘택 구조체를 더 포함하는 이미지 소자.
- 기판 상에 제1 도전성 라인을 형성하고,상기 제1 도전성 라인 상에 광감지 패턴을 형성하고,상기 광감지 패턴과 전기적으로 접속된 연결 패턴을 형성하고,상기 연결 패턴과 전기적으로 접속되며 상기 광감지 패턴과 이격됨과 아울러 상기 제1 도전성 라인과 이격된 제2 도전성 라인을 형성하는 것을 포함하며,상기 광감지 패턴은 하부 물질 패턴 및 상기 하부 물질 패턴 상의 상부 물질 패턴을 포함하되, 상기 하부 물질 패턴은 결정질 구조의 반도체 물질로 이루어지고, 상기 상부 물질 패턴은 상기 하부 물질 패턴과 다른 밴드 갭 에너지를 갖는 물질로 이루어진 것을 특징으로 하는 이미지 소자의 제조방법.
- 삭제
- 제 7 항에 있어서,상기 상부 물질 패턴은 상기 각 하부 물질 패턴으로부터 돌출된 서로 이격된 복수개의 퀀텀 라드들(quantum-rods)로 형성하는 것을 특징으로 하는 이미지 소자의 제조방법.
- 제 9 항에 있어서,상기 광감지 패턴을 형성한 후에,상기 퀀텀 라드들의 하부 영역들 사이를 채우는 보호 유전막을 형성하는 것을 더 포함하는 이미지 소자의 제조방법.
- 제 7 항에 있어서,상기 제1 도전성 라인 및 상기 광감지 패턴을 형성하는 것은상기 기판 상에 차례로 적층된 불순물 영역 및 하부 물질막을 형성하되, 상기 불순물 영역은 상기 기판과 다른 도전형을 갖고,상기 하부 물질막 상에 제1 마스크 패턴을 형성하고,상기 제1 마스크 패턴을 식각마스크로 이용하여 상기 하부 물질막 및상기 불 순물 영역을 식각하여 차례로 적층된 상기 제1 도전성 라인 및 하부 물질 라인을 한정하는 트렌치를 형성하고,상기 트렌치를 채우는 소자분리막을 형성하고,상기 제1 마스크 패턴 및 상기 하부 물질 라인을 패터닝하여 차례로 적층된 하부 물질 패턴 및 제2 마스크 패턴을 형성하고,상기 차례로 적층된 상기 하부 물질 패턴 및 상기 제2 마스크 패턴의 측벽들 상에 분리 절연 패턴을 형성하고,상기 제2 마스크 패턴을 패터닝하여 상기 하부 물질 패턴의 일부분을 노출시키는 제3 마스크 패턴을 형성하고,상기 노출된 상기 하부 물질 패턴 상에 상부 물질 패턴을 형성하여 상기 하부 물질 패턴 및 상기 상부 물질 패턴을 구비하는 상기 광감지 패턴을 형성하는 것을 포함하는 이미지 소자의 제조방법.
- 제 11 항에 있어서,상기 제3 마스크 패턴을 관통하며 상기 하부 물질 패턴과 전기적으로 접속되고 상기 상부 물질 패턴과 이격된 도전성의 콘택 구조체를 형성하는 것을 더 포함하는 이미지 소자의 제조방법.
- 기판 상의 제1 도전성 라인에 제1 전압을 인가함과 아울러 상기 제1 도전성 라인과 이격된 제2 도전성 라인에 상기 제1 전압보다 낮은 제2 전압을 인가하여 상기 제1 및 제2 도전성 라인들 사이에 전위차를 발생시키고,상기 제1 도전성 라인 상에 위치하며 상기 제2 도전성 라인과 이격되고 오프 상태(off state)의 채널 영역을 구비하는 광감지 패턴 및 상기 광감지 패턴과 상기 제2 도전성 라인에 접촉하는 연결 패턴이 제공되고,상기 광감지 패턴 내에 광자가 입사하여 상기 오프 상태의 채널 영역이 온 상태의 채널 영역으로 변화하면서 신호가 발생하고,상기 발생된 신호는 상기 제1 및 제2 도전성 라인들 사이의 컨덕턴스를 변화시키는 것을 포함하며,상기 광감지 패턴은 차례로 적층된 하부 물질 패턴 및 상부 물질 패턴으로 이루어지되, 상기 상부 물질 패턴은 오프 상태의 1차 채널 영역으로 정의되고 상기 하부 물질 패턴은 오프 상태의 2차 채널 영역으로 정의되고,상기 오프 상태의 상기 광감지 패턴에 상기 입사한 광자는 상기 오프 상태의 상기 1차 채널 영역을 온 상태의 1차 채널 영역으로 변화시키어1차 신호를 발생하고,상기 발생한 1차 신호가 상기 오프 상태의 상기 2차 채널 영역에 집속하여 상기 2차 채널 영역을 온 상태로 변화시키면서 상기 2차 채널 영역을 통하여 증폭된 신호가 발생하는 것을 특징으로 하는 이미지 소자 동작 방법.
- 삭제
- 제 13 항에 있어서,상기 상부 물질 패턴은 상기 하부 물질 패턴으로부터 돌출되고 서로 이격되어 전기적으로 병렬 접속된 복수개의 퀀텀 라드들(quantum-rods)로 이루어지되, 상기 퀀텀 라드들은 전기적으로 병렬 접속되어 하나의 채널 영역을 형성하는 것을 특징으로 하는 이미지 소자 동작 방법.
- 제 13 항에 있어서,상기 상부 물질 패턴과 이격되고 상기 하부 물질 패턴과 전기적으로 접속된 콘택 구조체에 전압을 인가하여 상기 상부 물질 패턴의 포텐셜 배리어를 제어하는 것을 더 포함하는 이미지 소자 동작 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070087723 | 2007-08-30 | ||
| KR20070087723 | 2007-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090022992A KR20090022992A (ko) | 2009-03-04 |
| KR101065756B1 true KR101065756B1 (ko) | 2011-09-19 |
Family
ID=40692771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070115317A KR101065756B1 (ko) | 2007-08-30 | 2007-11-13 | 수직 채널 영역을 갖는 이미지 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101065756B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618260B2 (ja) * | 1983-09-16 | 1994-03-09 | セイコーエプソン株式会社 | イメージセンサの製造方法 |
| JPH06188400A (ja) * | 1992-12-21 | 1994-07-08 | Canon Inc | 光電変換装置及びその製造方法 |
| KR100530682B1 (ko) | 1997-02-13 | 2006-03-03 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 감광픽셀들의어레이 |
-
2007
- 2007-11-13 KR KR1020070115317A patent/KR101065756B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618260B2 (ja) * | 1983-09-16 | 1994-03-09 | セイコーエプソン株式会社 | イメージセンサの製造方法 |
| JPH06188400A (ja) * | 1992-12-21 | 1994-07-08 | Canon Inc | 光電変換装置及びその製造方法 |
| KR100530682B1 (ko) | 1997-02-13 | 2006-03-03 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 감광픽셀들의어레이 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090022992A (ko) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI675466B (zh) | 互補式金屬－氧化物－半導體影像感測器及影像感測器的形成方法 | |
| TWI758586B (zh) | 互補金屬氧化物半導體影像感測器及其形成方法 | |
| TWI591810B (zh) | 互補式金氧半影像感測器及其形成方法 | |
| KR100371457B1 (ko) | 암전류 감소 가드링 | |
| CN103779369B (zh) | 摄像装置、其制造方法和照相机 | |
| TWI299565B (en) | An image sensing device and fabrication thereof | |
| US7187017B2 (en) | Image sensor and method for forming isolation structure for photodiode | |
| US7935560B2 (en) | Imagers having electrically active optical elements | |
| US8436401B2 (en) | Solid-state photosensor with electronic aperture control | |
| JP4980330B2 (ja) | イメージセンサ及びその製造方法 | |
| KR101798721B1 (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
| TWI752678B (zh) | 積體電路結構、像素感測器電路與偵測電磁輻射的方法 | |
| US20150155314A1 (en) | Solid-state image capture device | |
| JP2001352094A (ja) | ホトダイオードアレイ | |
| KR101711087B1 (ko) | 실리콘 포토멀티플라이어 및 그 제조 방법 | |
| KR100999740B1 (ko) | 이미지센서 및 그 제조방법 | |
| US7659563B2 (en) | Complementary metal-oxide-silicon (CMOS) image sensor and method of forming the same | |
| KR101065756B1 (ko) | 수직 채널 영역을 갖는 이미지 소자 및 그 제조방법 | |
| KR20060096022A (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| KR100700267B1 (ko) | 이미지센서 및 그 제조 방법 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JP2002353431A (ja) | 光電変換装置及びその製造方法 | |
| KR20030037295A (ko) | 이미지센서 및 그 제조 방법 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| TWI715538B (zh) | 背面入射型固體攝像裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140827 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |