KR100999740B1 - 이미지센서 및 그 제조방법 - Google Patents
이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100999740B1 KR100999740B1 KR1020080074148A KR20080074148A KR100999740B1 KR 100999740 B1 KR100999740 B1 KR 100999740B1 KR 1020080074148 A KR1020080074148 A KR 1020080074148A KR 20080074148 A KR20080074148 A KR 20080074148A KR 100999740 B1 KR100999740 B1 KR 100999740B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- via hole
- sensing unit
- interlayer insulating
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims abstract description 78
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지센서는, 리드아웃 회로를 포함하는 반도체 기판; 상기 반도체 기판 상에 형성된 층간절연층; 상기 리드아웃 회로와 전기적으로 연결되도록 상기 층간절연층의 내부에 형성된 배선; 상기 층간절연층 상에 형성되고 제1 불순물 영역 및 제2 불순물 영역이 적층되어 형성된 이미지 감지부; 상기 배선이 노출되도록 상기 층간절연층 및 이미지 감지부를 관통하는 비아홀; 및 상기 비아홀 내부에 형성되어 상기 이미지 감지부의 제1 불순물 영역과 상기 배선을 연결시키는 하부전극을 포함한다.
이미지센서, 포토다이오드,
Description
실시예에서는 이미지센서 및 그 제조방법이 개시된다.
이미지센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지센서(CIS)로 구분된다.
씨모스 이미지센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
상기와 같은 수평형 이미지센서는 포토다이오드 영역과 트랜지스터 영역이 반도체 기판에 수평으로 배치되어 제한된 면적 하에서 광감지 부분(이를 통상 "Fill Factor"라고 한다)을 확장시키는데에 한계가 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 회로영역(Circuitry)은 실리콘 기판(Si Substrate)에 형성 시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 회로영역은 배선(Metal line)을 통해 연결된다.
하지만 웨이퍼 대 웨이퍼 본딩의 경우 웨이퍼의 본딩면이 균일하지 않으므로 본딩력이 저하될 수 있다. 이것은 상기 포토다이오드와 회로영역을 연결하기 위한 배선이 층간절연막 표면으로 노출되어 있기 때문에 상기 층간절연막이 불균일한 표면 프로파일을 가지므로 상기 층간절연막 상에 형성되는 포토다이오드와의 본딩력이 저하될 수 있다.
실시예에서는 수직형의 포토다이오드를 채용하면서 포토다이오드와 리드아웃 서킷이 형성된 기판과의 물리적, 전기적 접촉력이 우수한 이미지센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지센서는, 리드아웃 회로를 포함하는 반도체 기판; 상기 반도체 기판 상에 형성된 층간절연층; 상기 리드아웃 회로와 전기적으로 연결되도록 상기 층간절연층의 내부에 형성된 배선; 상기 층간절연층 상에 형성되고 제1 불순물 영역 및 제2 불순물 영역이 적층되어 형성된 이미지 감지부; 상기 배선이 노출되도록 상기 층간절연층 및 이미지 감지부를 관통하는 비아홀; 및 상기 비아홀 내부에 형성되어 상기 이미지 감지부의 제1 불순물 영역과 상기 배선을 연결시키는 하부전극을 포함한다.
실시예에 따른 이미지센서의 제조방법은, 반도체 기판에 리드아웃 회로를 형성하는 단계; 상기 반도체 기판 상에 리드아웃 회로와 연결되는 배선을 형성하는 단계; 상기 반도체 기판 상에 배선이 노출되지 않도록 층간절연층을 형성하는 단계; 상기 층간절연층 상에 제1 불순물 영역 및 제2 불순물 영역이 적층된 이미지 감지부를 형성하는 단계; 상기 배선이 노출되도록 상기 이미지 감지부 및 층간절연층을 관통하는 비아홀을 형성하는 단계; 및 상기 이미지 감지부의 제1 불순물 영역과 상기 배선이 전기적으로 연결되도록 상기 비아홀 내부에 하부전극을 형성하는 단계를 포함한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 리드아웃 회로과(circuitry)과 포토다이오드의 수직형 집적을 채용하여 필팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 포토다이오드의 신호출력(Signal Out Put)을 위한 전극이 포토레지스트 리세스(Photoresist Recess) 공정을 통해 포토다이오드의 제1 불순물 영역에만 연결되도록 형성되어 이미지센서의 유니포미티를 향상시킬 수 있다.
실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시예는 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
도 10은 실시예에 따른 이미지센서의 단면도이다.
실시예에 따른 이미지센서는, 리드아웃 회로(120)를 포함하는 반도체 기판(100); 상기 반도체 기판(100) 상에 형성된 층간절연층(160); 상기 리드아웃 회로(120)와 전기적으로 연결되도록 상기 층간절연층(160)의 내부에 형성된 배선(150); 상기 층간절연층(160) 상에 형성되고 제1 불순물영역(210) 및 제2 불순물영역(220)이 적층되어 형성된 이미지 감지부(200); 상기 배선(150)이 노출되도록 상기 층간절연층(160) 및 이미지 감지부(200)를 관통하는 비아홀(245); 및 상기 비아홀(245) 내부에 형성되어 상기 이미지 감지부(200)의 제1 불순물영역(210)과 상기 배선(150)을 연결시키는 하부전극(255)을 포함한다.
상기 하부전극(255)은 제1 불순물영역(210)에만 연결되도록 상기 비아홀(245)의 측면 및 바닥면에 형성될 수 있다. 즉, 상기 하부전극(255)은 제1 불순물영역(210)에만 전기적으로 연결되고 상기 제2 불순물영역(220)과는 전기적으로 분리된 상태이다. 따라서, 상기 이미지 감지부(200)에서 생성된 전자를 상기 하부전극(255)을 통해 상기 리드아웃 회로(120)로 전달할 수 있다.
상기 이미지 감지부(200)의 제1 불순물영역(210)의 하부에는 제1 이온주입영역(230)이 형성되어 있다. 도시되지는 않았지만, 상기 하부전극(255)은 상기 배선(150)과 상기 제1 이온주입영역(230)이 연결되도록 상기 비아홀(245)의 측벽 및 바닥면에 형성될 수도 있다.
도 10의 도면 부호 중 미설명 도면부호는 이하 제조방법에서 설명하기로 한다
이하, 도 1 내지 도 10을 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.
도 1을 참조하여, 리드아웃 회로(circuitry)(120)가 형성된 반도체 기판(100) 상에 배선(150) 및 층간절연층(160)이 형성된다.
예를 들어, 제2 도전형의 반도체 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 셀렉트트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다.
상기 반도체 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 반도체 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 금속배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 상기 반도체 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 실시예는 상기 리드아웃 회로(120)가 형성된 반도체 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(210)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 반도체 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 Charge Sharing 현상을 방지할 수 있다.
따라서 종래기술과 같이 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃 회로 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 제1 실시예는 P0/N-/P- 졍션(140)의 표면에 오믹컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다.
이를 위해, 실시예는 제1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 제1 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
그 다음으로, 상기 제1 기판(100) 상에 상기 배선(150) 및 층간절연층(160)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(M1)(151), 제2 메탈(M2)(152), 제3 메탈(M3)(153)을 포함할 수 있으나 이에 한정되는 것은 아니다. 상기 제3 메탈(153)를 형성한 후 상기 제3 메탈(153)이 노출되지 않도록 절연막을 증착한 후 평탄화 공정을 진행하여 층간절연층(160)을 형성할 수 있다. 즉, 상기 배선(150)은 상기 층간절연층(160)의 내부에 형성되어 노출되지 않는다. 따라서, 상기 반도체 기판(100) 상에는 균일한 표면 프로파일을 가지는 상기 층간절연층(160)의 표면이 노출된다.
도 2를 참조하여, 상기 반도체 기판(100)의 층간절연층(160) 상에 이미지 감지부(200)가 형성된다. 상기 이미지 감지부(200)는 제1 불순물영역(210) 및 제2 불순물영역(220)으로 이루어져 PN접합의 포토다이오드 구조를 가질 수 있다. 또한, 상기 제1 불순물영역(210)의 하부에는 제1 이온주입영역(230)이 형성될 수 있다. 상기 제1 이온주입영역(230)은 오믹컨택의 역할을 할 수 있다.
예를 들어, 상기 이미지 감지부(200)는 결정형 구조의 p형 캐리어 기판(미도시) 내부에 N형 불순물(N-) 및 P형 불순물(P+)을 차례로 이온주입하여 제1 불순물영역(210) 및 제2 불순물영역(220)을 형성한다. 추가적으로 상기 n형 불순물 영역의 하부로 고농도의 n형 불순물(N+)을 이온주입하여 제1 이온주입영역(230)을 형성할 수 있다.
다음으로, 상기 층간절연층(160)의 상부로 상기 캐리어 기판의 제1 이온주입영역(230)을 위치시킨 후 본딩공정을 진행하여 상기 반도체 기판(100)과 상기 캐리어 기판을 결합시킨다. 이후, 상기 층간절연층(160) 상에 본딩된 상기 이미지 감지부(200)가 노출되도록 캐리어 기판을 제거한다.
실시예에 의하면, 상기 이미지 감지부(200)가 리드아웃 회로(120) 상측에 위치하는 3차원 이미지센서를 채용하여 필팩터를 높이면서, 이미지 감지부(200)의 디펙트를 방지할 수 있다. 또한, 균일한 표면 프로파일을 가지는 상기 층간절연층(160)의 표면으로 역시 균일한 표면 프로파일을 가지는 상기 이미지 감지부(200)가 결합되므로 본딩력이 향상될 수 있다.
상기와 같이 형성된 이미지 감지부(200)는 상기 리드아웃 회로(120)와 각각 연결된 배선(150)과 전기적으로 연결되어야 하므로 이하에서는 상기 이미지 감지부(200)와 배선(150)을 연결하는 공정을 상세히 설명하도록 한다.
도 3을 참조하여, 상기 이미지 감지부(200) 상에 제1 하드마스크(240)가 형 성된다. 상기 제1 하드마스크(240)는 상기 제3 메탈(153)에 대응하는 상기 이미지 감지부(200)의 표면을 노출시킬 수 있다. 예를 들어, 상기 제1 하드마스크(240)는 산화막 또는 질화막으로 형성될 수 있다. 실시예에서는 상기 제1 하드마스크(240)는 산화막으로 형성될 수 있다.
상기 제1 하드마스크(240)를 식각마스크로 사용하여 상기 이미지 감지부(200) 및 층간절연층(160)을 식각하여 상기 제3 메탈(153)을 노출시키는 비아홀(245)이 형성된다. 예를 들어, 상기 이미지 감지부(200)의 높이는 1.5~1.7㎛ 일 수 있고 상기 비아홀(245)의 직경은 25~40nm일 수 있다. 즉, 상기 비아홀(245)은 애스팩트비(aspect ratio)가 높은 딥비아홀일 수 있다.
도 4를 참조하여, 상기 비아홀(245) 및 제1 하드마스크(240)를 포함하는 이미지 감지부(200) 상에 전극층(250)이 형성된다. 상기 전극층(250)은 제1 하드마스크(240) 및 비아홀(245)의 표면을 따라 형성될 수 있다. 상기 전극층(250)은 상기 비아홀(245)의 표면을 따라 얇게 형성되므로 상기 비아홀(245)은 형태를 유지할 수 있다. 상기 전극층(250)은 상기 비아홀(245를 통해 상기 이미지 감지부(200) 및 상기 제3 메탈(153)과 접하도록 형성되어 상기 이미지 감지부(200)와 상기 리드아웃 회로(120)를 전기적으로 연결할 수 있다.
상기 전극층(250)은 상기 이미지 감지부(200)에서 생성된 전자를 상기 배선(150)을 통해 상기 리드아웃 회로(120)로 전달하기 위한 것으로 금속물질로 형성될 수 있다. 예를 들어, 상기 전극층(250)은 Ti, TiN 또는 Ti/TiN 중 어느 하나로 형성될 수 있다.
한편, 상기 전극층(250)은 상기 배선(150)과 상기 이미지 감지부(200)의 제1 불순물영역(210) 또는 제1 이온주입영역(230)에만 연결되어야 한다. 이것은 상기 전극층(250)이 상기 이미지 감지부(200)의 제1 불순물영역(210) 및 제2 불순물영역(220)과 동시에 전기적으로 연결된 상태가 되면 이미지센서는 단락될 수 있기 때문이다. 따라서, 상기 전극층(250)은 상기 이미지 감지부(200)의 제2 불순물영역(220)과 전기적으로 분리된 상태가 되어야 하므로 상기 전극층(250)의 일부영역을 제거하는 공정이 요구된다.
도 5를 참조하여, 상기 전극층(250)이 형성된 이미지 감지부(200) 상에 제2 하드마스크층(260)이 형성된다. 상기 제2 하드마스크층(260)은 상기 전극층(250)의 표면을 따라 얇게 형성되므로 상기 비아홀(245)은 형태를 유지할 수 있다.
실시예에서 상기 제2 하드마스크층(260)은 상기 제1 하드마스크(240)와 동일한 물질로 형성될 수 있다. 예를 들어, 상기 제2 하드마스크층(260)은 산화막(SiO2) 또는 질화막으로 형성될 수 있다. 한편, 상기 제2 하드마스크층(260)은 상기 전극층(250)과 선택비를 조절할 수 있는 다양한 물질로 형성될 수도 있다.
도 6을 참조하여, 상기 비아홀(245) 내부에 감광막 패턴(300)이 형성된다. 상기 감광막 패턴(300)은 상기 비아홀(245)을 포함하는 이미지 감지부(200) 상에 포토레지스트 물질을 코팅한 후 애셔공정을 통해 상기 비아홀(245)의 하부영역에만 남도록 형성될 수 있다. 구체적으로, 상기 감광막 패턴(300)은 상기 비아홀(245) 내부의 제1 불순물영역(210)이 위치한 높이까지만 남아있도록 리세스될 수 있다. 도시되지는 않았지만, 상기 감광막 패턴(300)은 상기 비아홀(245) 내부의 상기 제1 이온주입영역(230)의 높이까지만 남아있도록 리세스될 수 있다. 따라서, 상기 감광막 패턴(300)은 상기 비아홀(245)의 하부영역에 형성되어 상기 제2 불순물영역(220)에 대응하는 상기 제2 하드마스크층(260)을 노출시킬 수 있다.
도 7을 참조하여, 상기 비아홀(245) 내부에 제2 하드마스크(265)가 형성된다. 상기 제2 하드마스크(265)는 상기 감광막 패턴(300)을 식각마스크로 사용하는 식각공정을 진행하여 형성될 수 있다. 예를 들어, 상기 제2 하드마스크(265)는 DHF를 사용한 식각공정을 이용하여 산화막으로 형성된 상기 제2 하드마스크층(260)만을 선택적으로 제거할 수 있다. 그러면 상기 감광막 패턴(300)에 의하여 노출된 상기 감광막 패턴(300) 상부영역에 해당하는 상기 제2 하드마스크층(260)만 제거할 수 있다.
따라서, 상기 비아홀(245) 내부에는 상기 전극층(250), 감광막 패턴(300) 및 제2 하드마스크(265)만 남아있게 된다. 한편, 상기 제2 하드마스크(265)에 의하여 가려진 영역을 제외한 나머지 영역의 전극층(250)은 노출된 상태가 된다.
상기 제2 하드마스크(265)는 상기 감광막 패턴(300)을 마스크로하는 식각공정에 의하여 형성되기 때문에 상기 감광막 패턴(300)과 동일한 높이를 가질 수 있다. 즉, 상기 제2 하드마스크(265)는 상기 제1 불순물영역(210)의 높이까지만 상기 비아홀(245) 내부에 형성될 수 있다. 도시되지는 않았지만, 상기 제2 하드마스크(265)는 상기 제1 이온주입영역(230)의 높이까지만 상기 비아홀(245) 내부에 형성될 수 있다.
도 8을 참조하여, 상기 비아홀(245) 내부에 하부전극(255) 및 제2 하드마스 크(265)가 형성된다. 상기 하부전극(255)은 상기 제2 하드마스크(265)를 식각마스크로 사용하는 식각공정에 의하여 상기 전극층(250)을 선택적으로 제거하여 형성될 수 있다.
예를 들어, 상기 하부전극(255)은 H2SO4 케미컬에 의하여 상기 제2 하드마스크(265)에 의하여 노출된 상기 비아홀(245) 상부의 상기 전극층(250)을 제거함으로써 형성된다. 상기 H2SO4 케미컬은 금속 및 상기 감광막을 선택적으로 제거할 수 있으므로 상기 전극층(250)을 식각할 때 상기 감광막 패턴(300)도 동시에 제거될 수 있다.
상기 하부전극(255)은 절연막으로 형성된 상기 제2 하드마스크(265)를 식각 마스크로 이용하므로 상기 전극층(250)을 완벽하게 제거할 수 있는 H2SO4 케미컬을 사용할 수 있다. 이로 인하여 상기 감광막도 동시에 제거할 수 있으므로 상기 감광막 패턴(300)을 제거하기 위한 공정을 생략할 수 있다.
상기와 같은 식각공정에 의하여 상기 비아홀(245)의 내부에는 상기 제2 하드마스크(265) 및 하부전극(255)이 형성된다. 상기 하부전극(255)과 상기 제2 하드마스크(265)는 동일한 높이로 형성되므로, 상기 비아홀(245) 내부의 제1 불순물영역(210)의 일부와 상기 제2 불순물영역(220)은 노출될 수 있다. 따라서, 상기 하부전극(255)은 상기 제1 불순물영역(210)과는 전기적으로 연결되고 상기 제2 불순물영역(220)은 전기적으로 분리된 상태가 된다.
도 9를 참조하여 상기 비아홀(245) 내부에 하부전극(255)만이 남아있게 된 다. 상기 하부전극(255)은 상기 비아홀(245) 내부의 제2 하드마스크(265) 및 상기 이미지 감지부(200) 상부의 제1 하드마스크(240)를 제거함으로써 상기 비아홀(245) 내부에 남아있게 된다. 상기 제1 하드마스크(240) 및 상기 제2 하드마스크(265)는 산화막으로 형성되어 있기 때문에 DHF와 같은 식각케미컬에 의하여 동시에 제거될 수 있다.
상기 하부전극(255)은 제3 메탈(153)에서 상기 제1 불순물영역(210)까지만 형성되어 상기 리드아웃 회로(120)과 상기 제1 불순물영역(210)을 전기적으로 연결할 수 있다. 결과적으로 상기 이미지 감지부(200)의 제1 불순물영역(210) 또는 제1 이온주입영역(230)에 금속전극을 연결함으로써 상기 이미지 감지부(200)에서 생성된 전자를 리드아웃 회로(120)로 전달할 수 있게 된다.
상기와 같이 비아홀(245) 내부에 하부전극(255)을 형성함에 있어 유니포미티(Uniformity)가 우수한 감광막 리세스 공정을 적용함으로써 이미지센서의 품질을 향상시킬 수 있다. 즉, 감광막 리세스 공정에 의하여 상기 하부전극(255)이 이미지 감지부(200)의 제1 불순물영역(210)에만 전기적으로 연결되고 상기 제2 불순물 영역과는 전기적으로 완벽하게 분리될 수 있으므로 시그널 출력(Signal out put)이 정상적으로 이루어질 수 있다.
도 10을 참조하여, 상기 이미지 감지부(200)가 단위픽셀 별로 분리되도록 상기 이미지 감지부(200)에 소자분리 영역(250)이 형성된다. 상기 소자분리 영역(250)은 STI 또는 이온주입공정에 의하여 형성될 수 있다. 예를 들어, 상기 소자분리 영역(280)이 STI일 경우, 단위화소 별로 형성된 상기 배선(150) 사이 영역에 대응하도록 상기 이미지 감지부(200)를 관통하는 트랜치를 형성한 후 절연물질을 갭필하여 형성될 수 있다. 이때, 상기 하부전극(255) 상부의 비아홀(245)도 상기 절연물질에 의하여 채워질 수 있다.
도시되지는 않았지만, 상기 이미지 감지부(200) 상에 그라운드 전압을 인가하기 위한 상부전극이 형성될 수 있다. 예를 들어, 상기 상부전극은 투명전극 또는 금속전극일 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 10은 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.
Claims (12)
- 리드아웃 회로를 포함하는 반도체 기판;상기 반도체 기판 상에 형성된 층간절연층;상기 리드아웃 회로와 전기적으로 연결되도록 상기 층간절연층의 내부에 형성된 배선;상기 층간절연층 상에 형성되고 제1 불순물 영역 및 제2 불순물 영역이 적층되어 형성된 이미지 감지부;상기 배선이 노출되도록 상기 층간절연층 및 이미지 감지부를 관통하는 비아홀; 및상기 비아홀의 측벽 및 바닥면에 형성되어 상기 제2 불순물 영역을 노출시키고, 상기 이미지 감지부의 제1 불순물 영역과 상기 배선을 연결시키는 하부전극을 포함하는 이미지센서.
- 제1항에 있어서,상기 이미지 감지부는 제1 이온주입영역, 제1 불순물 영역 및 제2 불순물 영역을 포함하고,상기 하부전극은 상기 배선과 상기 제1 이온주입영역이 전기적으로 연결되도록 상기 비아홀 내부에 형성된 것을 특징으로 하는 이미지센서.
- 삭제
- 제1항에 있어서,상기 하부전극은 Ti, TiN 또는 Ti/TiN으로 형성된 것을 이미지센서.
- 반도체 기판에 리드아웃 회로를 형성하는 단계;상기 반도체 기판 상에 리드아웃 회로와 연결되는 배선을 형성하는 단계;상기 반도체 기판 상에 배선이 노출되지 않도록 층간절연층을 형성하는 단계;상기 층간절연층 상에 제1 불순물 영역 및 제2 불순물 영역이 적층된 이미지 감지부를 형성하는 단계;상기 배선이 노출되도록 상기 이미지 감지부 및 층간절연층을 관통하는 비아홀을 형성하는 단계; 및상기 이미지 감지부의 제1 불순물 영역과 상기 배선을 전기적으로 연결시키고 상기 제2 불순물 영역을 노출시키도록 상기 비아홀의 측벽 및 바닥면에 하부전극을 형성하는 단계를 포함하는 이미지센서의 제조방법.
- 제5항에 있어서,상기 이미지 감지부의 제1 불순물 영역 하부에는 제1 이온주입영역이 형성된 것을 더 포함하고,상기 하부전극은 상기 제1 이온주입영역과 상기 배선이 연결되도록 상기 비아홀 내부에 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제5항에 있어서,상기 하부전극을 형성하는 단계는,상기 이미지 감지부 및 비아홀의 표면을 따라 전극층을 형성하는 단계;상기 전극층의 표면을 따라 하드마스크층을 형성하는 단계;상기 제1 불순물 영역의 높이까지만 상기 비아홀이 채워지도록 상기 하드마스크층 상에 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로 사용하는 식각공정에 의해 상기 하드마스크층을 선택적으로 식각하여 하드마스크를 형성하는 단계;상기 하드마스크를 마스크로 사용하는 식각공정에 의하여 상기 전극층을 선택적으로 식각하여 상기 제2 불순물 영역을 노출시키는 단계: 및상기 하드마스크를 제거하는 단계를 포함하는 이미지센서의 제조방법.
- 제7항에 있어서,상기 하드마스크는 산화막 또는 질화막으로 형성되는 이미지센서의 제조방법.
- 제7항에 있어서,상기 전극층을 식각할 때 상기 감광막 패턴도 함께 제거되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제7항에 있어서,상기 전극층의 식각은 H2SO4 케미컬에 의하여 제거되는 이미지센서의 제조방법.
- 제5항에 있어서,상기 하부전극은 Ti, TiN 또는 TiN 중 어느 하나로 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 삭제
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080074148A KR100999740B1 (ko) | 2008-07-29 | 2008-07-29 | 이미지센서 및 그 제조방법 |
| US12/507,114 US8071417B2 (en) | 2008-07-29 | 2009-07-22 | Image sensor and fabrication method thereof |
| CN200910164922A CN101640213A (zh) | 2008-07-29 | 2009-07-29 | 图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080074148A KR100999740B1 (ko) | 2008-07-29 | 2008-07-29 | 이미지센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100012639A KR20100012639A (ko) | 2010-02-08 |
| KR100999740B1 true KR100999740B1 (ko) | 2010-12-08 |
Family
ID=41607945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080074148A KR100999740B1 (ko) | 2008-07-29 | 2008-07-29 | 이미지센서 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8071417B2 (ko) |
| KR (1) | KR100999740B1 (ko) |
| CN (1) | CN101640213A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101002158B1 (ko) * | 2008-07-29 | 2010-12-17 | 주식회사 동부하이텍 | 이미지센서 및 그 제조방법 |
| JP5889798B2 (ja) * | 2010-06-01 | 2016-03-22 | 博立▲碼▼杰通▲訊▼（深▲せん▼）有限公司Ｂｏｌｙ Ｍｅｄｉａ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． | マルチスペクトル感光部材 |
| CN102569328B (zh) * | 2012-03-16 | 2015-05-13 | 上海丽恒光微电子科技有限公司 | 感光成像装置、半导体器件的制作方法 |
| DE102018105752B4 (de) * | 2018-03-13 | 2019-10-24 | X-Fab Semiconductor Foundries Gmbh | Elektrisch modulierte Fotodiode und Verfahren zu deren Herstellung |
| US11515353B2 (en) * | 2019-09-12 | 2022-11-29 | L3 Cincinnati Electronics Corporation | Mechanically stacked multicolor focal plane arrays and detection devices |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718878B1 (ko) * | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
| KR100870822B1 (ko) * | 2002-07-05 | 2008-11-27 | 매그나칩 반도체 유한회사 | 버팅콘택을 이용한 씨모스 이미지센서 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051867A (en) * | 1999-05-06 | 2000-04-18 | Hewlett-Packard Company | Interlayer dielectric for passivation of an elevated integrated circuit sensor structure |
| US6649993B2 (en) * | 2001-03-16 | 2003-11-18 | Agilent Technologies, Inc. | Simplified upper electrode contact structure for PIN diode active pixel sensor |
| KR100542691B1 (ko) * | 2001-07-27 | 2006-01-16 | 매그나칩 반도체 유한회사 | 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법 |
| US7276749B2 (en) * | 2002-02-05 | 2007-10-02 | E-Phocus, Inc. | Image sensor with microcrystalline germanium photodiode layer |
| KR100732847B1 (ko) * | 2005-12-29 | 2007-06-27 | 매그나칩 반도체 유한회사 | 이미지 센서의 제조방법 |
| KR100776157B1 (ko) * | 2006-08-31 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR100922931B1 (ko) * | 2006-12-27 | 2009-10-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
-
2008
- 2008-07-29 KR KR1020080074148A patent/KR100999740B1/ko not_active IP Right Cessation
-
2009
- 2009-07-22 US US12/507,114 patent/US8071417B2/en not_active Expired - Fee Related
- 2009-07-29 CN CN200910164922A patent/CN101640213A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870822B1 (ko) * | 2002-07-05 | 2008-11-27 | 매그나칩 반도체 유한회사 | 버팅콘택을 이용한 씨모스 이미지센서 제조방법 |
| KR100718878B1 (ko) * | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100012639A (ko) | 2010-02-08 |
| US8071417B2 (en) | 2011-12-06 |
| CN101640213A (zh) | 2010-02-03 |
| US20100026863A1 (en) | 2010-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101002131B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100999740B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100997343B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024770B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100078112A (ko) | 이미지센서 및 그 제조방법 | |
| KR20100078111A (ko) | 이미지센서 및 그 제조방법 | |
| KR101024815B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101046798B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101002158B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101033353B1 (ko) | 이미지센서 및 그 제조방법 | |
| US20100117174A1 (en) | Method of manufacturing image sensor | |
| KR101124857B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101087933B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101135791B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100898471B1 (ko) | 이미지센서 및 그 제조방법 | |
| US8153465B2 (en) | Image sensor and method for manufacturing the same | |
| KR101033347B1 (ko) | 이미지센서의 제조방법 | |
| KR101024774B1 (ko) | 이미지센서의 제조방법 | |
| KR101053709B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR101045716B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101033351B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101163817B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR101024735B1 (ko) | 이미지센서의 제조방법 | |
| KR20100053061A (ko) | 이미지센서의 제조방법 | |
| KR20100071447A (ko) | 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |