KR101053285B1 - 액정표시장치 제조방법 - Google Patents

액정표시장치 제조방법 Download PDF

Info

Publication number
KR101053285B1
KR101053285B1 KR1020040038055A KR20040038055A KR101053285B1 KR 101053285 B1 KR101053285 B1 KR 101053285B1 KR 1020040038055 A KR1020040038055 A KR 1020040038055A KR 20040038055 A KR20040038055 A KR 20040038055A KR 101053285 B1 KR101053285 B1 KR 101053285B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
gate
layer
electrode
Prior art date
Application number
KR1020040038055A
Other languages
English (en)
Other versions
KR20050113420A (ko
Inventor
정훈
장정우
하용민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040038055A priority Critical patent/KR101053285B1/ko
Publication of KR20050113420A publication Critical patent/KR20050113420A/ko
Application granted granted Critical
Publication of KR101053285B1 publication Critical patent/KR101053285B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치의 패드부가 ACF 접촉에 의한 전식(부식) 방지와 신호 전달 특성을 향상시킨 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계; 상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계; 상기 화소 전극과 보호 패턴이 형성된 기판 상에 제 1 보호막을 도포한 다음 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 제 1 보호막 상에 금속막을 증착하고 식각하여 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계; 및 상기 소스/드레인 전극이 형성된 기판 상에 제 2 보호막을 도포하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
액정표시장치, 반사, 투과, 패드, 신호, ITO, 패턴

Description

액정표시장치 제조방법{METHOD FOR MANUFACTURING LCD}
도 1은 종래 기술에 따른 반사투과형 액정표시장치의 구조를 개략적으로 도시한 도면.
도 2a 내지 도 2f는 종래 기술에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면.
도 3a는 종래 기술에 따른 액정표시장치 패드 영역을 도시한 평면도.
도 3b는 상기 도 3a의 A-A' 영역을 절단한 단면도.
도 4a 내지 도 4f는 본 발명에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면.
도 5a는 본 발명에 따른 액정표시장치 패드 영역을 도시한 평면도.
도 5b는 상기 도 5a의 B-B' 영역을 절단한 단면도.
도 6은 본 발명의 다른 실시 예를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
100: 하부 기판 101: 버퍼층
102: 게이트 절연막 103: 층간 절연막
104: 보호막 106: 감광막
114: 채널층 118: 게이트 전극
120: 보호 패턴 130: 게이트 패턴
135: 콘택부
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치의 패드부가 ACF(Anisotropic Conductive Film) 접촉에 의한 전식 방지와 신호 전달 특성을 향상시킨 액정표시장치 제조방법에 관한 것이다.
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display) 분야가 발전하고 있다. 최근까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있다.
그러나, 최근 들어 소형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판 표시소자(Flat panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시소자(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)가 개발되었다.
상기 TFT-LCD의 동작을 살펴보면, 박막 트랜지스터에 의해 임의의 화소(pixel)가 스위칭 되면, 스위칭된 임의의 화소는 하부 광원의 빛 투과 량을 조절할 수 있게 한다.
상기 스위칭 소자는 반도체 층을 비정질 실리콘으로 형성한, 비정질 실리콘 박막 트랜지스터(amorphous silicon thin film transistor ; a-Si:H TFT)가 주류를 이루고 있다. 이는 비정질 실리콘 박막이 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하기 때문이다.
일반적으로 사용되는 TFT-LCD는 패널의 하부에 위치한 백라이트라는 광원의 빛에 의해 영상을 표현하는 방식을 써왔다.
그러나, TFT-LCD는 백라이트에 의해 입사된 빛의 3∼8%만 투과하는 매우 비효율적인 광 변조기이다.
두 장의 편광판의 투과율은 45%, 하판과 상판의 유리 두 장의 투과율은 94%, TFT어레이 및 화소의 투과율은 약 65%, 컬러필터의 투과율은 27%라고 가정하면 TFT-LCD의 광 투과율은 약 7.4%이다.
그래서, 액정표시장치의 외부 광원과 내부 광원을 디스플레이를 위한 광원으로 사용할 수 있는 반사투과형 액정표시장치가 제안되어져 왔는데, 그 구조는 다음과 같다.
도 1은 종래 기술에 따른 반사투과형 액정표시장치의 구조를 개략적으로 도시한 도면이다.
도 1에 도시된 바와 같이, 일반적인 반사투과형 액정표시장치의 구조는 크게 컬러 필터 기판과 어레이 기판 및 액정층으로 구분되는데, 상기 컬러 필터 기판은 투명성 절연 기판(20) 상에 크롬을 이용하여 블랙 매트릭스(23)가 형성되어 있고, 상기 블랙 매트릭스(23)가 형성된 내부 공간에 R, G, B 컬러 필터층(25)이 형성되어 있으며, 화소에서 사용하는 공통 전압을 인가하기 위하여 투명 금속으로 형성된 공통전극(21)이 배치되어 있다.
그리고, 상기 컬러 필터 기판과 대응하는 상기 어레이 기판은 투명성 절연 기판으로된 하부 기판(10) 상에 다수개의 게이트 배선(12)과 데이터 배선(11)을 수직으로 교차시켜 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에 스위칭 동작을 하는 TFT(15)와 투과 영역의 화소 전극(13b) 및 반사 영역의 반사 판(13a)이 형성되어 있다.
상기 어레이 기판과 컬러 필터 기판은 액정층(30)을 사이에 두고 합착되며, 상기 어레이 기판에 배치되어 있는 게이트 배선(12)으로부터 구동 신호에 의해 TFT가 턴온(Turn On)되면, 데이터 배선(11)으로부터 데이터 신호가 턴 온(turn on)된 TFT(15)의 드레인 전극과 연결된 화소 전극에 전달된다.
상기 컬러 필터 기판 상에 배치되어 있는 상기 공통전극(21)과 데이터 신호 전압이 인가된 화소 전극(13b)의 전압에 의해 액정의 배열을 바꾸어 각화소별로 투과율을 다르게 하여, 외부에서 입사되는 광 또는 내부의 백라이트에서 입사되는 광을 이용하여 화상을 디스플레이 한다.
이와 같이 반투과형 액정표시장치는 밝은 낮에는 외부광을 주로 이용하여 화상을 디스플레이하고, 어두운 밤이나 공간에서는 내부 광원을 주로 이용함으로 화상 품질을 유지하면서 전력소비를 감소시킬 수 있는 이점이 있다.
도 2a 내지 도 2f는 종래 기술에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면이다.
도 2a에 도시된 바와 같이, 박막 트랜지스터 영역과 패드 영역을 도시하였다.
먼저, 하부 기판(10)의 전 영역 상에 버퍼층(buffer: 1)을 형성한 다음, 비정질 실리콘을 상기 버퍼층(1)이 형성된 하부 기판(10) 상에 형성한 다음, 이를 저온 열처리하여 다결정화(poly crystallization)시킨다.
상기 비정질 실리콘이 폴리 실리콘으로 결정화되면, 결정화된 상기 폴리 실리콘 상에 마스크 공정을 진행하여 TFT가 형성될 영역 상에 채널층(14)을 패터닝하여 형성한다.
그런 다음, 도 2b에 도시된 바와 같이, 상기 채널층(14)이 형성된 하부 기판(10)의 전 영역 상에는 게이트 절연막(2)을 도포하고, 계속해서 게이트 금속막을 증착한 다음, 식각하여 게이트 전극(18)을 형성한다.
이때, 상기 게이트 전극(18)은 상기 채널층(14) 상부에 형성되고, 패드 영역 상에는 버퍼층(1)과 게이트 절연막(2)이 형성된다.
상기와 같이, 게이트 전극(18)이 형성되면 도 2c에 도시된 바와 같이, 상기 하부 기판(10) 상에 층간절연막(3)을 기판의 전 영역에 도포하고, ITO 투명 금속막을 증착한 다음, 식각하여 화소 전극(13b)을 형성한다.
이때, 패드 영역 상에는 ITO 금속막을 패터닝하여 ACF(Anisotropic Conductive Film) 금속과의 접촉시 패드 표면에 전식(부식)이 발생하는 것을 방지하기 위한 보호 패턴(20)을 형성한다.
상기와 같이 하부 기판(10) 상에 화소 전극(13b)이 형성되면, 도 2d에 도시된 바와 같이, 보호막(4)을 기판의 전 영역 상에 도포한 다음, 콘택홀(contact hole) 공정을 진행한다.
상기 보호막(4) 상에 형성되는 콘택홀은 상기 화소 전극(13b)과 채널층(14) 및 드레인 전극(17b)이 전기적으로 연결될 수 있는 영역에 상기 채널층(14)이 오픈 되도록 홀을 형성한다.
또한, 패드 영역에서는 상기 보호 패턴(20) 상에 도포되어 있는 보호막(4)을 식각하여 상기 보호 패턴(20)이 외부로 노출되도록 한다.
그런 다음, 금속막을 기판(10)의 전 영역에 증착하고 식각하여 소스/드레인 전극(17a, 17b)을 형성하여 TFT를 완성한다.
상기와 같이 소스/드레인 전극(17a, 17b)이 형성되면, 도 2e에 도시된 바와 같이, 하부 기판(10)의 전 영역 상에 포토 아크릴 성분의 감광막(6)을 도포하고, 반사 전극이 형성될 영역에 감광막(6)이 남도록 패터닝한다.
이때, 상기 감광막(6) 상에 형성될 반사 전극의 반사율을 높이기 위하여 상기 감광막(6) 표면을 요철구조(embossing)로 형성한다.
그런 다음, 도 2f에 도시된 바와 같이, 반사율이 높은 금속막을 증착하고, 이를 식각하여 반사전극(13a)을 형성한다.
상기 반사 전극(13a)은 요철 구조를 갖는 상기 감광막(6) 패턴을 따라 증착되기 때문에 요철 구조로 형성되고, 이것은 외부 광의 반사율을 향상시키는 역할을 하게 된다.
도 3a는 종래 기술에 따른 액정표시장치 패드 영역을 도시한 평면도이다.
도 3a에 도시된 바와 같이, 패드 영역 상에는 ITO 투명 금속으로 패터닝된 보호 패턴(20) 상에 보호막(4)이 오픈된 구조를 하고 있다.
정확하게는 상기 보호막(4)과 감광막(미도시)이 오픈된 구조로 되어 있어, 상기 보호 패턴(20)이 외부로 노출되도록 하고 있다.
그리고 상기 보호 패턴(20)은 소스/드레인 전극 형성시에 데이터 패드(21)와 전기적으로 연결된다.
도 3b는 상기 도 3a의 A-A' 영역을 절단한 단면도이다.
도 3b에 도시된 바와 같이, 하부 기판(10) 상에 버퍼층(1), 게이트 절연막(2), 층간절연막(3)이 적층 형태로 형성되어 있고, 상기 층간절연막(3) 상에 보호 패턴(20)이 형성되어 있다.
상기 보호 패턴(20) 상에 형성되어 있는 보호막(4)과 감광막(6)은 상기 보호 패턴을 외부로 노출시키기 위해서 콘택홀을 형성하였다.
상기 보호 패턴(20)은 ACF(Anisotropic Conductive Film)와 전기적으로 접촉하여 액정표시장치의 패드 영역에 신호를 공급한다.
상기와 같은 구조를 갖는 액정표시장치의 패드 구조는 ACF와 패드 금속이 직접 접촉하면, 패드 금속막 표면이 전식(부식)되는 문제점이 발생하여 ITO 금속으로 패터닝된 보호 패턴을 형성하였다.
하지만, ITO 금속은 게이트 또는 데이터 배선의 금속에 비해서 전기적 저항이 높기 때문에 신호 전달이 원활하지 않거나 신호 왜곡이 발생하는 문제점이 있다.
또한, 이러한 신호 왜곡을 방지하기 위해서 패드부와 ACF를 집적 전기적으로 접촉시키면, 패드 표면에 전식이 발생하게 된다.
본 발명은, 액정표시장치 패드 구조를 전기적 저항 없이 ACF와 연결시키고, 아울러 ACF와 접촉할 때 패드 표면에 발생되는 전식 불량을 방지할 수 있도록 한 액정표시장치 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;
상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;
상기 화소 전극과 보호 패턴이 형성된 기판 상에 제 1 보호막을 도포한 다음 콘택홀을 형성하는 단계;
상기 콘택홀이 형성된 제 1 보호막 상에 금속막을 증착하고 식각하여 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계; 및
상기 소스/드레인 전극이 형성된 기판 상에 제 2 보호막을 도포하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 콘택부는 적어도 두 개 이상이고, 상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 한다.
또한, 본 발명에 따른 액정표시장치 제조방법은,
버퍼층과 채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;
상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;
상기 화소 전극과 보호 패턴이 형성된 기판 상에 보호막을 도포한 다음 콘택홀을 형성하는 단계;
상기 콘택홀이 형성된 보호막 상에 금속막을 증착하고 식각하여, 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계;
상기 소스/드레인 전극이 형성된 기판 상에 감광막을 도포하여 요철 구조로 패터닝하는 단계; 및
상기 요철구조로 패터닝된 감광막 상에 금속막을 증착하고 식각하여 반사 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 콘택부는 적어도 두 개 이상이고, 상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 한다.
삭제
삭제
삭제
본 발명에 의하면, 액정표시장치 패드 구조를 전기적 저항 없이 ACF와 연결시키고, 아울러 ACF와 접촉할 때, 패드 표면에 발생되는 전식 불량을 방지할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4a 내지 도 4f는 본 발명에 따른 반사투과형 액정표시장치 제조 공정을 도시한 도면이다.
도 4a에 도시된 바와 같이, 하부 기판(100)의 전 영역 상에 버퍼층(buffer: 101)을 형성한 다음, 비정질 실리콘을 상기 버퍼층(101)이 형성된 하부 기판(100) 상에 형성하고, 이를 저온 열처리하여 다결정화(poly crystallization)시킨다.
상기 비정질 실리콘이 폴리 실리콘으로 결정화되면, 결정화된 상기 폴리 실리콘 상에 마스크 공정을 진행하여 TFT가 형성될 영역 상에 채널층(114)을 패터닝 하여 형성한다.
그런 다음, 도 4b에 도시된 바와 같이, 상기 채널층(114)이 형성된 하부 기판(100)의 전 영역 상에는 게이트 절연막(102)을 도포하고, 계속해서 게이트 금속막을 증착한 다음, 식각하여 게이트 전극(118)과 패드 영역 상에 게이트 패턴(130)을 형성한다.
상기 게이트 패턴(130)은 패드 영역의 전식(부식)을 방지하기 위하여 형성하는 ITO 금속으로된 보호 패턴이 전기적 저항이 높은 단점을 보완하는 역할을 한다.
따라서, 상기 보호 패턴보다 저항이 낮은 금속으로 형성하는데, 본 발명에서는 게이트 배선과 동일한 금속을 사용하였다.
이때, 상기 게이트 전극(118)은 상기 채널층(114) 상부에 형성되고, 상기 게이트 패턴(130)은 패드 영역 상에 형성된다.
상기와 같이, 게이트 전극(118)과 게이트 패턴(130)이 형성되면 도 4c에 도시된 바와 같이, 상기 하부 기판(100) 상에 층간절연막(103)을 기판의 전 영역에 도포하고, ITO 투명 금속막을 증착한 다음, 이를 식각하여 화소 전극(113b)을 형성한다.
이때, 패드 영역 상에는 ITO 금속막을 패터닝하여 ACF(Anisotropic Conductive Film) 금속과의 접촉시 패드 표면에 전식(부식)이 발생하는 것을 방지하기 위해 보호 패턴(120)을 형성한다.
상기 화소 전극(113b)은 이후 형성될 드레인 전극과의 전기적 콘택(contact)을 위해서 상기 드레인 전극과 전기적으로 연결될 영역에 홀이 형성되어 있고, 상 기 패드 영역 상에 형성된 보호 패턴(120)은 상기 게이트 패턴(130)과 전기적 연결을 위해서 다수개의 홀이 형성되어 있다.
상기와 같이 하부 기판(100) 상에 화소 전극(113b)이 형성되면, 도 4d에 도시된 바와 같이, 보호막(104)을 기판의 전 영역 상에 도포한 다음, 콘택홀 공정을 진행한다.
상기 보호막(104) 상에 형성되는 콘택홀은 상기 화소 전극(113b)과 채널층(114) 및 드레인 전극(117b)이 전기적으로 연결될 수 있는 영역에 상기 채널층(114)이 오픈되도록 홀을 형성한다.
또한, 패드 영역에서는 상기 보호 패턴(120) 상에 도포되어 있는 보호막(104)과 상기 보호 패턴(120)에 형성되어 있는 홀을 관통하여, 상기 보호 패턴(120)과 게이트 패턴(130) 사이에 형성되어 있는 층간절연막(103)을 식각하여, 상기 게이트 패턴(130)이 노출되도록 한다.
그런 다음, 금속막을 기판(100)의 전 영역에 증착하고 식각하여 소스/드레인 전극(117a, 117b)을 형성한다.
상기 드레인 전극(117b)은 상기 화소 전극(113b)과 채널층(114)에 전기적으로 연결되고, 패드 영역에서는 상기 보호 패턴(120)과 게이트 패턴(130)이 소스/드레인 전극 금속으로된 콘택부(135)에 의해서 전기적으로 연결된다.
상기와 같이, 소스/드레인 전극(117a, 117b)과 콘택부(135)가 형성되면, 도 4e에 도시된 바와 같이, 하부 기판(100)의 전 영역 상에 포토 아크릴 성분의 감광막(106)을 도포하고, 반사 전극이 형성될 영역에 감광막(106)이 존재할 수 있도록 패터닝한다.
그리고 패드 영역에서는 보호 패턴(120)과 콘택부(135)가 외부로 노출될 수 있도록 상기 감광막(106)을 제거시킨다.
이때, 상기 감광막(106) 상에 형성될 반사 전극의 반사율을 높이기 위해서 상기 감광막(106) 표면을 요철 구조(embossing)로 형성한다.
그런 다음, 도 4f에 도시된 바와 같이, 반사율이 높은 금속막을 증착하고, 이를 식각하여 반사 전극(113a)을 형성한다.
상기 반사 전극(113a)은 요철 구조를 갖는 상기 감광막(106) 패턴을 따라 형성되기 때문에 요철 구조를 갖고 있어, 외부 광의 반사율을 향상시켰다.
도 5a는 본 발명에 따른 액정표시장치 패드 영역을 도시한 평면도이다.
도 5a에 도시된 바와 같이, 패드 영역 상에는 게이트 전극이 형성된층과 동일한 층 상에 게이트 패턴(130)이 형성되어 있고, 상기 게이트 패턴(130) 상에는 층간 절연막(미도시)을 사이에 두고 ITO 투명 금속으로 패터닝된 보호 패턴(120)이 형성되어 있다.
그리고 상기 보호 패턴(120) 형성되어 있는 보호막(104)을 오픈 시켜, 상기 보호 패턴(120), 상기 보호 패턴(120)과 게이트 패턴(130)을 전기적으로 연결시키는 콘택부(135)를 외부로 노출시켰다.
그리고 상기 보호 패턴(120)은 소스/드레인 전극 형성시에 데이터 패드(21)와 전기적으로 연결되어 있다.
도 5b는 상기 도 3a의 B-B' 영역을 절단한 단면도이다.
도 5b에 도시된 바와 같이, 하부 기판(100) 상에 버퍼층(101), 게이트 절연막(102)이 형성되어 있고, 상기 게이트 절연막(102) 상에는 게이트 패턴(130)이 형성되어 있다.
상기 게이트 패턴(130) 상에는 층간 절연막(103)을 사이에 두고, 보호 패턴(120)이 형성되어 있으며, 상기 보호 패턴(120)과 게이트 패턴(130)은 콘택부(135)에 의해서 전기적으로 연결되어 있다.
그리고 상기 보호 패턴(120) 상에 형성되어 있는 보호막(104)과 감광막(106)은 상기 보호 패턴(120)과 콘택부(135)를 외부로 노출시키기 콘택홀이 형성되어 있는 구조를 하고 있다.
따라서, 상기 보호 패턴(120)은 ACF와 전기적으로 접촉되면서, 패드 표면에 전식(부식)이 발생하는 문제점을 제거하고, 상기 게이트 패턴(130)과 콘택부(135)는 신호 전달을 위한 저 저항 배선 역할을 하여 신호 왜곡 없이 패드 영역에 신호가 전달될 수 있도록 하였다.
상기에서는 반사투과형 액정표시장치를 중심으로 설명하였지만, 투과형 액정표시장치의 경우에도 그대로 사용할 수 있는데, 도 6은 본 발명의 다른 실시 예를 도시한 도면이다.
도 6에 도시된 바와 같이, 하부 기판(200)의 전 영역 상에 버퍼층(buffer: 201)을 형성한 다음, 비정질 실리콘을 상기 버퍼층(201)이 형성된 하부 기판(200) 상에 형성한 다음, 이를 저온 열처리하여 다결정화(poly crystallization)시킨다.
상기 비정질 실리콘이 폴리 실리콘으로 결정화되면, 결정화된 상기 폴리 실 리콘 상에 마스크 공정을 진행하여 TFT가 형성될 영역 상에 채널층(214)을 패터닝하여 형성한다.
그런 다음, 상기 하부 기판(200)의 전 영역 상에는 게이트 절연막(202)을 도포하고, 계속해서 게이트 금속막을 증착하고 식각하여, 게이트 전극(218)과 패드 영역 상에 게이트 패턴(230)을 형성한다.
상기 게이트 패턴(230)은 패드 영역의 전식(부식)을 방지하기 위하여 ITO 금속으로된 보호 패턴이 전기적 저항이 높은 단점을 보완하기 위하여 저항이 낮은 금속 패턴을 형성하기 위해서이다.
이때, 상기 게이트 전극(218)은 상기 채널층(114) 상부에 형성되고, 상기 게이트 패턴(230)은 패드 영역 상에 형성된다.
그런 다음, 상기 하부 기판(200) 상에 층간절연막(203)을 기판의 전 영역에 도포하고, ITO 투명 금속막을 증착한 다음, 이를 식각하여 화소 전극(213b)을 형성한다.
이때, 패드 영역 상에는 ITO 금속막을 패터닝하여 ACF(Anisotropic Conductive Film) 금속과의 접촉시 패드 표면에 전식(부식)이 발생하는 것을 방지하기 위한 보호 패턴(220)을 형성한다.
상기 화소 전극(213b)은 이후 형성될 드레인 전극과의 전기적 콘택(contact)을 위해서 상기 드레인 전극과 전기적으로 연결될 영역에 홀이 형성되어 있고, 상기 패드 영역 상에 형성된 보호 패턴(220)은 상기 게이트 패턴(230)과 전기적 연결을 위해서 다수개의 홀이 형성되어 있다.
상기와 같이 하부 기판(200) 상에 화소 전극(213b)이 형성되면, 상기 보호막(204)을 기판의 전 영역 상에 도포한 다음, 콘택홀 공정을 진행한다.
상기 보호막(204) 상에 형성되는 콘택홀은 상기 화소 전극(213b)과 채널층(214) 및 드레인 전극(217b)이 전기적으로 연결될 수 있는 영역에 상기 채널층(214)이 오픈되도록 홀을 형성한다.
또한, 패드 영역에서는 상기 보호 패턴(220) 상에 도포되어 있는 보호막(204)과 상기 보호 패턴(220)에 형성되어 있는 홀을 관통하여, 상기 보호 패턴(220)과 게이트 패턴(230) 사이에 형성되어 있는 층간 절연막(203)을 식각하여, 상기 게이트 패턴(230)이 노출되도록 한다.
그런 다음, 금속막을 기판(200)의 전 영역에 증착하고 식각하여 소스/드레인 전극(217a, 217b)을 형성한다.
상기 드레인 전극(217b)은 상기 화소 전극(213b)과 채널층(214)에 전기적으로 연결되고, 패드 영역에서는 상기 보호 패턴(220)과 게이트 패턴(230)이 소스/드레인 전극 금속으로된 콘택부(235)에 의해서 전기적으로 연결된다.
상기 소스/드레인 전극(217a, 217b)이 형성된 기판의 전 영역 상에 포토 아크릴 성분의 감광막(206)을 도포하여 평탄화하는데, 투과형 액정표시장치의 경우에는 상기 감광막(206)은 보호막 역할을 한다.
이때, 반사투과형 액정표시장치와 달리 반사 전극이 형성되지 않기 때문에 감광막(206)에 의하여 평탄화 처리만 한다.
따라서, 상기 감광막(206)은 투과형에서는 소자 보호를 위한 보호막 역할 및 표면 평탄화를 위한 오버코트층(overcoat) 역할을 한다.
상기와 같이 투과형 액정표시장치의 경우에도 패드 영역에서 ITO 보호 패턴에 의한 저항 증가로 신호 전달이 용이하지 못한 문제점을 게이트 패턴(230)과 콘택부(235)에 의해서 저 저항 패드를 형성하여 신호 왜곡을 방지하였다.
또한, ITO 금속막으로된 보호 패턴은 ACF 접촉에 의하여 발생하는 패드 표면 전식을 방지할 수 있도록 하였다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치 패드 구조를 전기적 저항 없이 ACF와 연결시키고, 아울러 ACF와 접촉에 의해서 패드 표면에 발생되는 전식 불량을 방지할 수 있는 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (9)

  1. 채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;
    상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;
    상기 화소 전극과 보호 패턴이 형성된 기판 상에 제 1 보호막을 도포한 다음 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 제 1 보호막 상에 금속막을 증착하고 식각하여 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계; 및
    상기 소스/드레인 전극이 형성된 기판 상에 제 2 보호막을 도포하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  2. 제 1 항에 있어서,
    상기 콘택부는 적어도 두 개 이상인 것을 특징으로 하는 액정표시장치 제조방법.
  3. 제 1 항에 있어서,
    상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  4. 버퍼층과 채널층이 형성된 기판 상에 절연막과 금속막을 차례대로 형성한 다음, 게이트 전극과 패드 영역에 게이트 패턴을 형성하는 단계;
    상기 게이트 전극과 게이트 패턴이 형성된 기판 상에 절연막을 도포하고, 투명 금속을 증착하고 식각하여 화소 전극과 상기 패드 영역 상에 보호 패턴을 형성하는 단계;
    상기 화소 전극과 보호 패턴이 형성된 기판 상에 보호막을 도포한 다음 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 보호막 상에 금속막을 증착하고 식각하여, 소스/드레인 전극과 패드 영역 상에 상기 보호 패턴과 게이트 패턴을 전기적으로 연결시키는 콘택부를 형성하는 단계;
    상기 소스/드레인 전극이 형성된 기판 상에 감광막을 도포하여 요철 구조로 패터닝하는 단계; 및
    상기 요철구조로 패터닝된 감광막 상에 금속막을 증착하고 식각하여 반사 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  5. 제 4 항에 있어서,
    상기 콘택부는 적어도 두 개 이상인 것을 특징으로 하는 액정표시장치 제조 방법.
  6. 제 4 항에 있어서,
    상기 게이트 패턴과 콘택부는 상기 보호 패턴과 전기적으로 연결되어 저 저항 패턴을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020040038055A 2004-05-28 2004-05-28 액정표시장치 제조방법 KR101053285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038055A KR101053285B1 (ko) 2004-05-28 2004-05-28 액정표시장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038055A KR101053285B1 (ko) 2004-05-28 2004-05-28 액정표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20050113420A KR20050113420A (ko) 2005-12-02
KR101053285B1 true KR101053285B1 (ko) 2011-08-01

Family

ID=37288037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038055A KR101053285B1 (ko) 2004-05-28 2004-05-28 액정표시장치 제조방법

Country Status (1)

Country Link
KR (1) KR101053285B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769435B1 (ko) * 2005-11-30 2007-10-22 삼성에스디아이 주식회사 액정 표시 장치
KR102179563B1 (ko) 2014-10-28 2020-11-18 삼성디스플레이 주식회사 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066904A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반사전극을 갖는 액정표시장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066904A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반사전극을 갖는 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20050113420A (ko) 2005-12-02

Similar Documents

Publication Publication Date Title
CN100440017C (zh) 液晶显示器及其制造方法
US8400606B2 (en) Liquid crystal display apparatus and method of manufacturing the same
KR101252001B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100531410B1 (ko) 반사투과형 액정표시장치의 어레이 기판 및 그의 제조 방법
US6490019B2 (en) Reflective liquid crystal display device and the fabricating method thereof
KR20040100489A (ko) 반사투과형 액정표시장치 및 그 제조방법
US6781653B2 (en) LCD device having a reflective electrode and a fabricating method thereof
GB2431504A (en) Array substrate for liquid crystal display with increased storage capacitance
KR20090060756A (ko) 표시 패널 및 이의 제조방법
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20070188682A1 (en) Method for manufacturing a display device
US6808868B2 (en) Method for manufacturing a substrate for a display panel
KR20080011948A (ko) 양면 표시 장치 및 이의 제조 방법
US8441012B2 (en) Array substrate, method for manufacturing array substrate, and display device
KR20080056813A (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101053285B1 (ko) 액정표시장치 제조방법
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101108380B1 (ko) 액정표시장치 및 그 제조방법
KR100793723B1 (ko) 반사-투과형 액정표시장치 및 그 제조방법
KR100878202B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
KR100744401B1 (ko) 반투과형 액정표시장치의 어레이 기판 및 이의 제조 방법
KR100852169B1 (ko) 액정표시장치 및 이에 이용되는 어레이 기판의 제조방법
KR20050104785A (ko) 액정표시장치 및 그 제조방법
KR20060017964A (ko) 반투과형 액정 표시 장치 및 반투과형 액정 표시 장치용색필터 표시판
KR20060079695A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9