CN106783532B - 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 - Google Patents
一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 Download PDFInfo
- Publication number
- CN106783532B CN106783532B CN201611033946.3A CN201611033946A CN106783532B CN 106783532 B CN106783532 B CN 106783532B CN 201611033946 A CN201611033946 A CN 201611033946A CN 106783532 B CN106783532 B CN 106783532B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- thin film
- amorphous silicon
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 11
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 98
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 14
- 239000002346 layers by function Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000005224 laser annealing Methods 0.000 abstract description 12
- 239000013078 crystal Substances 0.000 abstract description 10
- 238000002425 crystallisation Methods 0.000 abstract description 4
- 230000008025 crystallization Effects 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 description 26
- 230000000694 effects Effects 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种低温多晶硅薄膜的制备方法，所述方法包括：在基板上形成金属层；利用第一光罩对所述金属层进行曝光显影，得到金属图案，所述金属图案包括镂空的硅岛区和位于所述硅岛区左右侧或者上下侧的金属区；在所述金属图案上形成非晶硅层；对所述非晶硅层进行高温处理和激光退火，进而使所述非晶硅层形成多晶硅薄膜。本发明还提供一种薄膜晶体管、阵列基板以及液晶显示面板。本发明提供的低温多晶硅薄膜的制备方法中，通过在基板上形成金属图案，使得金属区与硅岛区形成温度差，非晶硅层重结晶时，在低温区形成晶粒结晶的起点，向温度较高的硅岛区侧向结晶，形成均匀的、较大的多晶硅晶粒、具有很高的电子迁移率的低温多晶硅薄膜。
Description
技术领域
本发明涉及显示面板技术领域，特别是涉及一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板。
背景技术
随着平面显示技术的发展，具有高分辨率、低能耗的液晶显示面板的需求越来越大。非晶硅的电子迁移率较低，而低温多晶硅可以在低温下制作，且低温多晶硅的电子迁移率比非晶硅的电子迁移率高20-100倍。在使用低温多晶硅的情况下，可以将薄膜晶体管以及像素做到更小，以达到高分辨率的要求。此外，低温多晶硅制作的半导体器件使得液晶显示器能量消耗率低。低温多晶硅较于非晶硅具有如此多的优点，使得低温多晶硅得到了广泛地研究和应用。
发明内容
本发明主要解决的技术问题是提供一种低温多晶硅薄膜的制备方法，能够获取晶粒均匀、较大的多晶硅。
为解决上述技术方案，本发明提供的一种技术方案是：提供一种低温多晶硅薄膜的制备方法，所述方法包括：
在基板上形成金属层；
利用第一光罩对所述金属层进行曝光显影，得到金属图案，所述金属图案包括镂空的硅岛区和位于所述硅岛区左右侧或者上下侧的金属区；
在所述金属图案上形成非晶硅层；
对所述非晶硅层进行高温处理和激光退火，进而使所述非晶硅层形成多晶硅薄膜。
其中，所述对所述非晶硅层进行高温处理和激光退火，进而使所述非晶硅层形成多晶硅薄膜的步骤之后，还包括：
利用所述第一光罩对所述多晶硅薄膜进行曝光显影，进而去掉所述金属区。
其中，所述在基板上形成金属层的步骤，包括：
在基板上依次形成第一隔离层、金属层。
其中，所述第一隔离层的厚度范围为
其中，所述在所述金属图案上形成非晶硅层的步骤之前，包括：
在所述金属图案上形成第二隔离层；
在所述第二隔离层上形成第一辅助功能层；
在所述第一辅助功能层上形成非晶硅层。
其中，所述对所述非晶硅层进行高温处理和激光退火，进而使所述非晶硅层形成多晶硅薄膜的步骤之前，包括：
在所述非晶硅层上形成第二辅助功能层；
所述对所述非晶硅层进行高温处理和激光退火，进而使所述非晶硅层形成多晶硅薄膜的步骤，包括：
所述对形成有所述氧化硅层的所述非晶硅层进行高温处理和激光退火，进而使所述非晶硅层形成多晶硅薄膜。
其中，所述非晶硅层的厚度范围为
为解决上述技术方案，本发明提供的另一种技术方案是：提供一种薄膜晶体管，所述薄膜晶体管包括如上所述的制备方法获得的低温多晶硅薄膜。
为解决上述技术方案，本发明提供的又一种技术方案是：提供一种阵列基板，所述阵列基板包括如上所述的薄膜晶体管。
为解决上述技术方案，本发明提供的又一种技术方案是：提供一种液晶显示面板，所述液晶显示面板包括如上所述的阵列基板。
本发明的有益效果是：区别于现有技术的情况，本发明提供的低温多晶硅薄膜的制备方法中，通过在基板上形成金属图案，使得金属区与硅岛区形成温度差，非晶硅层重结晶时，在低温区形成晶粒结晶的起点，向温度较高的硅岛区侧向结晶，形成均匀的、较大的多晶硅晶粒、具有很高的电子迁移率的低温多晶硅薄膜。
附图说明
图1是本发明提供的低温多晶硅薄膜的制备方法的步骤流程示意图；
图2是本发明提供的低温多晶硅薄膜的制备方法中形成的金属层的示意图；
图3是本发明提供的低温多晶硅薄膜的制备方法中形成的金属图案的示意图；
图4是本发明提供的低温多晶硅薄膜的制备方法中形成的非晶硅层的示意图；
图5是本发明提供的低温多晶硅薄膜的制备方法中高温处理的过程示意图；
图6是本发明提供的低温多晶硅薄膜的制备方法形成的低温多晶硅薄膜的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
请参阅图1至图6，本发明提供一种低温多晶硅薄膜的制备方法，方法包括：
步骤S101，请参阅图2，在基板10上形成金属层20。
可以理解，金属层20通过物理气相沉积的方式形成在基板10上。
其中，在基板10上形成金属层20的步骤，包括：
在基板10上依次形成第一隔离层30、金属层20。
第一隔离层30用于防止基板10上的离子杂质扩散，从而影响后续形成的膜层的作用效果。第一隔离层30可为氮化硅层、二氧化硅层或氮化硅层和二氧化硅层的复合层。当第一隔离层30为氮化硅层和二氧化硅层的复合层时，氮化硅层与基板10直接接触，从而达到更佳的隔离效果。
第一隔离层30的厚度范围为
可以理解，基板10可为但不限于为柔性基板10或玻璃基板10。
可以理解，金属层20的材料选自为钼或钛。
步骤S102，请参阅图3，利用第一光罩对金属层20进行曝光显影，得到金属图案21，金属图案21包括镂空的硅岛区23和位于硅岛区23左右侧或者上下侧的金属区25。
其中，利用第一光罩对金属层20进行曝光显影的步骤，具体为：使用多晶硅道光罩以及负性光阻，刻画出硅岛区23以及金属区25，再通过湿蚀刻或干蚀刻的方式去除硅岛区23对应的区域，得到金属图案21。
可以理解，金属区25间隔设置在第一隔离层30的表面。
步骤S103，请参阅图4，在金属图案21上形成非晶硅层40。
非晶硅层40的厚度范围为
例如
等。
可以理解，非晶硅层40通过物理气相沉积的方式形成在金属图案21上，并覆盖硅岛区23以及金属区25。
可以理解，在金属图案21上形成非晶硅层40的步骤之前，进一步包括：
在金属图案21上形成第二隔离层50；
在第二隔离层50上形成第一辅助功能层60；
在第一辅助功能层60上形成非晶硅层40。
其中，第二隔离层50为氮化硅材料制成，以进一步防止基板10上的离子杂质扩散至非晶硅层40。第二隔离层50的厚度范围为
例如
等。
第一辅助功能层60为二氧化硅材料制成，以辅助非晶硅重结晶形成多晶硅。第一辅助功能层60的厚度范围为
例如
等。
可以理解，二氧化硅的晶格与多晶硅的晶格较为相似，从而在后续步骤中有助于非晶硅层40形成低温多晶硅薄膜。
步骤S104，对非晶硅层40进行高温处理和激光退火，进而使非晶硅层40形成低温多晶硅薄膜。
可以理解，请参阅图4，通过高温处理使得非晶硅层40呈熔融状态，因靠近金属区25的区域散热速度更快，使得该区域温度较低，而远离金属区25的区域散热较慢，温度较高，如此，形成一个温度差。多晶硅在重结晶时按照低能量向高能量方向结晶，使得非晶硅层40自温度较低的区域为起点向温度较高的区域侧向结晶，形成低温多晶硅薄膜。
可以理解，非晶硅层40重结晶时，在靠近金属区25的低温区形成晶粒结晶的起点，向温度较高硅岛区23侧向结晶，由此获得了方向可控且具有较大的多晶硅晶粒的低温多晶硅薄膜。
可以理解，对非晶硅层40进行高温处理和激光退火可通过准分子激光照射的方式进行。
可以理解，对非晶硅层40进行高温处理和激光退火，进而使非晶硅层40形成低温多晶硅薄膜的步骤之前，进一步包括：
在非晶硅层40上形成第二辅助功能层70；
对非晶硅层40进行高温处理和激光退火，进而使非晶硅层40形成低温多晶硅薄膜的步骤，包括：
对形成有氧化硅层的非晶硅层40进行高温处理和激光退火，进而使非晶硅层40形成低温多晶硅薄膜。
可以理解，第二辅助功能层70为二氧化硅材料制成，以进一步辅助非晶硅重结晶形成多晶硅。
可以理解，第二辅助功能层70通过臭氧氧化处理形成。
可以理解，在形成第二辅助功能层70的步骤之前，进一步包括步骤：
用氢氟酸对非晶硅层40进行处理，以使得非晶硅层40的表面较为平整。
请参阅图5，对非晶硅层40进行高温处理和激光退火，进而使非晶硅层40形成低温多晶硅薄膜的步骤之后，进一步包括：
利用第一光罩对多晶硅薄膜进行曝光显影，进而去掉金属区25。
具体的，使用非晶硅道光罩和正性光阻保护结晶出的硅岛，采用干蚀刻或者湿刻蚀的方式刻蚀掉金属区25，留下侧向结晶的硅岛。
本发明提供的低温多晶硅薄膜的制备方法中，通过在基板10上形成金属图案21，使得金属区25与硅岛区23形成温度差，非晶硅层40重结晶时，在低温区形成晶粒结晶的起点，向温度较高的硅岛区23侧向结晶，形成均匀的、较大的多晶硅晶粒、具有很高的电子迁移率的低温多晶硅薄膜。
本发明还提供一种薄膜晶体管，薄膜晶体管包括如上的制备方法获得的低温多晶硅薄膜。
本发明提供的薄膜晶体管中的低温多晶硅薄膜的晶粒均匀、较大，且具有很高的电子迁移率，使得晶体管具有很高的电子迁移率以及稳定的电性能。
本发明还提供一种阵列基板，阵列基板包括如上的薄膜晶体管。
本发明提供的的阵列基板中的薄膜晶体管具有很高的电子迁移率以及稳定的电性能，大大提高了阵列基板的质量。
本发明还提供一种液晶显示面板，液晶显示面板包括如上的阵列基板。
本发明提供的液晶显示面板中的阵列基板所使用的薄膜晶体管具有很高的电子迁移率以及稳定的电性能，从而大大提高了液晶显示面板的使用质量以及所显示的效果。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种低温多晶硅薄膜的制备方法，其特征在于，所述方法包括：
在基板上形成金属层；
利用第一光罩对所述金属层进行曝光显影，得到金属图案，所述金属图案包括镂空的硅岛区和位于所述硅岛区左右侧或者上下侧的金属区；
在所述金属图案上形成第二隔离层，所述第二隔离层为氮化硅材料制成；
在所述第二隔离层上形成第一辅助功能层，所述第一辅助功能层为二氧化硅材料制成；
在所述第一辅助功能层上形成非晶硅层；
在所述非晶硅层上形成第二辅助功能层，所述第二辅助功能层为二氧化硅材料制成，所述二氧化硅材料是通过臭氧氧化处理形成的；
提供一准分子激光束以在所述基板形成有所述非晶硅层的一侧进行照射，进而使所述非晶硅层形成多晶硅薄膜；
利用所述第一光罩对所述多晶硅薄膜进行曝光显影，进而去掉所述金属区。
2.根据权利要求1所述的制备方法，其特征在于，所述在基板上形成金属层的步骤，包括：
在基板上依次形成第一隔离层、金属层。
3.根据权利要求2所述的制备方法，其特征在于，所述第一隔离层的厚度范围为
4.根据权利要求1所述的制备方法，其特征在于，所述非晶硅层的厚度范围为
5.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括通过权利要求1-4任一项所述的制备方法获得的低温多晶硅薄膜。
6.一种阵列基板，其特征在于，所述阵列基板包括权利要求5所述的薄膜晶体管。
7.一种液晶显示面板，其特征在于，所述液晶显示面板包括权利要求6所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611033946.3A CN106783532B (zh) | 2016-11-18 | 2016-11-18 | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611033946.3A CN106783532B (zh) | 2016-11-18 | 2016-11-18 | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783532A CN106783532A (zh) | 2017-05-31 |
| CN106783532B true CN106783532B (zh) | 2020-03-31 |
Family
ID=58971050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611033946.3A Active CN106783532B (zh) | 2016-11-18 | 2016-11-18 | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783532B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172543A (zh) * | 2018-01-12 | 2018-06-15 | 武汉华星光电半导体显示技术有限公司 | 一种柔性基底的剥离方法以及衬底基板 |
| CN112397379A (zh) * | 2020-11-16 | 2021-02-23 | 浙江大学 | 激光局域退火非晶多晶复合光电子集成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1700429A (zh) * | 2004-05-17 | 2005-11-23 | 统宝光电股份有限公司 | 应用于高效能薄膜晶体管的多晶硅退火结构及其方法 |
| CN102290335A (zh) * | 2010-06-16 | 2011-12-21 | 三星移动显示器株式会社 | 使硅层结晶的方法和制造薄膜晶体管的方法 |
| CN104465319A (zh) * | 2014-10-30 | 2015-03-25 | 深圳市华星光电技术有限公司 | 低温多晶硅的制作方法及tft基板的制作方法 |
| CN105957805A (zh) * | 2016-06-29 | 2016-09-21 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492238B2 (en) * | 2008-08-14 | 2013-07-23 | Board Of Regents, The University Of Texas System | Method and apparatus for fabricating piezoresistive polysilicon by low-temperature metal induced crystallization |
-
2016
- 2016-11-18 CN CN201611033946.3A patent/CN106783532B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1700429A (zh) * | 2004-05-17 | 2005-11-23 | 统宝光电股份有限公司 | 应用于高效能薄膜晶体管的多晶硅退火结构及其方法 |
| CN102290335A (zh) * | 2010-06-16 | 2011-12-21 | 三星移动显示器株式会社 | 使硅层结晶的方法和制造薄膜晶体管的方法 |
| CN104465319A (zh) * | 2014-10-30 | 2015-03-25 | 深圳市华星光电技术有限公司 | 低温多晶硅的制作方法及tft基板的制作方法 |
| CN105957805A (zh) * | 2016-06-29 | 2016-09-21 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783532A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| US9269820B2 (en) | Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof | |
| WO2015172543A1 (zh) | 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法 | |
| TW200832714A (en) | Fabricating method for low temperatyue polysilicon thin film | |
| WO2015188522A1 (zh) | 薄膜晶体管及其制作方法、显示装置 | |
| WO2016202062A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| US20200168456A1 (en) | Low-temperature polysilicon (ltps), thin film transistor (tft), and manufacturing method of array substrate | |
| JP2008252108A (ja) | 半導体装置 | |
| CN105470312A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| JP2006024887A (ja) | 半導体装置及びその製造方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| CN106783532B (zh) | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 | |
| CN104716092B (zh) | 阵列基板的制造方法及制造装置 | |
| WO2015192558A1 (zh) | 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 | |
| US20150249006A1 (en) | Method of defining poly-silicon growth direction | |
| WO2019014966A1 (zh) | 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| WO2018109996A1 (ja) | 酸化物半導体装置の製造方法 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 | |
| WO2015188542A1 (zh) | 低温多晶硅薄膜晶体管的制作方法和阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |