KR101039970B1 - 반도체층 형성방법 및 발광 소자 제조방법 - Google Patents

반도체층 형성방법 및 발광 소자 제조방법 Download PDF

Info

Publication number
KR101039970B1
KR101039970B1 KR1020100012759A KR20100012759A KR101039970B1 KR 101039970 B1 KR101039970 B1 KR 101039970B1 KR 1020100012759 A KR1020100012759 A KR 1020100012759A KR 20100012759 A KR20100012759 A KR 20100012759A KR 101039970 B1 KR101039970 B1 KR 101039970B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
growth substrate
conductive semiconductor
forming
Prior art date
Application number
KR1020100012759A
Other languages
English (en)
Inventor
강대성
한상훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100012759A priority Critical patent/KR101039970B1/ko
Priority to US12/948,085 priority patent/US8298918B2/en
Priority to EP10193162.4A priority patent/EP2360743B1/en
Priority to CN201010621008.1A priority patent/CN102157631B/zh
Application granted granted Critical
Publication of KR101039970B1 publication Critical patent/KR101039970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시예는 반도체층 형성방법 및 발광 소자 제조방법에 관한 것이다.
실시예에 따른 발광 소자 제조방법은 성장 기판이 준비되는 단계; 상기 성장 기판 상에 선택적으로 돌출 패턴을 형성하는 단계; 상기 성장 기판 및 돌출 패턴 상에 제1 도전형의 반도체층을 형성하는 단계; 상기 제1 도전형의 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2 도전형의 반도체층을 형성하는 단계; 및 상기 돌출 패턴을 포함하여 상기 제1 도전형의 반도체층, 활성층, 제2 도전형의 반도체층을 선택적으로 제거하는 아이솔레이션 식각을 진행하는 단계를 포함한다.

Description

반도체층 형성방법 및 발광 소자 제조방법{METHOD FOR FORMING A SEMICONDUCTOR LAYER AND FABRICATING LIGHT EMITTING DEVICE}
실시예는 반도체층 형성방법 및 발광 소자 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다.
이러한 LED에 의해 방출되는 빛의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 빛의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
최근, LED는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용되고 있으며, 형광 물질을 이용하거나 다양한 색을 발광하는 LED를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 소자도 구현이 가능하다.
실시예는 새로운 방법을 적용한 반도체층 형성방법 및 발광 소자 제조방법을 제공한다.
실시예는 활성층의 내부 양자 효율(internal quantum efficiency)이 향상된 발광 소자 제조방법을 제공한다.
실시예에 따른 반도체층 형성방법은 성장 기판을 준비하는 단계; 상기 성장 기판 상에 선택적으로 돌출 패턴을 형성하는 단계; 상기 성장 기판 및 돌출 패턴 상에 반도체층을 형성하는 단계; 및 상기 돌출 패턴을 포함하여 상기 반도체층을 선택적으로 제거하는 단계를 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판이 준비되는 단계; 상기 성장 기판 상에 선택적으로 돌출 패턴을 형성하는 단계; 상기 성장 기판 및 돌출 패턴 상에 제1 도전형의 반도체층을 형성하는 단계; 상기 제1 도전형의 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2 도전형의 반도체층을 형성하는 단계; 및 상기 돌출 패턴을 포함하여 상기 제1 도전형의 반도체층, 활성층, 제2 도전형의 반도체층을 선택적으로 제거하는 아이솔레이션 식각을 진행하는 단계를 포함한다.
실시예는 새로운 방법을 적용한 반도체층 형성방법 및 발광 소자 제조방법을 제공할 수 있다.
실시예는 활성층의 내부 양자 효율(internal quantum efficiency)이 향상된 발광 소자 제조방법을 제공할 수 있다.
도 1과 도 2는 실시예에 따른 반도체층 형성방법을 설명하는 도면.
도 3 내지 도 10은 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 반도체층 형성방법 및 발광 소자 제조방법에 대해 상세히 설명한다.
도 1과 도 2는 실시예에 따른 반도체층 형성방법을 설명하는 도면이다.
도 1과 도 2를 참조하면, 먼저, 성장 기판(300) 상에 선택적으로 돌출 패턴(310)을 형성하고, 상기 돌출 패턴(310)을 포함하는 상기 성장 기판(300) 상에 반도체층(320)을 형성한다.
예를 들어, 상기 성장 기판(300)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, LiAl2O3, InP, BN, Ga2O3, AlN 또는 Ge 중 적어도 하나가 사용될 수 있다. 그리고, 도 1에서 상기 성장 기판(300)은 상면이 평평한 형태의 기판이 예시되어 있으나, 상면에 패턴이 형성된 PSS(Patterned Sapphire Substrate)가 사용될 수도 있다.
상기 돌출 패턴(310)은 상기 성장 기판(300) 상에 부분적으로 형성된다. 상기 성장 기판(300)은 칩 영역(100)과 스크라이빙 영역(200)으로 정의될 수 있으며, 상기 칩 영역(100) 상에 성장되는 반도체층(320)은 칩 단위로 분리되어 칩으로 사용되는 영역이고, 상기 스크라이빙 영역(200)은 상기 칩 영역(100)을 분리하기 위한 아이솔레이션 식각에 의해 제거되는 영역이다.
상기 돌출 패턴(310)은 상기 성장 기판(300) 상에 돌출 패턴(310)의 형성을 위한 물질층을 형성한 후 포토리소그라피 공정을 이용하여 제작된 마스크 패턴을 이용하여 상기 물질층을 선택적으로 제거하여 형성할 수 있다. 또한, 상기 돌출 패턴(310)은 상기 성장 기판(300) 상에 포토리소그라피 공정을 이용하여 제작된 마스크 패턴을 이용하여 상기 물질층을 선택적으로 성장시킴으로써 형성할 수도 있다.
예를 들어, 상기 돌출 패턴(310)은 알루미늄 산화막으로 형성될 수 있고, 상기 반도체층(320)은 GaN 기반 반도체층이 될 수도 있다.
상기 돌출 패턴(310)이 형성된 성장 기판(300) 상에 상기 반도체층(320)을 성장시키면, 상기 돌출 패턴(310) 상에서 성장된 반도체층(320)과 상기 성장 기판(300)에서 성장된 반도체층(320)은 성장 방향의 미스매치(mismatch)가 발생되어 디스로케이션(dislocation)(321)과 같은 디펙(defect)이 발생된다.
또한, 상기 돌출 패턴(310)과 인접한 상기 성장 기판(300)에서 성장된 반도체층(320)에 존재하는 디스로케이션(321)은 상기 돌출 패턴(310) 상측의 상기 디스로케이션(321)이 존재하는 부분으로 모이게 되어 상기 돌출 패턴(310)이 배치된 부분에 집중적으로 상기 디스로케이션(321)이 존재하게 된다.
도 2에 도시된 바와 같이, 실시예에서 상기 반도체층(320)은 반도체 칩으로 사용되는 칩 영역(100)과, 상기 칩 영역(100)을 분리하기 위한 스크라이빙 영역(200)으로 구분될 수 있는데, 상기 돌출 패턴(310)은 상기 스크라이빙 영역(200)의 상기 성장 기판(300) 상에 형성된다.
상기 스크라이빙 영역(200)은 상기 반도체층(320)을 칩 단위로 분리하는 과정에서 제거되는 영역이기 때문에, 상기 디스로케이션(321)이 집중적으로 발생되더라도 상기 반도체층(320)의 품질에 문제가 되지 않는다.
상기 돌출 패턴(310)은 제1 방향으로 연장된 스크라이빙 영역(200) 또는 상기 제1 방향에 수직인 제2 방향으로 연장된 스크라이빙 영역(200)에 형성될 수 있고, 또한, 상기 돌출 패턴(310)은 상기 제1 방향으로 연장된 스크라이빙 영역(200)과 상기 제2 방향으로 연장된 스크라이빙 영역(200)이 교차되는 스크라이빙 영역(200)에 형성될 수도 있다.
따라서, 상기 돌출 패턴(310)이 상기 스크라이빙 영역(200)에 형성됨에 따라, 상기 반도체층(320)에 발생되는 디스로케이션(321)은 상기 스크라이빙 영역(200)에 주로 분포하게 되고, 상기 칩 영역(100)에서는 상기 디스로케이션(321)이 감소하게 되어 상기 칩 영역(100)의 반도체층(320)은 디펙이 적은 고품질의 반도체층으로 성장될 수 있다.
즉, 실시예에서 상기 돌출 패턴(310)은 상기 스크라이빙 영역(200)에 배치되어 상기 반도체층(320)에서 발생되는 디스로케이션(321)이 상기 스크라이빙 영역(200)의 반도체층(320)에 집중적으로 분포하도록 함으로서 상기 칩 영역(100)의 반도체층(320)에서 상기 디스로케이션(321)이 감소될 수 있다.
그리고, 상기 스크라이빙 영역(200)에 배치된 상기 돌출 패턴(310) 및 반도체층(320)은 선택적으로 제거될 수 있다.
도 3 내지 도 10은 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 3을 참조하면, 성장 기판(10) 상에 돌출 패턴을 형성하기 위한 돌출 패턴 물질층(20)을 형성하고, 상기 돌출 패턴 물질층(20) 상에 마스크 패턴(25)을 형성한다. 예를 들어, 상기 성장 기판(10)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, LiAl2O3, InP, BN, Ga2O3, AlN 또는 Ge 중 어느 하나가 사용될 수도 있고, 상기 돌출 패턴 물질층(20)은 알루미늄 산화막이 사용될 수도 있다.
도 4를 참조하면, 상기 마스크 패턴(25)을 마스크로 하여 상기 돌출 패턴 물질층(20)을 식각하여 상기 성장 기판(10) 상에 선택적으로 돌출 패턴(21)을 형성한다. 상기 돌출 패턴(21)은 스크라이빙 영역에 배치되도록 상기 마스크 패턴(25)을 형성한다. 예를 들어, 상기 돌출 패턴 물질층(20)은 건식 식각 또는 습식 식각 공정을 이용하여 식각할 수 있으며, 습식 식각 공정을 이용하는 경우 강알카리 용액을 사용하여 상기 돌출 패턴 물질층(20)을 식각할 수 있다. 그리고, 예를 들어, 상기 돌출 패턴(21)은 삼각뿔 또는 사각뿔 형태로 형성될 수도 있으며 이에 한정하지 않는다.
도 5를 참조하면, 상기 돌출 패턴(21)이 형성된 상기 성장 기판(10) 상에 제1 도전형의 반도체층(30)을 형성한다. 예를 들어, 상기 제1 도전형의 반도체층(30)은 실리콘(Si)과 같은 n형 불순물이 포함될 수 있으며, GaN, InGaN, AlGaN, AlInGaN 등과 같은 GaN 기반 반도체층으로 형성될 수 있다. 예를 들어, 상기 제1 도전형의 반도체층(30)은 트리메틸 갈륨 가스(TMGa), 사일렌 가스(SiN4), 수소 가스, 암모니아 가스를 챔버에 주입하여 성장시킬 수 있다.
상기 제1 도전형의 반도체층(30)은 상기 성장 기판(10) 및 돌출 패턴(21) 상에서 성장되는데, 상기 성장 기판(10)에서 성장된 제1 도전형의 반도체층(30)과 상기 돌출 패턴(21)에서 성장된 제1 도전형의 반도체층(30)은 성장 방향의 미스매치에 의해 상기 돌출 패턴(21)이 배치된 부분의 상측에서 많은 디스로케이션(31)을 갖게 된다. 또한, 상기 돌출 패턴(21)에 인접한 상기 제1 도전형의 반도체층(30)에서 발생된 디스로케이션(31)은 상기 제1 도전형의 반도체층(30)이 계속 성장됨에 따라 상기 디스로케이션(31)이 다수 존재하는 상기 돌출 패턴(21)의 상측 부분으로 전파된다.
결과적으로, 상기 제1 도전형의 반도체층(30)은 상기 돌출 패턴(21)이 배치된 부분에서 다량의 디스로케이션(31)을 가지며, 상기 돌출 패턴(21)과 인접하지 않은 부분의 제1 도전형의 반도체층(30)은 보다 고품질의 반도체층으로 성장될 수 있다.
한편, 상기 제1 도전형의 반도체층(30) 상에 활성층(40)을 형성하고, 상기 활성층(40) 상에 제2 도전형의 반도체층(50)을 형성한다.
상기 활성층(40)은 다중 양자 우물 구조 또는 단일 양자 우물 구조로 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층을 포함하는 적층 구조 또는 GaN 우물층/GaN 장벽층을 포함하는 적층 구조로 형성될 수도 있다. 상기 활성층(40)은 전자와 정공이 결합하여 빛을 발생하는 층으로 다양한 구조로 제작될 수 있다.
상기 제2 도전형의 반도체층(50)은 마그네슘(Mg)과 같은 p형 불순물이 포함될 수 있으며, GaN, InGaN, AlGaN, AlInGaN 등과 같은 GaN 기반 반도체층으로 형성될 수 있다. 예를 들어, 상기 제2 도전형의 반도체층(50)은 트리메틸 갈륨 가스(TMGa), 비세틸 사이클로 펜타니에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}, 수소 가스, 암모니아 가스를 챔버에 주입하여 성장시킬 수 있다.
도 6을 참조하면, 상기 제2 도전형의 반도체층(50) 상에 전도성 지지기판(60)을 형성한다. 비록 도시되지는 않았지만, 상기 전도성 지지기판(60)은 상기 제2 도전형의 반도체층(50) 상에 오믹 접촉층과, 상기 오믹 접촉층 상에 반사층과, 상기 반사층 상에 지지층을 포함하여 형성될 수 있다. 또한, 상기 전도성 지지기판(60)은 상기 오믹 접촉층 및 반사층 중 적어도 어느 하나와 상기 지지층을 포함하여 형성될 수도 있다. 또한, 상기 전도성 지지기판(60)은 지지층으로만 형성될 수도 있다.
예를 들어, 상기 지지층은 금속 또는 반도체 기판이 사용될 수 있고, 구리(Cu) 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 게르마늄(Ge), 실리콘(Si), 몰리브덴(Mo) 중 적어도 어느 하나를 포함하여 도금 또는 본딩 방법으로 형성할 수 있다. 상기 반사층은 광 반사율이 높은 은(Ag), 알루미늄(Al), 구리(Cu), 또는 니켈(Ni) 중 적어도 어느 하나를 포함하는 금속으로 형성될 수도 있다. 상기 오믹 접촉층은 투명 전극층으로 형성될 수도 있고, 예를 들어, ITO, ZnO, RuOx, TiOx, 또는 IrOx 중 적어도 어느 하나로 형성될 수도 있다.
도 7을 참조하면, 상기 성장 기판(10)을 제거한다. 상기 성장 기판(10)은 레이저 리프트 오프(Laser Lift Off) 방식으로 제거할 수 있다.
도 8을 참조하면, 상기 제1 도전형의 반도체층(30), 활성층(40), 제2 도전형의 반도체층(50)에 대해 아이솔레이션 식각을 진행하여 칩 영역(100)과 칩 영역(100) 사이의 스크라이빙 영역(200)을 제거한다.
이때, 상기 스크라이빙 영역(200)에 존재하는 상기 돌출 패턴(21)이 제거되며, 상기 스크라이빙 영역(200)의 디스로케이션(31)도 함께 제거된다.
도 9를 참조하면, 상기 제1 도전형의 반도체층(30), 활성층(40), 제2 도전형의 반도체층(50)에 패시베이션층(70)을 형성하고, 상기 제1 도전형의 반도체층(30) 상에 전극층(80)을 형성한다.
도 10을 참조하면, 상기 전도성 지지기판(60)을 칩 단위로 분리하면 제1 도전형의 반도체층(30), 활성층(40), 제2 도전형의 반도체층(50)을 사이에 두고 전극층(80)과 전도성 지지기판(60)이 반대방향으로 배치되는 수직형 발광 소자가 제작될 수 있다.
비록 도시되지는 않았지만, 도 5에 도시된 적층 구조물을 이용하여 제1 도전형의 반도체층(30) 및 제2 도전형의 반도체층(50) 상에 동일한 방향으로 각각 제1 전극층 및 제2 전극층이 배치되는 수평형 발광 소자를 제작하는 것도 가능하다. 예를 들어, 도 5에 도시된 적층 구조물에서 상기 제1 도전형의 반도체층(30), 활성층(40) 및 제2 도전형의 반도체층(50)을 칩 단위로 구분하는 아이솔레이션 식각을 스크라이빙 영역에 대해 진행하고, 제1 도전형의 반도체층(30)의 일부가 노출되도록 하는 메사 식각을 진행하여 상기 제1 도전형의 반도체층(30) 및 제2 도전형의 반도체층(50) 상에 제1 전극층 및 제2 전극층을 형성할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 성장 기판, 20: 돌출 패턴 물질층, 21: 돌출 패턴, 25: 마스크 패턴, 30: 제1 도전형의 반도체층, 31: 디스로케이션, 40: 활성층, 50: 제2 도전형의 반도체층, 60: 전도성 지지기판, 70: 패시베이션층, 100: 칩 영역, 200: 스크라이빙 영역, 300; 성장 기판, 310: 돌출 패턴, 320: 반도체층, 321: 디스로케이션

Claims (10)

  1. 성장 기판을 준비하는 단계;
    상기 성장 기판 상에 선택적으로 돌출 패턴을 형성하는 단계;
    상기 성장 기판 및 돌출 패턴 상에 반도체층을 형성하는 단계; 및
    상기 돌출 패턴을 포함하여 상기 반도체층을 선택적으로 제거하는 단계를 포함하고,
    상기 성장 기판은 칩 영역과 스크라이빙 영역으로 정의되며, 상기 돌출 패턴은 상기 스크라이빙 영역 상에 상기 스크라이빙 영역의 면적보다 작은 면적으로 형성되는 반도체층 형성방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 돌출 패턴은 제1 방향으로 연장되는 스크라이빙 영역과 상기 제1 방향과 수직인 제2 방향으로 연장되는 스크라이빙 영역의 교차 영역에 배치되는 반도체층 형성방법.
  4. 성장 기판이 준비되는 단계;
    상기 성장 기판 상에 선택적으로 돌출 패턴을 형성하는 단계;
    상기 성장 기판 및 돌출 패턴 상에 제1 도전형의 반도체층을 형성하는 단계;
    상기 제1 도전형의 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2 도전형의 반도체층을 형성하는 단계; 및
    상기 돌출 패턴을 포함하여 상기 제1 도전형의 반도체층, 활성층, 제2 도전형의 반도체층을 선택적으로 제거하는 아이솔레이션 식각을 진행하는 단계를 포함하고,
    상기 성장 기판은 칩 영역과 스크라이빙 영역으로 정의되며, 상기 돌출 패턴은 상기 스크라이빙 영역 상에 상기 스크라이빙 영역의 면적보다 작은 면적으로 형성되는 발광 소자 제조방법.
  5. 제 4항에 있어서,
    상기 아이솔레이션 식각을 진행하기 전에 상기 제2 도전형의 반도체층 상에 전도성 지지기판을 형성하고, 상기 성장 기판을 제거하는 단계가 더 포함되는 발광 소자 제조방법.
  6. 제 5항에 있어서,
    상기 아이솔레이션 식각을 진행한 후에 상기 제1 도전형의 반도체층, 활성층, 제2 도전형의 반도체층에 패시베이션층을 형성하고, 상기 제1 도전형의 반도체층 상에 전극층을 형성하는 단계를 포함하는 발광 소자 제조방법.
  7. 삭제
  8. 제 4에 있어서,
    상기 돌출 패턴은 제1 방향으로 연장되는 스크라이빙 영역과 상기 제1 방향과 수직인 제2 방향으로 연장되는 스크라이빙 영역의 교차 영역에 배치되는 발광 소자 제조방법.
  9. 제 4항에 있어서,
    상기 제1 도전형의 반도체층, 활성층, 제2 도전형의 반도체층은 GaN 기반 반도체층을 포함하는 발광 소자 제조방법.
  10. 제 4항에 있어서,
    상기 돌출 패턴은 알루미늄 산화막을 포함하는 발광 소자 제조방법.
KR1020100012759A 2010-02-11 2010-02-11 반도체층 형성방법 및 발광 소자 제조방법 KR101039970B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100012759A KR101039970B1 (ko) 2010-02-11 2010-02-11 반도체층 형성방법 및 발광 소자 제조방법
US12/948,085 US8298918B2 (en) 2010-02-11 2010-11-17 Method for forming semiconductor layer and method for manufacturing light emitting device
EP10193162.4A EP2360743B1 (en) 2010-02-11 2010-11-30 Method for forming semiconductor layer and method for manufacturing light emitting device
CN201010621008.1A CN102157631B (zh) 2010-02-11 2010-12-24 用于形成半导体层的方法和用于制造发光器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100012759A KR101039970B1 (ko) 2010-02-11 2010-02-11 반도체층 형성방법 및 발광 소자 제조방법

Publications (1)

Publication Number Publication Date
KR101039970B1 true KR101039970B1 (ko) 2011-06-09

Family

ID=43988613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100012759A KR101039970B1 (ko) 2010-02-11 2010-02-11 반도체층 형성방법 및 발광 소자 제조방법

Country Status (4)

Country Link
US (1) US8298918B2 (ko)
EP (1) EP2360743B1 (ko)
KR (1) KR101039970B1 (ko)
CN (1) CN102157631B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811405A (zh) * 2012-11-15 2014-05-21 同方光电科技有限公司 一种高压发光二级管的制备方法
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
KR100757802B1 (ko) 2006-09-29 2007-09-11 서울옵토디바이스주식회사 수직형 발광 다이오드 및 그 제조방법
JP2008091608A (ja) * 2006-10-02 2008-04-17 Sony Corp 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR20080037310A (ko) * 2006-10-25 2008-04-30 서울옵토디바이스주식회사 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4666295B2 (ja) * 1998-07-14 2011-04-06 富士通株式会社 半導体レーザ及び半導体装置の製造方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP2001148543A (ja) * 1999-11-19 2001-05-29 Sony Corp Ｉｉｉ族窒化物半導体の製造方法および半導体装置の製造方法
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
CN1992359B (zh) * 2005-09-22 2012-12-12 索尼株式会社 发光二极管及其制造方法
TW200807760A (en) 2006-05-23 2008-02-01 Alps Electric Co Ltd Method for manufacturing semiconductor light emitting element
KR100782129B1 (ko) 2006-05-25 2007-12-05 한국광기술원 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법
JP2009032971A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
KR101371819B1 (ko) 2007-11-08 2014-03-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100978568B1 (ko) 2008-04-30 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
KR100757802B1 (ko) 2006-09-29 2007-09-11 서울옵토디바이스주식회사 수직형 발광 다이오드 및 그 제조방법
JP2008091608A (ja) * 2006-10-02 2008-04-17 Sony Corp 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR20080037310A (ko) * 2006-10-25 2008-04-30 서울옵토디바이스주식회사 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩

Also Published As

Publication number Publication date
CN102157631B (zh) 2015-12-02
US8298918B2 (en) 2012-10-30
US20110195539A1 (en) 2011-08-11
EP2360743A2 (en) 2011-08-24
EP2360743B1 (en) 2018-01-31
CN102157631A (zh) 2011-08-17
EP2360743A3 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101125395B1 (ko) 발광소자 및 그 제조방법
KR100993074B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101039988B1 (ko) 발광 소자 및 그 제조방법
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20110090437A (ko) 발광 소자 및 그 제조방법
TWI493747B (zh) 發光二極體及其形成方法
KR101081129B1 (ko) 발광소자 및 그 제조방법
US20100187558A1 (en) Semiconductor light emitting device and method of fabricating the same
JP2013201455A (ja) 発光素子
KR20120020436A (ko) 발광 소자
KR20110046006A (ko) 발광 소자 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR20090118623A (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR101337617B1 (ko) 오믹 전극 패턴을 갖는 수직형 발광 다이오드 및 그제조방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101039970B1 (ko) 반도체층 형성방법 및 발광 소자 제조방법
KR101039931B1 (ko) 발광 소자 및 그 제조방법
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR101728545B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101340322B1 (ko) 수평형 파워 led 소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee