KR101033303B1 - 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법 - Google Patents

카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101033303B1
KR101033303B1 KR1020080093399A KR20080093399A KR101033303B1 KR 101033303 B1 KR101033303 B1 KR 101033303B1 KR 1020080093399 A KR1020080093399 A KR 1020080093399A KR 20080093399 A KR20080093399 A KR 20080093399A KR 101033303 B1 KR101033303 B1 KR 101033303B1
Authority
KR
South Korea
Prior art keywords
film
solid electrolyte
electrolyte membrane
memory device
change memory
Prior art date
Application number
KR1020080093399A
Other languages
English (en)
Other versions
KR20100034331A (ko
Inventor
황현상
편명범
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020080093399A priority Critical patent/KR101033303B1/ko
Priority to US13/120,547 priority patent/US9231198B2/en
Priority to PCT/KR2009/005379 priority patent/WO2010036001A2/ko
Publication of KR20100034331A publication Critical patent/KR20100034331A/ko
Application granted granted Critical
Publication of KR101033303B1 publication Critical patent/KR101033303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme

Abstract

고온에서 안정적인 메모리 특성을 갖는 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법이 개시되어 있다. 저항 변화 메모리 소자는 하부전극, 하부전극 상에 배치된 카바이드계 고체 전해질막 및 고체 전해질막 상에 배치된 상부전극을 포함한다. 또한, 저항 변화 메모리 소자의 제조방법은 기판 상에 하부전극을 형성하는 단계, 하부전극 상에 카바이드계 고체 전해질막을 형성하는 단계 및 고체 전해질막 상에 상부전극을 형성하는 단계를 포함한다.
카바이드계 고체 전해질막, 저항 변화 메모리 소자, 스퍼터링

Description

카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법{Resistance RAM having carbide type solide electrolyte layer and manufacturing method thereof}
본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 상세하게는 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법에 관한 것이다.
1960년대부터 연구되어온 저항변화 메모리(ReRAM, Resistance Random Access Memory) 소자는 금속산화물을 이용한 MIM(Metal Insulator Metal) 구조로서, 전기적 신호를 가하였을 때 저항이 커서 전도가 되지 않는 상태에서 저항이 작아 전도가 가능한 상태로 바뀌는 메모리 스위칭 특징이 나타난다.
저항 변화 메모리 소자는 접근시간(Acess Time)이 빠르며, 낮은 전압에서도 소자의 동작이 가능하기 때문에 전력소비가 작은 특징이 있다. 또한, 빠른 읽기 및 쓰기가 가능하며, 간단한 기억소자 구조를 갖기 때문에 공정상의 결함을 줄일 수 있어 생산단가를 낮출 수 있다.
이러한 저항 변화 메모리 소자 중에서도 황화물계 고체 전해질막을 구비하는 소자는 스위칭 전압이 너무 낮고, 이온의 이동도가 너무 빠른 등의 문제점이 발생되어 고온에서 불안정적인 메모리 특성을 나타낸다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 고온에서 안정적인 메모리 특성을 갖는 저항 변화 메모리 소자 및 이의 제조방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명은 하부전극, 상기 하부전극 상에 배치된 카바이드계 고체 전해질막 및 상기 고체 전해질막 상에 배치된 상부전극을 포함하는 저항 변화 메모리 소자를 제공한다.
상기 카바이드계 고체 전해질막은 CuxC 막(이하, CuC막이라 함), AgxC 막(이하, AgC막이라 함) 또는 AuxC 막(이하, AuC막이라 함)(x는 0.1 내지 0.8)일 수 있으며, 상기 카바이드계 고체 전해질막은 비정질막일 수 있다. 상기 상부전극은 Pt 막, Ru 막, Ir 막, Al 막, Ti 막, Cu 막 또는 Ni 막일 수 있으며, 상기 하부전극은 Pt 막, Ru 막, Ir 막 또는 Al 막일 수 있다. 상기 저항 변화 메모리 소자는 상기 하부 전극 상에 상기 하부 전극의 일부분을 노출시키는 콘택홀을 구비하는 절연막을 더 포함할 수 있으며, 상기 절연막은 SiO2 막일 수 있다.
상술한 다른 목적을 달성하기 위한 본 발명은 기판 상에 하부전극을 형성하는 단계, 상기 하부전극 상에 카바이드계 고체 전해질막을 형성하는 단계 및 상기 고체 전해질막 상에 상부전극을 형성하는 단계를 포함하는 저항 변화 메모리 소자의 제조방법을 제공한다.
상기 저항 변화 메모리 소자의 제조방법은 상기 고체 전해질막을 형성하는 단계 이전에 상기 하부전극 상에 콘택홀을 갖는 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 고체 전해질막은 스퍼터링을 이용하여 형성할 수 있다.
상술한 바와 같이 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자는 고체 전해질막 내의 이온 전도성을 감소시켜 스위칭 전압을 향상시킬 수 있으며, 고온에서 안정적인 메모리 특성을 확보할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 1을 참조하면, 저항 변화 메모리 소자는 기판(10) 상에 배치된 하부전극(11), 상기 하부전극(110) 상에 배치된 카바이드계 고체 전해질막(15) 및 상기 고체 전해질막(15) 상에 배치된 상부전극(17)을 포함할 수 있다. 상기 저항 변화 메모리 소자는 상기 하부전극(11) 상에 상기 하부전극(11)의 일부분을 노출시키는 콘택홀을 구비하는 절연막(13)을 더 포함할 수 있다.
상기 하부전극(11)은 Pt 막, Ru 막, Ir 막 또는 Al 막일 수 있다. 상기 카바이드계 고체 전해질막(15)은 CuxC 막, AgxC 막 또는 AuxC 막일 수 있다. 이때, 상기 x는 0.1 내지 0.8일 수 있으며, 바람직하게는 0.4 내지 0.6일 수 있다. 상기 카바이드계 고체 전해질막(15)은 비정질막일 수 있다. 상기 상부전극(17)은 Pt 막, Ru 막, Ir 막, Al 막, Ti 막, Cu 막 또는 Ni 막일 수 있다. 상기 절연막(13)은 SiO2 막일 수 있다.
상기 저항 변화 메모리 소자는 하부전극(11)과 상부전극(17) 사이에 셋 전계를 인가하여 상기 고체 전해질막(15) 내부에 전도성 필라멘트를 형성시킬 수 있다. 즉, 상기 하부전극(11)을 기준전압으로 하여 상기 상부전극(17)에 양의 전압을 인가하면, 상기 고체 전해질막(15) 내부의 금속 이온은 하부전극(11)으로부터 이동된 전자를 받아 하기 반응식 1과 같이 금속으로 환원될 수 있다. 상기와 같이 환원된 금속들은 전도성 필라멘트를 형성할 수 있으며, 이와 같은 전도성 필라멘트는 상기 전극들(11, 17) 사이의 전도성 경로를 제공할 수 있다. 그 결과 소자는 셋 상태 즉, 저저항 상태 (Low Resistance State; LRS)를 가질 수 있다.
<반응식 1>
M+ + e- → M
반면에, 하부전극(11)과 상부전극(17) 사이에 리셋 전계 즉, 상기 하부전극(11)을 기준전압으로 하여 상기 상부전극(17)에 음의 전압을 인가하면, 하기 반응식 2에 의해 산화될 수 있다. 따라서, 상기 셋 단계에 형성된 전도성 필라멘트는 제거될 수 있으며, 그 결과, 상기 저항 변화 메모리 소자는 고저항 상태(High Resistance State; HRS)를 가질 수 있다.
<반응식 2>
M → M+ + e-
상기 카바이드계막(15)은 이온 전도성이 낮기 때문에 전도성 필라멘트를 형성하기 위한 전압이 다소 높게 요구된다. 따라서, 전도성 필라멘트를 형성하기 위한 스위칭 전압은 향상될 수 있다. 그 결과, 노이즈 전압으로 인해 소자가 잘못 스위칭되는 현상을 방지할 수 있다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조공정을 나타내는 단면도들로서, 메모리 소자의 단위 셀에 한정되어 도시한다.
도 2a를 참조하면, 기판 상에 하부 전극(11)을 형성한다. 상기 기판(10)은 실리콘 기판 또는 SOI(Silicon On Insulator) 기판일 수 있다. 상기 하부전극(11)은 Pt 막, Ru 막, Ir 막 또는 Al 막일 수 있다.
도 2b를 참조하면, 상기 하부전극(11) 상에 콘택홀(14)을 갖는 절연막(13)을 형성한다. 상기 절연막(13)은 SiO2 막일 수 있다.
도 2c를 참조하면, 상기 콘택홀(14) 내의 하부전극(11) 상에 고체 전해질막(15)을 형성한다. 상기 고체 전해질막(15)은 상기 콘택홀 내에 채워질 수 있다. 상기 고체 전해질막(15)은 이온 전도성을 갖는 고체 상태의 막일 수 있다. 상기 고체 전해질막(15)은 비정질막일 수 있다. 구체적으로 상기 고체 전해질막(15)은 카바이드계막일 수 있다. 상기 카바이드계막은 CuC 막, AgC 막 또는 AuC 막일 수 있다.
상기 고체 전해질막(15)은 반응 스퍼터링(reactive sputtering), 스퍼터링(Sputtering), 펄스레이저 증착법 (PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation) 등과 같은 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 또는 화학기상증착법(CVD, Chemical Vapor Deposition)을 사용하여 형성할 수 있다.
바람직하게는 반응 스퍼터링 또는 스퍼터링일 수 있다. 예컨대, 반응 스퍼터링을 이용하여 CuC 막을 형성할 경우, 타겟으로는 Cu를 사용할 수 있으며, 반응가스로는 CH4, Ar 및 O2를 사용할 수 있다. 상기 반응가스 각각은 차례로 3sccm, 10sscm 및 1sccm를 공급할 수 있으며, 상기 반응가스는 10mtorr로 유지할 수 있다.
도 2d를 참조하면, 상기 고체 전해질막(15) 상에 상부전극(17)을 형성한다. 상기 상부전극(17)은 Pt 막, Ru 막, Ir 막, Al 막, Ti 막, Cu 막 또는 Ni 막일 수 있다. 상기 상부전극(17)은 증착 또는 리소그라피를 통한 식각을 사용하여 형성할 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예들(examples)을 제시한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
제조예
하부전극으로서 Pt 막을 형성한 후, 콘택홀을 갖는 절연막으로서 SiO2 막을 형성하하였다. 상기 콘택홀 내의 Pt 막 상에 고체 전해질막으로서 CuC 막을 반응 스퍼터링을 사용하여 형성하였다. 반응 스퍼터링 시 챔버 내에는 10sccm Ar, 3sccm CH4, 및 1ccm 산소를 공급하였으며, 이때, 상기 가스들은 10mtorr의 기압으로 유지하였다. 그런 후, 상기 CuC 막 상에 상부전극으로서 Cu 막을 형성하여 저항 변화 메모리 소자를 제조하였다.
도 3은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 단면을 나타내는 SEM 이미지이다. 도 3에 도시된 이미지의 단면은 도 2d의 절단선 I-I'를 따라 취해진 단면에 대응한다.
도 3을 참조하면, 하부에 Pt막(11)이 형성되어 있고, 상부에 Cu막(17)이 형성되어 있으며, 상기 Pt막(11) 및 Cu막 사이에 CuC막(15)이 형성되어 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 결정학적 특성을 나타내는 그래프이다. 구체적으로 도 4a는 X선 광전자분광법(X-ray photoelectron spectroscopy; XPS)을 이용하여 각각 원소의 함량을 나타내었으며, 도 4b는 X선 회절분석기(X-ray Diffraction; XRD)를 이용하여 저항 변화 메모리 소자의 결정성을 나타내었다.
도 4a를 참조하면, 저항 변화 메모리로부터 검출된 원소는 각각 Cu, C 및 Pt이었다. 상기 Pt는 하부전극으로부터 검출된 것으로 보이며, 상기 Cu 및 C는 고체 전해질막으로부터 검출된 것으로 보인다. 상기 Cu와 C의 함량비는 약 6:4 정도로 나타났다.
도 4b를 참조하면, 저항 변화 메모리 제조시 형성된 각각의 CuO, Si 및 Pt의 피크가 나타났으며, CuC 피크는 나타나지 않았다. 도 4a에서의 XPS를 통한 분석에서는 CuC가 검출되었으나, 도 4b에 따른 XRD 분석시에는 CuC가 검출되지 않은 것으로 보아, CuC는 비정질 상태를 유지한 것으로 판단된다.
도 5a는 종래 기술에 따른 CuS막인 고체 전해질막을 구비하는 저항 변화 메모리 소자의 스위칭 특성을 나타내는 그래프이다.
도 5a를 참조하면, 고체 전해질막을 CuS를 사용하여 형성된 저항 변화 메모리 소자의 경우, 스위칭 전압이 약 0.1V로서, 매우 낮은 값이 도출되었다.
도 5b는 제조예에 따른 에 따른 CuC막인 고체 전해질막을 구비하는 저항 변화 메모리 소자의 스위칭 특성을 나타내는 그래프이다.
도 5b를 참조하면, 본 발명에 따른 CuC를 고체 전해질막으로 사용한 경우, 스위칭 전압이 약 0.5V로서, 도 5a와 비교하였을 때 5배 이상의 스위칭 전압 특성을 나타내었다. 이로써, 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자는 스위칭 전압 특성이 향상되는 것을 알 수 있다.
도 6은 제조예에 따른 저항 변화 메모리 소자 50개에서 나타나는 저항의 분포를 나타낸 그래프이다. 구체적으로, 제조예에 따른 저항 변화 메모리 소자 50개를 저저항 상태로 변환시킨 후 100mV에서 저항을 읽고, 그 후 고저항 상태로 변화시킨 후 100mV에서 저항을 읽었다.
도 6을 참조하면, 저저항 상태 저항의 로그값은 2.49의 평균값과 0.068의 표준편차를 나타내는 것으로 나타났고, 고저항 상태 저항의 로그값은 5.107의 평균값과 0.536의 표준편차를 나타내는 것으로 나타났다. 이와 같이, 다수 개의 소자들에 있어서 저저항 상태의 저항분포와 고저항 상태의 저항분포는 균일한 분포를 갖는 것으로 나타났다.
도 7은 제조예에 따른 저항 변화 메모리 소자에 인가하는 전압 펄스의 갯수에 따른 전류변화를 나타낸 그래프이다. 구체적으로, 저항 변화 메모리 소자를 저저항 상태 및 고저항 상태로 변화시킨 후 각각 100mV에서의 저항을 표시하였다.
도 7을 참조하면, 고저항 상태에서의 전류값은 약 7×10- 5정도가 도출되었으며, 저저항 상태에서의 전류값은 약 1×10-6 정도가 도출되었다. 각각의 전류값은 펄스의 개수가 1000개에 이르기까지 증가하더라도 일정하였다. 이는 소자의 신뢰도 가 향상되었음을 나타낼 수 있다.
도 8은 제조예에 따른 저항 변화 메모리 소자에 대한 고온 데이터 유지 특성을 나타내는 그래프이다. 구체적으로, 제조예에 따른 저항 변화 메모리 소자를 저저항 상태(또는 고저항 상태)로 만든 직후, 85℃(또는 125℃)에서 10초, 100초, 1000초와 10000초로 방치한 후의 전류를 측정하여 도시하였다.
도 8을 참조하면, 저저항 상태/85℃ 조건, 저저항 상태/125℃ 조건, 고저항 상태/85℃ 조건, 및 고저항 상태/125℃ 조건 모두에서 10000초에 이르기까지 데이터를 유지할 수 있는 것으로 나타났다. 이는 제조예에 따른 저항 변화 메모리 소자의 고온 데이터 유지 특성이 우수함을 나타낸다.
따라서, 카바이드계막을 사용하여 고체 전해질막을 형성하는 경우, 고체 전해질막 내의 이온 이동도가 감소되어 스위칭 전압이 향상될 수 있으며, 고온에서 안정적인 메모리 특성을 확보할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 제조공정을 나타내는 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 단면을 나타내는 SEM 이미지이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자의 결정학적 특성을 나타내는 그래프이다.
도 5a는 종래 기술에 따른 CuS막인 고체 전해질막을 구비하는 저항 변화 메모리 소자의 스위칭 특성을 나타내는 그래프이다.
도 5b는 제조예에 따른 에 따른 CuC막인 고체 전해질막을 구비하는 저항 변화 메모리 소자의 스위칭 특성을 나타내는 그래프이다.
도 6은 제조예에 따른 저항 변화 메모리 소자 50개에서 나타나는 저항의 분포를 나타낸 그래프이다.
도 7은 제조예에 따른 저항 변화 메모리 소자에 인가하는 전압 펄스의 갯수에 따른 전류변화를 나타낸 그래프이다.
도 8은 제조예에 따른 저항 변화 메모리 소자에 대한 고온 데이터 유지 특성을 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 11: 하부전극
13: 절연막 14: 콘택홀
15: 고체 전해질막 17: 상부전극

Claims (10)

  1. 하부전극;
    상기 하부전극 상에 배치된 카바이드계 고체 전해질막; 및
    상기 고체 전해질막 상에 배치된 상부전극을 포함하는 저항 변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 카바이드계 고체 전해질막은 CuxC, AgxC 또는 AuxC막이며, x는 0.1 내지 0.8인 저항 변화 메모리 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 카바이드계 고체 전해질막은 비정질막인 저항 변화 메모리 소자.
  4. 제 1 항에 있어서,
    상기 상부전극은 Pt 막, Ru 막, Ir 막, Al 막, Ti막, Cu막 또는 Ni막인 저항 변화 메모리 소자.
  5. 제 1 항에 있어서,
    상기 하부전극은 Pt막, Ru막, Ir막 또는 Al막인 저항 변화 메모리 소자.
  6. 제 1 항에 있어서,
    상기 하부 전극 상에 상기 하부 전극의 일부분을 노출시키는 콘택홀을 구비하는 절연막을 더 포함하되, 상기 고체 전해질막은 상기 콘택홀 내에 형성되는 저항 변화 메모리 소자.
  7. 제 6 항에 있어서,
    상기 절연막은 SiO2막인 저항 변화 메모리 소자.
  8. 기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 상에 카바이드계 고체 전해질막을 형성하는 단계; 및
    상기 고체 전해질막 상에 상부전극을 형성하는 단계를 포함하는 저항 변화 메모리 소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 고체 전해질막을 형성하는 단계 이전에 상기 하부전극 상에 콘택홀을 갖는 절연막을 형성하는 단계를 더 포함하되, 상기 고체 전해질막은 상기 콘택홀 내에 형성되는 저항 변화 메모리 소자의 제조방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 고체 전해질막은 스퍼터링법을 이용하여 형성하는 것을 특징으로 하는 저항 변화 메모리 소자의 제조방법.
KR1020080093399A 2008-09-23 2008-09-23 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법 KR101033303B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080093399A KR101033303B1 (ko) 2008-09-23 2008-09-23 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
US13/120,547 US9231198B2 (en) 2008-09-23 2009-09-22 Resistance-variable memory device including carbide-based solid electrolyte membrane and manufacturing method thereof
PCT/KR2009/005379 WO2010036001A2 (ko) 2008-09-23 2009-09-22 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080093399A KR101033303B1 (ko) 2008-09-23 2008-09-23 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20100034331A KR20100034331A (ko) 2010-04-01
KR101033303B1 true KR101033303B1 (ko) 2011-05-09

Family

ID=42060255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080093399A KR101033303B1 (ko) 2008-09-23 2008-09-23 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법

Country Status (3)

Country Link
US (1) US9231198B2 (ko)
KR (1) KR101033303B1 (ko)
WO (1) WO2010036001A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033303B1 (ko) * 2008-09-23 2011-05-09 광주과학기술원 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
US8558209B1 (en) 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
US8852996B2 (en) 2012-12-20 2014-10-07 Intermolecular, Inc. Carbon doped resistive switching layers
KR101590531B1 (ko) * 2015-10-23 2016-02-01 대윤계기산업 주식회사 pH 측정 장치
US10467524B1 (en) 2018-06-06 2019-11-05 International Business Machines Corporation Three-terminal neuromorphic vertical sensing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070075812A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
KR100785021B1 (ko) 2006-06-13 2007-12-11 삼성전자주식회사 Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
KR20080066474A (ko) * 2007-01-12 2008-07-16 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7220982B2 (en) * 2004-07-27 2007-05-22 Micron Technology, Inc. Amorphous carbon-based non-volatile memory
KR100682908B1 (ko) 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR100682939B1 (ko) * 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
KR100873878B1 (ko) * 2006-09-27 2008-12-15 삼성전자주식회사 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR20090020938A (ko) * 2007-08-24 2009-02-27 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7947328B2 (en) * 2007-09-28 2011-05-24 Fujifilm Corporation Metal pattern forming method
KR101033303B1 (ko) * 2008-09-23 2011-05-09 광주과학기술원 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070075812A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
KR100785021B1 (ko) 2006-06-13 2007-12-11 삼성전자주식회사 Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
KR20080066474A (ko) * 2007-01-12 2008-07-16 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20100034331A (ko) 2010-04-01
WO2010036001A3 (ko) 2010-06-24
WO2010036001A2 (ko) 2010-04-01
US9231198B2 (en) 2016-01-05
US20110175052A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
Park et al. Reliable resistive switching memory based on oxygen-vacancy-controlled bilayer structures
US7297975B2 (en) Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
KR100983175B1 (ko) 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
KR101033303B1 (ko) 카바이드계 고체 전해질막을 구비하는 저항 변화 메모리 소자 및 이의 제조방법
US9917252B2 (en) GaSbGe phase change memory materials
TWI497693B (zh) 記憶胞及其製程
JPWO2011074243A1 (ja) 抵抗変化型素子及びその製造方法
US8487289B2 (en) Electrically actuated device
US8822972B2 (en) Non-volatile memory element and manufacturing method thereof
US11462683B2 (en) CMOS-compatible protonic resistive devices
Guo et al. SiO 2/Ta 2 O 5 heterojunction ECM memristors: physical nature of their low voltage operation with high stability and uniformity
Zhao et al. Reliability improvement of amorphous carbon based resistive switching memory by inserting nanoporous layer
KR101789755B1 (ko) 저항 변화형 메모리
EP2522041A1 (en) Electrically actuated switch
KR101094658B1 (ko) 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자
US8501533B2 (en) Method of etching a programmable memory microelectronic device
CN101901869A (zh) 基于石墨烯氧化物的电阻型存储器的制备方法
CN112909159A (zh) 电阻式随机存取存储器
Shih et al. Roles of oxygen and nitrogen in control of nonlinear resistive behaviors via filamentary and homogeneous switching in an oxynitride thin film memristor
Han et al. Al2O3 interfacial layer derived hybrid conductive filament for the reliability enhancement of Ta2O5-based resistive random access memory
KR100986018B1 (ko) 저항 변화 메모리 소자 및 저항변화 메모리 소자의 포밍방법
KR20100133761A (ko) 저항 변화 메모리 소자 및 그 제조방법
JP5326080B2 (ja) 相変化メモリ装置の製造方法
Wang et al. Thickness-optimized multilevel resistive switching of silver programmable metallization cells with stacked SiO x/SiO 2 solid electrolytes
US11925129B2 (en) Multi-layer selector device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9