KR101009224B1 - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR101009224B1 KR101009224B1 KR1020090060702A KR20090060702A KR101009224B1 KR 101009224 B1 KR101009224 B1 KR 101009224B1 KR 1020090060702 A KR1020090060702 A KR 1020090060702A KR 20090060702 A KR20090060702 A KR 20090060702A KR 101009224 B1 KR101009224 B1 KR 101009224B1
- Authority
- KR
- South Korea
- Prior art keywords
- base substrate
- printed circuit
- manufacturing
- circuit board
- insulating layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 매립회로층을 갖는 인쇄회로기판의 제조방법에 관한 것으로서, 본 발명에 따른 인쇄회로기판의 제조방법에 의하면, 접착판을 이용하여 매립 회로층을 갖는 두 개의 인쇄회로기판에 동시에 비아를 형성하는 것이 가능하기 때문에 제조비용 및 공정시간을 줄일 수 있는 장점이 있다.
접착판, 매립, 인쇄회로기판, PCB
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
전자 산업이 발달함에 따라서 전자 부품의 고기능화 및 소형화가 요구되고 있으며, 특히 휴대용 전자제품의 많은 분야에서 기술적인 발달이 가장 급진적으로 이루어지고 있다.
종래에는 반도체칩과 메인보드(Main borad)를 연결하기 위한 인터포저(Interposer)로써 리드프레임이 사용되고 있었으나 IC의 I/O 카운트(count)가 점점 더 증가함에 따라서 인터포저도 인쇄회로기판을 사용하게 되었는데 이것이 CSP라고 하는 패키지로 초점이 맞춰지는 추세로 변화하고 있다. 초기에는 몇 개의 IC만이 인터포저로 CSP를 사용하였으나 현재는 휴대기기의 소형화 추세가 가속됨에 따라서 거의 대부분의 인터포저가 CSP 기판을 적용하는 추세로 변화하고 있다.
이에 따라 인쇄회로기판의 회로층이 고밀도 미세화될 것이 요구되어 지고 있으며, 회로층을 절연층 내부로 매립하여 고밀도 미세화를 구현하려는 노력이 지속되고 있다. 그러나 기존의 방식은 인쇄회로기판을 개별적으로 공정진행함에 따라 공정비용은 증가하고 생산성이 낮은 문제점이 있었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 고밀도 미세화된 회로층이 매립된 인쇄회로기판의 제조시간 및 제조비용을 절감할 수 있는 제조방법을 제안한다.
본 발명에 따른 인쇄회로기판의 제조방법은, (A) 절연층 및 상기 절연층 양면에 매립된 회로층을 포함하는 제1 베이스기판 및 제2 베이스기판을 준비하는 단계; (B) 접착판을 제공하고 상기 접착판의 양면에 상기 제1 베이스기판 및 상기 제2 베이스기판을 부착하는 단계; (C) 상기 제1 베이스기판 및 상기 제2 베이스기판에 절연층을 관통하는 비아를 형성하는 단계; 및 (D) 상기 접착판으로부터 상기 제1 베이스기판 및 상기 제2 베이스기판을 분리하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 (C) 단계는, (ⅰ) 상기 절연층을 관통하는 비아홀을 가공하는 단계; (ⅱ) 상기 비아홀 내벽을 포함하여 상기 절연층 상부에 시드층을 형성하는 단계; (ⅲ) 상기 비아홀을 노출하는 도금 레지스트를 적층하는 단계; (ⅳ) 상기 비아홀 내부를 충전하는 비아를 형성하는 단계; 및 (ⅴ) 도금 레지스트를 제거하고 노출된 시드층을 제거하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 접착판은 발포테이프인 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계는 상기 접착판을 가열하여 수행되는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판의 제조방법에 의하면, 접착판을 이용하여 매립 회로층을 갖는 두 개의 인쇄회로기판에 동시에 비아를 형성하는 것이 가능하기 때문에 제조비용 및 공정시간을 줄일 수 있는 장점이 있다.
이하, 본 발명에 따른 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 1 내지 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
먼저, 도 1에 도시된 바와 같이, 절연층(10) 및 절연층(10) 양면에 매립된 회로층(11, 13)을 포함하는 제1 베이스기판 및 제2 베이스기판을 준비하는 단계이다. 절연층(10)은 인쇄회로기판의 제조에 통상적으로 사용되는 예를 들면 에폭시 계열의 수지와 같은 고분자 수지로 이루어진 것을 사용한다.
여기서 절연층(10)에 회로층(11, 13)이 매립되었다는 용어는 회로층의 일면만이 노출되도록 3면이 절연층(10)에 감싸지도록 회로층이 절연층(10)에 삽입되어있다는 의미로 사용된다. 절연층(10)에 회로층(11, 13)을 매립하는 방식은 절연층(10)에 회로패턴을 전사하는 방식, 절연층(10)에 임프린트 방식 또는 레이저 트렌치 방식으로 음각 홈부를 형성하고 도전 재료를 채우는 방식으로 제조될 수 있으며, 여기에서는 절연층(10)에 회로층(11, 13)을 매립하는 방식에 대해서는 상세하게 서술하지 않는다. 본 실시예에서는 도 1에 도시된 것과 같은 베이스기판을 두 개 준비한다.
다음, 도 2에 도시된 바와 같이, 접착판(30)을 제공하고 접착판(30)의 양면에 제1 베이스기판 및 제2 베이스기판을 부착한다. 여기서 접착판(30)은 제1 베이스기판 및 제2 베이스기판을 후공정 동안 임시적으로 고정하는 지지기판의 역할을 수행한다. 접착판(30)은 일면에 접착재 또는 이형층이 도포된 리지드 기판이 될 수 있으며, 또는 발포테이프가 될 수 있다.
다음, 제1 베이스기판 및 제2 베이스기판에 절연층(10)을 관통하는 비아(17)를 형성하는 단계이다.
먼저, 도 3에 도시된 바와 같이, 절연층(10)을 관통하는 비아홀(15)을 가공한다. 비아홀(15)의 가공은 기계적 드릴링 또는 레이저 드릴링을 이용하여 수행될 수 있으며, 여기에서는 CO2 레이저를 이용하여 비아홀(15)을 가공한다. 비아홀(15)을 가공함에 의해 하부회로층(13)에 형성된 비아패드가 노출된다. 비아홀(15)이 형성되면, 비아홀(15) 내벽을 포함하여 절연층(10) 상부에 시드층(미도시)을 형성한다. 시드층의 형성은 예를 들면, 무전해 도금 및 금속 스퍼터링 방식에 의해 수행될 수 있다.
이후, 도 4에 도시된 바와 같이, 비아홀(15)을 노출하는 도금 레지스트(50)를 적층하고 도금을 수행하여 비아홀(15) 내부를 충전하는 비아(17)를 형성한다. 예를 들면, 금, 은, 구리, 니켈 등의 도전성 금속을 이용한 비아(17) 필(fill) 도금이 수행된다. 본 실시예에서는 도금 방식으로 비아(17)를 형성하는 방식에 대해서만 예시적으로 서술하지만 비아(17)는 도금 방식 이외에 도전성 페이스트 충전 방식으로 수행될 수 있음을 당업자라면 쉽게 이해할 수 있을 것이다.
다음, 도 5에 도시된 바와 같이, 도금 레지스트(50)를 제거하고 노출된 시드층을 제거한다. 박리액을 사용하여 도금 레지스트(50)를 제거하고 플레쉬(flash) 에칭 또는 퀵(quick) 에칭으로 절연층(10) 표면으로 노출된 시드층을 제거한다.
다음, 도 6에 도시된 바와 같이, 접착판(30)으로부터 상기 제1 베이스기판 및 상기 제2 베이스기판을 분리한다. 라우팅 비트를 이용한 라우팅 공정으로 제1 및 제2 베이스기판을 분리할 수 있으며, 접착판(30)이 발포테이프인 경우에는 접착판(30)을 가열하는 것으로 쉽게 제1 및 제2 베이스기판을 분리할 수 있다.
상술한 바와 같은 인쇄회로기판의 제조방법에 의하면, 접착판(30)을 이용하여 매립 회로층(11, 13)을 갖는 두 개의 인쇄회로기판에 동시에 비아(17)를 형성하는 것이 가능하기 때문에 제조비용 및 공정시간을 줄일 수 있는 장점이 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1 내지 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
10 절연층 11, 13 회로층
15 비아홀 17 비아
30 접착판 50 도금레지스트
Claims (4)
- (A) 절연층 및 상기 절연층 양면에 매립된 회로층을 포함하는 제1 베이스기판 및 제2 베이스기판을 준비하는 단계;(B) 접착판을 제공하고 상기 접착판의 양면에 상기 제1 베이스기판 및 상기 제2 베이스기판을 부착하는 단계;(C) 상기 제1 베이스기판 및 상기 제2 베이스기판에 절연층을 관통하는 비아를 형성하는 단계; 및(D) 상기 접착판으로부터 상기 제1 베이스기판 및 상기 제2 베이스기판을 분리하는 단계;를 포함하는 인쇄회로기판의 제조방법.
- 제1항에 있어서,상기 (C) 단계는,(ⅰ) 상기 절연층을 관통하는 비아홀을 가공하는 단계;(ⅱ) 상기 비아홀 내벽을 포함하여 상기 절연층 상부에 시드층을 형성하는 단계;(ⅲ) 상기 비아홀을 노출하는 도금 레지스트를 적층하는 단계;(ⅳ) 상기 비아홀 내부를 충전하는 비아를 형성하는 단계; 및(ⅴ) 도금 레지스트를 제거하고 노출된 시드층을 제거하는 단계;를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 제1항에 있어서,상기 접착판은 발포테이프인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 제3항에 있어서,상기 (D) 단계는 상기 접착판을 가열하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090060702A KR101009224B1 (ko) | 2009-07-03 | 2009-07-03 | 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090060702A KR101009224B1 (ko) | 2009-07-03 | 2009-07-03 | 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110003097A KR20110003097A (ko) | 2011-01-11 |
KR101009224B1 true KR101009224B1 (ko) | 2011-01-19 |
Family
ID=43611137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090060702A KR101009224B1 (ko) | 2009-07-03 | 2009-07-03 | 인쇄회로기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101009224B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170003576U (ko) | 2017-07-11 | 2017-10-16 | 주식회사 원피아 | Uhf, vhf 디지털 dmr 무선통신 비상 통화 시스템 |
KR102021772B1 (ko) * | 2017-12-11 | 2019-09-17 | 주식회사 심텍 | 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111221A (ja) | 1999-10-06 | 2001-04-20 | Ngk Spark Plug Co Ltd | ビアを有するセラミックグリーンシート及びそれを含むセラミック多層配線基板の製造方法 |
JP2001135912A (ja) | 1999-11-04 | 2001-05-18 | Shinko Electric Ind Co Ltd | 樹脂基板の貫通孔の加工方法 |
JP2008010515A (ja) | 2006-06-27 | 2008-01-17 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2008244426A (ja) | 2007-03-28 | 2008-10-09 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板の製造方法 |
-
2009
- 2009-07-03 KR KR1020090060702A patent/KR101009224B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111221A (ja) | 1999-10-06 | 2001-04-20 | Ngk Spark Plug Co Ltd | ビアを有するセラミックグリーンシート及びそれを含むセラミック多層配線基板の製造方法 |
JP2001135912A (ja) | 1999-11-04 | 2001-05-18 | Shinko Electric Ind Co Ltd | 樹脂基板の貫通孔の加工方法 |
JP2008010515A (ja) | 2006-06-27 | 2008-01-17 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2008244426A (ja) | 2007-03-28 | 2008-10-09 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20110003097A (ko) | 2011-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8115104B2 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
US9021693B2 (en) | Method of manufacturing printed circuit board with metal bump | |
KR100890447B1 (ko) | 매립형 인쇄회로기판 제조방법 | |
KR101067031B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100776248B1 (ko) | 인쇄회로기판 제조방법 | |
KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
US9793250B2 (en) | Package board, method for manufacturing the same and package on package having the same | |
US20090277673A1 (en) | PCB having electronic components embedded therein and method of manufacturing the same | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100990588B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
US20150373833A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2015149477A (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
JP5989329B2 (ja) | プリント回路基板の製造方法 | |
US20110083892A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
KR101009224B1 (ko) | 인쇄회로기판의 제조방법 | |
US20160021749A1 (en) | Package board, method of manufacturing the same and stack type package using the same | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP2016134622A (ja) | エンベデッドエンベデッド基板及びエンベデッド基板の製造方法 | |
KR20160010996A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR101516083B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR100782402B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US20090288861A1 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
KR20130053946A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR101133120B1 (ko) | 반도체 패키지용 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |