KR101007437B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101007437B1
KR101007437B1 KR1020090021187A KR20090021187A KR101007437B1 KR 101007437 B1 KR101007437 B1 KR 101007437B1 KR 1020090021187 A KR1020090021187 A KR 1020090021187A KR 20090021187 A KR20090021187 A KR 20090021187A KR 101007437 B1 KR101007437 B1 KR 101007437B1
Authority
KR
South Korea
Prior art keywords
storage capacitor
capacitor line
transistor
liquid crystal
potential
Prior art date
Application number
KR1020090021187A
Other languages
English (en)
Other versions
KR20090098716A (ko
Inventor
다카시 도야
유타카 고바시
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20090098716A publication Critical patent/KR20090098716A/ko
Application granted granted Critical
Publication of KR101007437B1 publication Critical patent/KR101007437B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 복수의 유지 용량선 구동 회로의 사이에 유지 용량선을 통해 누출 전류가 흐르는 것을 억제하는 것이 가능한 액정 표시 장치를 제공하는 것으로, 이 액정 표시 장치(100)는, 서로 교차하도록 배치되는 주사선(7) 및 데이터선(8)과, 주사선(7)과 데이터선(8)의 교차에 대응하여 배치되고, 액정(214)과 액정(214)에 전압을 인가하는 화소 전극(212) 및 공통 전극(213)과 유지 용량(215)을 포함하는 화소(21)와, 유지 용량(215)을 형성하기 위한 유지 용량선(9)과, 유지 용량선(9)을 구동하기 위한 복수의 유지 용량선 구동 회로(5)를 구비하고, 복수의 유지 용량선 구동 회로(5)는 유지 용량선(9)의 한쪽 끝과 다른 쪽 끝에 마련되고, 복수의 유지 용량선 구동 회로(5)에 입력되는 리셋 신호에 근거하여 유지 용량선(9)의 전위가 지정 전위에 고정되도록 구성되어 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시 장치에 관한 것으로, 특히, 유지 용량(holding capacitor)을 구비한 액정 표시 장치에 관한 것이다.
종래, 유지 용량을 구비한 액정 표시 장치가 알려져 있다(예컨대, 특허문헌 1 참조). 상기 특허문헌 1에는, 화소 전극과의 사이에 유지 용량을 형성하기 위한 유지 용량선과, 유지 용량선(공통 전극선)을 구동하는 유지 용량선 구동 회로(공통 전극선 구동 회로)가 마련되는 액정 표시 장치가 개시되어 있다. 이 액정 표시 장치는, 유지 용량선 구동 회로에 의해 유지 용량선에 인가되는 전압이 일정한 진폭으로 변화되는 유지 용량선 반전 구동 방식에 의해 구동되어 있다.
[특허문헌 1] 일본 특허 공개 제2002-258799호 공보
그러나 상기 특허문헌 1에 기재된 액정 표시 장치에서는, 액정 표시 장치가 예컨대 4인치 이상의 대형이 되는 경우, 유지 용량선의 저항치나 기생 용량이 증대하기 때문에, 신호 지연 시간, 또는, 신호선에 발생하는 왜곡의 완화 시간이 규정시간 이내로 되지 않는다고 하는 현상이 발생하는 것을 알았다. 그래서, 복수의 유지 용량선 구동 회로에 의해 유지 용량선을 구동하는 것이 생각되고, 이것에 의해, 유지 용량선의 저항치나 기생 용량을 작게 하는 것이 가능하다. 그런데, 전원이 들어가기 전의 초기 상태에서, 복수의 유지 용량선 구동 회로의 각각에 회로내의 전위가 다른 경우가 생각된다. 이 경우, 유지 용량선 구동 회로의 상승시에, 복수의 유지 용량선 구동 회로로부터 유지 용량선에 다른 전압이 인가되는 경우가 있다. 이 때, 한쪽의 유지 용량선 구동 회로로부터 다른 쪽의 유지 용량선 구동 회로를 향하여, 유지 용량선을 통해 누출 전류(누출 전류, 또는, 관통 전류라고 불리는 전류)가 흐른다고 하는 문제점이 생각된다.
본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것이며, 본 발명의 하나의 목적은, 복수의 유지 용량선 구동 회로의 사이에 유지 용량선을 통해 누출 전류가 흐르는 것을 억제하는 것이 가능한 액정 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 액정 표시 장치는, 서로 교차하도록 배치되는 주사선 및 신호선과, 주사선과 신호선의 교차에 대응하여 배치되고, 액정과 액정에 전압을 인가하는 화소 전극 및 공통 전극과 유지 용량을 포함하는 화소와, 유지 용량을 형성하기 위한 유지 용량선과, 유지 용량선을 구동하기 위한 복수 의 유지 용량선 구동 회로를 구비하고, 복수의 유지 용량선 구동 회로는 유지 용량선의 한쪽 끝과 다른 쪽 끝에 마련되고, 복수의 유지 용량선 구동 회로에 입력되는 리셋 신호에 근거하여 유지 용량선의 전위가 지정 전위에 고정되도록 구성되어 있다.
본 발명에 따른 액정 표시 장치에서는, 상기한 바와 같이, 복수의 유지 용량선 구동 회로가, 유지 용량선의 한쪽 끝과 다른 쪽 끝에 마련되는 것에 의해, 유지 용량선이 하나의 유지 용량선 구동 회로에 의해 구동되는 경우와 달리, 유지 용량선의 저항치나 기생 용량을 작게 할 수 있다. 또한, 복수의 유지 용량선 구동 회로에 입력되는 리셋 신호에 근거하여 유지 용량선의 전위를 지정 전위에 고정하도록 구성함으로써, 복수의 유지 용량선 구동 회로로부터 유지 용량선에 다른 전압이 인가되는 것을 억제할 수 있기 때문에, 한쪽의 유지 용량선 구동 회로로부터 다른 쪽의 유지 용량선 구동 회로를 향하여, 유지 용량선을 통해 누출 전류가 흐르는 것을 억제할 수 있다.
본 발명에 따른 액정 표시 장치에 있어서, 바람직하게는, 지정 전위는, 제 1 전위와, 제 1 전위보다 작은 제 2 전위 중 어느 한쪽에 고정하도록 구성되어 있다. 이와 같이 구성하면, 유지 용량선을 반전 구동시키기 위한 고전압측의 전위 및 저전압측의 전위를, 각각, 제 1 전위 및 제 2 전위로 할 수 있기 때문에, 지정 전위를 별도로 생성할 필요가 없어진다. 이것에 의해, 장치의 구성을 간략하게 할 수 있다.
본 발명에 따른 액정 표시 장치에 있어서, 바람직하게는, 액정을 구동하기 위한 전원을 더 구비하고, 리셋 신호는, 전원이 온 상태가 된 후에, 주사선이 구동되기까지의 사이에, 적어도 한 번 액티브로 되도록 구성되어 있다. 이와 같이 구성하면, 전원이 온 상태가 된 후에, 주사선이 구동되기까지의 사이에, 복수의 유지 용량선 구동 회로에 입력되는 리셋 신호에 근거하여 유지 용량선의 전위를 지정 전위에 고정하도록 구성함으로써, 복수의 유지 용량선 구동 회로로부터 유지 용량선에 다른 전압이 인가되는 것을 억제할 수 있다.
본 발명에 따른 액정 표시 장치에 있어서, 바람직하게는, 유지 용량선은, 주사선이 연장되는 방향을 따라 연장되도록 복수 마련되고, 복수의 유지 용량선 구동 회로는, 복수의 유지 용량선의 각각에 접속되는 복수단의 회로부로 구성되고, 복수의 유지 용량선의 전위는 리셋 신호에 근거하여 일제히 고정되도록 구성되어 있다. 이와 같이 구성하면, 복수의 유지 용량선의 전위가 순차적으로 고정되는 경우와 달리, 리셋의 동작을 재빠르게 할 수 있다.
본 발명에 따른 액정 표시 장치에 있어서, 바람직하게는, 리셋 신호가 전달되는 리셋 신호선과, 리셋 신호선이 게이트에 접속되고, 소스/드레인의 한쪽이 지정 전위에 접속되는 제 1 트랜지스터를 더 구비하고, 제 1 트랜지스터에 리셋 신호가 입력되는 것에 의해, 제 1 트랜지스터가 온 상태로 되는 것에 의해, 유지 용량선의 전위가 고정되도록 구성되어 있다. 이와 같이 구성하면, 용이하게, 유지 용량선의 전위를 고정할 수 있다.
이 경우, 제 1 트랜지스터의 소스/드레인의 다른 쪽에 접속되는 래치 회로와, 래치 회로의 단자에 접속되는 제 2 트랜지스터를 더 구비하고, 제 1 트랜지스 터에 리셋 신호가 입력되고, 또한, 제 2 트랜지스터를 온 상태로 하는 신호가 입력되는 것에 의해, 유지 용량선의 전위가 고정되도록 구성할 수도 있다.
본 발명에 따른 액정 표시 장치에 있어서, 바람직하게는, 주사선을 구동하기 위한 주사선 구동 회로를 더 구비하고, 리셋 신호는 주사선 구동 회로에 입력되는 리셋 신호이다. 이와 같이 구성하면, 리셋을 위해 신호를 별도로 마련할 필요가 없어지기 때문에, 장치의 구성을 간략하게 할 수 있다.
본 발명에 따른 액정 표시 장치에 있어서, 바람직하게는, 화소가 복수 배치되는 표시부를 더 구비하고, 복수의 유지 용량선 구동 회로는 표시부를 사이에 두고 대향하도록 배치되어 있다. 이와 같이 구성하면, 용이하게 유지 용량선의 한쪽 끝과 다른 쪽 끝에 유지 용량선 구동 회로를 마련할 수 있다.
본 발명에 의하면, 복수의 유지 용량선 구동 회로의 사이에 유지 용량선을 통해 누출 전류가 흐르는 것을 억제하는 것이 가능한 액정 표시 장치를 제공할 수 있다.
이하, 본 발명의 실시예를 도면에 근거하여 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 액정 표시 장치의 평면도이다. 도 2는 본 발명의 실시예 1에 따른 화소의 회로도이다. 도 3은 본 발명의 실시예 1에 따른 유지 용량선 구동 회로의 회로도이다. 우선, 도 1 내지 도 3을 참조하여, 본 발명의 실시예 1에 따른 액정 표시 장치(100)의 구성에 대하여 설명한다.
실시예 1에 따른 액정 표시 장치(100)는, 도 1에 나타낸 바와 같이, 기판(1)상에 형성되는 표시부(2)와, 주사선 구동 회로(3)와, 데이터선 구동 회로(4)와, 유지 용량선 구동 회로(5a) 및 유지 용량선 구동 회로(5b)와, 제어 회로(IC)(6)에 의해 구성되어 있다. 또한, 표시부(2)에는, 복수의 주사선(7)과, 복수의 데이터선(8)이 교차하도록 배치되어 있다. 또, 데이터선(8)은 본 발명의 「신호선」의 일례이다. 복수의 주사선(7)은 주사선 구동 회로(3)에 접속되어 있고, 또한, 복수의 데이터선(8)은 데이터선 구동 회로(4)에 접속되어 있다. 또한, 복수의 주사선(7)에 따르도록, 복수의 유지 용량선(9)이 배치되어 있다. 복수의 유지 용량선(9)의 한쪽 끝과 다른 쪽 끝은 유지 용량선 구동 회로(5a)와 유지 용량선 구동 회로(5b)에 각각 접속되어 있다. 또, 실시예 1에서는, 유지 용량선 구동 회로(5a)와 유지 용량선 구동 회로(5b)는 표시부(2)를 사이에 두고 대향하도록 배치되어 있다.
또, 유지 용량선 구동 회로(5b)는 IC(6)에 접속되어 있고, S_RST, POL, XPOL, VCOMH 및 VCOML의 신호가 입력되도록 구성되어 있다. 또, S_RST는 리셋 신호이며, POL은 프레임의 극성을 정하는 신호이다. 또, XPOL은 POL의 반전 신호이다. 또한, VCOMH는 유지 용량선(9)에 인가되는 H 레벨의 신호이며, VCOML은 유지 용량선(9)에 인가되는 L 레벨의 신호이다. 또, VCOMH 및 VCOML은, 각각, 본 발명의 「제 1 전위」 및 「제 2 전위」의 일례이다. 유지 용량선 구동 회로(5a)와 유지 용 량선 구동 회로(5b)는 접속되어 있고, 유지 용량선 구동 회로(5b)로부터 유지 용량선 구동 회로(5a)에, S_RST, POL, XPOL, VCOMH 및 VCOML의 신호가 전달되도록 구성되어 있다.
또, 주사선 구동 회로(3)는 IC(6)와 접속되어 있고, VSP, VCLK1, VCLK2 및 V_RST의 신호가 입력되도록 구성되어 있다. 또, VSP는 주사선 구동 회로(3)의 개시 신호이다. 또한, VCLK1 및 VCLK2은 클럭 신호이다. 또한, V_RST는 주사선 구동 회로(3)를 리셋하기 위한 신호이다.
또, 데이터선 구동 회로(4)는 IC(6)와 접속되어 있다. 또한, 기판(1)의 표면상에는, 후술하는 공통 전극(213)과 접속되는 콘택트부(10)가 4개 형성되어 있다. 콘택트부(10)는, 각각, 배선을 통해서 IC(6)에 접속되어 있다. 또한, 기판(1)의 단부에는, IC(6)와 접속되는 접속 단자(11)가 형성되어 있다.
또, 도 2에 나타낸 바와 같이, 주사선(7)과, 데이터선(8)이 교차하는 위치에는 화소(21)가 마련되어 있다. 화소(21)는, 주사선(7)에 게이트가 접속되고, 또한, 데이터선(8)에 소스/드레인의 한쪽이 접속되는 트랜지스터(211)와, 트랜지스터(211)의 소스/드레인의 다른 쪽에 접속되는 화소 전극(212)과, 화소 전극(212)과 대향하도록 배치되는 공통 전극(213)과, 화소 전극(212)과 공통 전극(213) 사이에 배치되는 액정(214)과, 유지 용량(215)에 의해 구성되어 있다. 또, 유지 용량(215)은 화소 전극(212)과 유지 용량선(9) 사이에 형성된다.
도 3에 나타낸 바와 같이, 유지 용량선 구동 회로(5)는 복수단의 회로부(51)로 구성되어 있다. 도 3에서는, 도면의 간략화를 위해, 2단분의 회로부(51)만을 도 시하고 있지만, 실제로는 유지 용량선(9)의 수에 따른 수의 회로부(51)가 마련되어 있다.
도 3에 나타낸 바와 같이, 회로부(51)는, n 채널 트랜지스터 NT1 내지 NT11와, p 채널 트랜지스터 PT1와, 래치 회로(52) 및 래치 회로(53)와, 인버터(54)로 구성되어 있다. 이하, n 채널 트랜지스터 및 p 채널 트랜지스터는 트랜지스터라고 한다.
트랜지스터 NT1의 소스/드레인의 한쪽은, 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT2의 소스/드레인의 한쪽에 접속되어 있다. 또, 저전압측의 전위 VEE는 본 발명의 「지정 전위」의 일례이다. 또한, 트랜지스터 NT1의 게이트는 GateN 및 전단의 회로부(51)의 트랜지스터 NT10의 게이트에 접속되어 있다. 또한, 트랜지스터 NT2의 소스/드레인의 다른 쪽은 래치 회로(52)의 단자 Q에 접속되어 있고, 또한, 게이트는 POL 또는 XPOL에 접속되어 있다.
또, 트랜지스터 NT3의 소스/드레인의 한쪽은 래치 회로(52)의 단자 /Q에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT4의 소스/드레인의 한쪽에 접속되어 있다. 또한, 트랜지스터 NT3의 게이트는 XPOL 또는 POL에 접속되어 있다. 또한, 트랜지스터 NT4의 소스/드레인의 다른 쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 게이트는 GateN 및 전단의 회로부(51)의 트랜지스터 NT10의 게 이트에 접속되어 있다.
또, 트랜지스터 NT5의 소스/드레인의 한쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 래치 회로(52)의 단자 Q에 접속되어 있다. 또한, 트랜지스터 NT5의 게이트는 S_RST에 접속되어 있다. 또, 트랜지스터 NT5는 본 발명의 「제 1 트랜지스터」의 일례이다.
또, 트랜지스터 NT6의 소스/드레인의 한쪽은 트랜지스터 NT8의 소스/드레인의 다른 쪽에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 래치 회로(53)의 단자 Q에 접속되어 있다. 또한, 트랜지스터 NT6의 게이트는 래치 회로(52)의 단자 Q에 접속되어 있다. 또한, 트랜지스터 NT7의 소스/드레인의 한쪽은 래치 회로(53)의 단자 /Q에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT9의 소스/드레인의 다른 쪽에 접속되어 있다. 또한, 트랜지스터 NT7의 게이트는 래치 회로(52)의 단자 /Q에 접속되어 있다.
또, 인버터(54)의 입력 단자는 래치 회로(53)의 단자 Q에 접속되어 있고, 또한, 인버터(54)의 출력 단자는 트랜지스터 PT1 및 트랜지스터 NT11의 게이트에 접속되어 있다. 트랜지스터 PT1의 소스/드레인의 한쪽은 VCOMH에 접속되어 있다. 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT11의 소스/드레인의 한쪽에 접속되어 있고, 또한, N단째의 유지 용량선(9)(SCN)에 접속되어 있다. 트랜지스터 NT11의 소스/드레인의 한쪽은 트랜지스터 PT1의 소스/드레인의 다른 쪽에 접속되어 있고, 또한, N단째의 유지 용량선(9)(SCN)에 접속되어 있다. 또한, 트랜지스터 NT11의 소스/ 드레인의 다른 쪽은 VCOML에 접속되어 있다.
또, 트랜지스터 NT8의 소스/드레인의 한쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT6의 소스/드레인의 한쪽에 접속되어 있다. 또한, 트랜지스터 NT8의 게이트는 S_RST에 접속되어 있다.
또, 트랜지스터 NT9의 소스/드레인의 한쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT7의 소스/드레인의 다른 쪽에 접속되어 있다. 또한, 트랜지스터 NT9의 게이트는 전단의 GateN-1에 접속되어 있다.
또한, 트랜지스터 NT10의 소스/드레인의 한쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT7의 소스/드레인의 다른 쪽에 접속되어 있다. 또한, 트랜지스터 NT10의 게이트는 후단의 GateN+1에 접속되어 있다.
도 4는 본 발명의 실시예 1에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도이다. 다음으로, 도 3 및 도 4를 이용하여, 본 발명의 실시예 1에 따른 유지 용량선 구동 회로(5)의 리셋의 동작에 대하여 설명한다.
우선, 도 4에 나타낸 바와 같이, 전원(VDD)이 상승하고, 또한, VCOMH가 상승한다. 다음으로, 실시예 1에서는, S_RST(리셋 신호)가 한번만 H 레벨(High 액티브)로 된다. 리셋 신호는 외부 전원의 전위를 상시 검출하는 IC(6)의 출력이며, 전원 전위가 소정값 이상으로 되어, 전원(VDD)이 상승할 때에, 액티브(예컨대, High 액티브)로 되는 신호이다. 이것에 의해, 도 3에 나타내는 트랜지스터 NT5가 온 상태로 되고, 또한, 트랜지스터 NT8가 온 상태로 된다. 그 결과, 래치 회로(52)의 단자 Q 측의 전위가 VEE(L 레벨)로 되고, 또한, 단자 /Q 측의 전위는 H 레벨로 된다. 이것에 의해, 트랜지스터 NT6는 오프 상태 그대로이고, 또한, 트랜지스터 NT7는 온 상태로 된다.
그리고, 트랜지스터 NT8가 온 상태이기 때문에, 래치 회로(53)의 단자 /Q의 전위가 L 레벨이 되고, 또한, 단자 Q의 전위가 H 레벨로 된다. 그리고, 인버터(54)의 입력 단자의 전위가 H 레벨로 되는 것에 의해, 출력 단자의 전위는, L 레벨로 된다. 그 결과, 트랜지스터 PT1이 온 상태로 되고, 또한, 트랜지스터 NT11은 오프 상태로 된다. 그리고, 실시예 1에서는, VCOMH가 유지 용량선(9)(SCN)에 인가된다. 또, 후단의 유지 용량선(9)(SCN+1)에 대해서도 마찬가지로 VCOMH가 인가된다.
이와 같이, 실시예 1에서는, 리셋 신호가 입력되는 것에 의해, 복수의 유지 용량선(9)의 전위가 일제히 VCOMH에 고정(리셋)된다.
도 5는 본 발명의 실시예 1에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도이다. 다음으로, 도 3, 도 4 및 도 5를 이용하여, 본 발명의 실시예 1에 따른 유지 용량선 구동 회로(5)의 동작에 대하여 설명한다.
우선, 도 4에 나타낸 바와 같이, S_RST가 H 레벨로부터 L 레벨로 하강한 후, POL이 H 레벨로 상승하고, 또한, XPOL이 L 레벨로 하강한다. 이것에 의해, 도 3에 나타내는 트랜지스터 NT2의 게이트가 온 상태로 되고, 또한, 트랜지스터 NT3의 게이트는 오프 상태로 된다. 그리고, 도 5에 나타낸 바와 같이, Gate1(N)에 H 레벨의 신호가 인가된다. 이것에 의해, 트랜지스터 NT1 및 트랜지스터 NT4가 온 상태로 된다. 그 결과, 래치 회로(52)의 단자 Q측의 전위가 L 레벨로 되고, 또한, 단자 /Q 측의 전위는 H 레벨로 된다. 이것에 의해, 트랜지스터 NT6는 오프 상태 그대로이고, 또한, 트랜지스터 NT7는 온 상태로 된다.
그리고, 전단의 회로부(51)가 주사되었을 때에, GateN-1에 게이트가 접속되는 트랜지스터 NT9가 온 상태로 되어 있다. 그 결과, 트랜지스터 NT7의 소스/드레인의 다른 쪽의 전위는 L 레벨로 되어 있다. 이것에 의해, 트랜지스터 NT7가 온 상태로 되기 때문에, 래치 회로(53)의 단자 /Q의 전위는 L 레벨로 되고, 또한, 단자 Q의 전위는 H 레벨로 된다.
그리고, 인버터(54)의 입력 단자의 전위가 H 레벨로 되는 것에 의해, 출력 단자의 전위는 L 레벨로 된다. 그 결과, 트랜지스터 PT1이 온 상태로 되고, 또한, 트랜지스터 NT11은 오프 상태로 된다. 그리고, VCOMH가 유지 용량선(9)(SCN)에 인가된다.
이 때, 회로부(51b)는 회로부(51a)와 달리, 트랜지스터 NT2의 게이트가 XPOL에 접속되고, 트랜지스터 NT3의 게이트가 POL에 접속되어 있다. 이것에 의해, 회로부(51b)의 래치 회로(52) 및 래치 회로(53)에는, 회로부(51a)의 래치 회로(52) 및 래치 회로(53)에 축적되는 신호와 역의 극성의 신호가 기억된다. 또한, 회로 부(51a)와 회로부(51b)는 교대로 배치되어 있다. 그리고, 후단의 회로부(51b)의 GateN+1이 H 레벨로 되는 것에 의해, 전단의 회로부(51a)로부터 유지 용량선(9)(SCN)에 SCN-1과는 극성이 다른 전압(VCOMH 또는 VCOML)이 인가된다. 이것에 의해, 1행마다 유지 용량선(9)에 인가되는 전압의 극성이 다르게 된다. 또한, 후단의 회로부(51b)의 GateN+1의 신호를 받아, 전단의 회로부(51a)로부터 유지 용량선(9)(SCN)에 전압(VCOMH 또는 VCOML)이 인가되는 것에 의해, 도 5에 나타낸 바와 같이, SCN(SC1)에 신호가 인가된 후, 일정한 기간이 경과하고 나서 SCN+1(SC2)에 신호가 인가된다.
그리고, 1 수직 기간 경과한 후, POL 및 XPOL의 신호가 반전되고, 또한, VSP가 다시 H 레벨로 된다. 이것에 의해, 전번의 수직 기간에서 인가된 전압과 역의 극성의 전압이 유지 용량선(9)에 인가된다.
실시예 1에서는, 상기한 바와 같이, 2개의 유지 용량선 구동 회로(5a, 5b)가 유지 용량선(9)의 한쪽 끝과 다른 쪽 끝에 마련되는 것에 의해, 유지 용량선(9)이 하나의 유지 용량선 구동 회로에 의해 구동되는 경우와 달리, 유지 용량선(9)의 저항치나 기생 용량을 작게 할 수 있다. 또한, 2개의 유지 용량선 구동 회로(5a, 5b)에 입력되는 리셋 신호에 근거하여 유지 용량선(9)의 전위를 VCOMH에 고정하도록 구성함으로써, 2개의 유지 용량선 구동 회로(5a, 5b)로부터 유지 용량선(9)에 다른 전압이 인가되는 것을 억제할 수 있기 때문에, 유지 용량선 구동 회로(5a(5b))로부터 유지 용량선 구동 회로(5b(5a))를 향하여, 유지 용량선(9)을 통해 누출 전류가 흐르는 것을 억제할 수 있다.
또, 실시예 1에서는, 상기한 바와 같이, 유지 용량선(9)이 고정되는 전위를 VCOMH로 하는 것에 의해, 유지 용량선(9)을 반전 구동시키기 위한 고전압측의 전위인 VCOMH를 유지 용량선(9)을 리셋하기 위한 전위로서 이용할 수 있기 때문에, 유지 용량선(9)을 리셋하기 위한 전위를 별도로 생성할 필요가 없어진다. 이것에 의해, 액정 표시 장치(100)의 구성을 간략하게 할 수 있다.
또, 실시예 1에서는, 상기한 바와 같이, 리셋 신호가, 전원 VDD가 온 상태로 된 후에, 주사선(7)이 구동되기까지의 사이에, 한번만 액티브로 되도록 구성함으로써, 최소한의 동작으로 리셋을 행할 수 있기 때문에, 저소비 전력을 실현할 수 있다. 또, 전원 VDD가 온 상태로 된 후에, 주사선(7)이 구동되기까지의 사이에, 리셋 신호를 복수회 액티브로 해도 좋다. 이와 같이 하면, 보다 리셋의 동작을 보다 확실히 할 수 있다.
또, 실시예 1에서는, 상기한 바와 같이, 복수의 유지 용량선(9)의 전위를 리셋 신호에 근거하여 일제히 고정하도록 구성함으로써, 복수의 유지 용량선(9)의 전위가 순차적으로 고정되는 경우와 달리, 리셋의 동작을 재빠르게 할 수 있다.
또, 실시예 1에서는, 상기한 바와 같이, 트랜지스터 NT5에 리셋 신호가 입력되는 것에 의해, 트랜지스터 NT5가 온 상태로 되는 것에 의해, 유지 용량선(9)의 전위가 고정되도록 구성함으로써, 용이하게 유지 용량선(9)의 전위를 고정할 수 있다.
또, 실시예 1에서는, 상기한 바와 같이, 2개의 유지 용량선 구동 회로(5a, 5b)를, 표시부(2)를 사이에 두고 대향하도록 배치함으로써, 용이하게 유지 용량선(9)의 한쪽 끝과 다른 쪽 끝에 유지 용량선 구동 회로(5a, 5b)를 마련할 수 있다.
(실시예 2)
도 6은 본 발명의 실시예 2에 따른 액정 표시 장치의 평면도이다. 다음으로, 도 6을 참조하여, 이 실시예 2에서는, 상기 실시예 1과 달리, 주사선 구동 회로(3)에 입력되는 리셋 신호에 의해, 유지 용량선 구동 회로(5)가 리셋되는 액정 표시 장치(110)에 대하여 설명한다.
실시예 2에 따른 액정 표시 장치(110)는, 도 6에 나타낸 바와 같이, 유지 용량선 구동 회로(5a)와, 유지 용량선 구동 회로(5b)와, 주사선 구동 회로(3)에는 V_RST가 입력되도록 구성되어 있고, 주사선 구동 회로(3)에 입력되는 리셋 신호(V_RST)에 의해, 유지 용량선 구동 회로(5)가 리셋되도록 구성되어 있다.
또, 실시예 2의 그 밖의 구성, 및, 동작은 상기 실시예 1과 마찬가지다.
실시예 2에서는, 상기한 바와 같이, 유지 용량선 구동 회로(5)에 입력되는 리셋 신호를 주사선 구동 회로(3)에 입력되는 리셋 신호와 공유함으로써, 리셋을 위해 신호를 별도로 마련할 필요가 없어지기 때문에, 액정 표시 장치(110)의 구성을 간략하게 할 수 있다.
또, 실시예 2의 그 밖의 효과는 상기 실시예 1과 마찬가지다.
(실시예 3)
도 7은 본 발명의 실시예 3에 따른 유지 용량선 구동 회로의 회로도이다. 다음으로, 도 7을 참조하여, 이 실시예 3에서는, 상기 실시예 1과 달리, 유지 용량선(9)에 전압이 인가되는 타이밍을 지연시키기 위한 용량(66)이 마련되는 액정 표시 장치(120)에 대하여 설명한다.
실시예 3에 따른 액정 표시 장치(120)의 전체 구성은 도 6에 나타내는 상기 실시예 2와 마찬가지다.
도 7에 나타낸 바와 같이, 유지 용량선 구동 회로(60)는 복수단의 회로부(61)로 구성되어 있고, 회로부(61)는 n 채널 트랜지스터 NT21 내지 NT26와, p 채널 트랜지스터 PT21와, 래치 회로(62)와, 전송 게이트(63)와, 인버터(64)와, 인버터(65)와, 용량(66)으로 구성되어 있다. 또, 트랜지스터 NT25는 본 발명의 「제 1 트랜지스터」의 일례이다. 또한, 전송 게이트(63)는 본 발명의 「제 2 트랜지스터」의 일례이다.
또, 트랜지스터 NT21 내지 트랜지스터 NT25 및 래치 회로(62)의 구성은 상기 실시예 1의 트랜지스터 NT1 내지 트랜지스터 NT5 및 래치 회로(52)(도 3 참조)의 구성과 마찬가지다.
래치 회로(62)의 단자 /Q에는, 전송 게이트(63)가 접속되어 있다. 또한, 전송 게이트(63)의 p 채널 트랜지스터의 게이트에는, 인버터(64)의 출력 단자가 접속되어 있고, 또한, 전송 게이트(63)의 n 채널 트랜지스터의 게이트에는, 인버터(64)의 입력 단자가 접속되어 있다. 또한, 인버터(64)의 입력 단자에는, CSL이 접속되 어 있다. 또한, 전송 게이트(63)의 래치 회로(62)의 단자 /Q가 접속되어 있는 쪽과는 반대쪽의 단자에는, 인버터(65)의 입력 단자와, 용량(66)이 접속되어 있다. 또한, 인버터(65)의 출력 단자에는, 트랜지스터 PT21의 게이트 및 트랜지스터 NT26의 게이트가 접속되어 있다.
또, 트랜지스터 PT21의 소스/드레인의 한쪽에는 VCOMH가 접속되어 있고, 또한, 소스/드레인의 다른 쪽에는 트랜지스터 NT26의 소스/드레인의 한쪽과 유지 용량선(9)(SCN)이 접속되어 있다. 또한, 트랜지스터 NT26의 소스/드레인의 다른 쪽에는 VCOML이 접속되어 있다.
도 8은 본 발명의 실시예 3에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도이다. 다음으로, 도 4, 도 7 및 도 8을 이용하여, 본 발명의 실시예 3에 따른 유지 용량선 구동 회로(60)의 리셋 동작에 대하여 설명한다.
우선, 도 4에 나타낸 바와 같이, 전원(VDD)이 상승하고, 또한, VCOMH가 상승한다. 다음으로, V_RST 신호(리셋 신호)가 한번만 액티브(High 액티브)로 된다. 이것에 의해, 도 7에 나타내는 트랜지스터 NT25가 온 상태로 된다. 그 결과, 래치 회로(62)의 단자 Q 측의 전위가 L 레벨로 되고, 또한, 단자 /Q 측의 전위는 H 레벨로 된다.
그리고, 도 8에 나타낸 바와 같이, CSL에 리셋 동작을 위한 H 레벨의 신호가 인가된다. 이것에 의해, 인버터(64)의 입력 단자쪽은 H 레벨로 되고, 출력 단자쪽은 L 레벨로 된다. 그리고, 전송 게이트(63)의 n 채널 트랜지스터의 게이트쪽은 H 레벨로 된다. 그 결과, 전송 게이트(63)는 온 상태로 되어, 인버터(65)의 입력 단자쪽이 래치 회로(62)의 단자 /Q와 같은 H 레벨로 된다. 이 때, 용량(66)의 한쪽의 전극에도 H 레벨의 전압이 인가되어, 용량(66)에 전하가 축적된다. 또한, 인버터(65)의 입력 단자쪽이 H 레벨로 되는 것에 의해, 인버터(65)의 출력 단자쪽은 L 레벨로 된다. 이것에 의해, 트랜지스터 PT21이 온 상태로 되어, VCOMH가 유지 용량선(9)(SCN)에 인가된다. 또, 유지 용량선(9)(SCN+1)에 관해서도 VCOMH가 인가된다.
이와 같이, 실시예 3에서도 상기 실시예 1과 마찬가지로, 리셋 신호가 입력되는 것에 의해, 복수의 유지 용량선(9)의 전위가 일제히 VCOMH에 고정(리셋)된다.
다음으로, 도 4, 도 7 및 도 8을 이용하여, 본 발명의 실시예 3에 따른 유지 용량선 구동 회로(60)의 동작에 대하여 설명한다.
우선, 도 4에 나타낸 바와 같이, V_RST가 H 레벨로부터 L 레벨로 하강한 후, POL이 H 레벨로 상승하고, 또한, XPOL이 L 레벨로 하강한다. 이것에 의해, 도 7에 나타내는 트랜지스터 NT23의 게이트가 온 상태로 되고, 또한, 트랜지스터 NT22의 게이트는 오프 상태로 된다.
다음으로, 도 8에 나타낸 바와 같이, GateN이 온 상태로 된다. 이것에 의해, 트랜지스터 NT21 및 트랜지스터 NT24는 온 상태로 된다. 그 결과, 래치 회로(62)의 단자 /Q 측의 전위가 L 레벨이 되고, 또한, 단자 Q 측의 전위는 H 레벨로 된다.
그리고, 도 8에 나타낸 바와 같이, CSL이 H 레벨로 상승한다. 이것에 의해, 상기한 바와 같이 전송 게이트(63)는 온 상태로 되어, 인버터(65)의 입력 단자쪽이 래치 회로(62)의 단자 /Q와 같은 L 레벨로 된다. 이 때, 용량(66)의 한쪽 전극에도 L 레벨의 전압이 인가된다. 또한, 인버터(65)의 입력 단자쪽이 L 레벨로 되는 것에 의해, 인버터(65)의 출력 단자쪽은 H 레벨로 된다. 이것에 의해, 트랜지스터 NT26가 온 상태로 되어, VCOML이 유지 용량선(9)(SCN)에 인가된다.
이 때, 전단의 회로부(61a)와 달리, 후단의 회로부(61b)의 트랜지스터 NT22의 게이트가 POL에 접속되고, 트랜지스터 NT23의 게이트가 XPOL에 접속되어 있는 것에 의해, 후단의 회로부(61b)의 래치 회로(62)에는, 전단의 회로부(61a)의 래치 회로(62)에 축적되는 신호와 반대 극성의 신호가 기억되어 있다. 이것에 의해, 후단의 회로부(61b)에서는, 유지 용량선(9)(SCN+1)에 SCN과는 극성이 다른 VCOMH가 인가된다. 이것에 의해, 1행마다 유지 용량선(9)에 인가되는 전압의 극성이 다르게 된다.
또, 실시예 3의 효과는 상기 실시예 1 및 2와 마찬가지다.
(실시예 4)
도 9는 본 발명의 실시예 4에 따른 유지 용량선 구동 회로의 회로도이다. 다음으로, 도 9를 참조하여, 이 실시예 4에서는, 상기 실시예 1과 달리, 유지 용량선 구동 회로(70)의 회로부(71)에 래치 회로(72)가 하나만 포함되는 액정 표시 장치(130)에 대하여 설명한다.
실시예 4에 따른 액정 표시 장치(130)의 전체 구성은 도 6에 나타내는 상기 실시예 2와 마찬가지다.
도 9에 나타낸 바와 같이, 유지 용량선 구동 회로(70)는 복수단의 회로부(71)로 구성되어 있고, 회로부(71)는 n 채널 트랜지스터 NT31 내지 NT38과, p 채널 트랜지스터 PT31과, 래치 회로(72)와, 인버터(73)로 구성되어 있다. 또, 트랜지스터 NT31은 본 발명의 「제 1 트랜지스터」의 일례이다.
트랜지스터 NT31의 소스/드레인의 한쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT32의 소스/드레인의 한쪽에 접속되어 있다. 또한, 트랜지스터 NT31의 게이트는 V_RST에 접속되어 있다. 또한, 트랜지스터 NT32의 소스/드레인의 다른 쪽은 래치 회로(72)의 단자 Q에 접속되어 있고, 또한, 게이트는 XPOL 또는 POL에 접속되어 있다.
트랜지스터 NT33의 소스/드레인의 한쪽은 래치 회로(72)의 단자 /Q에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT37의 소스/드레인의 다른 쪽에 접속되어 있다. 또한, 트랜지스터 NT33의 게이트는 POL 또는 XPOL에 접속되어 있다.
트랜지스터 NT34의 소스/드레인의 한쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT35의 소스/드레인의 한쪽에 접속되어 있다. 또한, 트랜지스터 NT34의 게이트는 XCSV에 접속되어 있다. 또, XCSV와, 후술하는 CSV는 유지 용량선 구동 회로(70)의 스캔 방향을 바꾸는 신호이다. 또한, 트랜지스터 NT35의 소스/드레인의 다른 쪽은 트랜지스터 NT37의 소스/드레인 의 다른 쪽에 접속되어 있고, 또한, 게이트는 전단의 회로부(71)의 구동 신호가 입력되는 GateN-1에 접속되어 있다.
트랜지스터 NT36의 소스/드레인의 한쪽은 저전압측의 전위 VEE에 접속되어 있고, 또한, 소스/드레인의 다른 쪽은 트랜지스터 NT37의 소스/드레인의 한쪽에 접속되어 있다. 또한, 트랜지스터 NT36의 게이트는 CSV에 접속되어 있다. 또한, 트랜지스터 NT37의 소스/드레인의 다른 쪽은 트랜지스터 NT35의 소스/드레인의 다른 쪽에 접속되어 있고, 또한, 게이트는 후단의 회로부(71b)의 구동 신호가 입력되는 GateN+1에 접속되어 있다.
래치 회로(72)의 단자 /Q에는, 인버터(73)의 입력 단자가 접속되어 있다. 인버터(73)의 출력 단자에는, 트랜지스터 PT31의 게이트 및 트랜지스터 NT38의 게이트가 접속되어 있다.
또, 트랜지스터 PT31의 소스/드레인의 한쪽은, VCOMH가 접속되어 있고, 또한, 소스/드레인의 다른 쪽에는 트랜지스터 NT38의 소스/드레인의 한쪽과 유지 용량선(9)(SCN)이 접속되어 있다. 또한, 트랜지스터 NT38의 소스/드레인의 다른 쪽에는, VCOML이 접속되어 있다.
도 10은 본 발명의 실시예 4에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도이다. 다음으로, 도 9 및 도 10을 이용하여, 본 발명의 실시예 4에 따른 유지 용량선 구동 회로(70)의 리셋의 동작에 대하여 설명한다.
우선, 도 10에 나타낸 바와 같이, 전원(VDD)이 상승하고, 또한, VCOMH가 상승한다. 다음으로, V_RST 신호(리셋 신호)가 한번만 액티브(High 액티브)로 된다. 이것에 의해, 도 9에 나타내는 트랜지스터 NT31이 온 상태로 된다. 이 때, XPOL이 H 레벨이기 때문에, 트랜지스터 NT32는 온 상태이다. 그 결과, 래치 회로(72)의 단자 Q 측의 전위가 L 레벨이 되고, 또한, 단자 /Q 측의 전위는 H 레벨로 된다.
그리고, 인버터(73)의 입력 단자쪽이 래치 회로(72)의 단자 /Q와 같은 H 레벨로 되는 것에 의해, 인버터(73)의 출력 단자쪽은 L 레벨로 된다. 이것에 의해, 트랜지스터 PT31이 온 상태로 되어, VCOMH가 유지 용량선(9)(SCN)에 인가된다. 또, 유지 용량선(9)(SCN+1)에 관해서도 VCOMH가 인가된다.
이와 같이, 실시예 4에서도 상기 실시예 1과 마찬가지로, 리셋 신호가 입력되는 것에 의해, 복수의 유지 용량선(9)의 전위가 일제히 VCOMH에 고정(리셋)된다.
다음으로, 도 8, 도 9 및 도 10을 이용하여, 본 발명의 실시예 4에 따른 유지 용량선 구동 회로(70)의 동작에 대하여 설명한다.
우선, 도 10에 나타낸 바와 같이, V_RST가 H 레벨로부터 L 레벨로 하강한 후, POL이 H 레벨로 상승하고, 또한, XPOL이 L 레벨로 하강한다. 이것에 의해, 도 9에 나타내는 트랜지스터 NT33의 게이트가 온 상태로 되고, 또한, 트랜지스터 NT32의 게이트는 오프 상태로 된다. 이 때, CSV 및 XCSV는, 각각, H 레벨 및 L 레벨이다. 이것에 의해, 트랜지스터 NT36는 온 상태로 되고, 또한, 트랜지스터 NT34는 오프 상태로 된다.
그리고, 도 8에 나타낸 바와 같이, GateN+1이 온 상태로 된다. 이것에 의해, 트랜지스터 NT37은 온 상태로 된다. 그 결과, 래치 회로(72)의 단자 /Q 측의 전위가 L 레벨로 되고, 또한, 단자 Q 측의 전위는 H 레벨로 된다.
그리고, 인버터(73)의 입력 단자쪽이 래치 회로(72)의 단자 /Q와 같은 L 레벨로 되는 것에 의해, 인버터(73)의 출력 단자쪽은 H 레벨로 된다. 이것에 의해, 트랜지스터 NT38가 온 상태로 되어, VCOML이 유지 용량선(9)(SCN)에 인가된다.
이 때, 전단의 회로부(71a)와 달리, 후단의 회로부(71b)의 트랜지스터 NT32의 게이트가 POL에 접속되고, 트랜지스터 NT33의 게이트가 XPOL에 접속되어 있는 것에 의해, 후단의 회로부(71b)의 래치 회로(72)에는, 전단의 회로부(71a)의 래치 회로(72)에 축적되는 신호와 반대 극성의 신호가 기억되어 있다. 이것에 의해, 후단의 회로부(71b)에서는, 유지 용량선(9)(SCN+1)에 SCN과는 극성이 다른 VCOMH가 인가된다. 이것에 의해, 1행마다 유지 용량선(9)에 인가되는 전압의 극성이 다르다. 이와 같이, 후단의 회로부(71b)의 GateN+1의 신호를 받아, 전단의 회로부(71a)에서 유지 용량선(9)(SCN)에 VCOML이 인가된 후, 일정 기간이 경과하고 나서 SCN+1에 신호가 인가된다.
실시예 4에서는, 상기한 바와 같이, 회로부(71)에 마련되는 래치 회로(72)는 하나이며, 2개의 래치 회로(52 및 53)(도 3 참조)가 마련되는 상기 실시예 1과 달리, 회로의 구성을 간략하게 할 수 있다. 또한, 실시예 4의 n 채널 트랜지스터의 수(NT31~NT38의 8개)도, 상기 실시예 1(NT1~NT11의 11개)보다 적게 할 수 있다.
또, 실시예 4의 그 밖의 효과는 상기 실시예 1 및 2와 마찬가지다.
또, 이번 개시된 실시예는, 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 실시예의 설명이 아니라 특허청구의 범위에 의해 나타내어지고, 또한 특허청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함된다.
예컨대, 상기 실시예 1~4에서는, 유지 용량선이 전원 투입후에 VCOMH의 전위로 고정(리셋)되는 예를 나타냈지만, 본 발명은 이것에 한하지 않고, VCOML의 전위에 고정할 수도 있다.
또, 상기 실시예 1~4에서는, 리셋 신호 S_RST(V_RST)가 게이트에 입력되는 트랜지스터 NT5, NT25 및 NT31의 소스/드레인의 한쪽이, 저전압측의 전위인 VEE에 접속되어 있는 예를 나타냈지만, 본 발명은 이것에 한하지 않고, 리셋 신호 S_RST(V_RST)가 게이트에 입력되는 트랜지스터 NT5, NT25 및 NT31 대신에 p 채널 트랜지스터를 이용하여, p 채널 트랜지스터의 소스/드레인의 한쪽을 고전압측의 전위에 접속할 수도 있다. 이 경우, 리셋 신호 S_RST(V_RST)는 Low 액티브의 신호로 된다.
또, 상기 실시예 3에서는, 래치 회로(62)의 단자 /Q 측에 접속되고, CSL이 입력되는 트랜지스터로서 전송 게이트(63)를 이용하는 예를 나타냈지만, 본 발명은 이것에 한하지 않고, CSL에 의해 온/오프를 제어할 수 있는 것이면, 전송 게이트 이외의 소자를 사용할 수 있다.
도 1은 본 발명의 실시예 1에 따른 액정 표시 장치의 평면도,
도 2는 본 발명의 실시예 1에 따른 화소의 회로도,
도 3은 본 발명의 실시예 1에 따른 유지 용량선 구동 회로의 회로도,
도 4는 본 발명의 실시예 1에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도,
도 5는 본 발명의 실시예 1에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도,
도 6은 본 발명의 실시예 2에 따른 액정 표시 장치의 평면도,
도 7은 본 발명의 실시예 3에 따른 유지 용량선 구동 회로의 회로도,
도 8은 본 발명의 실시예 3에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도,
도 9는 본 발명의 실시예 4에 따른 유지 용량선 구동 회로의 회로도,
도 10은 본 발명의 실시예 4에 따른 유지 용량선 구동 회로의 구동을 설명하기 위한 신호 파형도.
부호의 설명
2 : 표시부 3 : 주사선 구동 회로
5, 60, 70 : 유지 용량선 구동 회로 7 : 주사선
8 : 데이터선(신호선) 9 : 유지 용량선
21 : 화소 51, 61, 71 : 회로부
62 : 래치 회로 63 : 전송 게이트(제 2 트랜지스터)
212 : 화소 전극 213 : 공통 전극
214 : 액정 215 : 유지 용량
NT5, NT25, NT31 : 트랜지스터(제 1 트랜지스터)

Claims (8)

  1. 서로 교차하도록 배치되는 주사선 및 신호선과,
    상기 주사선과 상기 신호선의 교차에 대응하여 배치되고, 액정과 그 액정에 전압을 인가하는 화소 전극 및 공통 전극과 유지 용량(holding capacitor)을 포함하는 화소와,
    상기 유지 용량을 형성하기 위한 유지 용량선과,
    상기 유지 용량선을 구동하기 위한 복수의 유지 용량선 구동 회로
    를 구비하고,
    상기 복수의 유지 용량선 구동 회로는 상기 유지 용량선의 한쪽 끝과 다른 쪽 끝에 마련되고,
    상기 복수의 유지 용량선 구동 회로에 입력되는 리셋 신호에 근거하여 상기 유지 용량선의 전위가 지정 전위에 고정되도록 구성되어 있는
    액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 지정 전위는, 제 1 전위와, 상기 제 1 전위보다 작은 제 2 전위 중 어느 한쪽에 고정되도록 구성되어 있는 액정 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 액정 표시 장치를 구동하기 위한 전원을 더 구비하고,
    상기 리셋 신호는, 상기 전원이 온 상태가 된 후로부터 상기 주사선이 구동되기까지의 사이에, 적어도 한 번 액티브로 되도록 구성되어 있는
    액정 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 유지 용량선은, 상기 주사선이 연장되는 방향을 따라 연장되도록 복수마련되고,
    상기 복수의 유지 용량선 구동 회로는 상기 복수의 유지 용량선의 각각에 접속되는 복수단의 회로부로 구성되고,
    상기 복수의 유지 용량선의 전위는 상기 리셋 신호에 근거하여 일제히 고정되도록 구성되어 있는
    액정 표시 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 리셋 신호가 전달되는 리셋 신호선과,
    상기 리셋 신호선이 게이트에 접속되고, 소스/드레인의 한쪽이 상기 지정 전위에 접속되는 제 1 트랜지스터
    를 더 구비하고,
    상기 제 1 트랜지스터에 상기 리셋 신호가 입력됨으로써, 상기 제 1 트랜지스터가 온 상태가 되는 것에 의해, 상기 유지 용량선의 전위가 고정되도록 구성되어 있는
    액정 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 1 트랜지스터의 소스/드레인의 다른 쪽에 접속되는 래치 회로와,
    상기 래치 회로의 단자에 접속되는 제 2 트랜지스터
    를 더 구비하고,
    상기 제 1 트랜지스터에 상기 리셋 신호가 입력되고, 또한, 상기 제 2 트랜지스터를 온 상태로 하는 신호가 입력되는 것에 의해, 상기 유지 용량선의 전위가 고정되도록 구성되어 있는
    액정 표시 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 주사선을 구동하기 위한 주사선 구동 회로를 더 구비하고,
    상기 리셋 신호는 상기 주사선 구동 회로에 입력되는 리셋 신호인
    액정 표시 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 화소가 복수 배치되는 표시부를 더 구비하고,
    상기 복수의 유지 용량선 구동 회로는 상기 표시부를 사이에 두고 대향하도록 배치되어 있는
    액정 표시 장치.
KR1020090021187A 2008-03-14 2009-03-12 액정 표시 장치 KR101007437B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008065350A JP4462363B2 (ja) 2008-03-14 2008-03-14 液晶表示装置
JPJP-P-2008-065350 2008-03-14

Publications (2)

Publication Number Publication Date
KR20090098716A KR20090098716A (ko) 2009-09-17
KR101007437B1 true KR101007437B1 (ko) 2011-01-12

Family

ID=41062641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021187A KR101007437B1 (ko) 2008-03-14 2009-03-12 액정 표시 장치

Country Status (5)

Country Link
US (1) US8199087B2 (ko)
JP (1) JP4462363B2 (ko)
KR (1) KR101007437B1 (ko)
CN (1) CN101533171B (ko)
TW (1) TW201001391A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629443B2 (en) 2009-12-01 2014-01-14 Sharp Kabushiki Kaisha Active matrix substrate and display device
US20130314618A1 (en) * 2011-02-08 2013-11-28 Sharp Kabushiki Kaisha Method of driving display device, driving device of display device, and television device
CN103941439B (zh) 2013-06-28 2016-09-28 上海中航光电子有限公司 一种补偿馈通电压驱动电路及阵列基板
KR20160021942A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083714A (ko) * 2005-01-18 2006-07-21 삼성전자주식회사 액정 표시 장치
JP2007333865A (ja) 2006-06-13 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及び液晶表示装置のガンマ特性補正方法
KR20080003723A (ko) * 2006-07-03 2008-01-08 엡슨 이미징 디바이스 가부시키가이샤 액정 장치, 액정 장치의 구동 방법, 및 전자기기

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002258799A (ja) 2001-02-27 2002-09-11 Matsushita Electric Ind Co Ltd 液晶表示装置及びその駆動方法
US8836621B2 (en) * 2004-12-15 2014-09-16 Nlt Technologies, Ltd. Liquid crystal display apparatus, driving method for same, and driving circuit for same
US20070109239A1 (en) * 2005-11-14 2007-05-17 Den Boer Willem Integrated light sensitive liquid crystal display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083714A (ko) * 2005-01-18 2006-07-21 삼성전자주식회사 액정 표시 장치
JP2007333865A (ja) 2006-06-13 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及び液晶表示装置のガンマ特性補正方法
KR20080003723A (ko) * 2006-07-03 2008-01-08 엡슨 이미징 디바이스 가부시키가이샤 액정 장치, 액정 장치의 구동 방법, 및 전자기기

Also Published As

Publication number Publication date
JP4462363B2 (ja) 2010-05-12
JP2009222839A (ja) 2009-10-01
KR20090098716A (ko) 2009-09-17
CN101533171B (zh) 2011-05-04
US20090231504A1 (en) 2009-09-17
TW201001391A (en) 2010-01-01
US8199087B2 (en) 2012-06-12
CN101533171A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
US8284181B2 (en) Display device
US7567228B1 (en) Multi switch pixel design using column inversion data driving
US8537094B2 (en) Shift register with low power consumption and liquid crystal display having the same
US8494109B2 (en) Shift register
KR101423197B1 (ko) 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치
US8749469B2 (en) Display device for reducing parasitic capacitance with a dummy scan line
US8217926B2 (en) Liquid crystal display having compensation circuit for reducing gate delay
JP5245292B2 (ja) シフトレジスタ回路及び表示装置
KR20120008761A (ko) 액정 표시장치 및 그 구동방법
TWI433081B (zh) 驅動液晶顯示面板之驅動電路
EP3171357A1 (en) Pixel unit driving circuit and method, and display device
KR20120061554A (ko) 표시 장치 및 그것의 구동 방법
KR100877456B1 (ko) 표시 구동 방법, 표시 소자, 및 표시 장치
KR101308188B1 (ko) 액정표시장치 및 그 구동방법
KR101007437B1 (ko) 액정 표시 장치
US8115719B2 (en) Electro-optical device
JP2009181612A (ja) シフトレジスタ回路及び液晶表示装置
KR20070003564A (ko) 쉬프트 레지스터
KR100825424B1 (ko) Ｄｓｄ ｌｃｄ 구동방법 및 그 구동기기
KR101773193B1 (ko) 액티브 매트릭스 표시장치
JP2012168277A (ja) 液晶表示パネルの駆動装置および液晶表示装置
KR20050068193A (ko) 액정표시장치 및 그 구동방법
KR100902214B1 (ko) 액정표시장치 및 그 구동방법
KR101232583B1 (ko) 액정표시소자 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 9