KR20100078112A - 이미지센서 및 그 제조방법 - Google Patents

이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR20100078112A
KR20100078112A KR1020080136272A KR20080136272A KR20100078112A KR 20100078112 A KR20100078112 A KR 20100078112A KR 1020080136272 A KR1020080136272 A KR 1020080136272A KR 20080136272 A KR20080136272 A KR 20080136272A KR 20100078112 A KR20100078112 A KR 20100078112A
Authority
KR
South Korea
Prior art keywords
layer
trench
sensing unit
forming
image sensing
Prior art date
Application number
KR1020080136272A
Other languages
English (en)
Inventor
윤기준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080136272A priority Critical patent/KR20100078112A/ko
Priority to JP2009281204A priority patent/JP2010157712A/ja
Priority to US12/643,443 priority patent/US8030727B2/en
Priority to TW098145143A priority patent/TW201029169A/zh
Priority to CN200910265287A priority patent/CN101771061A/zh
Publication of KR20100078112A publication Critical patent/KR20100078112A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

실시예에 따른 이미지센서는, 리드아웃 회로를 포함하는 반도체 기판; 상기 리드아웃 회로와 연결되도록 상기 반도체 기판 상에 형성된 배선 및 층간절연층; 상기 층간절연층 상에 형성된 이미지 감지부; 상기 배선에 대응하도록 상기 이미지 감지부에 형성된 트랜치; 상기 트랜치의 측벽에 형성된 버퍼층; 상기 버퍼층 상에 형성되고 상기 트랜치의 바닥면을 선택적으로 노출시키는 배리어 패턴; 상기 배선이 노출되도록 상기 배리어 패턴 하부의 상기 이미지 감지부 및 층간절연층을 관통하는 비아홀; 및 상기 비아홀 내부에 형성된 메탈컨택을 포함한다.
3차원 이미지센서, 포토다이오드, 배선

Description

이미지센서 및 그 제조방법{Image Sensor and Method for Manufacturing Thereof}
실시예는 이미지센서에 관한 것이다.
이미지센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지센서(CIS)로 구분된다.
씨모스 이미지센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
상기와 같은 수평형 이미지센서는 포토다이오드 영역과 트랜지스터 영역이 반도체 기판에 수평으로 배치되어 제한된 면적 하에서 광감지 부분(이를 통상 "Fill Factor"라고 한다)을 확장시키는데에 한계가 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)을 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 회로영역(Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 회로영역 상부에 형성시키는 시도(이하 "3차원 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 회로영역은 배선(Metal line)을 통해 연결된다.
구체적으로 웨이퍼 대 웨이퍼 본딩의 경우, 회로영역과 전기적으로 연결되는 배선을 층간절연층의 내부에 형성시키고 포토다이오드가 형성된 웨이퍼를 상기 층간절연층 상부에 본딩한다. 그리고, 상기 포토다이오드 및 층간절연층을 관통하여 배선을 노출시키는 비아홀을 형성하고, 상기 비아홀에 메탈컨택을 형성하여 상기 포토다이오드와 배선을 전기적으로 연결한다. 특히, 상기 포토다이오드가 동작하기 위해서는 상기 포토다이오드의 PN 영역이 격리(Isolation)되어야 한다.
상기 포토다이오드의 PN영역 격리기술은 상기 P영역에 해당하는 상기 비아홀의 내부에 산화막과 같은 배리어막을 형성하는 것이다.
하지만, 상기 P영역이 형성된 실리콘과 상기 배리어막은 산화막의 격자구조의 미스매치(mismatch)로 인하여 계면에 스트레스(stress)가 발생하여 상기 포토다이오드의 전기적 특성을 저하시키는 문제가 있다.
실시예에서는 포토다이오드와 배리어막의 사이에 버퍼패턴을 형성함으로써 상기 포토다이오드와 배리어막의 접합 스트레스를 감소시키 전기적 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지센서는, 리드아웃 회로를 포함하는 반도체 기판; 상기 리드아웃 회로와 연결되도록 상기 반도체 기판 상에 형성된 배선 및 층간절연층; 상기 층간절연층 상에 형성된 이미지 감지부; 상기 배선에 대응하도록 상기 이미지 감지부에 형성된 트랜치; 상기 트랜치의 측벽에 형성된 버퍼층; 상기 버퍼층 상에 형성되고 상기 트랜치의 바닥면을 선택적으로 노출시키는 배리어 패턴; 상기 배선이 노출되도록 상기 배리어 패턴 하부의 상기 이미지 감지부 및 층간절연층을 관통하는 비아홀; 및 상기 비아홀 내부에 형성된 메탈컨택을 포함한다.
실시예에 따른 이미지센서의 제조방법은, 반도체 기판에 리드아웃 회로를 형성하는 단계; 상기 리드아웃 회로와 연결되도록 상기 반도체 기판 상에 배선 및 층간절연층을 형성하는 단계; 상기 층간절연층 상에 이미지 감지부를 형성하는 단계; 상기 이미지 감지부 상에 상기 배선에 대응하는 상기 이미지 감지부를 노출시키는 마스크를 형성하는 단계; 상기 마스크를 식각마스크로 사용하여 상기 이미지 감지부에 트랜치를 형성하는 단계; 상기 트랜치를 형성할 때 발생된 폴리머에 의하여 상기 트랜치의 측벽에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 배리어 패턴을 형성하는 단계; 상기 배리어 패턴을 식각마스크로 사용하여 상기 배선을 노출시키는 비아홀을 형성하는 단계; 및 상기 비아홀 내부에 메탈컨택을 형성하는 단계를 포함한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면, 리드아웃 회로와 이미지 감지부의 수직형집적을 이루어 필팩터를 향상시킬 수 있다.
또한, 상기 이미지 감지부의 PIN 격리를 위한 트랜치의 측벽과 배리어 패턴 사이에 버퍼층이 형성되어 상기 이미지 감지부와 배리어 패턴의 계면 스트레스를 최소화함으로써 이미지센서의 전기적 특성을 향상시킬 수 있다.
실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시예는 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 포토다이오드가 필요한 모든 이미지센서에 적용이 가능하다.
도 11은 실시예에 따른 이미지센서를 나타내는 단면도이다.
실시예에 따른 이미지센서는, 리드아웃 회로(120)를 포함하는 반도체 기판(100)과, 상기 리드아웃 회로(120)와 연결되도록 상기 반도체 기판(100) 상에 형성된 배선(150) 및 층간절연층(160)과, 상기 층간절연층(160) 상에 형성된 이미지 감지부(200)와, 상기 배선(150)에 대응하도록 상기 이미지 감지부(200)에 형성된 트랜치(250)와, 상기 트랜치(250)의 측벽에 형성된 버퍼층(260)과, 상기 버퍼층(260) 상에 형성되고 상기 트랜치(250)의 바닥면을 선택적으로 노출시키는 배리어 패턴(275)과, 상기 배선(150)이 노출되도록 상기 배리어 패턴(275) 하부의 상기 이미지 감지부(200) 및 층간절연층(160)을 관통하는 비아홀(285) 및 상기 비아홀(285) 내부에 형성된 메탈컨택(300)을 포함한다.
상기 이미지 감지부(200)는 제1 도핑층(210), 진성층(220) 및 제2 도핑층(230)이 적층되어 형성되고, 상기 트랜치(250)의 바닥면은 상기 제1 도핑층(210)을 노출시킬 수 있다.
상기 버퍼층(260)은 폴리머로 형성될 수 있다. 예를 들어, 상기 버퍼층(260)은 상기 트랜치의 식각부산물인 폴리머일 수 있다.
상기 배리어 패턴(275)은 ONO막으로 형성될 수 있다.
상기 트랜치(250)의 측벽에 상기 버퍼층(260)이 형성되어 있으므로 상기 이미지 감지부(200)와 상기 배리어 패턴(275)의 계면 스트레스가 감소되어 소자의 전기적 특성을 향상시킬 수 있다.
또한, 상기 트랜치(250)의 측벽에만 배리어 패턴(275)이 형성되어 있으므로 상기 이미지 감지부(200)의 PIN 격리를 할 수 있게 되어 광전하의 정상적인 신호출력이 정상적으로 이루어질 수 있다.
도 11의 도면부호 중 미설명 도면부호는 이하 제조방법에서 설명한다.
이하, 도 1 내지 도 11을 참조하여 실시예에 따른 이미지센서의 제조방법을 설명한다.
도 1을 참조하여, 리드아웃 회로(120)를 포함하는 반도체 기판(100) 상에 배선(150) 및 층간절연층(160)이 형성된다.
상기 반도체 기판(100)은 단결정 또는 다결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다. 상기 반도체 기판(100)에 소자분리막(110)이 형성되어 액티브 영역이 정의된다. 그리고 상기 액티브 영역에 단위화소 별로 트랜지스터를 포함하는 리드아웃 회로(120)가 형성된다.
상기 리드아웃 회로(120)는 트랜스퍼 트랜지스터(Tx)(121), 리셋 트랜지스터(Rx)(123), 드라이브 트랜지스터(Dx)(125), 셀렉 트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다. 한편 상기 리드아웃 회로(120)은 3Tr 또는 5Tr 구조에도 적용가능하다.
상기 반도체 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 반도체 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 1과 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 반도체 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스퍼 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 상기 리드아웃 회로(120)가 형성된 상기 반도체 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스퍼 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 도 1 및 도 2를 참조하여 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝 볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(205)에서 생성된 전자는 PNP 졍션(140)으로 이동하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, 도 2에 도시된 바와 같이 Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 반도체 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell 정션(Junction)이 아닌 P0/N-/Pwell 정션(Junction)을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell 정션(Junction)에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 그라운드(Ground) 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 핀치오프(Pinch-Off)가 발생하게 된다. 이를 피닝볼티지(Pinning Voltage)라고 부른다. 따라서 Tx(121) 양단의 소스/드레인에 전압차가 발생하게 되어 Tx On/Off 동작 시 포토차지가 N-well에서 Tx를 통해 FD로 완전히 덤핑되어 차지 쉐어링(Charge Sharing) 현상을 방지할 수 있다.
따라서 일반적인 기술에서 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃 회로(120) 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 실시예는 P0/N-/P- 졍션(140)의 표면에 오믹컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)으로서 N+ 도핑영역을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다.
이를 위해, 실시예는 제2 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
도 3은 리드아웃 회로에 대한 다른 구조를 도시한 것이다. 도 3에 도시된 바와 같이, 상기 전기접합영역(140)의 일측에 제1 도전형 연결영역(148)이 형성될 수 있다.
도 3을 참조하여, P0/N-/P- Junction(140)에 오믹 컨택(Ohmic Contact)을 위한 N+ 연결영역(148)을 형성할 수 있는데, 이때 N+ 연결영역(148) 및 M1C 콘택(151a) 형성공정은 리키지 소스(Leakage Source)가 될 수 있다. 왜냐하면, P0/N-/P- Junction(140)에 Reverse Bias가 인가된 채로 동작하므로 기판 표면(Si Surface)에 전기장(EF)이 발생할 수 있다. 이러한 전기장 내부에서 콘택(Contact) 형성 공정 중에 발생하는 결정결함은 리키지 소스가 된다.
또한, N+ 연결영역(148)을 P0/N-/P- 정션(Junction)(140) 표면에 형성시킬 경우 N+/P0 Junction(148/145)에 의한 E-Field가 추가되므로 이 역시 리키지 소스(Leakage Source)가 될 수 있다.
즉, P0 층으로 도핑(Doping)되지 않고 N+ 연결영역(148)으로 이루어진 Active 영역에 제1 컨택플러그(151a)를 형성하고, 이를 N- Junction(143)과 연결시키는 Layout을 제시한다.
그러면 상기 반도체 기판(100) 표면의 E-Field가 발생하지 않게 되고 이는 3차원 집적(3-D Integrated) CIS의 암전류(Dark Current) 감소에 기여할 수 있다.
다시 도 1을 참조하여, 상기 반도체 기판(100) 상에 층간절연층(160) 및 배선(150)을 형성할 수 있다. 상기 배선(150)은 제2 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153)을 포함할 수 있으나 이에 한정되는 것은 아니다. 실시예에서는 상기 제3 메탈(153)을 형성한 후 상기 제3 메탈(153)이 노출되지 않도록 절연막을 증착한 후 평탄화 공정을 진행하여 층간절연층(160)을 형성할 수 있 다. 따라서, 상기 반도체 기판(100) 상에는 균일한 표면 프로파일을 가지는 층간절연층(160)의 표면이 노출될 수 있다.
도 4를 참조하여, 상기 층간절연층(160) 상에 이미지 감지부(200)가 형성된다. 상기 이미지 감지부(200)는 제1 도핑층(210)(N type), 진성층(intrinsic type) 및 제2 도핑층(230)(P type)으로 이루어진 PIN 다이오드일 수 있다.
예를 들어, 상기 이미지 감지부(200)는 결정형 구조의 캐리어 기판(미도시)의 깊은영역에 n형 불순물을 이온주입하여 제1 도핑층(210)을 형성하고 얕은 영역에 p형 불순물을 이온주입하여 제2 도핑층(230)을 형성하여 상기 제1 도핑층과 제2 도핑층 사이에 진성층을 형성할 수 있다.
실시예에서 상기 진성층(220)은 상기 제1 및 제2 도핑층(230)보다 넓은 영역을 가지도록 형성될 수 있다. 그러면 공핍영역이 확장되어 광전자의 생성을 증가시킬 수 있다.
다음으로, 상기 층간절연층(160)의 상부로 상기 캐리어 기판(미도시)의 제1 도핑층(210)을 위치시킨 후 본딩공정을 진행하여 상기 반도체 기판(100)과 상기 캐리어 기판을 결합시킨다. 이후, 상기 층간절연층(160) 상에 본딩된 상기 이미지 감지부(200)가 노출되도록 수소층(미도시)이 형성된 상기 캐리어 기판을 열처리 또는 기계적 충격등에 의하여 제거하여 상기 제2 도핑층(230)의 표면을 노출시킨다.
따라서, 상기 이미지 감지부(200)가 상기 리드아웃 회로(120) 상측에 형성되어 필팩터를 높이면서 상기 이미지 감지부(200)의 디펙트를 방지할 수 있다. 또한, 균일한 표면 프로파일을 가지는 상기 층간절연층(160) 상에 상기 이미지 감지 부(200)가 본딩되므로 물리적 본딩력이 향상될 수 있다.
다음으로 상기 이미지 감지부(200) 상에 하드마스크층(240)이 형성된다. 상기 하드마스크층(240)은 상기 이미지 감지부(200)의 표면을 보호할 수 있다. 예를 들어, 상기 하드마스크층(240)은 산화막 또는 질화막으로 형성될 수 있다.
도 5를 참조하여, 상기 하드마스크층(240) 상에 포토레지스트 패턴(10)이 형성된다. 상기 포토레지스트 패턴(10)은 상기 제3 메탈(153)에 대응하는 상기 하드마스크층(240)을 선택적으로 노출시킬 수 있다.
상기 포토레지스트 패턴(10)을 식각마스크로 사용하는 식각공정을 진행하여 하드마스크(245)를 형성한다. 상기 하드마스크(245)는 상기 제3 메탈(153)에 대응하는 상기 이미지 감지부(200)를 노출시킬 수 있다. 상기 하드마스크(245)와 상기 포토레지스트 패턴(10)의 식각비에 의하여 상기 하드마스크(245)가 형성되어도 상기 포토레지스트 패턴(10)은 남아있게 된다.
다음으로, 상기 포토레지스트 패턴(10) 및 하드마스크(245)를 식각마스크로 사용하는 식각공정을 진행하여 상기 이미지 감지부(200)에 트랜치(250)를 형성한다. 예를 들어, 상기 트랜치(250)는 HBr 및 Cl2를 식각가스로 사용하는 식각공정에 의하여 형성될 수 있다.
상기 트랜치(250)의 바닥면은 상기 이미지 감지부(200) 내부의 상기 제1 도핑층(210)을 선택적으로 노출시킬 수 있다.
즉, 상기 트랜치(250)의 바닥면에 의하여 상기 제3 메탈(153)에 대응하는 상기 제1 도핑층(210)이 선택적으로 노출된다. 상기 트랜치(250)는 상기 제1 도핑 층(210)의 내부까지 식각되어 형성되므로 상기 트랜치(250)의 측벽에 의하여 상기 제2 도핑층(230) 및 진성층(220)은 완전히 노출되고 상기 제1 도핑층(210)은 일정깊이로 노출될 수 있다.
또한, 상기 트랜치(250)를 형성하기 위한 이미지 감지부(200)의 식각공정 시 상기 트랜치(250)의 측벽에 버퍼층(260)이 형성된다. 상기 버퍼층(260)은 상기 트랜치(250)가 형성될 때 발생된 바이 프로덕트(byproduct)인 폴리머(polymer)로 형성될 수 있다. 예를 들어, 상기 폴리머는 C-C, C-H, Cl-C등과 같은 결합구조를 가질 수 있다.
상기 버퍼층(260)은 상기 포토레지스트 패턴(10) 및 하드마스크(245)를 식각마스크로 사용하는 식각공정 시 발생된 폴리머에 의하여 상기 트랜치(250)의 측벽에만 부착될 수 있다. 특히, 상기 트랜치(250) 형성시 바이어스 전압을 인가함으로써 상기 트랜치(250)의 측벽에만 폴리머를 부착하여 상기 버퍼층(260)을 형성할 수 있다.
상기와 같이 버퍼층(260)이 트랜치(250)의 측벽에만 선택적으로 형성되어 상기 제1 도핑층(210), 진성층(220) 및 제2 도핑층(230)의 격리를 위한 식각공정으로부터의 플라즈마 데미지(plasma damage)를 최소화시킬 수 있다. 또한, 상기 버퍼층(260)은 후속공정인 배리어층(270)과 상기 이미지 감지부(200)의 접합 스트레스를 최소화시킬 수 있게 된다.
도 6을 참조하여, 상기 트랜치(250) 및 버퍼층(260)을 포함하는 상기 이미지 감지부(200) 및 하드마스크(245)의 표면을 따라 배리어층이 형성된다. 예를 들어, 상기 배리어층(270)은 ONO(Oxide-Nitride-Oxide)로 형성될 수 있다. 상기 배리어층(270)은 얇은 두께로 형성되어 상기 트랜치(250) 측벽의 버퍼층(260) 및 트랜치(250)의 바닥면을 따라 형성될 수 있다.
상기 트랜치(250)의 측벽에 상기 버퍼층(260)이 형성되어 있으므로 상기 배리어층(270)과 상기 이미지 감지부(200)의 계면 스트레스를 최소화함으로써 전기적 특성을 향상시킬 수 있다.
도 7을 참조하여, 상기 버퍼층(260) 상에 배리어 패턴(275)이 형성된다. 상기 배리어 패턴(275)은 상기 배리어층(270)에 대한 블랭킷 식각(blanket etch) 공정에 의하여 상기 트랜치(250)의 측벽에 해당하는 상기 버퍼층(260) 상에만 선택적으로 형성될 수 있다. 또한, 상기 블랭킷 식각공정에 상기 하드마스크(245)의 표면 및 트랜치(250) 바닥면 상에 형성된 배리어층(270)만 선택적으로 제거될 수 있게된다.
따라서, 상기 트랜치(250)의 측벽에는 상기 버퍼층(260) 및 배리어 패턴(275)이 형성되고 상기 트랜치(250)의 바닥면인 제1 도핑층(210)은 선택적으로 노출될 수 있다.
도 8을 참조하여, 상기 이미지 감지부(200)의 제1 도핑층(210)을 관통하는 제1 비아홀(280)이 형성된다. 상기 제1 비아홀(280)은 상기 제3 메탈(153)에 대응하는 상기 층간절연층(160)의 표면을 선택적으로 노출시킬 수 있다. 예를 들어, 상기 제1 비아홀(280)은 상기 하드마스크(245) 및 배리어 패턴(275)을 식각마스크로 사용한 식각공정에 의하여 형성될 수 있다.
상기 제1 비아홀(280)은 상기 배리어 패턴(275)을 마스크로 하는 식각공정에 의하여 노출된 상기 제1 도핑층(210)을 선택적으로 제거할 수 있다. 따라서, 상기 배리어 패턴(275)에 의하여 상기 진성층(220) 및 제2 도핑층(230)은 가려지고 상기 제1 비아홀(280)에 의하여 상기 제1 도핑층(210)은 노출될 수 있다.
도 9를 참조하여, 상기 제1 비아홀(280) 하부로 연장되어 상기 제3 메탈(153)을 노출시키는 제2 비아홀(285)이 형성된다. 상기 제2 비아홀(285)은 상기 층간절연층(160)을 관통하여 상기 제3 메탈(153)의 표면을 선택적으로 노출시킬 수 있다. 예를 들어, 상기 제2 비아홀(285)은 상기 하드마스크(245) 및 배리어 패턴(275)을 식각마스크로 사용한 식각공정에 의하여 형성될 수 있다.
따라서, 상기 배리어 패턴(275)에 의하여 상기 진성층(220) 및 제2 도핑층(230)은 가려지고 상기 제1 비아홀(280) 및 제2 비아홀(285)에 의하여 상기 제1 도핑층(210) 및 제3 메탈(153)은 노출될 수 있다.
도 10 및 도 11을 참조하여, 상기 트랜치(250), 제1 및 제2 비아홀(285) 내부에 메탈컨택(300)이 형성된다. 상기 제1 도핑층(210)은 상기 메탈컨택(300) 및 제3 배선(150)을 통하여 상기 리드아웃 회로(120)와 전기적으로 연결될 수 있다.
상기 메탈컨택(300)은 상기 트랜치(250), 제1 및 제2 비아홀(285)이 갭필되도록 상기 이미지 감지부(200) 상에 금속층(290)을 형성한 후 평탄화 공정을 진행하여 형성될 수 있다. 예를 들어, 상기 메탈컨택(300)은 텅스텐(W), 알루미늄(Al), 타이타늄(Ti), 탄탈륨(Ta) 타이타늄(Ti), 타이타늄 나이트 라이드(TiN), Ti/TiN 및 구리(Cu)와 같은 금속재료 중 어느 하나로 형성될 수 있다.
상기 메탈컨택(300)은 상기 제1 및 제1 비아홀(280) 내부에 형성되어 상기 제3 메탈(153) 및 상기 이미지 감지부(200)의 제1 도핑층(210)과 전기적으로 연결될 수 있다. 또한, 상기 메탈컨택(300)은 상기 버퍼층(260) 및 배리어 패턴(275)에 의하여 상기 이미지 감지부(200)의 진성층(220) 및 제2 도핑층(230)과는 전기적으로 분리될 수 있게 된다.
상기 이미지 감지부(200)에서 생성된 광전하를 상기 리드아웃 회로(120)로 전달하기 위한 상기 메탈컨택(300)은 상기 제1 도핑층(210)에만 물리적,전기적으로 접촉하고 있으므로 상기 이미지 센서는 정상적인 신호를 출력(signal out put)을 할 수 있게 된다. 이것은 상기 메탈컨택(300)이 상기 진성층(220) 및 제2 도핑층(230)과 상기 배리어 패턴(275)에 의하여 물리적으로 분리되고 상기 제1 도핑층(210)에만 연결되어 있으므로 상기 포토다이오드가 단락되는 것을 방지할 수 있기 때문이다.
도시되지는 않았지만, 상기 이미지 감지부(200)는 픽셀분리막에 의하여 단위픽셀 별로 분리되고, 상기 이미지 감지부 상에는 상부전극, 컬러필터 및 마이크로레즈가 형성될 수 있다.
실시예에 따르면, 리드아웃 회로가 형성된 반도체 기판 상에 이미지 감지부가 형성되어 필팩터를 높일 수 있다.
또한, 상기 이미지 감지부를 관통하는 트랜치 및 비아홀을 형성하고 상기 비아홀의 내부에 메탈컨택을 형성하여 상기 이미지 감지부의 전자를 리드아웃 회로로 전달하여 광전하의 신호출력이 정상적으로 이루어질 수 있게 되었다.
또한, 상기 트랜치의 측벽에 배리어 패턴이 형성되어 상기 메탈컨택이 상기 이미지 감지부의 제1 도핑층에만 전기적으로 연결되어 상기 이미지 감지부가 포토다이오드로서 동작이 가능하게 된다.
또한, 상기 이미지 감지부의 PIN 격리(isolation)를 위한 트랜치 형성 시 상기 트랜치의 측벽에 버퍼층이 형성되어 상기 배리어 패턴과 상기 이미지 감지부의 계면 스트레스를 최소화함으로써 리키지 및 저항과 같은 전기적 특성을 향상시킬 수 있다.
또한, 상기 배리어 패턴을 마스크로 하는 식각공정에 의하여 상기 리드아웃 회로와 연결된 배선을 노출시킬 수 있으므로 별도의 마스크가 필요하지 않게되어 공정을 단순화시킬 수 있다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 11은 실시예에 따른 이미지센서의 제조공정을 나타내는 단면도이다.

Claims (10)

  1. 리드아웃 회로를 포함하는 반도체 기판;
    상기 리드아웃 회로와 연결되도록 상기 반도체 기판 상에 형성된 배선 및 층간절연층;
    상기 층간절연층 상에 형성된 이미지 감지부;
    상기 배선에 대응하도록 상기 이미지 감지부에 형성된 트랜치;
    상기 트랜치의 측벽에 형성된 버퍼층;
    상기 버퍼층 상에 형성되고 상기 트랜치의 바닥면을 선택적으로 노출시키는 배리어 패턴;
    상기 배선이 노출되도록 상기 배리어 패턴 하부의 상기 이미지 감지부 및 층간절연층을 관통하는 비아홀; 및
    상기 비아홀 내부에 형성된 메탈컨택을 포함하는 이미지센서.
  2. 제1항에 있어서,
    상기 이미지 감지부는 제1 도핑층, 진성층 및 제2 도핑층이 적층되어 형성되고, 상기 트랜치의 바닥면은 상기 제1 도핑층을 노출시키는 것을 특징으로 하는 이미지센서.
  3. 제1항에 있어서,
    상기 버퍼층은 폴리머로 형성된 것을 특징으로 하는 이미지센서.
  4. 제1항에 있어서,
    상기 배리어 패턴은 ONO막으로 형성된 것을 특징으로 하는 이미지센서.
  5. 반도체 기판에 리드아웃 회로를 형성하는 단계;
    상기 리드아웃 회로와 연결되도록 상기 반도체 기판 상에 배선 및 층간절연층을 형성하는 단계;
    상기 층간절연층 상에 이미지 감지부를 형성하는 단계;
    상기 이미지 감지부 상에 상기 배선에 대응하는 상기 이미지 감지부를 노출시키는 마스크를 형성하는 단계;
    상기 마스크를 식각마스크로 사용하여 상기 이미지 감지부에 트랜치를 형성하는 단계;
    상기 트랜치를 형성할 때 발생된 폴리머에 의하여 상기 트랜치의 측벽에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 배리어 패턴을 형성하는 단계;
    상기 배리어 패턴을 식각마스크로 사용하여 상기 배선을 노출시키는 비아홀을 형성하는 단계; 및
    상기 비아홀 내부에 메탈컨택을 형성하는 단계를 포함하는 이미지센서의 제조방법.
  6. 제5항에 있어서,
    상기 트랜치 및 버퍼층을 형성하는 단계는,
    상기 이미지 감지부 상에 하드마스크층을 형성하는 단계;
    상기 하드마스크층 상에 상기 배선에 대응하는 상기 하드마스크층이 노출되도록 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 이미지 감지부를 선택적으로 노출시키는 하드마스크를 형성하는 단계;
    상기 포토레지스트 패턴 및 하드마스크를 식각마스크로 사용하여 상기 이미지 감지부를 식각하는 단계를 포함하고,
    상기 트랜치를 형성할 때 발생된 바이프로덕트인 폴리머를 상기 트랜치의 측벽에 부착시켜 상기 버퍼층이 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
  7. 제5항에 있어서,
    상기 버퍼층을 형성하기 위한 식각공정 시 바이어스 전압이 인가되는 것을 특징으로 하는 이미지센서의 제조방법.
  8. 제5항에 있어서,
    상기 배리어 패턴을 형성하는 단계는,
    상기 버퍼층이 형성된 트랜치의 단차를 따라 상기 이미지 감지부 상에 배리어층을 형성하는 단계; 및
    상기 배리어층에 대한 블랭킷 식각공정을 진행하여 상기 이미지 감지부의 상부 표면 및 상기 트랜치의 바닥면을 노출시키는 단계를 포함하는 이미지센서의 제조방법.
  9. 제5항에 있어서,
    상기 배리어 패턴은 ONO막으로 형성된 것을 특징으로 하는 이미지센서의 제조방법.
  10. 제5항에 있어서,
    상기 이미지 감지부는 제1 도핑층, 진성층 및 제2 도핑층이 적층되어 형성되고,
    상기 트랜치의 바닥면은 상기 제1 도핑층을 노출시키는 것을 특징으로 하는 이미지센서의 제조방법.
KR1020080136272A 2008-12-30 2008-12-30 이미지센서 및 그 제조방법 KR20100078112A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080136272A KR20100078112A (ko) 2008-12-30 2008-12-30 이미지센서 및 그 제조방법
JP2009281204A JP2010157712A (ja) 2008-12-30 2009-12-11 イメージセンサ及びその製造方法
US12/643,443 US8030727B2 (en) 2008-12-30 2009-12-21 Image sensor and method for manufacturing the same
TW098145143A TW201029169A (en) 2008-12-30 2009-12-25 Image sensor and method for manufacturing the same
CN200910265287A CN101771061A (zh) 2008-12-30 2009-12-30 图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136272A KR20100078112A (ko) 2008-12-30 2008-12-30 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100078112A true KR20100078112A (ko) 2010-07-08

Family

ID=42283861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136272A KR20100078112A (ko) 2008-12-30 2008-12-30 이미지센서 및 그 제조방법

Country Status (5)

Country Link
US (1) US8030727B2 (ko)
JP (1) JP2010157712A (ko)
KR (1) KR20100078112A (ko)
CN (1) CN101771061A (ko)
TW (1) TW201029169A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053761B1 (ko) * 2008-11-11 2011-08-02 주식회사 동부하이텍 이미지 센서의 제조 방법
CN102339813A (zh) * 2010-07-14 2012-02-01 中国科学院微电子研究所 半导体结构及其制造方法
US8728947B2 (en) * 2012-06-08 2014-05-20 Tel Epion Inc. Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via
CN103066095B (zh) * 2013-01-14 2016-01-20 武汉新芯集成电路制造有限公司 一种影像传感器及其制造方法
CN103123924B (zh) * 2013-01-28 2015-07-08 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
CN106179450B (zh) * 2016-07-21 2018-11-09 昆明理工大学 一种磁性有机催化材料的制备方法及其应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193479A (ja) * 1985-02-22 1986-08-27 Fuji Photo Film Co Ltd 固体カラ−撮像デバイス
JP3808092B2 (ja) * 2003-08-08 2006-08-09 松下電器産業株式会社 電子デバイスおよびその製造方法
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
KR100614650B1 (ko) * 2004-09-16 2006-08-22 삼성전자주식회사 이미지 센서 및 그 형성 방법
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer

Also Published As

Publication number Publication date
TW201029169A (en) 2010-08-01
US8030727B2 (en) 2011-10-04
CN101771061A (zh) 2010-07-07
US20100164047A1 (en) 2010-07-01
JP2010157712A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
KR20100063269A (ko) 이미지센서 및 그 제조방법
KR101016474B1 (ko) 이미지센서 및 그 제조방법
US8030727B2 (en) Image sensor and method for manufacturing the same
KR101002131B1 (ko) 이미지센서 및 그 제조방법
KR100997343B1 (ko) 이미지센서 및 그 제조방법
KR101053761B1 (ko) 이미지 센서의 제조 방법
KR100999740B1 (ko) 이미지센서 및 그 제조방법
KR20100078111A (ko) 이미지센서 및 그 제조방법
KR101002158B1 (ko) 이미지센서 및 그 제조방법
KR101024815B1 (ko) 이미지센서 및 그 제조방법
US20100117174A1 (en) Method of manufacturing image sensor
KR20100078145A (ko) 이미지센서 및 그 제조방법
KR20100036731A (ko) 이미지센서 및 그 제조방법
KR101053773B1 (ko) 이미지센서 및 그 제조방법
KR101038809B1 (ko) 이미지 센서 및 그 제조 방법
KR100898471B1 (ko) 이미지센서 및 그 제조방법
KR101135791B1 (ko) 이미지센서 및 그 제조방법
US8237833B2 (en) Image sensor and method for manufacturing the same
KR20100036716A (ko) 이미지센서 및 그 제조방법
KR101024735B1 (ko) 이미지센서의 제조방법
KR100882980B1 (ko) 이미지 센서 및 그 제조방법
KR101033351B1 (ko) 이미지센서 및 그 제조방법
KR20100078210A (ko) 이미지 센서 및 이의 제조 방법
KR101016505B1 (ko) 이미지센서 및 그 제조방법
KR20100036714A (ko) 이미지센서의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid