KR100982314B1 - 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 - Google Patents
박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 Download PDFInfo
- Publication number
- KR100982314B1 KR100982314B1 KR1020080064957A KR20080064957A KR100982314B1 KR 100982314 B1 KR100982314 B1 KR 100982314B1 KR 1020080064957 A KR1020080064957 A KR 1020080064957A KR 20080064957 A KR20080064957 A KR 20080064957A KR 100982314 B1 KR100982314 B1 KR 100982314B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- source
- oxide semiconductor
- contact layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 141
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000012044 organic layer Substances 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims abstract description 3
- 238000001771 vacuum deposition Methods 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical class C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터, 그의 제조방법 및 그를 이용한 유기전계발광표시장치에 관한 것으로써, 기판; 상기 기판 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 게이트 절연막; 상기 게이트 절연막에 의해 상기 게이트 전극과 절연되며, 채널영역 및 소스/드레인영역을 포함하는 산화물 반도체층; 및 상기 산화물 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 산화물 반도체층과 상기 소스/드레인 전극 사이에는 콘택층을 포함하며, 상기 콘택층은 GIZO 및 IZO를 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다.
또한, 기판; 상기 기판 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 게이트 절연막; 상기 게이트 절연막에 의해 상기 게이트 전극과 절연되며, 채널영역 및 소스/드레인영역을 포함하는 산화물 반도체층; 상기 산화물 반도체층과 전기적으로 연결되는 소스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 보호막; 및 상기 소스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 산화물 반도체층과 상기 소스/드레인 전극 사이에는 콘택층을 포함하며, 상기 콘택층은 GIZO 및 IZO를 포함하는 것을 특징으로 하는 유기전계발광표시장치에 관한 것이다.
GIZO 반도체층
Description
본 발명은 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치에 관한 것으로, 소스/드레인 전극과 반도체층 사이에 콘택층을 형성함으로써, 특성이 개선된 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광표시장치에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor)는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 활성층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막트랜지스터의 활성층은 대개 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly-Silicon)과 같은 반도체 물질로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이있다.
또한, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로하는 산화물 반도체를 활성층으로 이용한 박막 트랜지스터가 개시되어 있다.
산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재로로서 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 기존의 저온 폴리 실리콘(LTPS) 공정으로 박막 트랜지스터를 제조할 수 있고, 300℃ 이하의 저온에서도 공정이 가능해진다.
그러나 산화물 반도체를 소자에 적용하기 위해서는 전기적 특성을 만족시킬 수 있는 공정 개발 및 특성 개선이 요구되는 실정이다.
본 발명의 목적은 소스/드레인 전극과 반도체층 사이에 콘택층을 형성함으로써, 특성이 개선된 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광표시장치를 제공하는 데 있다.
본 발명은 박막트랜지스터, 그의 제조방법 및 그를 이용한 유기전계발광표시장치에 관한 것으로써, 기판; 상기 기판 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 게이트 절연막; 상기 게이트 절연막에 의해 상기 게이트 전극과 절연되며, 채널영역 및 소스/드레인영역을 포함하는 산화물 반도체층; 및 상기 산화물 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 산화물 반도체층과 상기 소스/드레인 전극 사이에는 콘택층을 포함하며, 상기 콘택층은 GIZO 및 IZO를 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법을 제공한다.
또한, 기판; 상기 기판 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 게이트 절연막; 상기 게이트 절연막에 의해 상기 게이트 전극과 절연되며, 채널영역 및 소스/드레인영역을 포함하는 산화물 반도체층; 상기 산화물 반도체층과 전기적으로 연결되는 소스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 보호막; 및 상기 소스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 산화물 반도체층과 상기 소스/드레인 전극 사이에는 콘택층을 포함하며, 상기 콘택층은 GIZO 및 IZO를 포함하는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
본 발명에는 In을 포함하는 산화물 반도체층 상에 In 농도가 다른 물질로 콘택층을 형성하여 소스/드레인 전극과 상기 산화물 반도체층을 전기적으로 연결해줌으로써 전기 이동도가 향상되며, 오프전류특성을 개선할 수 있어 특성이 향상된 박막트랜지스터 및 유기전계발광표시장치를 생산할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 이하의 실시 예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명에 따른 박막트랜지스터를 설명하기 위한 단면도이다.
기판(100) 상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 게이트 전극(120)이 형성된다.
상기 게이트 전극(120)을 포함하는 상부에는 게이트 절연막(130)에 의해 게이트 전극(120)과 전기적으로 절연되며, 채널 영역, 소스/드레인 영역을 제공하는 산화물반도체층(140)이 형성된다. 상기 산화물반도체층(140) 상에는 상기 산화물 반도체층의 소스/드레인 영역에 접촉하는 콘택층(150)이 형성되며, 상기 콘택층(150) 상에는 소스/드레인 전극(160s,160d)가 형성되어 박막트랜지스터가 완성된 다.
도 2a 내지 도 2d는 본 발명에 따른 박막트랜지스터의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하며, 절연물로 이루어진 기판(100) 상에 버퍼층(110)을 형성하고, 상기 버퍼층(110) 상에 게이트 전극(120)을 형성한다. 이때, 상기 버퍼층(110)은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하는 역할을 하며, 실리콘 산화막, 실리콘 질화막과 같은 절연막을 이용하여 단층 또는 이들의 복층으로 형성할 수 있다.
상기 게이트 전극(120)은 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중층일 수 있다.
그리고 나서, 상기 게이트 전극(120)을 포함하는 기판 전면에 걸쳐 게이트 절연막(130)을 형성한다. 상기 게이트 절연막(130)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층일 수 있다.
도 2b를 참조하면, 상기 게이트 절연막(120) 상에 GIZO를 이용하여 이후 산화물반도체층(140, 도 2c에 도시)으로 패터닝 될 산화물반도체층막(140a)을 전체적으로 형성한다. 그리고 나서, 상기 산화물반도체층막(140a) 상에 GIZO 및 ZIO를 진공 증착하여 이후 콘택층으로 형성될 콘택층막(150a)를 형성한다.
도 2c를 참조하면, 상기 산화물반도체층막(140a) 및 콘택층막(150a)을 패터닝하여 산화물반도체층(140) 및 콘택층(150)을 형성한다. 이때, 콘택층(150)은 상 기 산화물 반도체층(140) 상부에 위치하며, 이후 식각에 이한 산화물반도체층(140)의 손상을 방지한다.
그리고 나서, 상기 기판 전면에 걸쳐 소스/드레인 전극용 금속막(160a)를 형성한다.
도 2d를 참조하며, 상기와 소스/드레인 전극용 금속막(160a)를 패터닝하여, 상기 산화물반도체층(140)의 채널영역(140c)은 개구시키되, 소스/드레인 영역(140s,140d)과 전기적으로 연결되는 소스/드레인 전극(160s,160d)를 형성한다. 상기 소스/드레인 전극(160s,160d)과 상기 산화물반도체층(140) 사이에는 콘택층(150)을 포함하며, 상기 콘택층(150)은 상기 소스/드레인 전극(160s,160d) 패터닝시 상기 산화물반도체층(140)의 채널영역(140c)를 개구시키도록 함께 패터닝되어, 상기 산화물반도체층(140)의 소스/드레인 영역(140s,140d) 상에만 위치한다.
상기 콘택층(150)은 GIZO 및 IZO를 진공증착하여 형성한 것으로써, GIZO로 형성한 산화물반도체층(140) 보다 In의 농도가 높다. 상기 콘택층의 In의 농도는40 내지 65%이 되게 하고, 캐리어 농도는 1.0×1019㎤ 이상이 되어야 소스/드레인 전극과 반도체층 사이에서 낮은 저항을 가지며 원활하게 작동할 수 있다.
GIZO 및 ZIO를 진공 증착 한 반도체층의 경우 GIZO로만 형성한 반도체층보다 낮은 문턱전압과 이동도 향상을 얻을 수 있다.
표 1은 상기와 같이 GIZO와 ZIO를 진공 증착하여 반도체층을 구비하는 경우를 실시예 1, GIZO로만 형성한 반도체층을 구비하는 경우를 비교예 1로하여 문턱전 압과 이동도를 측정한 데이터이다.
표 1
| 문턱전압(Vth) | 전자이동도(㎠/Vs ) | |
| 실시예1 | 0.59 | 19.33 |
| 비교예1 | 2.22 | 15.25 |
상기 표 1을 참조하면, GIZO 및 ZIO를 진공 증착한 실시예 1의 경우는 문턱전압이 0.59V로써, GIZO만으로 형성한 비교예 1의 문턱접압 2.22V 보다 훨씬 더 낮은 것을 알 수 있다. 또한, 전자이동도도 실시예 1의 경우 19.33 으로 비교예 1의 15.25보다 훨씬 더 우수한 것을 알 수 있다.
그러므로 상기와 같이 콘택층(150)을 GIZO와 ZIO를 진공 증착하여 콘택층을 형성하는 경우, 상기 소스/드레인 전극(160s,160d)와 상기 산화물반도체층(140)의 접촉저항을 줄이면서, 전류특성이 향상시킬 수 있다.
그리고 나서, 상기와 같이 소스/드레인 전극(160s,160d)을 형성하여 본 발명에 따른 박막트랜지스터를 완성한다.
도 3은 본 발명에 따른 유기전계발광표시장치에 관한 도면이다.
도 3을 참조하면, 상기 본 발명의 도2d의 실시예에 따른 박막트랜지스터를 포함하는 상기 기판(100) 전면에 절연막(170)을 형성한다. 상기 절연막(170)은 무기막인 실리콘 산화막, 실리콘 질화막 또는 SOG 중에서 선택되는 어느 하나 또는 유기막인 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin) 또는 아크릴레이트(acrylate) 중에서 선택되는 어느 하나로 형성할 수 있다. 또한 상기 무기막과 상기 유기막의 적층구조로 형성될 수도 있다.
상기 절연막(170)을 식각하여 상기 소오스 또는 드레인 전극(160a,160b)을 노출시키는 비아홀을 형성한다. 상기 비아홀을 통하여 상기 소오스 또는 드레인 전극(160a,160b) 중 어느 하나와 연결되는 제 1 전극(180)을 형성한다. 상기 제 1 전극(180)은 애노드 또는 캐소드로 형성할 수 있다. 상기 제 1 전극(180)이 애노드인 경우, 상기 애노드는 ITO, IZO 또는 ITZO 중에서 어느 하나로 이루어진 투명 도전막으로 형성할 수 있으며, 캐소드인 경우 상기 캐소드는 Mg, Ca, Al, Ag, Ba 또는 이들의 합금을 사용하여 형성할 수 있다.
이어서, 상기 제 1 전극(180) 상에 상기 제 1 전극(180)의 표면 일부를 노출시키는 개구부를 갖는 화소정의막(190)을 형성하고, 상기 노출된 제 1 전극(180) 상에 발광층을 포함하는 유기막층(200)을 형성한다. 상기 유기막층(200)에는 정공주입층, 정공수송층, 정공억제층, 전자억제층, 전자주입층 및 전자수송층으로 이루어진 군에서 선택되는 하나 또는 복수의 층을 더욱 포함할 수 있다. 이어서, 상기 유기막층(200) 상에 제 2 전극(210)을 형성한다. 이로써 본 발명의 일 실시예에 따른 유기전계발광표시장치를 완성한다.
도 1은 본 발명에 따른 박막트랜지스터의 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 박막트랜지스터의 제조방법에 관한 단면도이다.
도 3은 본 발명에 따른 유기전계발광표시장치에 관한 단면도이다.
Claims (15)
- 기판;상기 기판 상에 위치하는 게이트 전극;상기 게이트 전극 상에 위치하는 게이트 절연막;상기 게이트 절연막에 의해 상기 게이트 전극과 절연되며, 채널영역 및 소스/드레인영역을 포함하는 산화물 반도체층; 및상기 산화물 반도체층과 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 산화물 반도체층과 상기 소스/드레인 전극 사이에는 콘택층을 포함하며, 상기 콘택층은 GIZO 및 IZO를 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 콘택층은 상기 소스/드레인영역 상에 위치하는 것을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 콘택층은 상기 산화물 반도체층보다 In의 농도가 높은 것을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 콘택층은 In 함유량이 40 내지 65%인 것을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 콘택층의 캐리어 농도는 1×1019㎤ 이상인 것을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 산화물 반도체층은 GIZO인 것을 특징으로 하는 박막트랜지스터.
- 기판을 형성하고,상기 기판 상에 위치하는 게이트 전극을 형성하고,상기 기판 전면에 걸쳐 게이트 절연막을 형성하고,상기 게이트 절연막 상에 채널영역 및 소스/드레인 영역을 포함하는 산화물 반도체층을 형성하고,상기 반도체층 상에 위치하는 콘택층을 형성하고,상기 콘택층을 통하여 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 형성하며, 상기 콘택층은 GIZO 및 ZIO를 진공 증착하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 7항에 있어서,상기 콘택층은 상기 반도체층의 채널영역 이외의 영역에 대응되도록 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 7항에 있어서,상기 콘택층은 상기 산화물 반도체층보다 In의 농도가 높도록 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 기판;상기 기판 상에 위치하는 게이트 전극;상기 게이트 전극 상에 위치하는 게이트 절연막;상기 게이트 절연막에 의해 상기 게이트 전극과 절연되며, 채널영역 및 소스/드레인영역을 포함하는 산화물 반도체층;상기 산화물 반도체층과 전기적으로 연결되는 소스/드레인 전극;상기 기판 전면에 걸쳐 위치하는 보호막; 및상기 소스/드레인 전극과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 산화물 반도체층과 상기 소스/드레인 전극 사이에는 콘택층을 포함하며, 상기 콘택층은 GIZO 및 IZO를 포함하는 것을 특징으로 하는 유기전계발광표시장치.
- 제10항에 있어서,상기 콘택층은 상기 소스/드레인영역 상에 위치하는 것을 특징으로 하는 유기전계발광표시장치.
- 제 10항에 있어서,상기 콘택층은 상기 산화물 반도체층보다 In의 농도가 높은 것을 특징으로 하는 유기전계발광표시장치.
- 제 10항에 있어서,상기 콘택층은 In 함유량이 40 내지 65%인 것을 특징으로 하는 유기전계발광표시장치.
- 제 10항에 있어서,상기 콘택층의 캐리어 농도는 1×1019㎤ 이상인 것을 특징으로 하는 유기전계발광표시장치.
- 제 10항에 있어서,상기 산화물 반도체층은 GIZO인 것을 특징으로 하는 유기전계발광표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080064957A KR100982314B1 (ko) | 2008-07-04 | 2008-07-04 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080064957A KR100982314B1 (ko) | 2008-07-04 | 2008-07-04 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100004662A KR20100004662A (ko) | 2010-01-13 |
| KR100982314B1 true KR100982314B1 (ko) | 2010-09-15 |
Family
ID=41814215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080064957A KR100982314B1 (ko) | 2008-07-04 | 2008-07-04 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100982314B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101802860B1 (ko) | 2010-12-14 | 2017-11-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080054941A (ko) * | 2006-12-14 | 2008-06-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20080093709A (ko) * | 2007-04-18 | 2008-10-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR100882677B1 (ko) | 2007-08-20 | 2009-02-06 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
-
2008
- 2008-07-04 KR KR1020080064957A patent/KR100982314B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080054941A (ko) * | 2006-12-14 | 2008-06-19 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20080093709A (ko) * | 2007-04-18 | 2008-10-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR100882677B1 (ko) | 2007-08-20 | 2009-02-06 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100004662A (ko) | 2010-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8399274B2 (en) | Organic light emitting display and method of manufacturing the same | |
| JP5274327B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| KR100941850B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| JP5368381B2 (ja) | 有機発光表示装置及びその製造方法 | |
| US10644165B2 (en) | Thin-film transistor, method of fabricating thin-film transistor, and display device | |
| US20110079784A1 (en) | Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having thin film transistor | |
| KR100936871B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR20090124527A (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| KR101147414B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101082254B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| US8598781B2 (en) | Organic light emitting display (OLED) and its method of fabrication | |
| KR20090105561A (ko) | 반도체 장치 및 그를 구비하는 평판 표시 장치 | |
| KR101064470B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2016111105A (ja) | 薄膜トランジスタ及びその製造方法、並びに、表示装置 | |
| US8981368B2 (en) | Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus | |
| US10551704B2 (en) | Active matrix substrate method of manufacturing active matrix substrate, and display device | |
| KR100982314B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 | |
| KR100941855B1 (ko) | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 | |
| JP7492410B2 (ja) | 画素回路及びその製造方法 | |
| KR101894329B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2010278165A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2022077412A (ja) | 薄膜トランジスタ回路 | |
| WO2015151534A1 (ja) | トランジスタ、および、トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 9 |