KR100968652B1 - 이미지 프레임들의 비-프레임-에지 블록들을 표현함에있어서의 강화된 압축 - Google Patents

이미지 프레임들의 비-프레임-에지 블록들을 표현함에있어서의 강화된 압축 Download PDF

Info

Publication number
KR100968652B1
KR100968652B1 KR1020080070343A KR20080070343A KR100968652B1 KR 100968652 B1 KR100968652 B1 KR 100968652B1 KR 1020080070343 A KR1020080070343 A KR 1020080070343A KR 20080070343 A KR20080070343 A KR 20080070343A KR 100968652 B1 KR100968652 B1 KR 100968652B1
Authority
KR
South Korea
Prior art keywords
frame
block
blocks
edge block
edge
Prior art date
Application number
KR1020080070343A
Other languages
English (en)
Other versions
KR20090009166A (ko
Inventor
아누락 고엘
Original Assignee
엔비디아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔비디아 코포레이션 filed Critical 엔비디아 코포레이션
Publication of KR20090009166A publication Critical patent/KR20090009166A/ko
Application granted granted Critical
Publication of KR100968652B1 publication Critical patent/KR100968652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

프레임의 비-프레임-에지 블록(non-frame-edge block)들 중 일부를 인코딩하는 데 이용되는 예측 모드를 지시하기 위해 보다 적은 수의 비트를 이용한다. 일 실시예에서는, 슬라이스, 또는 슬라이스 그룹의 경계 블록들의 경우에 보다 적은 수의 비트가 이용된다. 다른 실시예에서는, 인접한 블록들이 인터-프레임 코딩 또는 스위칭 가능한 인트라-프레임 코딩을 이용하여 인코딩되고 그러한 인접한 블록들이 블록을 예측하는 데 이용될 수 없는 경우에 보다 적은 수의 비트가 이용된다.
데이터 압축, 이미지 프레임, 비-프레임-에지 블록(non-frame-edge block), 인코딩

Description

이미지 프레임들의 비-프레임-에지 블록들을 표현함에 있어서의 강화된 압축{ENHANCED COMPRESSION IN REPRESENTING NON-FRAME-EDGE BLOCKS OF IMAGE FRAMES}
본 명세서는 일반적으로 데이터 압축 기술에 관한 것으로, 더 구체적으로는, 이미지 프레임들의 비-에지(non-edge) 블록들을 표현함에 있어서 강화된 압축을 얻는 것에 관한 것이다.
이미지 프레임들은 종종 압축된 형식(compressed form)으로 표현된다. 예를 들면, 주목 씬(a scene of interest)을 캡처하는 비디오 신호로부터 이미지 프레임들의 시퀀스가 생성되고, 그 프레임들은, 전형적으로 저장 공간을 감소시키기 위해 또는 송신 대역폭 필요 조건을 감소시키기 위해, 압축된다. IS0/IEC(International Standards Organization/International Electrotechnical Commission)로부터 입수 가능한, "Information technology -- Coding of audio-visual objects -- Part 10: Advanced Video Coding"에서 더 상세히 설명된, H.264는 이미지 프레임들을 압축된 형식으로 표현하는 데 이용하는 접근법(approach)의 일례이다.
블록들은 종종 이미지 프레임의 압축을 위한 기초(basis)로서 이용된다. 예를 들면, 상기한 H.264 표준에서, 프레임은 (4×4, 8×8 또는 16×16 픽셀) 사이즈의 블록들로 분할된다. 그러나, 블록들은 대안적인 표준들에서 다른 형상(예컨대, 직사각형 또는 불균일 형상) 및/또는 사이즈일 수 있다. 명료성을 위하여, 소스 블록(source block)이라는 용어는 비압축된 표현을 나타내기 위해 사용되고 압축 블록(compressed block)은 압축된 표현을 나타내기 위해 사용된다.
전형적으로, 예측 블록(predicted block)은 예측 모드를 이용하여 각 소스 블록과 관련되어 생성되고, 압축된 표현은 예측 블록과 소스 블록의 각 대응 픽셀의 차이로서 생성된다. H.264 표준은 수평 예측 모드, 수직 예측 모드 등의 예측 모드들을 나타내고, 여기서는 예측 접근법에 따라 예측 블록의 각 픽셀을 예측하기 위해 인접한 픽셀들(바로 왼쪽 및/또는 위쪽)이 이용된다.
각 이미지 프레임은 프레임 에지들 및 비-프레임-에지들에서 블록들을 포함하는 것으로 간주될 수 있다. 프레임-에지 블록(frame-edge block)은 이미지 프레임의 경계에서 적어도 하나의 픽셀을 갖는 블록을 나타낸다. 비-프레임-에지(non-frame-edge)는 이미지 프레임의 경계에서 어떤 픽셀도 갖고 있지 않은 블록을 나타낸다. 이해할 수 있듯이, (AxB) 픽셀들을 갖는 프레임에 대해서는, 경계에서 총 (2A+2B-4)개의 픽셀들이 있을 것이다.
적어도 이미지 프레임들이 압축된 형식으로 표현될 필요가 있을 때, 일반적으로 비-프레임-이미지 블록들도 압축된 형식으로 표현할 필요가 있다. 압축을 강화시켜, 데이터를 표현하는 데 이용되는 비트의 수가 그에 대응하여 감소되도록 하 는 것이 종종 바람직하다.
본 발명은 이미지 프레임들의 비-프레임-에지 블록들을 표현함에 있어서 강화된 압축을 얻는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여, 본 발명의 일 양태에 따르면, 복수의 소스 프레임-에지 블록들(source frame-edge blocks) 및 복수의 소스 비-프레임-에지 블록들(source non-frame-edge blocks)을 포함하는 이미지 프레임을 표현하는 방법이 제공된다.
그 방법은,
상기 이미지 프레임을 비압축된 포맷으로 표현하는 제1 복수의 픽셀들을 수신하는 단계 - 상기 제1 복수의 픽셀들은 상기 복수의 소스 프레임-에지 블록들 및 상기 복수의 소스 비-프레임-에지 블록들을 표현함 - ;
제1 소스 비-프레임-에지 블록 및 제2 소스 비-프레임-에지 블록의 각각에 대하여, 그 각각의 대응하는 인접 블록들에 대하여 이용되는 예측 모드들에 기초하여, 공통 예측 모드를 이용할지의 여부를 결정하는 단계 - 상기 결정하는 단계는 상기 제1 소스 비-프레임-에지 블록 및 상기 제2 소스 비-프레임-에지 블록의 각각에 대하여 상기 공통 예측 모드를 이용하지 않기로 결정함 - ;
제1 예측 접근법 및 제2 예측 접근법을 각각 이용하여 제1 압축된 비-프레임 -에지 블록 및 제2 압축된 비-프레임-에지 블록을 생성하는 단계; 및
상기 제1 압축된 비-프레임-에지 블록, 상기 제2 비-프레임-에지 블록, 제1 필드 및 제2 필드를 포함시킴으로써 압축된 데이터를 형성하는 단계 - 상기 제1 필드 및 상기 제2 필드는 각각 상기 제1 예측 접근법 및 상기 제2 예측 접근법을 식별함 -
를 포함하고,
상기 제1 소스 비-프레임-에지 블록 및 상기 제2 소스 비-프레임-에지 블록의 각각은 같은 사이즈를 갖고,
상기 제1 필드 내의 비트 수는 상기 제2 필드 내의 비트 수와 같지 않다.
본 발명에 따르면, 이미지 프레임들의 비-프레임-에지 블록들을 표현함에 있어서 강화된 압축이 얻어진다.
예시적인 실시예들에 대하여 첨부 도면들을 참조하여 설명한다.
도면들에서, 유사한 참조 번호들은, 일반적으로, 동일한, 기능적으로 유사한, 및/또는 구조적으로 유사한 요소들을 나타낸다. 한 요소가 처음 나타나는 도면은 대응하는 참조 번호 내의 가장 왼쪽 숫자(들)로 지시된다.
1. 개관
본 발명의 일 양태는 다른 블록들에 대하여 이용되는 비트 수에 비하여 비-프레임-에지 블록들 중 일부에 대하여 이용되는 예측 모드를 지시하기 위해 보다 적은 수의 비트를 이용한다. 보다 적은 수의 비트를 이용함으로 인해, 강화된 압축이 얻어진다.
본 발명의 다른 양태에 따르면, 인코더는 특정 상황의 블록들에 대해서는 가능한 예측 모드들 중의 서브세트(subset)만이 이용 가능할 수 있다는 것을 인지하고 그러한 블록들과 관련된 예측 모드들을 지시하기 위해 보다 적은 수의 비트를 이용한다. 디코더도 그러한 블록들을 디코딩하기 위해 보완적인 기법(complementary technique)을 적용하도록 설계될 수 있다.
그러한 상황의 일례는 슬라이스의 경계 블록이다. 잘 알려진 바와 같이, 슬라이스는 블록들의 세트를 포함하고 인코딩 정책은 슬라이스 외부의 블록들은 슬라이스 내의 블록들을 인코딩하는 데 이용될 수 없음을 지시할 수 있다. 따라서, 슬라이스 내의 경계 블록들 중 적어도 일부에 대한 이용 가능한 예측 모드들의 수는 가능한 모드들의 총 수보다 적을 수 있다.
그러한 상황의 다른 예는, 인접 블록들이 (이전 프레임들 내의 데이터에 기초하여 각 인접한 블록이 예측되는) 인터-모드 예측 기법(inter-mode prediction techniques)을 이용하여 인코딩되고, 인코딩 접근법(예컨대, H.264 표준)이 블록을 예측함에 있어서 그러한 인접 블록들의 이용을 허용하지 않는 경우이다. 따라서, 블록에 대한 예측 접근법을 지시하기 위해 보다 적은 수의 비트가 이용될 수 있다.
그러한 상황의 또 다른 예는, 인접 블록들이 수신 장치 내의 디코더가 디코딩 정밀도에 영향을 미치지 않고 2개의 비트 스트림 간에 스위칭하는 것을 가능하게 하는, 스위칭 가능한 인트라-예측 기법(switchable intra-prediction techniques)을 이용하여 인코딩되고, 블록을 예측하기 위해 그러한 인접 블록을 이용하는 것이 바람직하지 않을 수 있는 경우이다. 따라서, 블록에 대한 예측 접근법을 지시하기 위해 보다 적은 수의 비트가 이용될 수 있다.
예시를 위한 예들을 참조하여 본 발명의 몇몇 양태들을 아래에서 설명한다. 본 발명의 완전한 이해를 제공하기 위해 다수의 특정 상세들, 관계들, 및 방법들이 제시된다는 것을 이해해야 할 것이다. 그러나, 관련 분야의 통상의 기술자라면, 본 발명이 그 특정 상세들 중 하나 또는 그 이상의 상세가 없이, 또는 다른 방법 등으로 실시될 수 있다는 것을 쉽사리 인지할 것이다. 그 밖의 경우에, 본 발명의 특징들을 모호하게 하는 것을 피하기 위해 잘 알려진 구조들 또는 동작들은 자세하게 제시되지 않는다. 더욱이, 설명된 특징들/양태들은 다양한 조합들로 실시될 수 있다(비록 여기서는 간결성을 위하여 그 조합들 중 일부만이 설명되어 있지만).
2. 정의
다음은 본 명세서의 전체에 걸쳐서 이용되는 선택된 용어들에 대한 정의를 포함한다. 모든 용어들의 단수 형식 및 복수 형식의 양쪽 모두가 각 의미 내에 속한다.
씬(scene): 비디오 포맷으로 캡처하고자 하는 일반 영역.
이미지: 이미지 캡처 장치에 의해 캡처된 광(light)에 의해 표현된 화상.
이미지 프레임: 2차원 영역으로 간주되는 캡처된 이미지를 표현하는 픽셀 값들의 세트.
블록: 원하는 디멘션(dimension) 및 형상을 갖는 인접한 픽셀들의 그룹
프레임-에지-블록(frame-edge-block): 이미지 프레임의 에지(경계)에 있는 적어도 하나의 픽셀을 갖는 블록.
비-프레임-에지 블록(non-frame-edge block): 이미지 프레임의 에지에 있는 픽셀을 갖고 있지 않은 블록.
소스 블록(source block): 압축 전의 블록.
압축 블록(compressed block): 압축 후의 소스 블록.
픽셀 위치(pixel location): 프레임 내의 픽셀의 좌표.
3. 예시적인 환경
도 1은 본 발명의 몇몇 특징들이 구현될 수 있는 예시적인 환경을 예시하는 도면이다. 이 예시적인 환경은 예시를 위해 대표적인 시스템들만을 포함하는 것으로 도시되어 있다. 그러나, 실세계 환경들은 더욱 많은 시스템들/컴포넌트들을 포함할 수 있고 이에 대해서는 관련 분야의 통상의 기술자라면 여기서 제공된 개시 내용을 읽고 명백히 알 수 있을 것이다. 그러한 환경들에서의 구현들도 본 발명의 다양한 양태들의 범위 및 정신 내에 있는 것으로 의도된다.
이 도면은 화상 회의 응용(video conferencing application)에서 서로 통신하도록 설계/구성된 단말 시스템들(end systems)(140A 및 140N)을 포함하는 것으로 도시되어 있다. 단말 시스템(140A)은 처리 장치(processing unit)(110A), 비디오 카메라(120A) 및 디스플레이 장치(display unit)(130A)를 포함하는 것으로 도시되어 있고, 단말 시스템(140N)은 처리 장치(110N), 비디오 카메라(120N) 및 디스플레이 장치(130N)를 포함하는 것으로 도시되어 있다. 각 컴포넌트에 대해 아래에서 상세히 설명한다.
비디오 카메라(120A)는 씬의 이미지들을 캡처하고, (대응하는 비디오 프레임들의 형식의) 캡처된 이미지를 경로(121) 상에서 처리 장치(110A)로 전송한다. 처리 장치(110A)는 비디오 카메라(120A)로부터 수신된 각 비디오 프레임을 압축하고, 그 압축된 비디오 프레임들을 경로(115) 상에서 전송한다. 경로(115)는 다양한 송신 경로들(네트워크, 점 대 점 라인(point to point lines) 등을 포함함)을 포함할 수 있지만, 비디오 데이터의 송신을 위한 대역폭을 제공한다. 대안적으로, 처리 장치(110A)는 압축된 이미지들을 메모리(도시되지 않음)에 저장할 수 있다. 처리 장치(110A)는 또한 단말 시스템(140N)으로부터 압축된 비디오 데이터를 수신하고, 디코딩된 비디오 데이터를 디스플레이를 위해 경로(113) 상에서 디스플레이 장치(130A)에 전송할 수 있다.
처리 장치(110N), 비디오 카메라(120N) 및 디스플레이 장치(130N)는 각각 단말 시스템(140A)의 대응 컴포넌트들과 유사하게 동작하므로, 그에 대한 설명은 간결성을 위해 반복하지 않는다. 특히, 단말 시스템(140N)은 단말 시스템(140A)으로부터 수신된 이미지 프레임들을 압축 해제(decompress)하고 그 압축 해제된 이미지들을 디스플레이 장치(130N) 상에 디스플레이할 수 있다. 단말 시스템들(140A 및 140N)은 본 발명의 몇몇 양태들에 따라 구현된 예시적인 시스템들을 나타낸다.
이미지 프레임을 압축함에 있어서, 처리 장치(110A)는 프레임 전체를 블록들로 분할하고, 블록 단위 방식(block-wise fashion)으로 압축 기법들을 적용할 수 있다. 상기한 바와 같이, 처리 장치(110A)는 이미지 프레임의 비-프레임-에지 블 록들을 표현함에 있어서 강화된 압축을 수행할 수 있다. 우선, 본 출원의 설명에서 이용되는 용어들 중 일부를 명백하게 하는 도면들이 다음에 제공된다.
본 발명의 몇몇 양태들에 따라 강화된 압축이 얻어질 수 있는 방법에 대해 흐름도를 참조하여 다음에 설명한다.
4. 비-프레임-에지 블록들의 표현
도 2는 본 발명의 일 양태에 따라 비-프레임-에지-블록들을 표현함에 있어서 강화된 압축이 얻어질 수 있는 방법을 예시하는 흐름도이다. 이 순서도는 도 1에 관하여, 그리고, 단지 예시를 위하여, 처리 장치(110A)에 관련하여 설명된다. 그러나, 다른 환경들 및 다른 컴포넌트들에서 다양한 특징들이 구현될 수 있다.
더욱이, 단계들은 단지 예시를 위해 특정 시퀀스로 설명된다. 다른 컴포넌트들, 및 상이한 시퀀스의 단계들을 이용한, 다른 환경들에서의 대안 실시예들도 본 발명의 몇몇 양태들의 범위 및 정신에서 벗어남이 없이 구현될 수 있고, 이에 대해서는 관련 분야의 통상의 기술자라면 여기서 제공된 개시 내용을 읽고 명백히 알 수 있을 것이다.
간결성을 위하여 여기서는 설명된 실시예들의 동작의 이해를 위해 필요하다고 여겨지는 상세들만이 제공된다. 흐름도는 단계 201에서 시작하고, 거기서 컨트롤은 바로 단계 210으로 넘어간다.
단계 210에서, 처리 장치(110A)는 비압축된 포맷으로 이미지 프레임을 수신한다. 비압축된 포맷은 단지 데이터가 후술되는 바와 같이 더 압축된다는 것을 나타낸다. 그 이미지 프레임은 카메라(120A)로부터 RGB, YUV 등의 가능한 포맷들 중 임의의 포맷으로 수신될 수 있다. 처리 장치(110A)는 그 이미지 프레임을 후속 처리를 용이하게 하기 위해 잘 알려진 접근법들 중 어느 하나에 따라 블록들(예컨대, 사이즈 8×8 또는 16×16 픽셀들의 블록들)로 분할할 수 있다.
이미지 프레임은, 도 3에 도시된 바와 같이, 복수의 프레임-에지-블록들 및 비-프레임-에지-블록들을 포함할 수 있다. 그 도면은 8개의 행(row)과 8개의 열(column)의 블록들을 포함하는 소스 이미지 프레임(300)을 보여준다. 행들은 R1 내지 R8으로 표시되고 열들은 C1 내지 C8으로 표시되어 있다. 행 R1 및 R8, 및 열 C1 및 C8 내의 블록들은 프레임(300)의 경계(에지)에 있는 블록들을 나타내고, 프레임-에지 블록들이라고 불린다. 이해할 수 있듯이, 각 프레임-에지-블록은 프레임의 경계에 있는 하나 이상의 픽셀을 포함한다. 나머지 블록들은 비-프레임-에지-블록들로 불린다. 그 후 컨트롤은 단계 220으로 넘어간다.
다시 도 2를 계속해서 참조하면, 단계 220에서, 처리 장치(110A)는 제1 소스 비-프레임-에지 블록에 대하여 공통 예측 모드(common prediction mode)가 이용될 것인지를 체크한다. 예측 모드는 일반적으로 소스 블록으로부터 예측 블록을 생성하는 데 이용되는 기법을 나타내고, 압축은 일반적으로 그 예측 블록에 기초하여 성취된다. 공통 예측 모드는 일반적으로 디코더에 의해 결정될 수 있는 예측 모드를 나타내는 것으로, 단일 비트 플래그와 같은 간단한 지시(indication)가 디코더가 (공통 예측 모드가 이용되지 않는 경우 이용될) 예측 모드를 지시하기 위한 추가 비트의 필요 없이 그러한 결정을 행할 수 있음을 나타내는 경우에, 디코더에 의해 결정될 수 있는 예측 모드를 나타낸다.
H.264 표준에서는, 기본(default) 예측 모드("가장 유망한 모드(most probable mode)")가 블록을 인코딩하는 데 이용되고 그 모드가 블록의 왼쪽 및 상부의 블록들의 대부분에서 이용되는 예측 접근법으로서 (디코더에 의해) 결정될 수 있다는 것을 나타내기 위해 플래그가 설정된다. 기본 예측 모드는 공통 예측 모드의 일례를 나타낸다. 만일 처리 장치(110A)가 공통 예측 모드가 이용될 것이라고 판정하면, 컨트롤은 단계 270으로 넘어가고, 그렇지 않다면 컨트롤은 단계 230으로 넘어간다.
단계 230에서, 처리 장치(110A)는 제1 예측 접근법을 이용하여 제1 소스 비-프레임-에지-블록에 대한 압축 동작을 수행하여 제1 압축된 비-프레임-에지-블록을 생성한다. 잘 알려진 바와 같이, 압축 블록은 일반적으로 예측 블록 및 대응 소스 블록(의 대응 픽셀들)의 차이로서 형성된다. 처리 장치(110A)는, 아래 예시하는 바와 같이, 가능한 예측 접근법들의 세트(예컨대, 표준 지정된 예측 접근법들의 서브세트)로부터 예측 접근법을 선택할 수 있다. 처리 장치(110A)는 또한 선택된 예측 접근법을 지정하는 예측 식별자를 생성한다. 그 후 컨트롤은 단계 240으로 넘어간다.
단계 240에서, 처리 장치(110A)는 제2 소스 비-프레임-에지 블록에 대하여 공통 예측 모드가 이용될 것인지를 체크한다. 제2 소스 비-프레임-에지-블록은 제1 소스 비-프레임-에지-블록과 동일한 사이즈 및 형상이다. 크로마(chroma) 데이터의 경우, 적어도 H.264 타입 표준에서는, 공통 예측 모드가 이용되지 않을 수 있다. 만일 처리 장치(110A)가 공통 예측 모드가 이용될 것이라고 판정하면, 컨트롤 은 단계 270으로 넘어가고, 그렇지 않다면 컨트롤은 단계 250으로 넘어간다.
단계 250에서, 처리 장치(110A)는 제2 예측 접근법을 이용하여 제2 소스 비-프레임-에지-블록에 대한 압축 동작을 수행하여 제2 압축된 비-프레임-에지-블록을 생성한다. 처리 장치(110A)는, 아래 예시하는 바와 같이, 표준 지정된 예측 접근법들로부터 예측 접근법을 선택할 수 있다. 처리 장치(110A)는 또한 선택된 예측 접근법을 지정하는 예측 식별자를 생성한다. 그 후 컨트롤은 단계 260으로 넘어간다.
단계 260에서, 처리 장치(110A)는 제1 압축된 비-프레임-에지 블록, 제2 압축된 비-프레임-에지 블록, 및 각각의 예측 접근법 식별자들을 포함시킴으로써 압축 데이터를 형성한다. 상기 식별자들은 상이한 필드 길이들을 갖는다. 압축 데이터는 또한 상기 블록들의 어느 쪽에 대해서도 공통 예측 모드가 이용되지 않은 것을 나타내는 플래그를 포함한다.
압축 데이터는 이미지 프레임 전체 또는 그의 부분들을 압축된 형식으로 나타낼 수 있고, 장치(예컨대 도 1의 처리 장치(110N))가 이미지 프레임을 정확히 압축 해제할 수 있게 하는 정보(예컨대 대응 소스 블록들 각각의 사이즈/디멘션/형상)를 포함할 수 있다. 처리 장치(110A)는 이미지 프레임을 나타내는 압축 데이터를 저장하거나 또는 그 데이터를 단말 시스템(140N) 등의 수신 시스템에 송신할 수 있다. 그 후 컨트롤은 단계 299로 넘어가고, 거기서 흐름도는 종료한다.
단계 270에서, 처리 장치(110A)는 공통 예측 모드에 따라 대응 블록을 처리한다. 그러한 시나리오에서 형성된 압축 데이터는, 공통 예측 모드가 이용되는 것 을 지시하는 플래그를 포함할 수 있고, 예측 접근법 식별자들은 생성된 압축된 데이터에 포함되지 않는다. 블록은 공지된 방법으로(예컨대, H.264 표준에서 지정된 대로) 인코딩될 수 있다. 그 후 컨트롤은 단계 299로 넘어가고, 거기서 흐름도는 종료한다.
도 2의 흐름도는 프레임의 모든 블록들의 인코딩을 완료하기 위해 필요에 따라 여러 번 반복될 수 있다.
상기한 비-프레임-에지 블록들 중 적어도 일부와 관련된 압축 모드를 지시함에 있어서 보다 적은 수의 비트들을 이용함으로 인해, 이미지 프레임을 표현함에 있어서 강화된 압축이 얻어진다. 그러한 강화된 압축은 관련된 인코딩/디코딩 표준들에 적용 가능한 다양한 인식들에 기초하여 성취될 수 있다. 몇몇 예시적인 인식들 및 그 결과의 압축에 대하여 아래에서 예를 들어 더 상세히 설명한다.
5. 일부 비-에지 프레임 블록들을 지시하기 위한 보다 적은 수의 비트
본 발명이 일 양태는 일부 예측 모드들은 본질적으로 비-에지 프레임 블록들 중 일부에 대하여 이용 가능하지 않다는 인식에 기초하여 감소된 압축을 얻는다. 하나의 그러한 상황은 H.264 표준에서 슬라이스들의 왼쪽 및 상부 에지들에 있는 블록들의 경우이다. 그 상황은 그 표준에서 이용 가능한 예측 모드들의 다양한 총 세트에 기초하여 인식될 수 있고, 따라서 이용 가능한 예측 모드들에 대하여 아래에서 도 4A-4I에 관련하여 간략히 설명한다.
도 4A는 4×4 예측 블록을 생성하기 위해 픽셀들 A-D가 각각의 열들 내의 픽셀 위치에 복사되는 수직 모드를 나타낸다. 픽셀들 A-D는 (동일한 현 프레임의) 인접 블록들에 관련되고, 이미 인코딩을 위해 이용되었을 수 있다.
도 4B는 픽셀들 I-L이 각각 대응 행들에 복사되는 수평 인코딩을 나타낸다. 도 4C는 모든 8개의 픽셀 A-D 및 I-L의 평균이 계산되어 예측하고자 하는 모든 16개 픽셀들에 복사되는 D.C. 모드를 나타낸다. 도 4D-4I는, 그 도면들로부터 쉽사리 관찰할 수 있고, 또한 H.264 표준에서 기술된 바와 같이, 각각, 왼쪽 아래로의 대각선(diagonal down-left), 오른쪽 아래로의 대각선(diagonal down-right), 오른쪽으로의 수직(vertical right), 아래로의 수평(horizontal down), 왼쪽으로의 수직(vertical left), 및 위쪽으로의 수평(horizontal up) 방향을 나타낸다.
도 4A-4I의 9개의 예측 모드들은 이용되는 특정 예측 접근법을 식별하기 위해 4개의 비트를 필요로 할 것임을 알 수 있다. 본 발명의 일 양태는, 후술되는 바와 같이, 일부 예측 모드들은 본질적으로 슬라이스 경계들에 있는 일부 블록들의 경우에 적용 가능하지 않다는 것을 인지한다.
6. 슬라이스 및 슬라이스 그룹
다시 도 3을 참조하면, 이미지 프레임(300)은 2개의 슬라이스 그룹들로 분할되어 도시되어 있다. 일반적으로, 슬라이스 그룹은 다른 블록들(프레임 내에 존재하는 블록들)과 독립적으로 인코딩되어야 하는 블록들의 세트를 나타낸다. 프레임은 상이한 슬라이스 그룹들로 분할될 수 있다. 예를 들면, 오류 복원성(error resilience)을 위해 또는 하나의 슬라이스 그룹 내의 블록들을 인코딩하는 데 (평균하여) 보다 많은 비트들을 이용하고 다른 슬라이스 그룹 내의 블록들을 인코딩하는 데 보다 적은 수의 비트들을 이용하기 위해 상이한 슬라이스 그룹들로 분할될 수 있다.
이미지 프레임(300)에서, 제1 슬라이스 그룹은 블록들(321-327, 330-335, 341-345 및 351-355)을 포함하는 슬라이스 그룹(310)으로 나타내어진다. 제2 슬라이스 그룹은 슬라이스 그룹(310)에 포함되지 않은 모든 블록들을 포함한다. 블록을 인코딩할 때, 처리 장치(110A)는 동일 슬라이스 그룹 내에 있는 다른 블록들로부터의 정보만을 이용할 수 있다.
따라서, 예를 들면, 처리 장치(110A)는 슬라이스 그룹(310) 내의 블록들 중 임의의 것을 인코딩하기 위해 블록(361) 내의 정보(예컨대 픽셀 값들)를 이용할 수 없다. 그러나, 블록들(321-327, 330-335, 341-345 및 351-355) 내의 정보는 잠재적으로 서로 인코딩하는 데 이용될 수 있지만, 종종 바로 인접하는 블록들만 H.264 등의 표준에 의해 이용되도록 허용된다.
따라서, 이미지 프레임(300)의 블록(330)을 인코딩(예측 블록을 생성)할 때, 도 4B, 4E, 4F, 4G 및 4I에 도시된 모드들은 적용 가능하지 않고, 따라서 그 예측 모드는 3 비트를 이용하여 지정될 수 있다(모드들 4A, 4C, 4D 및 4H 중 하나를 지정하기 위한 제1 예측 접근법).
한편, 일례로, 블록(342)을 인코딩(예측)하기 위해 모든 9개의 모드들이 이용 가능하고, 따라서 그 예측 모드는 4 비트를 이용하여 지정될 수 있다(제2 예측 접근법). 따라서, 블록(342)에 비하여 블록(330)을 나타내기 위해 보다 적은 수의 비트가 이용될 수 있다.
도 3의 프레임은 각 슬라이스 그룹 내에 단일 슬라이스만을 포함하는 것으로 도시되어 있다. 그러나, 슬라이스 그룹은, 도 5에 도시된 바와 같이, 그 안에 복수의 슬라이스를 포함할 수 있다(예를 들면, 대응 블록들을 디코딩하는 데 보다 큰 오류 복원성을 제공하기 위해). 이미지 프레임(500)은 슬라이스(510)(블록들(541-545 및 551-555)을 포함함) 및 슬라이스(520)(블록들(521-527 및 530-535)을 포함함)를 갖는 제1 슬라이스 그룹을 포함하는 것으로 도시되어 있다. 제2 슬라이스 그룹은 슬라이스들(510 및 520)에 포함되지 않은 모든 블록들을 포함한다.
슬라이스 내의 슬라이스 블록들은 슬라이스 밖의 블록들과 독립적으로 인코딩되므로, 일부 예측 모드들이 본질적으로 비-에지 프레임 블록들 중 일부에 대하여 이용 가능하지 않은 또 다른 조건이 슬라이스에 포함된 블록들을 인코딩할 때 일어난다. 따라서, 도 5에 관련하여, 블록(542)을 인코딩할 때는 모드들 4B, 4C 및 4I만 적용 가능하고, 따라서 예측 모드는 2개의 비트만을 이용하여 지정될 수 있다(제1 예측 접근법). 그리고, 블록(521 또는 541)을 인코딩할 때는 모드 4C만 적용 가능하고, 따라서 예측 모드는 어떤 비트도 이용하지 않고 지정될 수 있다. 즉, 자명한 단일 모드 4C를 나타내기 위해 0 비트가 요구된다.
한편, 일례로, 블록(552)을 인코딩(예측)하기 위해 모든 9개의 모드들이 이용 가능하고, 따라서 그 예측 모드는 4 비트를 이용하여 지정될 수 있다(제2 예측 접근법). 따라서, 블록(552)에 비하여 블록(542)을 나타내기 위해 보다 적은 수의 비트가 이용될 수 있다.
7. 인터 - 모드 예측된 인접 블록들
일부 예측 모드들이 본질적으로 일부 비-에지 프레임 블록들에 대하여 이용 가능하지 않은 또 다른 조건은 예측될 블록에 인접한 블록들이 다른 예측 모드들(예컨대 H.264 표준에 의해 지정된 인터-예측 모드 또는 스위칭 가능한 인트라 예측 모드)을 이용하여 인코딩된 경우에 일어난다. 인터-예측 모드는 일반적으로 블록이 하나 이상의 프레임들 내의 대응 블록으로부터의 픽셀 정보를 이용하여 예측되는 모드를 나타낸다. 상기한 바와 같이, 스위칭 가능한 인트라-예측 모드는 디코더/수신기가 디코딩 품질에 영향을 미치지 않고 (상이한 대역폭 및/또는 해상도 등의) 2개의 스트림 간에 스위칭하는 것을 가능하게 하는 기법(H.264 표준에서도 기술됨)을 나타낸다. 스위칭 가능한 인트라-예측은 대역폭 가변성을 수용하도록 복수의 스트림들 사이의 동적인 스위칭을 용이하게 한다. 스위칭 가능한 인트라-예측은 또한 비트 스트림에서의 랜덤 액세스 및 고속 감기(fast-forward) 액션들을 가능하게 한다.
그러한 시나리오들에서, 인접 블록들은 블록을 예측하는 데 이용되는 것이 허용되지 않거나(예컨대, 인접 블록들에 대한 인터-예측 모드의 경우) 또는 바람직하지 않아(예컨대, 스위칭 가능한 인트라-예측 모드의 경우), 가능한 예측 모드들 중 일부를 미리 배제한다.
예시적인 시나리오가 도 6에 도시되어 있는데, 도 6에서는 이미지 프레임(600) 내의 블록들(620 및 630)만이 인터 예측 모드를 이용하여 예측되는 것으로 가정된다. 따라서, 블록(610)을 인코딩할 때, 도 4A, 4D, 4E, 4F, 4G 및 4H에 도시된 모드들은 적용 가능하지 않고, 따라서 그 예측 모드는 모드들 4B, 4C 및 4I 중 하나의 모드를 지정하기 위해 2개의 비트만을 이용하여 지정될 수 있다(제1 예 측 접근법).
한편, 일례로, 블록(650)을 인코딩(예측)하기 위해 모든 9개의 모드들이 이용 가능하고, 따라서 그 예측 모드는 4 비트를 이용하여 지정될 수 있다(제2 예측 접근법). 따라서, 블록(650)에 비하여 블록(610)을 나타내기 위해 보다 적은 수의 비트들이 이용될 수 있다.
도 3, 5 및 6에서의 사각형들 각각은 블록을 편리하게 나타내는 것으로 가정된다는 것을 알아야 할 것이다. 도 3 및 5의 경우, H.264 타입 표준에서 구현되는 경우, 각 슬라이스는 정수 개의 매크로-블록들을 갖고, 각 매크로-블록은 복수의 블록을 갖는 것으로 간주된다. 도 3 및 5의 각각이 4×4 블록이고 매크로-블록이 16×16이라고 가정하면, 그 두 도면에 도시된 것보다 더 많은 행들 및 열들이 각 슬라이스에 존재할 것이다.
따라서, 전술한 설명으로부터, 처리 장치(110A)는 이미지 프레임 내의 일부 비-프레임-에지 블록들을 나타내기 위해 보다 적은 수의 비트를 이용할 수 있다는 것을 알 수 있다. 그 결과, 적어도 그러한 블록들을 표현함에 있어서 강화된 압축이 성취될 수 있다.
예측 모드들을 이용하여 압축된 데이터를 생성하는 것은 위에서 설명되지 않은 다른 동작들을 필요로 한다는 것을 알아야 할 것이다. 그러한 다른 동작들은 아래에서 상세히 설명되는 예시적인 인코더의 컨텍스트에서 이해될 수 있다.
8. 인코더
도 7은 일 실시예에서의 본 발명의 몇몇 특징들을 구현하는 인코더의 내부 상세에 관한 블록도이다. 이 인코더는 처리 장치(110A) 내에서 또는 외부에서(예컨대, 사용자 지정(custom) ASIC을 이용하여) 구현될 수 있다. 간결성을 위해 위에서 설명된 특징들에 관한 상세의 일부만이 도시된다. 이 도면은 이미지 소스(710), 오차 블록(720), 예측 블록(730), 변환 블록(740), 양자화 블록(750), 모드 판정 블록(760), 엔트로피 코딩 블록(770), 비트 포맷팅(bit formatting) 블록(780) 및 재구성 블록(790)을 포함하는 것으로 도시되어 있다. 각 블록에 대하여 아래에서 상세히 설명한다.
이미지 소스(710)는 이미지 프레임들의 스트림을 생성하는 소스를 나타내고, 각 이미지 프레임은 대응하는 픽셀 값들의 세트에 의해 나타내어진다. 각 이미지 프레임은 온전히 그대로 제공되거나 또는 블록들로서 제공될 수 있다. 각 블록은 이미지 프레임의 일부를 나타내고 소스 블록이라 불린다.
예측 블록(730)은 경로(763) 상에서 모드 판정 블록(760)에 의해 지정된 예측 접근법(상기 섹션들에서 기술됨)을 이용하여 경로(716) 상에서 수신된 소스 블록으로부터 예측 블록을 생성한다. 특히, 상기 도 2를 참조하면, 예측 블록(730)은, 상술한 바와 같이, (모드 판정 블록(760)에 의해 지시된 대로) 제1 예측 접근법을 이용하여 일부 비-프레임-에지 블록들을 나타내고, 제2 예측 접근법을 이용하여 다른 비-프레임-에지 블록들 나타낸다. 또한, 인터 블록들을 코딩하기 위해 예측 블록(730)은 관련 분야에서 잘 알려진 움직임 보상(motion compensation) 등의 다른 동작들을 수행할 수 있다.
오차 블록(720)은 나머지(차이) 블록을 생성하고, 나머지 블록 내의 각 데이 터 포인트는 경로(712) 상에서 수신된 소스 이미지 블록 및 경로(732) 상에서 수신된 예측 블록(각각은 동일 개수의 픽셀을 가짐)의 대응 픽셀 값들의 차이를 나타낸다. 그 데이터 포인트들을 나타내는 행렬(나머지 블록)이 경로(724) 상에서 제공된다. 차이 블록은 원본 블록에서와 동일한 수의 요소들(데이터 포인트들)을 포함할 수 있다.
변환 블록(740)은 경로(724) 상에서 수신된 차이(나머지) 블록을 압축 블록으로 변환한다. 일반적으로, 변환은 압축 블록이 차이 블록(및 또한 원본 블록) 내의 비트 수에 비하여 보다 적은 수의 비트로 나타내어질 수 있도록 설계된다. 변환은 차이 블록의 요소들에 대해 수학적 연산을 수행함으로써 얻어질 수 있다. 일 실시예에서, 변환은 이산 코사인 변환(discrete cosine transformation(DCT)) 또는 정수(integer) DCT에 대응한다.
양자화 블록(750)은 경로(745) 상에서 수신된 압축 블록(의 개별 요소들)을 더 디지털화(양자화)하여 원하는 수의 비트를 갖는 압축 블록의 요소들을 나타낸다. 엔트로피 코딩 블록(770)은 경로(757) 상에서 양자화 블록(750)으로부터 수신된 비트 스트림(양자화된 블록 및 압축 블록을 나타냄)을, 관련 분야에서 잘 알려진, 엔트로피 코딩 기법들을 이용하여 더 압축한다.
비트 스트림 포맷팅 블록(780)은 경로(778) 상에서 엔트로피 코딩 블록(770)으로부터 그 압축된, 양자화되고 엔트로피 코딩된 오차 정보/비트들은 물론, 경로(768) 상에서 모드 판정 블록(760)(후술됨)의 출력도 수신한다. 비트 스트림 포맷팅 블록(780)은 그 오차 비트들 및 모드 판정 블록(760)의 출력을 적당한 포맷으 로 배열하고 그 포맷팅된 비트들을 경로(789) 상에서 전송한다. 그 포맷팅된 비트들은 압축된 이미지 프레임(단계 260에서 상기한 모든 콘텐츠를 포함함)을 나타내고 송신 또는 저장될 수 있다.
재구성 블록(790)은 경로(789) 상에서 수신된 이전에 코딩된(및 포맷된) 블록들/이미지 프레임들을 재구성한다. 재구성 블록(790)은 블록들(740, 750 및 770)에 대응하는 역산(inverse operation)(역 양자화, 역 변환 등)을 수행할 수 있다. 그와 같이 재구성된 블록들/이미지 프레임들은 경로(796) 상에서 제공된다(재구성된 블록들/이미지 프레임들로서).
모드 판정 블록(760)은 예측 접근법(위에서 상세히 설명됨)은 물론 이미지 프레임의 블록을 인코딩하기 위해 이용될 예측 모드 중 특정 모드(예를 들면 도 4A-4I에서 예시된 모드들 중 특정 모드)를 판정한다. 모드 판정 블록은 블록을 인코딩하기 위해 기본(공통) 모드, 또는 상술한 예측 접근법들 중 하나를 선택할 수 있다.
일 실시예에서, 만일 모드 판정 블록(760)이 기본 예측 모드를 이용한다면, 모드 판정 블록(760)은 '기본 모드(default mode)' 플래그를 논리 1로 설정한다. 블록을 인코딩하기 위해 비-기본(non-default) 예측 모드를 이용하는 경우, 그것은 '기본 모드' 플래그를 논리 0으로 설정하고, 또한 블록을 인코딩하기 위해 복수의 비-기본 예측 모드들 중 어느 특정 모드가 선택되었는지를 지정하는 대응하는 '예측 모드' 비트들을 생성한다.
일례로, 모드 판정 블록(760)이 블록(342)(도 3)에 대하여 도 4A에 도시된 예측 모드를 이용한다고 가정할 때, 그것은 '기본 모드' 플래그를 논리 0으로 설정하고, '예측 모드' 비트들(예측 식별자)을 값 000(3-비트 이진수)으로 설정한다. 한편, 블록(330)(도 3)에 대하여 (동일한) 예측 모드 4A가 이용된다고 가정할 때, 모드 판정 블록(760)은 '기본 모드' 플래그를 논리 0으로 설정하지만, '예측 모드' 비트들(예측 식별자)은 값 00(2-비트 이진수)으로 설정한다.
모드 판정 블록(760)은 예측 블록(730)에 대하여 예측 접근법을 지정하고, '기본 모드' 플래그는 물론 예측 식별자(만일 존재한다면)를 경로(768) 상에서 비트 포맷팅 블록(780)으로 전송한다. 모드 판정 블록(760)은 압축 데이터에서 예측 식별자를 특정하기 위해 이용될 비트의 수를 판정하고 그 대응 정보도 비트 포맷팅 블록(780)에 제공한다(비트 포맷팅 블록(780)은 압축 데이터에서 그 특정된 비트 수를 이용한다). 따라서, 모드 판정 블록(760)은 위에서 설명된 접근법들과 일관성 있는, 보다 적은 수의 비트로 인코딩될 수 있는 특정 블록들을 식별하도록 구현될 필요가 있다.
모드 판정 블록(760)은 또한 블록의 형상 및 사이즈를 지정하는 비트들, 슬라이스/슬라이스 그룹 정보, 및 인접 블록들이 인터-프레임 모드 등의 다른 인코딩 모드들을 이용하여 인코딩되는 경우, 블록에 의해 나타내어지는 데이터의 타입(예를 들면 루마(luma) 또는 크로마(chroma)), 및 단말 시스템(140N) 등의 장치가 압축된 이미지 프레임 내의 블록들을 정확하게 압축 해제할 수 있게 하는 그 밖의 정보를 비트 포맷팅 블록(780)에 전송할 수도 있다. 예시적인 시나리오에서 송신될 수 있는 정보에 관한 추가 상세에 대해서는, 독자는 H.264 표준을 참조하기 바란 다.
처리 장치(110N)(또는 단말 시스템(140N)) 등의 시스템/장치는 처리 장치(110A)(또는 단말 시스템(140A))에 의해 송신된 압축 이미지 프레임을 수신하고, 데이터를 압축 해제함으로써 그 이미지 프레임을 복구하도록 동작할 수 있다. 처리 장치(110N)가 압축된 데이터를 압축 해제하는 방법에 대하여 흐름도를 참조하여 다음에 설명한다.
9. 디코딩
도 8은 본 발명의 일 양태에 따라 압축된 데이터로부터 비압축된 포맷의 이미지 프레임이 복구될 수 있는 방법을 예시하는 흐름도이다. 다시, 이 흐름도는 단지 예시를 위하여 도 1에 관련하여 설명된다. 그러나, 다른 환경들 또는 다른 컴포넌트들로 다양한 특징들이 구현될 수 있다. 더욱이, 단계들은 단지 예시를 위해 특정 시퀀스로 기술된다. 이 흐름도는 처리 장치(110N) 내에서 구현되는 것으로 기술되어 있지만, 각 처리 장치는 도 2 및 도 8 양쪽 모두의 특징들로 구현될 수도 있다.
다른 컴포넌트들, 및 상이한 시퀀스의 단계들을 이용한, 다른 환경들에서의 대안 실시예들도 본 발명의 몇몇 양태들의 범위 및 정신에서 벗어나지 않고 구현될 수 있고, 이에 대해서는 관련 분야의 통상의 기술자라면 여기 제공된 개시 내용을 읽고 명백히 알 수 있을 것이다. 흐름도는 단계 801에서 시작하고, 거기서 컨트롤은 바로 단계 810으로 넘어간다.
단계 810에서, 처리 장치(110N)는 압축된 이미지 프레임을 나타내는 비트 시 퀀스(sequence of bits)를 수신한다. 여기서 이미지 프레임은 복수의 프레임-에지 블록들 및 복수의 비-프레임-에지 블록들을 포함한다. 압축된 이미지 프레임은 인코딩 동작들에 관하여 상기한 다양한 정보를 포함할 수 있다. 그 후 컨트롤은 단계 820으로 넘어간다.
단계 820에서, 처리 장치(110N)는 비트 시퀀스를 검사하여 제1 비-프레임-에지 블록 및 제2 비-프레임-에지 블록의 각각에 대하여 공통 예측 모드가 이용되지 않고, 또한 제1 및 제2 비-프레임-에지 블록들은 같은 사이즈를 갖는다는 것을 확인한다. 처리 장치(110N)는 각각의 블록들에 대하여 공통 예측 모드가 이용되었는지를 나타내는 대응하는 '기본 모드' 플래그 비트들, 및 상기한 바와 같은 정보 비트들의 값을 검사하여 그러한 확인을 행할 수 있다. 그 후 컨트롤은 단계 830으로 넘어간다.
단계 830에서, 처리 장치(110N)는 제1 비-프레임-에지 블록을 인코딩하는 데 이용하는 예측 모드를 나타내는 제1 비트 세트 및 제2 비-프레임-에지 블록을 인코딩하는 데 이용하는 예측 모드를 나타내는 제2 비트 세트를 판정한다. 도 2-7에 관하여 위에서 설명된 특징들이 이용되었다고 가정할 때(규정(convention)에 의해 또는 예를 들면, 압축된 데이터에 포함된 적절한 시그널링(signaling) 데이터에 의해), 처리 장치(110N)는 대응하는 예측 모드들을 나타내기 위해 이용되는 특정 비트 수를 판정할 수 있다.
예시를 위하여 처리 장치(110N)는 제2 비트 세트보다 제1 비트 세트를 보다 적은 수의 비트가 나타낼 것이라고 판정하였다고 가정한다. 일례로, 처리 장 치(110N)는 000(3-비트 이진수)은 (압축된) 블록(342)(도 3)에 대한 예측 모드를 지정하고, 00(2-비트 이진수)은 블록(330)(도 3)에 대한 예측 모드를 지정한다고 판정할 수 있다. 따라서, 처리 장치(110N)는 또한 도 2-7에 관하여 위에서 설명된 특징들을 이해하는 조건으로 구현될 필요가 있다. 그 후 컨트롤은 단계 840으로 넘어간다.
단계 840에서, 처리 장치(110N)는 제1 비압축된 비-프레임-에지 블록 및 제2 비압축된 비-프레임-에지 블록을 대응 예측 모드들(제1 비트 세트 및 제2 비트 세트에 의해 각각 지시됨) 및 '정보 비트들'을 이용하여 생성한다. 그 후 컨트롤은 단계 850으로 넘어간다.
단계 850에서, 처리 장치(110N)는 제1 및 제2 비압축된 비-프레임-에지 블록들을 이미지 프레임을 나타내는 비압축된 데이터에 포함시킨다. 그 후 컨트롤은 단계 899로 넘어가고, 거기서 흐름도는 종료한다.
도 8의 특징들은 일반적으로 다양한 디코더들에서 구현된다는 것을 이해해야 할 것이다. 상기한 특징들을 제공하는 디코더의 일 실시예를 다음에 간략히 설명한다.
10. 디코더
도 9는 일 실시예에서 압축된 이미지 프레임을 복구(디코딩)하도록 동작하는 디코더의 블록도이다. 디코더(900)는 입력 데이터 파서 블록(input data parser block)(910), 디코딩 블록(920) 및 포맷팅 블록(930)을 포함하는 것으로 도시되어 있다. 각 블록에 대하여 아래에서 간략히 설명한다.
입력 데이터 파서 블록(910)은 압축된 이미지 프레임을 나타내는 비트 스트림을 수신한다. 압축된 이미지 프레임은 프레임 에지는 물론 비-프레임 에지 블록들을 포함할 수 있다. 특히, 비트 스트림은, 위에서 상세히 설명된 바와 같이, 보다 적은 수의 비트를 이용하여 나타내어진 일부 비-프레임 에지-블록들, 및 대응하는 예측 접근법들을 이용하여 상대적으로 보다 많은 수의 비트를 이용하여 나타내어진 일부 다른 비-프레임-에지-블록들을 포함할 수 있다.
입력 데이터 파서 블록(910)은 비트 스트림을 검사하고 도 8에 관하여 위에서 설명된 바와 같이 블록에 대하여 이용되는 대응하는 예측 모드를 판정한다. 게다가 입력 데이터 파서 블록(910)은 또한 상기한 '압축된 비트 스트림'으로부터 예측 접근법(예측 식별자들)을 판정한다. 입력 데이터 파서 블록(910)은 압축된 블록 및 그 블록에 대하여 이용되는 예측 모드를 나타내는 비트들을 경로(912) 상에서 디코딩 블록(920)에 전송한다.
디코딩 블록(920)은 입력 데이터 파서 블록(910)으로부터 수신된 입력들은 물론, 저장 장치(도시되지 않음)로부터 검색될 수 있는 이전에 압축 해제된 블록들을 이용하여 압축된 블록에 대응하는 소스(압축 해제된) 블록을 복구한다. 디코딩 블록(920)은 실질적으로, 도 7의 블록들(720, 740, 750, 및 770)에 의해 수행된 것과 같은, 소스 블록을 압축 및 인코딩하는 데 이용된 대응 동작들의 역 동작을 수행한다. 디코딩 블록(920)은 디코딩된 블록을 경로(923) 상에서 포맷팅 블록(930)에 전송한다.
포맷팅 블록(930)은 디코딩 블록(920)으로부터 수신된 다양한 압축 해제된 블록들로부터 완전한 압축 해제된 이미지 프레임(또는 그의 일부)을 재생성한다. 압축 해제된 이미지 프레임은 적합한 포맷들 중 임의의 포맷으로 생성될 수 있다.
위에서 설명된 인코딩 접근법들 및 이미지 프레임들은 휘도(luminance) 블록들(루마)에 대응하고 각 블록은 4×4 픽셀들에 대응할 수 있다는 것을 알 수 있다. 그러나, 그 특징들은, 본 발명의 다양한 양태들의 범위 및 정신에서 벗어남이 없이, 이미지 프레임을 형성하는 다른 타입의 데이터(예컨대, 크로마) 및 다른 블록 사이즈를 포함하도록 확장될 수 있고, 이에 대해서는 관련 분야의 통상의 기술자들이 여기서 제공된 개시 내용을 읽고 명백히 알 수 있을 것이다. 또한, 크로마 블록들의 경우, 일부 규정들(예컨대, H.264)에 따르면, 공통/기본 예측 모드는 적용 가능하지 않고 따라서 그러한 블록들에 대하여 이용될 수 없다(단계 220 및 240에서).
기재된 몇몇 특징들을 구현하는 처리 장치(110A)/처리 장치(110N)는 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합을 이용하여 구현될 수 있다. 그 특징들이 실질적으로 소프트웨어로 구현되는 일 실시예에 대하여 다음에 설명한다.
11. 소프트웨어 구현
도 10은 일 실시예에서의 처리 장치(110A)의 상세를 예시하는 블록도이다. 아래 설명은 처리 장치(110N)에도 적용된다. 처리 장치(110A)는 중앙 처리 장치(CPU)(1010)와 같은 하나 이상의 프로세서, 랜덤 액세스 메모리(RAM)(1020), 부 저장 장치(secondary storage unit)(1050), 디스플레이 컨트롤러(1060), 네트워크 인터페이스(1070), 및 입력 인터페이스(1080)를 포함할 수 있다. 모든 컴포넌트들 은 통신 경로(1040)를 통하여 서로 통신할 수 있고, 통신 경로(1040)는 관련 분야에서 잘 알려져 있는 바와 같이 몇몇 버스들을 포함할 수 있다. 도 10의 컴포넌트들에 대해 아래에서 더 상세히 설명한다.
CPU(1010)는 RAM(1020)에 저장된 명령들을 실행하여 본 발명의 몇몇 특징들을 제공할 수 있다. CPU(1010)는 복수의 처리 장치들을 포함할 수 있고, 각 처리 장치는 잠재적으로 특정 작업을 위해 설계되어 있다. 대안적으로, CPU(1010)는 단 하나의 범용 처리 장치만을 포함할 수 있다. RAM(1020)은 통신 경로(1040)를 이용하여 부 저장 장치(1050)로부터 명령들을 수신할 수 있다. 게다가, RAM(1020)은 상기한 인코딩 동작 중에 비디오 카메라로부터 수신된 비디오 프레임들을 저장할 수도 있다.
디스플레이 컨트롤러(1060)는 CPU(1010)로부터 수신된 데이터/명령들에 기초하여 디스플레이 장치(130A)(도 1)로의 디스플레이 신호들(예컨대, RGB 포맷)을 생성한다.
네트워크 인터페이스(1070)는 네트워크에의 접속성(connectivity)을 제공하고(예컨대, 인터넷 프로토콜을 이용하여), 코딩된 비디오/데이터 프레임들을 도 1의 경로(115) 상에서 수신/송신하는 데 이용될 수 있다. 입력 인터페이스(1080)는 키보드/마우스 등의 인터페이스들, 및 비디오 카메라(120A)로부터 비디오 프레임들을 수신하기 위한 인터페이스를 포함할 수 있다.
부 저장 장치(1050)는 하드 드라이브(1056), 플래시 메모리(1057), 및 이동식(removable) 저장 드라이브(1058)를 포함할 수 있다. 데이터 및 명령들의 일부 또는 전부가 이동식 저장 장치(1059) 상에 제공될 수 있고, 그 데이터 및 명령들은 이동식 저장 드라이브(1058)에 의해 판독되어 CPU(1010)에 제공될 수 있다. 플로피 드라이브, 자기 테이프 드라이브, CD_ROM 드라이브, DVD 드라이브, 플래시 메모리, 이동식 메모리 칩(PCMCIA 카드, EPROM)은 그러한 이동식 저장 드라이브(1058)의 예들이다. 대안적으로, 데이터 및 명령들은 RAM(1020)에 복사될 수 있고, 그로부터 CPU(1010)가 실행할 수 있다. 소프트웨어 명령들의 그룹들(예를 들면, 컴파일된/개체 형식(compiled/object form)의 또는 CPU(1010)에 의해 실행하기에 적합한 형식의 포스트-링킹(post-linking))은 코드라 불린다.
이동식 저장 장치(1059)는 이동식 저장 드라이브(1058)가 데이터 및 명령들 을 판독할 수 있도록 이동식 저장 드라이브(1058)와 호환성 있는 매체 및 저장 포 맷을 이용하여 구현될 수 있다. 따라서, 이동식 저장 장치(1059)는 컴퓨터 소프트웨어 및/또는 데이터가 저장되어 있는 컴퓨터 판독가능한 저장 매체를 포함한다.
일반적으로, 컴퓨터(또는 일반적으로, 머신(machine)) 판독가능 매체(computer readable medium)는 그로부터 프로세서들이 명령들을 판독하여 실행할 수 있는 임의의 매체를 나타낸다. 매체는 랜덤하게 액세스되고(RAM(1020) 또는 플래시 메모리(1057) 등), 휘발성, 비휘발성, 이동식 또는 비이동식(non-removable) 등일 수 있다. 컴퓨터 판독가능한 매체는 예시를 위해 처리 장치(110A) 내로부터 제공되는 것으로 도시되어 있지만, 컴퓨터 판독가능한 매체는 처리 장치(110A) 외부에도 제공될 수 있다는 것을 알아야 할 것이다.
본 명세서에서, "컴퓨터 프로그램 제품"이라는 용어는 일반적으로 이동식 저 장 장치(1059) 또는 하드 드라이브(1056)에 설치된 하드 디스크를 나타낸다. 이 컴퓨터 프로그램 제품들은 CPU(1010)에 소프트웨어를 제공하기 위한 수단들이다. CPU(1010)는 소프트웨어 명령들을 검색하고, 그 명령들을 실행하여 위에서 설명된 본 발명의 다양한 특징들을 제공할 수 있다.
12. 결론
본 발명의 다양한 실시예들이 위에서 설명되었지만, 그것은 예로서 제시되었을 뿐, 제한이 아니라는 것을 이해해야 할 것이다. 따라서, 본 발명의 폭 및 범위는 상술한 예시적인 실시예들 중 어떤 것에 의해서도 제한되어서는 안 되고, 다음의 청구항들 및 그 균등물들에 따라서만 정의되어야 할 것이다.
도 1은 본 발명의 몇몇 특징들이 구현될 수 있는 예시적인 환경을 예시하는 도면.
도 2는 본 발명의 일 양태에 따라 비-프레임-에지-블록들을 표현함에 있어서 강화된 압축이 얻어질 수 있는 방법을 예시하는 흐름도.
도 3은 2개의 슬라이스 그룹을 포함하는 예시적인 프레임 내의 블록들을 도시하는 도면.
도 4A-4I는 일 실시예에서 (휘도 데이터(luminance data)에 대하여) 이용 가능한 다양한 예측 모드들을 나타내는 도면.
도 5는 슬라이스 그룹에 복수의 슬라이스들을 포함하는 예시적인 프레임 내의 블록들을 도시하는 도면.
도 6은 보다 많은 상황에서 일부 예측 모드들의 이용불능성(non-availability)을 예시하는 데 이용되는 블록들을 포함하는 예시적인 프레임 내의 블록들을 도시하는 도면.
도 7은 일 실시예에서의 인코더의 상세를 예시하는 블록도.
도 8은 본 발명의 일 실시예에서 압축된 블록들이 복구될 수 있는 방법을 예시하는 흐름도.
도 9는 일 실시예에서의 디코더의 상세를 예시하는 블록도.
도 10은 적절한 소프트웨어 명령들의 실행 시에 본 발명의 몇몇 특징들이 실시되는 디지털 처리 시스템(digital processing system)의 블록도.
<도면의 주요 부분에 대한 부호의 설명>
110A : 처리 장치
130A : 디스플레이 장치
110N : 처리 장치
130N : 디스플레이 장치
720 : 오차 블록
730 : 예측 블록
740 : 변환 블록
750 : 양자화 블록

Claims (20)

  1. 복수의 소스 프레임-에지 블록들(source frame-edge blocks) 및 복수의 소스 비-프레임-에지 블록들(source non-frame-edge blocks)을 포함하는 이미지 프레임을 압축하는 방법으로서,
    상기 이미지 프레임을 비압축된 포맷으로 표현하는 제1 복수의 픽셀들을 수신하는 단계 - 상기 제1 복수의 픽셀들은 상기 복수의 소스 프레임-에지 블록들 및 상기 복수의 소스 비-프레임-에지 블록들을 표현함 - ;
    제1 소스 비-프레임-에지 블록 및 제2 소스 비-프레임-에지 블록의 각각에 대하여, 그 각각의 대응하는 인접 블록들에 대하여 이용되는 예측 모드들에 기초하여, 공통 예측 모드(common prediction mode)를 이용하지 않을 것을 결정하는 단계;
    제1 예측 접근법(prediction approach) 및 제2 예측 접근법을 각각 이용하여 제1 압축된 비-프레임-에지 블록 및 제2 압축된 비-프레임-에지 블록을 생성하는 단계; 및
    상기 제1 압축된 비-프레임-에지 블록, 상기 제2 압축된 비-프레임-에지 블록, 제1 필드 및 제2 필드를 포함시킴으로써 압축된 데이터를 형성하는 단계 - 상기 제1 필드 및 상기 제2 필드는 각각 상기 제1 예측 접근법 및 상기 제2 예측 접근법을 식별함 -
    를 포함하고,
    상기 제1 소스 비-프레임-에지 블록 및 상기 제2 소스 비-프레임-에지 블록의 각각은 같은 사이즈를 갖고,
    상기 제1 필드 내의 비트 수는 상기 제2 필드 내의 비트 수와 같지 않은 이미지 프레임 압축 방법.
  2. 제1항에 있어서, 상기 생성하는 단계는, 대응하는 소스 비-프레임-에지 블록 및 대응하는 예측된 블록의 차이를 계산함으로써 압축된 비-프레임-에지 블록을 생성하고, 상기 대응하는 예측된 블록은 대응하는 예측 접근법을 이용하여 생성되는 이미지 프레임 압축 방법.
  3. 제2항에 있어서, 상기 제1 소스 비-프레임-에지 블록은 상기 이미지 프레임 내의 슬라이스의 경계에 있고, 상기 슬라이스의 외부에 대응하는 픽셀 데이터는 상기 슬라이스에 포함된 블록들을 압축하는 데 이용되지 않으며,
    상기 제1 소스 비-프레임-에지 블록은 상기 슬라이스에 포함되고,
    상기 제1 필드 내의 비트 수는 상기 제2 필드 내의 비트 수보다 적은 이미지 프레임 압축 방법.
  4. 제3항에 있어서, 상기 슬라이스는 복수의 슬라이스들을 포함하는 슬라이스 그룹에 포함되는 이미지 프레임 압축 방법.
  5. 제1항에 있어서, 상기 형성하는 단계는 상기 압축된 데이터 내에 제3 필드 및 제4 필드를 포함시키고, 상기 제3 필드 및 상기 제4 필드는 각각 상기 제1 압축된 비-프레임-에지 블록 및 상기 제2 압축된 비-프레임-에지 블록에 대하여 상기 공통 예측 모드가 이용되지 않음을 나타내는 이미지 프레임 압축 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 복수의 프레임-에지 블록들 및 복수의 비-프레임-에지 블록들을 포함하는 이미지 프레임을 압축 해제하는 방법으로서,
    상기 이미지 프레임을 압축된 포맷으로 표현하는 비트 시퀀스(a sequence of bits)를 수신하는 단계;
    제1 비-프레임-에지 블록 및 제2 비-프레임-에지 블록의 각각에 대하여 공통 예측 모드가 이용되지 않는 것을 확인하기 위해 상기 비트 시퀀스를 검사하는 단계 - 상기 공통 예측 모드는 각각의 대응하는 인접 블록들에 대하여 이용되는 예측 모드들 중 하나이고, 상기 검사하는 단계는 또한 상기 제1 비-프레임-에지 블록 및 상기 제2 비-프레임-에지 블록이 같은 사이즈를 갖는 것을 확인함 - ;
    제1 비-프레임-에지 블록을 인코딩하는 데 이용하는 예측 모드를 지시하는 제1 비트 세트(set of bits) 및 제2 비-프레임-에지 블록을 인코딩하는 데 이용하는 예측 모드를 지시하는 제2 비트 세트를 결정하는 단계 - 상기 제1 비트 세트 내의 비트 수는 상기 제2 비트 세트 내의 비트 수와 같지 않고, 상기 제1 비트 세트 및 상기 제2 비트 세트는 각각 제1 예측 접근법 및 제2 예측 접근법을 지정함 - ;
    상기 제1 비-프레임-에지 블록 및 상기 제2 비-프레임-에지 블록을 표현하는 각각의 압축된 비트들을 식별하는 단계 - 상기 제1 비-프레임-에지 블록 및 상기 제2 비-프레임-에지 블록은 같은 사이즈를 가짐 - ;
    상기 제1 예측 접근법 및 상기 제2 예측 접근법을 각각 이용하여 제1 비압축된 비-프레임-에지 블록 및 제2 비압축된 비-프레임-에지 블록을 생성하는 단계; 및
    상기 제1 비압축된 비-프레임-에지 블록 및 상기 제2 비압축된 비-프레임-에지 블록을 상기 이미지 프레임을 표현하는 비압축된 데이터에 포함시키는 단계
    를 포함하는 이미지 프레임 압축 해제 방법.
  10. 제9항에 있어서, 상기 제1 비-프레임-에지 블록은 상기 이미지 프레임 내의 슬라이스의 경계에 있고, 상기 슬라이스의 외부에 대응하는 픽셀 데이터는 상기 슬라이스에 포함된 블록들을 압축 해제하는 데 이용되지 않으며,
    상기 제1 비-프레임-에지 블록은 상기 슬라이스에 포함되고,
    상기 제1 필드 내의 비트 수는 상기 제2 필드 내의 비트 수보다 적은 이미지 프레임 압축 해제 방법.
  11. 제10항에 있어서, 상기 슬라이스는 복수의 슬라이스들을 포함하는 슬라이스 그룹에 포함되는 이미지 프레임 압축 해제 방법.
  12. 제9항에 있어서, 상기 비트 시퀀스는 제3 필드 및 제4 필드를 포함하고, 상기 제3 필드 및 상기 제4 필드는 각각 압축된 상기 제1 비-프레임-에지 블록 및 압축된 상기 제2 비-프레임-에지 블록에 대하여 상기 공통 예측 모드가 이용되지 않 음을 지시하는 이미지 프레임 압축 해제 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080070343A 2007-07-18 2008-07-18 이미지 프레임들의 비-프레임-에지 블록들을 표현함에있어서의 강화된 압축 KR100968652B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/779,285 2007-07-18
US11/779,285 US8873625B2 (en) 2007-07-18 2007-07-18 Enhanced compression in representing non-frame-edge blocks of image frames

Publications (2)

Publication Number Publication Date
KR20090009166A KR20090009166A (ko) 2009-01-22
KR100968652B1 true KR100968652B1 (ko) 2010-07-06

Family

ID=40264819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080070343A KR100968652B1 (ko) 2007-07-18 2008-07-18 이미지 프레임들의 비-프레임-에지 블록들을 표현함에있어서의 강화된 압축

Country Status (5)

Country Link
US (1) US8873625B2 (ko)
JP (1) JP4895400B2 (ko)
KR (1) KR100968652B1 (ko)
CN (1) CN101350929B (ko)
TW (1) TWI439138B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330060B1 (en) 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
US8428125B2 (en) * 2006-12-22 2013-04-23 Qualcomm Incorporated Techniques for content adaptive video frame slicing and non-uniform access unit coding
KR101507344B1 (ko) * 2009-08-21 2015-03-31 에스케이 텔레콤주식회사 가변 길이 부호를 이용한 인트라 예측모드 부호화 방법과 장치, 및 이를 위한기록 매체
US8873617B2 (en) * 2010-07-15 2014-10-28 Sharp Laboratories Of America, Inc. Method of parallel video coding based on same sized blocks
KR20130070644A (ko) 2010-09-24 2013-06-27 노키아 코포레이션 비디오 코딩 방법, 장치 및 컴퓨터 프로그램
JP2012142845A (ja) * 2011-01-05 2012-07-26 Canon Inc 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
JP2012169762A (ja) * 2011-02-10 2012-09-06 Sony Corp 画像符号化装置と画像復号化装置およびその方法とプログラム
JP2012191295A (ja) * 2011-03-09 2012-10-04 Canon Inc 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
US9948938B2 (en) 2011-07-21 2018-04-17 Texas Instruments Incorporated Methods and systems for chroma residual data prediction
BR112013014374B8 (pt) * 2011-09-13 2022-08-30 Mediatek Singapore Pte Ltd Método e aparelho para codificação de modo intra em hevc
PL2842313T3 (pl) 2012-04-13 2017-06-30 Ge Video Compression, Llc Skalowalny strumień danych i obiekt sieciowy
EP2868103B1 (en) 2012-06-29 2016-12-07 GE Video Compression, LLC Video data stream concept
EP3713235B1 (en) 2019-03-19 2023-08-02 Axis AB Methods and devices for encoding a video stream using a first and a second encoder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001621A (ko) * 2005-06-29 2007-01-04 한국산업기술대학교산학협력단 인트라 부호화 장치 및 방법
KR20070027236A (ko) * 2005-09-06 2007-03-09 삼성전자주식회사 영상의 인트라 예측 부호화, 복호화 방법 및 장치
KR20070047522A (ko) * 2005-11-02 2007-05-07 삼성전자주식회사 영상의 부호화, 복호화 방법 및 장치

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679821A (en) 1970-04-30 1972-07-25 Bell Telephone Labor Inc Transform coding of image difference signals
US4177514A (en) 1976-11-12 1979-12-04 General Electric Company Graph architecture information processing system
US4583164A (en) 1981-08-19 1986-04-15 Tolle Donald M Syntactically self-structuring cellular computer
JPS5936857A (ja) 1982-08-25 1984-02-29 Nec Corp プロセツサユニツト
US4644461A (en) 1983-04-29 1987-02-17 The Regents Of The University Of California Dynamic activity-creating data-driven computer architecture
US4755810A (en) 1985-04-05 1988-07-05 Tektronix, Inc. Frame buffer memory
US4814978A (en) 1986-07-15 1989-03-21 Dataflow Computer Corporation Dataflow processing element, multiprocessor, and processes
US5225875A (en) 1988-07-21 1993-07-06 Proxima Corporation High speed color display system and method of using same
JPH03500461A (ja) 1988-07-22 1991-01-31 アメリカ合衆国 データ駆動式計算用のデータ流れ装置
US4992857A (en) 1988-09-30 1991-02-12 Ampex Corporation System for distributing and recovering digitized composite SECAM samples in a two channel digital apparatus
US5130797A (en) 1989-02-27 1992-07-14 Mitsubishi Denki Kabushiki Kaisha Digital signal processing system for parallel processing of subsampled data
US5369744A (en) 1989-10-16 1994-11-29 Hitachi, Ltd. Address-translatable graphic processor, data processor and drawing method with employment of the same
US5522083A (en) 1989-11-17 1996-05-28 Texas Instruments Incorporated Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors
US5212777A (en) 1989-11-17 1993-05-18 Texas Instruments Incorporated Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation
US5267344A (en) 1989-12-20 1993-11-30 Dax Industries, Inc. Direct current power control circuit for use in conjunction with regulated input signal
US5045940A (en) 1989-12-22 1991-09-03 Avid Technology, Inc. Video/audio transmission systsem and method
US5233689A (en) 1990-03-16 1993-08-03 Hewlett-Packard Company Methods and apparatus for maximizing column address coherency for serial and random port accesses to a dual port ram array
US5146324A (en) 1990-07-31 1992-09-08 Ampex Corporation Data compression using a feedforward quantization estimator
JPH04162893A (ja) 1990-10-26 1992-06-08 Hitachi Ltd ハイブリッド符号化方式
US5212742A (en) 1991-05-24 1993-05-18 Apple Computer, Inc. Method and apparatus for encoding/decoding image data
AU657510B2 (en) 1991-05-24 1995-03-16 Apple Inc. Improved image encoding/decoding method and apparatus
US5689719A (en) 1991-06-28 1997-11-18 Sanyo Electric O., Ltd. Parallel computer system including processing elements
US5706290A (en) 1994-12-15 1998-01-06 Shaw; Venson Method and apparatus including system architecture for multimedia communication
US7095783B1 (en) 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
BE1007330A3 (nl) 1993-07-16 1995-05-16 Philips Electronics Nv Inrichting voor het overdragen van een digitaal beeldsignaal.
US5598514A (en) 1993-08-09 1997-01-28 C-Cube Microsystems Structure and method for a multistandard video encoder/decoder
US6073185A (en) 1993-08-27 2000-06-06 Teranex, Inc. Parallel data processor
US5623311A (en) 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5596369A (en) 1995-01-24 1997-01-21 Lsi Logic Corporation Statistically derived method and system for decoding MPEG motion compensation and transform coded video data
US5790881A (en) 1995-02-07 1998-08-04 Sigma Designs, Inc. Computer system including coprocessor devices simulating memory interfaces
EP0735538B1 (en) 1995-03-31 2005-11-02 Sony Service Centre (Europe) N.V. A storage medium unit and video service system having a staggered recording
US5608652A (en) 1995-05-12 1997-03-04 Intel Corporation Reducing blocking effects in block transfer encoders
US5768429A (en) 1995-11-27 1998-06-16 Sun Microsystems, Inc. Apparatus and method for accelerating digital video decompression by performing operations in parallel
US5809538A (en) 1996-02-07 1998-09-15 General Instrument Corporation DRAM arbiter for video decoder
EP0793389B1 (en) 1996-02-27 2001-08-16 STMicroelectronics S.r.l. Memory reduction in the MPEG-2 main profile main level decoder
US5845083A (en) 1996-03-07 1998-12-01 Mitsubishi Semiconductor America, Inc. MPEG encoding and decoding system for multimedia applications
US5870310A (en) 1996-05-03 1999-02-09 Lsi Logic Corporation Method and apparatus for designing re-usable core interface shells
EP1835762A3 (en) * 1996-05-28 2007-10-03 Matsushita Electric Industrial Co., Ltd. decoding apparatus with intra prediction
US6101276A (en) 1996-06-21 2000-08-08 Compaq Computer Corporation Method and apparatus for performing two pass quality video compression through pipelining and buffer management
JPH10108143A (ja) 1996-09-27 1998-04-24 Sony Corp 画像表示制御装置および方法
US5889949A (en) 1996-10-11 1999-03-30 C-Cube Microsystems Processing system with memory arbitrating between memory access requests in a set top box
US6088355A (en) 1996-10-11 2000-07-11 C-Cube Microsystems, Inc. Processing system with pointer-based ATM segmentation and reassembly
US6311204B1 (en) 1996-10-11 2001-10-30 C-Cube Semiconductor Ii Inc. Processing system with register-based process sharing
US5821886A (en) 1996-10-18 1998-10-13 Samsung Electronics Company, Ltd. Variable length code detection in a signal processing system
US5909224A (en) 1996-10-18 1999-06-01 Samsung Electronics Company, Ltd. Apparatus and method for managing a frame buffer for MPEG video decoding in a PC environment
KR19980044990A (ko) 1996-12-09 1998-09-15 양승택 휴대형 멀티미디어 데이터 입출력 처리기의 구조 및 그 구동 방법
JP3907705B2 (ja) 1996-12-18 2007-04-18 トムソン コンシューマ エレクトロニクス インコーポレイテッド 多重フォーマットビデオ信号処理装置
US6338106B1 (en) 1996-12-20 2002-01-08 Pact Gmbh I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
US5883823A (en) 1997-01-15 1999-03-16 Sun Microsystems, Inc. System and method of a fast inverse discrete cosine transform and video compression/decompression systems employing the same
US6188799B1 (en) 1997-02-07 2001-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for removing noise in still and moving pictures
KR200158088Y1 (ko) 1997-03-07 1999-10-15 윤종용 아날로그 및 디지탈 방송시청이 가능한 케이블 티브이(catv)
US6539120B1 (en) 1997-03-12 2003-03-25 Matsushita Electric Industrial Co., Ltd. MPEG decoder providing multiple standard output signals
US5999220A (en) 1997-04-07 1999-12-07 Washino; Kinya Multi-format audio/video production system with frame-rate conversion
CN1156171C (zh) 1997-04-07 2004-06-30 松下电器产业株式会社 提高处理效率的图象声音处理装置
US5954786A (en) 1997-06-23 1999-09-21 Sun Microsystems, Inc. Method for directing a parallel processing computing device to form an absolute valve of a signed valve
NL1006469C2 (nl) 1997-07-04 1999-01-05 Oce Tech Bv Printsysteem voor het printen van beelden op vellen overeenkomstig elektrische beeld- en besturingssignalen alsmede besturingsmiddelen geschikt voor toepassing in een dergelijk printsysteem.
US5969728A (en) 1997-07-14 1999-10-19 Cirrus Logic, Inc. System and method of synchronizing multiple buffers for display
US6360234B2 (en) 1997-08-14 2002-03-19 Virage, Inc. Video cataloger system with synchronized encoders
JPH1196138A (ja) 1997-09-18 1999-04-09 Sony Corp 逆コサイン変換方法及び逆コサイン変換器
KR100269125B1 (ko) 1997-10-25 2000-10-16 윤덕용 양자화효과감소를위한영상데이터후처리방법및장치
US6269174B1 (en) 1997-10-28 2001-07-31 Ligos Corporation Apparatus and method for fast motion estimation
JPH11243551A (ja) 1997-12-25 1999-09-07 Mitsubishi Electric Corp 動き補償装置と動画像符号化装置及び方法
US6157751A (en) 1997-12-30 2000-12-05 Cognex Corporation Method and apparatus for interleaving a parallel image processing memory
US6717578B1 (en) 1998-02-17 2004-04-06 Sun Microsystems, Inc. Graphics system with a variable-resolution sample buffer
DE19807872A1 (de) 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
US6690835B1 (en) 1998-03-03 2004-02-10 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) System and method of encoding video frames
US6747645B1 (en) 1998-03-13 2004-06-08 Hewlett-Packard Development Company, L.P. Graphics memory system that utilizes detached-Z buffering in conjunction with a batching architecture to reduce paging overhead
US6195389B1 (en) 1998-04-16 2001-02-27 Scientific-Atlanta, Inc. Motion estimation system and methods
US6175594B1 (en) 1998-05-22 2001-01-16 Ati Technologies, Inc. Method and apparatus for decoding compressed video
US6642956B1 (en) 1998-05-29 2003-11-04 Agilent Technologies, Inc. Digital image processor for a digital camera
JP2002518916A (ja) 1998-06-19 2002-06-25 イクエーター テクノロジーズ インコーポレイテッド 第１の解像度を有する符号化された形式の画像を第２の解像度を有するデコードされた形式の画像に直接にデコードする回路及び方法
US20020015513A1 (en) 1998-07-15 2002-02-07 Sony Corporation Motion vector detecting method, record medium on which motion vector calculating program has been recorded, motion detecting apparatus, motion detecting method, picture encoding apparatus, picture encoding method, motion vector calculating method, record medium on which motion vector calculating program has been recorded
AU717480B2 (en) 1998-08-01 2000-03-30 Korea Advanced Institute Of Science And Technology Loop-filtering method for image data and apparatus therefor
US6098174A (en) 1998-08-03 2000-08-01 Cirrus Logic, Inc. Power control circuitry for use in a computer system and systems using the same
US6560629B1 (en) 1998-10-30 2003-05-06 Sun Microsystems, Inc. Multi-thread processing
US6418166B1 (en) 1998-11-30 2002-07-09 Microsoft Corporation Motion estimation and block matching pattern
US6222883B1 (en) 1999-01-28 2001-04-24 International Business Machines Corporation Video encoding motion estimation employing partitioned and reassembled search window
GB2348559B (en) 1999-03-31 2001-06-06 Samsung Electronics Co Ltd High speed motion estimating method for real time moving image coding and apparatus therefor
US7072398B2 (en) 2000-12-06 2006-07-04 Kai-Kuang Ma System and method for motion vector generation and analysis of digital video clips
JP2001184323A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp 符号化装置
US6459738B1 (en) 2000-01-28 2002-10-01 Njr Corporation Method and apparatus for bitstream decoding
JP2001275116A (ja) 2000-03-24 2001-10-05 Sharp Corp 画像処理装置
JP3983447B2 (ja) 2000-03-24 2007-09-26 シャープ株式会社 データ駆動型情報処理装置
TW459203B (en) 2000-04-07 2001-10-11 Welkin Technologies Inc System and method for clearing buffer in 3D rendering
TW477930B (en) 2000-04-07 2002-03-01 Welkin Technologies Inc Buffer management method and system
US6876703B2 (en) 2000-05-11 2005-04-05 Ub Video Inc. Method and apparatus for video coding
JP3907385B2 (ja) 2000-05-22 2007-04-18 シャープ株式会社 データ駆動型情報処理装置およびその実行制御方法
US6751721B1 (en) 2000-08-31 2004-06-15 Hewlett-Packard Development Company, L.P. Broadcast invalidate scheme
US6611608B1 (en) 2000-10-18 2003-08-26 Matsushita Electric Industrial Co., Ltd. Human visual model for data hiding
JP3495011B2 (ja) 2000-11-21 2004-02-09 株式会社ソニー・コンピュータエンタテインメント 情報処理方法及びプログラム実行装置、コンピュータに実行させるための情報処理プログラム及びコンピュータに実行させるための情報処理プログラムを記録した記録媒体
US6633612B2 (en) 2000-12-13 2003-10-14 Genesis Microchip Inc. Method and apparatus for detecting motion between odd and even video fields
US6799192B1 (en) 2001-01-09 2004-09-28 Apple Computer, Inc. Method and apparatus for inverse discrete cosine transform
US20020118743A1 (en) 2001-02-28 2002-08-29 Hong Jiang Method, apparatus and system for multiple-layer scalable video coding
US7581076B2 (en) 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
US6782052B2 (en) * 2001-03-16 2004-08-24 Sharp Laboratories Of America, Inc. Reference frame prediction and block mode prediction for fast motion searching in advanced video coding
US6993191B2 (en) 2001-05-04 2006-01-31 Pts Corporation Methods and apparatus for removing compression artifacts in video sequences
WO2002098137A1 (en) 2001-06-01 2002-12-05 Nanyang Technological University A block motion estimation method
JP4145586B2 (ja) 2001-07-24 2008-09-03 セイコーエプソン株式会社 画像処理装置及び画像処理プログラム、並びに画像処理方法
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
EP1294194B8 (en) 2001-09-10 2010-08-04 Texas Instruments Incorporated Apparatus and method for motion vector estimation
US6950469B2 (en) 2001-09-17 2005-09-27 Nokia Corporation Method for sub-pixel value interpolation
KR100481067B1 (ko) 2001-09-28 2005-04-07 브이케이 주식회사 분산 산술 처리장치 및 그를 이용한 이차원 이산여현변환 처리장치
US7403564B2 (en) 2001-11-21 2008-07-22 Vixs Systems, Inc. System and method for multiple channel video transcoding
MXPA04006814A (es) 2002-01-14 2004-12-06 Nokia Corp Filtros dinamicos de codificacion.
EP1833261A1 (en) * 2002-01-18 2007-09-12 Kabushiki Kaisha Toshiba Video encoding method and apparatus and video decoding method and apparatus
JP3902741B2 (ja) 2002-01-25 2007-04-11 株式会社半導体理工学研究センター 半導体集積回路装置
US7548586B1 (en) 2002-02-04 2009-06-16 Mimar Tibet Audio and video processing apparatus
US20030161400A1 (en) 2002-02-27 2003-08-28 Dinerstein Jonathan J. Method and system for improved diamond motion search
FI114679B (fi) 2002-04-29 2004-11-30 Nokia Corp Satunnaisaloituspisteet videokoodauksessa
US7289672B2 (en) 2002-05-28 2007-10-30 Sharp Laboratories Of America, Inc. Methods and systems for image intra-prediction mode estimation
ES2525557T3 (es) 2002-05-28 2014-12-26 Sharp Kabushiki Kaisha Método y sistemas para la estimación, comunicación y organización de modos de intra-predicción de imágenes
US6950473B2 (en) 2002-06-21 2005-09-27 Seiko Epson Corporation Hybrid technique for reducing blocking and ringing artifacts in low-bit-rate coding
US6925123B2 (en) 2002-08-06 2005-08-02 Motorola, Inc. Method and apparatus for performing high quality fast predictive motion search
KR100472476B1 (ko) 2002-08-31 2005-03-10 삼성전자주식회사 움직임 보상을 위한 보간 방법 및 그 장치
AU2003289844A1 (en) 2002-09-06 2004-05-13 Pact Xpp Technologies Ag Reconfigurable sequencer structure
CN1225126C (zh) 2002-10-09 2005-10-26 中国科学院计算技术研究所 用于视频编码的新型空间预测方法及其装置
US6807317B2 (en) 2002-10-25 2004-10-19 Motorola, Inc. Method and decoder system for reducing quantization effects of a decoded image
US7020201B2 (en) 2002-11-20 2006-03-28 National Chiao Tung University Method and apparatus for motion estimation with all binary representation
US6996645B1 (en) 2002-12-27 2006-02-07 Unisys Corporation Method and apparatus for spawning multiple requests from a single entry of a queue
US7218417B2 (en) 2003-01-30 2007-05-15 Xerox Corporation Resolution conversion using a morphological partial pixel mapping (MPPM) approach
US7720151B2 (en) 2003-02-11 2010-05-18 Texas Instruments Incorporated Motion estimation using early decision for goodness of estimation with quick convergence feedback
JP4509104B2 (ja) * 2003-03-03 2010-07-21 エージェンシー・フォア・サイエンス・テクノロジー・アンド・リサーチ 高度動画像符号化におけるイントラ予測のための高速モード決定アルゴリズム
US20040174998A1 (en) 2003-03-05 2004-09-09 Xsides Corporation System and method for data encryption
US8516026B2 (en) 2003-03-10 2013-08-20 Broadcom Corporation SIMD supporting filtering in a video decoding system
US20040181811A1 (en) 2003-03-13 2004-09-16 Rakib Selim Shlomo Thin DOCSIS in-band management for interactive HFC service delivery
JP2004287663A (ja) 2003-03-20 2004-10-14 Fuji Xerox Co Ltd 画像処理装置およびその方法
US7646817B2 (en) 2003-03-28 2010-01-12 Microsoft Corporation Accelerating video decoding using a graphics processing unit
US6993639B2 (en) 2003-04-01 2006-01-31 Hewlett-Packard Development Company, L.P. Processing instruction addressed by received remote instruction and generating remote instruction to respective output port for another cell
JP2004334843A (ja) 2003-04-15 2004-11-25 Seiko Epson Corp 複数の画像から画像を合成する方法
US7551671B2 (en) 2003-04-16 2009-06-23 General Dynamics Decision Systems, Inc. System and method for transmission of video signals using multiple channels
KR100750110B1 (ko) * 2003-04-22 2007-08-17 삼성전자주식회사 ４×４인트라 휘도 예측 모드 결정방법 및 장치
KR100510137B1 (ko) 2003-04-30 2005-08-26 삼성전자주식회사 고속 움직임 추정을 위한 참조 픽쳐 및 블록 모드 결정방법, 그 장치, 블록 모드 결정 방법 및 그 장치
US7362810B2 (en) 2003-05-13 2008-04-22 Sigmatel, Inc. Post-filter for deblocking and deringing of video data
US8660182B2 (en) 2003-06-09 2014-02-25 Nvidia Corporation MPEG motion estimation based on dual start points
US20040258147A1 (en) 2003-06-23 2004-12-23 Tsu-Chang Lee Memory and array processor structure for multiple-dimensional signal processing
US20040257434A1 (en) 2003-06-23 2004-12-23 Robert Davis Personal multimedia device video format conversion across multiple video formats
US7038687B2 (en) 2003-06-30 2006-05-02 Intel Corporation System and method for high-speed communications between an application processor and coprocessor
US7827386B2 (en) 2003-06-30 2010-11-02 Intel Corporation Controlling memory access devices in a data driven architecture mesh array
US7581182B1 (en) 2003-07-18 2009-08-25 Nvidia Corporation Apparatus, method, and 3D graphical user interface for media centers
US20050047502A1 (en) 2003-08-12 2005-03-03 Mcgowan James William Method and apparatus for the efficient representation of interpolated video frames for motion-compensated coding
US7418606B2 (en) 2003-09-18 2008-08-26 Nvidia Corporation High quality and high performance three-dimensional graphics architecture for portable handheld devices
US7277101B2 (en) 2003-09-29 2007-10-02 Vixs Systems Inc Method and system for scaling images
US7548596B2 (en) 2003-10-01 2009-06-16 Realtek Semiconductor Corp. Ethernet channel estimation device and method
US7602849B2 (en) 2003-11-17 2009-10-13 Lsi Corporation Adaptive reference picture selection based on inter-picture motion measurement
NO320114B1 (no) 2003-12-05 2005-10-24 Tandberg Telecom As Forbedret utregning av interpolerte pixelverdier
KR100621137B1 (ko) 2004-02-27 2006-09-13 세이코 엡슨 가부시키가이샤 동화상 부호화 장치 및 동화상 처리장치
CN101626475B (zh) 2004-04-01 2011-05-04 松下电器产业株式会社 影像再现装置、信息记录装置、影像处理设备及摄像装置
US20050238102A1 (en) 2004-04-23 2005-10-27 Samsung Electronics Co., Ltd. Hierarchical motion estimation apparatus and method
US7782951B2 (en) 2004-05-13 2010-08-24 Ittiam Systems (P) Ltd. Fast motion-estimation scheme
KR20050112445A (ko) * 2004-05-25 2005-11-30 경희대학교 산학협력단 예측 부호화/복호화 장치, 예측 부호화/복호화 방법 및 그방법을 수행하는 프로그램이 기록된 컴퓨터 판독가능한기록매체
US20050276493A1 (en) 2004-06-01 2005-12-15 Jun Xin Selecting macroblock coding modes for video encoding
KR20050114751A (ko) * 2004-06-01 2005-12-06 경희대학교 산학협력단 예측 부호화/복호화 장치 및 예측 부호화/복호화 방법
US8369402B2 (en) * 2004-06-17 2013-02-05 Canon Kabushiki Kaisha Apparatus and method for prediction modes selection based on image formation
US7792188B2 (en) * 2004-06-27 2010-09-07 Apple Inc. Selecting encoding types and predictive modes for encoding video data
US7721069B2 (en) 2004-07-13 2010-05-18 3Plus1 Technology, Inc Low power, high performance, heterogeneous, scalable processor architecture
US7382392B2 (en) 2004-07-20 2008-06-03 Samsung Electronics Co., Ltd. Method and apparatus for compensating for scanning skew
US7529384B2 (en) 2004-08-11 2009-05-05 The Trustees Of Stevens Institute Of Technology Robust hidden data extraction method for scaling attacks
US7558428B2 (en) 2004-09-13 2009-07-07 Microsoft Corporation Accelerated video encoding using a graphics processing unit
US7173631B2 (en) 2004-09-23 2007-02-06 Qualcomm Incorporated Flexible antialiasing in embedded devices
US7792192B2 (en) 2004-11-19 2010-09-07 Analog Devices, Inc. System and method for sub-pixel interpolation in motion vector estimation
US7924923B2 (en) 2004-11-30 2011-04-12 Humax Co., Ltd. Motion estimation and compensation method and device adaptive to change in illumination
US7653132B2 (en) 2004-12-21 2010-01-26 Stmicroelectronics, Inc. Method and system for fast implementation of subpixel interpolation
US20060146734A1 (en) 2005-01-04 2006-07-06 Nokia Corporation Method and system for low-delay video mixing
JP2006246431A (ja) * 2005-02-07 2006-09-14 Matsushita Electric Ind Co Ltd 画像符号化装置および画像符号化方法
US7720311B1 (en) 2005-03-03 2010-05-18 Nvidia Corporation Memory and compute efficient block-based two-dimensional sample-rate converter for image/video applications
US7706443B2 (en) * 2005-03-11 2010-04-27 General Instrument Corporation Method, article of manufacture, and apparatus for high quality, fast intra coding usable for creating digital video content
JP4889231B2 (ja) 2005-03-31 2012-03-07 三洋電機株式会社 画像符号化方法および装置、画像復号方法
TWI295540B (en) 2005-06-15 2008-04-01 Novatek Microelectronics Corp Motion estimation circuit and operating method thereof
JP4559935B2 (ja) 2005-08-25 2010-10-13 株式会社東芝 画像記憶装置及び方法
US7747088B2 (en) 2005-09-28 2010-06-29 Arc International (Uk) Limited System and methods for performing deblocking in microprocessor-based video codec applications
US8295351B2 (en) * 2005-11-08 2012-10-23 Panasonic Corporation Moving picture coding method, moving picture decoding method, and apparatuses of the same
US20070133689A1 (en) 2005-12-08 2007-06-14 Park Seong M Low-cost motion estimation apparatus and method thereof
JP2009060153A (ja) * 2005-12-21 2009-03-19 Panasonic Corp 面内予測モード決定方法及び装置及びプログラム
WO2007075220A1 (en) 2005-12-22 2007-07-05 Thomson Licensing Method and apparatus for optimization of frame selection for flexible macroblock ordering (fmo) video encoding
US7693219B2 (en) 2006-01-04 2010-04-06 Freescale Semiconductor, Inc. System and method for fast motion estimation
US20070171981A1 (en) 2006-01-25 2007-07-26 Yingyong Qi Projection based techniques and apparatus that generate motion vectors used for video stabilization and encoding
KR100809296B1 (ko) * 2006-02-22 2008-03-04 삼성전자주식회사 타입이 일치하지 않는 하위 계층의 정보를 사용하여인터레이스 비디오 신호를 인코딩/디코딩 하는 방법 및장치
US8009923B2 (en) 2006-03-14 2011-08-30 Celestial Semiconductor, Inc. Method and system for motion estimation with multiple vector candidates
US8005140B2 (en) * 2006-03-17 2011-08-23 Research In Motion Limited Soft decision and iterative video coding for MPEG and H.264
US8340179B2 (en) 2006-03-21 2012-12-25 Canon Kabushiki Kaisha Methods and devices for coding and decoding moving images, a telecommunication system comprising such a device and a program implementing such a method
US20070230564A1 (en) 2006-03-29 2007-10-04 Qualcomm Incorporated Video processing with scalability
US7565077B2 (en) 2006-05-19 2009-07-21 Seiko Epson Corporation Multiple exposure regions in a single frame using a rolling shutter
JP4752631B2 (ja) 2006-06-08 2011-08-17 株式会社日立製作所 画像符号化装置、及び画像符号化方法
US8081187B2 (en) 2006-11-22 2011-12-20 Autodesk, Inc. Pencil strokes for vector based drawing elements
US20080137726A1 (en) 2006-12-12 2008-06-12 General Instrument Corporation Method and Apparatus for Real-Time Video Encoding
US8428125B2 (en) * 2006-12-22 2013-04-23 Qualcomm Incorporated Techniques for content adaptive video frame slicing and non-uniform access unit coding
WO2008084817A1 (ja) * 2007-01-09 2008-07-17 Kabushiki Kaisha Toshiba 画像符号化と復号化の方法及び装置
CN101222641B (zh) * 2007-01-11 2011-08-24 华为技术有限公司 帧内预测编解码方法及其装置
US8391354B2 (en) 2007-05-14 2013-03-05 Broadcom Corporation Method and system for transforming uncompressed video traffic to network-aware ethernet traffic with A/V bridging capabilities and A/V bridging extensions
TW200926011A (en) 2007-09-04 2009-06-16 Objectvideo Inc Background modeling with feature blocks
WO2009037828A1 (ja) * 2007-09-21 2009-03-26 Panasonic Corporation 画像符号化装置および画像復号化装置
US8467451B2 (en) * 2007-11-07 2013-06-18 Industrial Technology Research Institute Methods for selecting a prediction mode
KR101540138B1 (ko) 2007-12-20 2015-07-28 퀄컴 인코포레이티드 적응적 조사영역을 갖는 모션추정 장치 및 방법
EP2081386A1 (en) * 2008-01-18 2009-07-22 Panasonic Corporation High precision edge prediction for intracoding
KR101739580B1 (ko) * 2010-12-30 2017-05-25 에스케이 텔레콤주식회사 적응적 스캔 장치 및 그 스캔 방법
US20130170553A1 (en) * 2012-01-04 2013-07-04 Qualcomm Incorporated Coding motion vector difference

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001621A (ko) * 2005-06-29 2007-01-04 한국산업기술대학교산학협력단 인트라 부호화 장치 및 방법
KR20070027236A (ko) * 2005-09-06 2007-03-09 삼성전자주식회사 영상의 인트라 예측 부호화, 복호화 방법 및 장치
KR20070047522A (ko) * 2005-11-02 2007-05-07 삼성전자주식회사 영상의 부호화, 복호화 방법 및 장치

Also Published As

Publication number Publication date
TWI439138B (zh) 2014-05-21
JP2009027698A (ja) 2009-02-05
CN101350929A (zh) 2009-01-21
US8873625B2 (en) 2014-10-28
TW200917851A (en) 2009-04-16
CN101350929B (zh) 2010-12-01
US20090022219A1 (en) 2009-01-22
JP4895400B2 (ja) 2012-03-14
KR20090009166A (ko) 2009-01-22

Similar Documents

Publication Publication Date Title
KR100968652B1 (ko) 이미지 프레임들의 비-프레임-에지 블록들을 표현함에있어서의 강화된 압축
TWI761332B (zh) 從用於視訊寫碼之固定濾波器預測濾波器係數
US8369404B2 (en) Moving image decoding device and moving image decoding method
JP4927753B2 (ja) 動画像符号化方法、動画像復号化方法、動画像符号化装置、動画像復号化装置、および半導体装置
JP6523324B2 (ja) 画像符号化／復号方法及び装置
US8488889B2 (en) Image encoder and image decoder, image encoding method and image decoding method, image encoding program and image decoding program, and computer readable recording medium recorded with image encoding program and computer readable recording medium recorded with image decoding program
KR101538837B1 (ko) 변환 유닛 내의 다수 부호 비트 은폐
RU2649775C1 (ru) Устройство кодирования изображений, устройство декодирования изображений, способ кодирования изображений и способ декодирования изображений
US10178405B2 (en) Enhanced coding and decoding using intra block copy mode
TW201408081A (zh) 資料編碼及解碼
US11812033B2 (en) Image encoding method/device, image decoding method/device, and recording medium in which bitstream is stored
CN110999295B (zh) 边界强制分区的改进
CN105284112A (zh) 用于确定量化参数的值的方法和装置
CN107483942B (zh) 视频数据压缩码流的解码、视频数据的编码方法及装置
JP7214894B2 (ja) イントラ予測ベースの映像コーディングにおける変換
EP3490253A1 (en) Encoding and decoding methods and corresponding devices
CN116601957A (zh) 一种帧内预测方法、装置及解码器和编码器
KR20160091392A (ko) 이미지를 인코딩하고 디코딩하기 위한 방법, 이미지를 인코딩하고 디코딩하기 위한 디바이스 및 상응하는 컴퓨터 프로그램
KR20200047723A (ko) 영상 코딩 시스템에서 블록 사이즈에 따른 변환을 사용하는 영상 디코딩 방법 및 그 장치
KR20200000548A (ko) Cnn 기반의 영상 부호화 또는 복호화 장치 및 방법
CN113115041A (zh) 支持alpha通道的无损图片压缩方法、装置及介质
US20200195952A1 (en) Method and apparatus for processing video signal through target area modification
CN111164975A (zh) 图像数据编码和解码
WO2023193254A1 (zh) 解码方法、编码方法、解码器以及编码器
WO2023193253A1 (zh) 解码方法、编码方法、解码器以及编码器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 6