JP4895400B2 - 画像フレームの非フレームエッジブロックの表現における改良された圧縮 - Google Patents

画像フレームの非フレームエッジブロックの表現における改良された圧縮 Download PDF

Info

Publication number
JP4895400B2
JP4895400B2 JP2008157064A JP2008157064A JP4895400B2 JP 4895400 B2 JP4895400 B2 JP 4895400B2 JP 2008157064 A JP2008157064 A JP 2008157064A JP 2008157064 A JP2008157064 A JP 2008157064A JP 4895400 B2 JP4895400 B2 JP 4895400B2
Authority
JP
Japan
Prior art keywords
frame edge
block
prediction
edge block
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008157064A
Other languages
English (en)
Other versions
JP2009027698A (ja
Inventor
ゴーエル アニュラグ
Original Assignee
エヌヴィディア コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌヴィディア コーポレイション filed Critical エヌヴィディア コーポレイション
Publication of JP2009027698A publication Critical patent/JP2009027698A/ja
Application granted granted Critical
Publication of JP4895400B2 publication Critical patent/JP4895400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/189—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding
    • H04N19/196—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the adaptation method, adaptation tool or adaptation type used for the adaptive coding being specially adapted for the computation of encoding parameters, e.g. by averaging previously computed encoding parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

開示の分野
[003]本開示は一般にデータ圧縮技術に関し、より詳しくは、画像フレームの非エッジブロックを表現する際の改良された圧縮の実現に関する。
関連技術
[005]画像フレームは、多くの場合圧縮された形式で表現される。例えば、一連の画像フレームは対象となるシーンを撮ったビデオ信号から生成され、そのフレームは、一般的には記憶空間を低減するため又は送信帯域幅の要件を緩和するために圧縮される。ＩＳＯ／ＩＥＣ（国際標準化機構／国際電気標準会議）から入手可能な「Ｉｎｆｏｒｍａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ−−Ｃｏｄｉｎｇ ｏｆ ａｕｄｉｏ−ｖｉｓｕａｌ ｏｂｊｅｃｔｓ−−Ｐａｒｔ １０： Ａｄｖａｎｃｅｄ Ｖｉｄｅｏ Ｃｏｄｉｎｇ」に詳細に記述されているＨ．２６４は、画像フレームを圧縮された形式で表現する際に使用する典型的な手法である。
[006]ブロックは、多くの場合、画像フレームを圧縮する基礎として用いられる。例えば上記Ｈ．２６４規格では、フレームは、４×４、８×８、又は１６×１６ピクセルのサイズのブロックに分割される。しかし、他の規格においては、ブロックは他の形状（長方形又は不揃いの形状など）及び／又はサイズの場合がある。明確にするために、ソースブロックという用語を非圧縮表現に用い、圧縮ブロックという用語を圧縮表現に用いることとする。
[007]一般的には、予測モードを用いて各ソースブロックに関連する予測ブロックが生成され、予測ブロックとソースブロックとの対応する各ピクセルの差分として圧縮表現が生成される。Ｈ．２６４規格では、水平予測モード、垂直予測モードなどの予測モードについて言及しており、これらの予測モードでは、隣接ピクセル（左隣り及び／又は真上）を用いて、予測手法に従って予測ブロックの各ピクセルを予測する。
[008]各画像フレームは、フレームエッジ及び非フレームエッジにおけるブロックを含むものと見なすことができる。フレームエッジブロックとは、画像フレームの境界に位置するピクセルを少なくとも一つ有するブロックのことである。非フレームエッジとは、画像フレームの境界に位置するピクセルを有さないブロックのことである。（Ａ×Ｂ）ピクセルを有するフレームにおいては、合計（２Ａ＋２Ｂ−４）ピクセルが境界に存在することになる。
[009]少なくとも画像フレームは圧縮された形式で表現する必要があるため、一般に非フレームエッジブロックも圧縮された形式で表現することが必要とされる。多くの場合、データを表現する際に用いられるビット数もそれに応じて減少するように圧縮を改良することが望ましい。
[011]以下の添付の図面を参照して典型的な実施形態を説明する。以下に、これらの図面について簡単に説明する。
[022]図面において、同様の参考番号は一般に同一の、機能的に類似する、及び／又は構造的に類似する要素を示す。要素が最初に現れる図面を、対応する参照番号の最上位の桁で示す。
詳細な説明
[024]１．概要
[025]本発明の一態様では、一部の非フレームエッジブロックに用いられる予測モードを示すために、他のブロックに用いられるビット数と比較して、より少ないビットを用いる。より少ないビットを用いるため、改良された圧縮を実現できる。
[026]本発明の別の態様によると、エンコーダは、特定の状態にあるブロックで利用可能な予測モードの一部だけを認識し、より少ないビットを用いてそれらのブロックに関連する予測モードを示す。デコーダも、そのようなブロックを復号するための補完的な技術を利用するように設計されていてもよい。
[027]このような状況の一例として、スライスの境界ブロックが挙げられる。周知のように、スライスは１組のブロックを含み、符号化ポリシーは、スライス内のブロックを符号化するためにそのスライス外のブロックを用いてはいけないことを示すことができる。したがって、スライスの境界ブロックの少なくとも一部で利用可能な予測モードの数は、利用可能なモードの総数未満になる場合がある。
[028]このような状況の別の例として、隣接ブロックがインターモード予測技術を用いて符号化される場合があり（各隣接ブロックが以前のフレームのデータに基づいて予測される）、ある符号化方法（Ｈ．２６４規格など）では、ブロックを予測する際にこのような隣接ブロックを用いることは許可されていない。したがって、ブロックの予測手法を示すために、より少ないビットを用いることができる。
[029]このような状況のさらに別の例として、隣接ブロックが切替可能なイントラ予測技術を用いて符号化される場合があり、これにより、受信装置のデコーダは復号精度に影響を与えることなく、２つのビットストリーム間を切り替えることができるが、ブロックを予測するためにこのような隣接ブロックを用いることは不適当な場合がある。このため、より少ないビットを用いてブロックの予測手法を示すことができる。
[030]本発明の複数の態様について、説明のための例を参照しつつ以下に説明する。多数の特定の詳細、関係、及び方法は、本発明を十分に理解するために提供するものであることを理解されたい。しかし、本発明が、１つ又は複数の特定の細部を用いることなく、又は他の方法などを用いて実現可能であることは、当業者には自明であろう。他の例においては、周知の構造又は操作は、本発明の機能が不明瞭になるのを避けるために詳細には示さない。さらに、簡潔さのために組み合わせの一部のみを本明細書に記述するが、記述した機能／態様は様々な組み合わせで実現できる。
[031]２．定義
[032]以下に、本開示の全体に渡って用いる選択された用語の定義を示す。すべての用語の単数形と複数形の両方がそれぞれの意味に該当するものとする。
[033]シーン：ビデオ形式で撮られようとしている一般的な領域。
[034]画像：画像取り込み装置によって捕らえられた光によって表現された映像。
[035]画像フレーム：２次元領域として表示される取り込み画像を表現する一組のピクセル値。
[036]ブロック：所望の寸法及び形状を有する、隣接するピクセルの集合。
[037]フレームエッジブロック：画像フレームのエッジ（境界）に位置する、少なくとも１つのピクセルを有するブロック。
[038]非フレームエッジブロック：画像フレームのエッジに位置するピクセルを有しないブロック。
[039]ソースブロック：圧縮前のブロック。
[040]圧縮ブロック：圧縮後のソースブロック。
[041]ピクセル位置：フレーム内のピクセルの座標。
[042]３．例示的環境
[043]図１は、本発明のいくつかの機能を実装可能な環境の例を示す図である。この例示的環境には、例示のために代表的なシステムだけを示している。しかし、現実の環境では、さらに多くのシステム／構成要素を含んでいてもよいことは、本明細書で提供する開示を読むことによって、当業者には自明となるであろう。このような環境における実装も、本発明の様々な態様の範囲及び精神の範囲内に含まれるものと考えられる。
[044]この図は、テレビ会議アプリケーションで互いに通信するために設計／構成された終端システム１４０Ａ及び１４０Ｎを含んで示されている。終端システム１４０Ａは、図では、処理装置１１０Ａ、ビデオカメラ１２０Ａ、及び表示装置１３０Ａを含み、終端システム１４０Ｎは、処理装置１１０Ｎ、ビデオカメラ１２０Ｎ、及び表示装置１３０Ｎを含む。各構成要素については、以下に詳細に記述する。
[045]ビデオカメラ１２０Ａはシーンの画像を撮影し、経路１２１を介して処理装置１１０Ａに撮影された画像を（対応するビデオフレームの形式で）転送する。処理装置１１０Ａは、ビデオカメラ１２０Ａから受信した各ビデオフレームを圧縮し、圧縮したビデオフレームを経路１１５経由で転送できる。経路１１５は様々な伝送経路（ネットワーク、２地点間回線など）を含むことができ、ビデオデータを伝送するための帯域幅を提供する。あるいは、処理装置１１０Ａはメモリ（図示せず）に圧縮画像を格納してもよい。処理装置１１０Ａは、圧縮されたビデオデータを終端システム１４０Ｎから受信し、表示するために、復号されたビデオデータを経路１１３経由で表示装置１３０Ａに転送することもできる。
[046]処理装置１１０Ｎ、ビデオカメラ１２０Ｎ、及び表示装置１３０Ｎは、それぞれ終端システム１４０Ａの対応する構成要素と類似の動作をするため、簡潔さのために、これらの記述は繰り返さない。特に、終端システム１４０Ｎは、終端システム１４０Ａから受信した画像フレームを解凍し、解凍された画像を表示装置１３０Ｎに表示することができる。終端システム１４０Ａ及び１４０Ｎは、本発明の複数の態様に従って実装された例示的システムを表している。
[047]画像フレームを圧縮する際に、処理装置１１０Ａはフレーム全体を複数のブロックに分割し、ブロックを対象とする方法で圧縮技術を利用できる。上記のように、処理装置１１０Ａは、画像フレームの非フレームエッジブロックを表現する際に改良された圧縮を実行できる。まず、本願の記述に用いられる用語の一部を明確にするための図を次に示す。
[048]次に、本発明の複数の態様によって改良された圧縮を実現する方法について、フローチャートを参照して例示する。
[049]４．非フレームエッジブロックの表現
[050]図２は、本発明の態様によって、非フレームエッジブロックを表現する際に改良された圧縮を実現する方法を示すフローチャートである。このフローチャートは、単に例示のために図１、及び処理装置１１０Ａに関して記述されている。しかし、様々な機能を他の環境及び他の構成要素において実装することができる。
[051]さらに、単に例示のために特定の順序で各ステップを説明する。他の構成要素を用いる他の環境における代替実施形態、及び異なるステップの順序を本発明の複数の態様の範囲及び精神から外れることなく実施できることは、本明細書で提供される開示を読むことによって当業者に自明となるであろう。
[052]本明細書においては、簡単のために、記述された実施形態の操作を理解するために必要と考えられる詳細だけを示している。このフローチャートはステップ２０１から始まり、すぐに制御がステップ２１０に移る。
[053]ステップ２１０において、処理装置１１０Ａは非圧縮フォーマットで画像フレームを受信する。非圧縮フォーマットとは、以下に示すように、データが更に圧縮されることを示しているに過ぎない。画像フレームは、ＲＧＢ、ＹＵＶなど、任意の可能なフォーマットでカメラ１２０Ａから受信できる。処理装置１１０Ａは、その後の処理を容易にするために、周知の任意の方法を用いて画像フレームをブロック（例えば、８×８又は１６×１６ピクセルサイズ）に分割することができる。
[054]図３に示すように、画像フレームは複数のフレームエッジブロック及び非フレームエッジブロックを含んでいてもよい。この図は、８行８列のブロックを含むソース画像フレーム３００を示している。行にはＲ１からＲ８と記載され、列にはＣ１からＣ８と記載されている。行Ｒ１及びＲ８と列Ｃ１及びＣ８のブロックは、フレーム３００の境界（エッジ）に位置するブロックを示し、フレームエッジブロックと呼ばれる。理解されるように、各フレームエッジブロックはフレームの境界に位置する１つ又は複数のピクセルを含んでいる。残りのブロックは非フレームエッジブロックと呼ばれる。その後、制御はステップ２２０に移る。
[055]図２を再び参照して説明を続けると、ステップ２２０において、処理装置１１０Ａは、共通の予測モードが第１のソースの非フレームエッジブロックに用いられるかどうかを検査する。予測モードとは、一般にソースブロックから予測ブロックを生成するために用いられる技術を指し、圧縮は一般に予測ブロックに基づいて実現される。共通の予測モードとは、一般に、デコーダが（共通の予測モードが用いられないときに用いられる）予測モードを示す追加のビットを必要とすることなく予測モードに関する決定を行えることが１ビットのフラグなどの簡単な指示で示されている場合に、デコーダによって決定することができる予測モードを指す。
[056]Ｈ．２６４規格においては、フラグは、ブロックを符号化するために既定の予測モード（「最も可能性の高いモード」）が用いられ、そのモードがブロックの左及び上部の多数のブロックと共に用いられる予測手法として（デコーダによって）決定可能であることを示すように設定されている。既定の予測モードは、例示的な共通の予測モードを示している。共通の予測モードを用いることを処理装置１１０Ａが決定すると制御はステップ２７０に移り、そうでない場合は制御はステップ２３０に移る。
[057]ステップ２３０において、処理装置１１０Ａは、第１の予測手法を用いて第１のソースの非フレームエッジブロックに対して圧縮操作を実行し、第１の圧縮された非フレームエッジブロックを生成する。周知のように、圧縮ブロックは一般に、予測ブロックとそれに対応するソースブロックとの（対応するピクセルの）差分として形成される。以下に示すように、処理装置１１０Ａは、１組の利用可能な予測手法（規格で指定された予測手法の一部など）から予測手法を選択できる。処理装置１１０Ａはさらに、選択された予測手法を指定する予測識別子も生成する。その後、制御はステップ２４０に移る。
[058]ステップ２４０では、処理装置１１０Ａは、共通の予測モードが第２のソースの非フレームエッジブロックに用いられるかどうかをチェックする。このとき、第２のソースの非フレームエッジブロックは、第１のソースの非フレームエッジブロックと同じサイズ及び形状を有する。彩度データの場合には、少なくともＨ．２６４型の規格においては、共通の予測モードを用いなくてもよい。共通の予測モードを用いることを処理装置１１０Ａが決定すると制御はステップ２７０に移り、そうでない場合は制御はステップ２５０に移る。
[059]ステップ２５０では、処理装置１１０Ａは第２の予測手法を用いて第２のソースの非フレームエッジブロックに対して圧縮操作を実行し、第２の圧縮された非フレームエッジブロックを生成する。以下に示すように、処理装置１１０Ａは規格で指定された予測手法から予測手法を選択することができる。処理装置１１０Ａは、選択された予測手法を指定する予測識別子も生成する。その後、制御はステップ２６０に移る。
[060]ステップ２６０では、処理装置１１０Ａは、第１の圧縮された非フレームエッジブロック、第２の圧縮された非フレームエッジブロック、及び異なるフィールド長を有する各予測手法の識別子を含めることにより圧縮データを形成する。圧縮データは、共通の予測モードがいずれのブロックにも用いられなかったことを示すフラグをさらに含んでもよい。
[061]圧縮データは、圧縮された形態で画像フレーム全体又は部分を表現することができ、また、画像フレームを装置（図１の処理装置１１０Ｎなど）で正確に解凍するための情報（対応する各ソースブロックのサイズ／寸法／形状など）を含むことができる。処理装置１１０Ａは、画像フレームを表現する圧縮データを格納してもよいし、終端システム１４０Ｎなどの受信システムにデータを送信してもよい。その後、制御はステップ２９９に移り、ここでフローチャートは終了する。
[062]ステップ２７０では、処理装置１１０Ａは共通の予測モードに従って対応するブロックを処理する。このようなシナリオで形成された圧縮データは共通の予測モードが用いられることを示すフラグを含んでもよく、また予測手法識別子は生成された圧縮データに含まれない。ブロックは、既知の方法（Ｈ．２６４規格で指定されている方法など）で符号化することができる。その後、制御はステップ２９９に移り、ここでフローチャートは終了する。
[063]図２のフローチャートは、フレームのすべてのブロックの符号化を完了するために、必要に応じて複数回繰り返すことができる。
[064]上記の非フレームエッジブロックの少なくとも一部に関連する圧縮モードを示す際に、より少ないビットを用いることによって、画像フレームを表現する際に改良された圧縮を実現することができる。このような改良された圧縮は、関連する符号化／復号化規格に適用可能な様々な認識に基づいて実現することができる。認識の例及びその結果得られる圧縮については、以下に例を用いて更に詳細に説明する。
[065]５．より少ないビットによる一部の非エッジフレームブロックの指示
[066]本発明の一態様は、一部の予測モードが非エッジフレームブロックの一部では本質的に利用できないという認識に基づいて低減された圧縮を実現する。このような状況の１つとして、Ｈ．２６４規格のスライスの左及び上部エッジのブロックに対するものがある。この状況は、この規格で利用可能な予測モードの様々な全体集合に基づいて評価することが可能であるため、利用可能な予測モードについて、図４（Ａ）〜４（Ｉ）に関して以下に簡単に説明する。
[067]図４（Ａ）は、４×４の予測化ブロックを生成するために、各列のピクセルの位置にピクセルＡ〜Ｄがコピーされる垂直モードを表している。ピクセルＡ〜Ｄは（同じ現フレームの）隣接ブロックと関連付けられており、符号化のために既に用いられていてもよい。
[068]図４（Ｂ）は、ピクセルＩ〜Ｌが対応する行にそれぞれコピーされる水平の符号化を表している。図４（Ｃ）はＤ．Ｃ．モードを示し、Ａ〜Ｄ及びＩ〜Ｌの８つのすべてのピクセルの平均が計算されて、予測対象の１６のすべてのピクセルにコピーされる。各図から容易に理解できるように、図４（Ｄ）〜４（Ｉ）は、対角線左下（ｄｉａｇｏｎａｌ ｄｏｗｎ−ｌｅｆｔ）、対角線右下（ｄｉａｇｏｎａｌ ｄｏｗｎ−ｒｉｇｈｔ）、垂直右側（ｖｅｒｔｉｃａｌ ｒｉｇｈｔ）、水平下側（ｈｏｒｉｚｏｎｔａｌ ｄｏｗｎ）、垂直左側（ｖｅｒｔｉｃａｌ ｌｅｆｔ）、及び水平上側（ｈｏｒｉｚｏｎｔａｌ ｕｐ）方向をそれぞれ示し、これらはＨ．２６４規格にも記述されている。
[069]図４（Ａ）〜４（Ｉ）の９つの予測モードでは、用いられる特定の予測手法を識別するために４ビットを必要とすることを理解されるだろう。以下に示すように、本発明の一態様では、一部の予測モードはスライス境界にある一部のブロックの場合には本質的に適用可能ではないことが認識される。
[070]６．スライス及びスライスグループ
[071]図３を再び参照すると、画像フレーム３００は２つのスライスグループに分割されて示されている。一般に、スライスグループは、他のブロック（フレーム内に存在するブロック）と関係なく符号化される必要がある１組のブロックを示している。１つのフレームは、例えば、エラーからの回復のために、又は、あるスライスグループのブロックを符号化するために（平均的に）多くのビットを用い、別のスライスグループのブロックを符号化するために少ないビットを用いるなどのために、異なるスライスグループに分割することができる。
[072]画像フレーム３００においては、第１のスライスグループは、ブロック３２１〜３２７、３３０〜３３５、３４１〜３４５、及び３５１〜３５５を含むスライスグループ３１０によって示されている。第２のスライスグループは、スライスグループ３１０に含まれていないすべてのブロックを含む。ブロックを符号化するときに、処理装置１１０Ａは、同じスライスグループ内にある他のブロックからの情報のみを用いてもよい。
[073]これによって、例えば、処理装置１１０Ａは、スライスグループ３１０のブロックのいずれかを符号化するためにブロック３６１の情報（ピクセル値など）を用いなくてもよい。ただし、ブロック３２１〜３２７、３３０〜３３５、３４１〜３４５、及び３５１〜３５５の情報は、互いを符号化するために用いられる可能性があるが、多くの場合、直接隣接するブロックのみを用いることはＨ．２６４などの規格によって許可されている。
[074]したがって、画像フレーム３００のブロック３３０を符号化する（予測ブロックを生成する）場合、図４（Ｂ）、４（Ｅ）、４（Ｆ）、４（Ｇ）、及び４（Ｉ）に示されるモードは適用可能ではなく、そのため、予測モードは３ビット（モード４（Ａ）、４（Ｃ）、４（Ｄ）、及び４（Ｈ）のうちの一つを指定する第１の予測手法）を用いて指定できる。
[075]これに対して、例えば、ブロック３４２を符号化（予測）するためには９つのモードすべてを利用できるため、予測モードは４ビット（第２の予測手法）を用いて指定できる。したがって、ブロック３４２と比較して、ブロック３３０を表現するためにより少ないビットを用いることができる。
[076]図３のフレームは、各スライスグループに単一のスライスだけを含んでいる。しかし、図５に示すように、スライスグループは、（例えば、対応するブロックを復号する際により優れたエラー回復力を提供するために）その内部に複数のスライスを含むことができる。画像フレーム５００は、（ブロック５４１〜５４５及び５５１〜５５５を含む）スライス５１０及び（ブロック５２１〜５２７及び５３０〜５３５を含む）スライス５２０を有する第１のスライスグループを含んでいる。第２のスライスグループは、スライス５１０及び５２０に含まれていないブロックをすべて含んでいる。
[077]あるスライス内のブロックは、そのスライス外のブロックとは関係なく符号化されるため、あるスライスに含まれているブロックを符号化するときに、一部の予測モードが一部の非エッジフレームブロックに対して本質的に利用できないという別の状態が生じる。したがって、図５に関して、ブロック５４２を符号化するときはモード４Ｂ、４Ｃ、及び４Ｉのみが適用可能であり、このため、予測モードは２ビットのみ（第１の予測手法）を用いて指定することができる。また、ブロック５２１又は５４１を符号化するときはモード４Ｃのみが適用可能であり、このため、予測モードはビットを用いずに指定することができ、すなわち、自明で唯一のモードである４Ｃを示すために０ビットが要求される。
[078]これに対して、例えば、ブロック５５２を符号化（予測）するには９つのモードがすべて利用可能であるため、予測モードは４ビット（第２の予測手法）を用いて指定できる。したがって、ブロック５５２と比較して、より少ないビットを用いてブロック５４２を表現できる。
[079]７．インターモードで予測される隣接ブロック
[080]しかし、予測対象のブロックに隣接するブロックが、他の予測モード（Ｈ．２６４規格によって指定されているインター予測モード又は切替可能なイントラ予測モードなど）を用いて符号化されている場合には、一部の予測モードが一部の非エッジフレームブロックに対して本質的に利用できないという別の状態が生じる。インター予測モードは一般に、１つ又は複数の前のフレームの対応するブロックからのピクセル情報を用いてブロックが予測されるモードのことをいう。上記のように、切替可能なイントラ予測モードとは、復号品質に影響を与えることなく、デコーダ／レシーバを（異なる帯域幅及び／又は解像度などの）２つのストリーム間で切り替えることを可能にする技術（Ｈ．２６４規格にも記述）のことをいう。切替可能なイントラ予測は、帯域幅の変動に対応するために複数のストリーム間での動的な切替えを容易にする。また、切替可能なイントラ予測は、ビットストリームのランダムアクセス及び早送り操作を可能にする。
[081]このようなシナリオにおいては、ブロックを予測するために隣接ブロックを用いることは許可されないか（隣接ブロックに対するインター予測モードの場合など）、望ましくない（切替可能なイントラ予測モードの場合など）ため、利用可能な予測モードの一部が除外されることになる。
[082]図６に示すシナリオの例では、画像フレーム６００のブロック６２０及び６３０だけがインター予測モードを用いて予測されると想定する。したがって、ブロック６１０を符号化するときは、図４（Ａ）、４（Ｄ）、４（Ｅ）、４（Ｆ）、４（Ｇ）、及び４（Ｈ）に示すモードは適用可能ではなく、このため、予測モードは、モード４Ｂ、４Ｃ、及び４Ｉ（第１の予測手法）の１つを指定するために、２ビットのみを用いて指定できる。
[083]これに対して、例えば、ブロック６５０を符号化（予測）するためには、９つのモードをすべて利用可能であり、このため予測モードは４ビット（第２の予測手法）を用いて指定できる。したがって、ブロック６５０と比較して、より少ないビットを用いてブロック６１０を表現できる。
[084]図３、５、及び６内の四角形は、便宜上それぞれ１ブロックを示すものと仮定することを理解されたい。図３及び５の場合は、Ｈ．２６４型の規格で実装されると、各スライスは整数個のマクロブロックを有し、各マクロブロックは同様に複数のブロックを有するものと考えられる。図３及び５のそれぞれが４×４のブロックであり、マクロブロックが１６×１６であると仮定すると、これら２つの図に示されているよりも多くの行及び列が各スライス内に存在することになる。
[085]したがって、前述の説明から、処理装置１１０Ａはより少ないビットを用いて画像フレーム内の一部の非フレームエッジブロックを表現できることになる。この結果、少なくともこのようなブロックを表現する際に、改良された圧縮を実現することが可能になる。
[086]当然ながら、予測モードを用いて圧縮データを生成するには上記以外の操作が必要である。このような他の操作については、以下に詳しく示すエンコーダの例に照らして理解できるであろう。
[087]８．エンコーダ
[088]図７は、本発明の一実施形態による複数の機能を実装したエンコーダの内部の詳細を示すブロック図である。エンコーダは処理装置１１０Ａの内部又は外部に（例えば、カスタムＡＳＩＣを用いて）実装できる。簡単のために、上記の機能に関係する詳細の一部のみを示す。この図は、画像ソース７１０、エラーブロック７２０、予測化ブロック７３０、変換ブロック７４０、量子化ブロック７５０、モード判断ブロック７６０、エントロピー符号化ブロック７７０、ビットフォーマットブロック７８０、及び再構成ブロック７９０を含んで示されている。各ブロックの詳細を、以下に示す。
[089]画像ソース７１０は、画像フレームのストリームを生成するソースを表し、各画像フレームは対応する１組のピクセル値によって表現される。各画像フレームは、全体として又はブロックとして提供することができる。各ブロックは画像フレームの一部を表し、ソースブロックと呼ばれる。
[090]予測化ブロック７３０は、経路７６３を介してモード判断ブロック７６０によって指定された予測手法（上記のセクションに記述）を用いて、経路７１６を介して受信したソースブロックから予測ブロックを生成する。特に、上記の図２に関して、予測化ブロック７３０は、上記のように、（モード判断ブロック７６０によって示されるように）第１の予測手法を用いて一部の非フレームエッジブロックを表現し、第２の予測手法を用いてその他の非フレームエッジブロックを表現することが可能である。予測化ブロック７３０は更に、インターブロックを符号化するために、関連する技術分野において周知である動き補償などの他の操作を実行してもよい。
[091]エラーブロック７２０は残留（差分）ブロックを生成する。残留ブロックの各データポイントは、経路７１２を介して受信したソース画像ブロック及び経路７３２を介して受信した予測ブロックの対応するピクセル値の差分を示す（それぞれが同数のピクセルを有する）。データポイントを表すマトリックス（残留ブロック）は、経路７２４を介して提供される。差分ブロックは、オリジナルのブロックと同数の要素（データポイント）を含んでいてもよい。
[092]変換ブロック７４０は、経路７２４を介して受信した差分（残留）ブロックを圧縮ブロックに変換する。この変換は一般に、差分ブロック（及びオリジナルのブロック）のビット数と比較してより少ないビット数で圧縮ブロックを表現できるように設計されている。この変換は、差分ブロックの要素に対して数学的な操作を実行することにより実現できる。一実施形態においては、この変換は離散コサイン変換（ＤＣＴ）又は整数ＤＣＴに対応している。
[093]量子化ブロック７５０は、経路７４５を介して受信した圧縮ブロック（の個々の要素）をさらにデジタル化（量子化）し、所望のビット数で圧縮ブロックの要素を表現する。エントロピー符号化ブロック７７０は、関連する技術分野において周知であるエントロピー符号化技術を用いて、経路７５７を介して量子化ブロック７５０から受信した（量子化及び圧縮されたブロックを表現する）ビットストリームをさらに圧縮する。
[094]ビットストリームフォーマットブロック７８０は、経路７７８を介してエントロピー符号化ブロック７７０から、圧縮、量子化、及びエントロピー符号化されたエラー情報／ビットを受信し、経路７６８を介してモード判断ブロック７６０（後述）の出力を受信する。ビットストリームフォーマットブロック７８０は、エラービット及びモード判断ブロック７６０の出力を適切なフォーマットに整え、フォーマットを整えたビットを経路７８９を介して転送する。フォーマットを整えられたビットは（ステップ２６０に記載したすべての内容を含む）圧縮画像のフレームを表し、送信又は格納される。
[095]再構成ブロック７９０は、経路７８９を介して受信した、既にコード化されている（及びフォーマットが整えられている）ブロック／画像フレームを再構成する。再構成ブロック７９０は、ブロック７４０、７５０、及び７７０に対応する操作の逆操作（逆量子化、逆変換など）を実行できる。このように再構成されたブロック／画像フレームは、経路７９６を介して（再構成されたブロック／画像フレームとして）提供される。
[096]モード判断ブロック７６０は、予測手法（詳細は上記を参照）と、画像フレームのブロックを符号化するために用いられる予測モードの中の特定の一つ（例えば図４（Ａ）〜４（Ｉ）に示すモードのうちの特定の一つ）とを決定する。モード判断ブロックは、ブロックを符号化するために既定の（共通の）予測モードを選択してもよいし、上述した予測手法の一つを選択してもよい。
[097]一実施形態においては、モード判断ブロック７６０が既定の予測モードを用いる場合には、モード判断ブロック７６０は「既定モード」フラグを論理１に設定する。ブロックを符号化するために既定でない予測モードを用いる場合には、モード判断ブロック７６０は「既定モード」フラグを論理０に設定し、また、複数の既定でない予測モードのうちどの特定の１モードがブロックを符号化するために選択されているかを示す、対応する「予測モード」ビットを生成する。
[098]例えば、モード判断ブロック７６０がブロック３４２（図３）に対して図４（Ａ）に示す予測モードを用いると仮定すると、モード判断ブロック７６０は「既定モード」フラグを論理０に設定し、「予測モード」ビット（予測識別子）を値０００（３ビットの２進数）に設定する。これに対して、（同じ）予測モード４Ａがブロック３３０（図３）に用いられると仮定すると、モード判断ブロック７６０は「既定モード」フラグを論理０に設定し、「予測モード」ビット（予測識別子）を値００（２ビットの２進数）に設定する。
[099]モード判断ブロック７６０は、予測手法を予測化ブロック７３０に指定して、「既定モード」フラグ及び予測識別子（存在する場合）を経路７６８を介してビットフォーマットブロック７８０に転送する。モード判断ブロック７６０は、圧縮データで予測識別子を指定するために用いられるビット数を決定し、対応する情報も（圧縮データにおいて指定されたビット数を用いる）ビットフォーマットブロック７８０に提供することができる。したがって、上記の方法と同じ方法で、モード判断ブロック７６０は、より少ないビットにより符号化できる特定のブロックを識別するために実装されなければならない場合がある。
[0100]モード判断ブロック７６０は、更にブロックの形状及びサイズを指定するビット、スライス／スライスグループに関する情報、また、インターフレームモードなどの他の符号化モードを用いて隣接ブロックが符号化されている場合には、ブロックによって表現されるデータ（輝度又は彩度など）の種類、及び終端システム１４０Ｎなどの装置が圧縮画像フレームのブロックを正確に解凍できるようにするための他の情報をビットフォーマットブロック７８０に転送してもよい。例示的シナリオで送信できる情報の詳細については、Ｈ．２６４規格を参照していただきたい。
[0101]処理装置１１０Ｎ（又は終端システム１４０Ｎ）などのシステム／装置は、処理装置１１０Ａ（又は終端システム１４０Ａ）によって送信された圧縮画像フレームを受信し、データを解凍することによって画像フレームを回復するために動作してもよい。処理装置１１０Ｎが圧縮データを解凍する方法について、フローチャートと関連して次に説明する。
[0102]９．復号
[0103]図８は、本発明の一態様による、非圧縮フォーマットの画像フレームを圧縮データから回復する方法を示すフローチャートである。繰り返すが、このフローチャートは単に例示のために図１に関連して記述するものである。しかし、様々な機能を他の環境及び他の構成要素において実装できる。さらに、各ステップを単に例示のために特定の順序で説明する。各処理装置に図２及び図８の両方の機能を実装することもできるが、このフローチャートは処理装置１１０Ｎ内に実装されたものとして記述している。
[0104]他の構成要素を用いる他の環境における代替実施形態、及び異なるステップの順序を本発明の複数の態様の範囲及び精神から外れることなく実装できることは、本明細書で提供される開示を読むことによって当業者には自明となるであろう。このフローチャートはステップ８０１から始まり、すぐに制御がステップ８１０に移る。
[0105]ステップ８１０では、処理装置１１０Ｎは、圧縮画像フレームを表現するビット列を受信する。この画像フレームは、複数のフレームエッジブロック及び複数の非フレームエッジブロックを含む。圧縮画像フレームは、符号化動作に関して上記の様々な情報を含んでいてもよい。その後、制御はステップ８２０に移る。
[0106]ステップ８２０では、処理装置１１０Ｎはビット列を検査し、共通の予測モードが第１の非フレームエッジブロック及び第２の非フレームエッジブロックのそれぞれに対して用いられていないこと、及び第１及び第２の非フレームエッジブロックが等しいサイズを有することを確認する。処理装置１１０Ｎは、その確認を行うために、共通の予測モードが各ブロックに用いられたかどうかを示す対応する「既定モード」フラグビットの値と、上記情報ビットとを検査してもよい。その後、制御はステップ８３０に移る。
[0107]ステップ８３０において、処理装置１１０Ｎは、第１の非フレームエッジブロックを符号化する際に使用する予測モードを示す第１のビット集合と、第２の非フレームエッジブロックを符号化する際に使用する予測モードを示す第２のビット集合とを決定する。図２〜７に関して、（仕様又は圧縮データに含まれる適当な信号データなどによって）上記の機能が用いられたと仮定すると、処理装置１１０Ｎは、対応する予測モードを示すために用いられる特定のビット数を決定できる。
[0108]例示のために、処理装置１１０Ｎが第２セットのビットではなく第１セットのビットがより少ないビットで表現されると決定したと仮定する。例えば、処理装置１１０Ｎは、０００（３ビットの２進数）が（圧縮された）ブロック３４２の予測モードを指定し（図３）、００（２ビットの２進数）がブロック３３０の予測モードを指定する（図３）と決定してもよい。したがって、図２〜図７に関して、上記の機能について理解した上で処理装置１１０Ｎも実装する必要がある。その後、制御はステップ８４０に移る。
[0109]ステップ８４０において、処理装置１１０Ｎは、（それぞれ第１及び第２のビット集合で示される）対応する予測モード及び「情報ビット」を用いて、第１の圧縮されていない非フレームエッジブロック及び第２の圧縮されていない非フレームエッジブロックを生成する。その後、制御はステップ８５０に移る。
[0110]ステップ８５０において、処理装置１１０Ｎは、画像フレームを表現する非圧縮データに第１及び第２の圧縮されていない非フレームエッジブロックを含める。その後、制御はステップ８９９に移り、ここでフローチャートは終了する。
[0111]図８の機能は、一般的に様々なデコーダに組み込まれていることを理解されたい。上記の機能を提供するデコーダの一実施形態について、以下に簡単に説明する。
[0112]１０．デコーダ
[0113]図９は、一実施形態において圧縮画像フレームを回復（復号）するために動作するデコーダのブロック図である。デコーダ９００は、入力データ解析ブロック９１０、復号ブロック９２０、及びフォーマットブロック９３０を含むように示されている。各ブロックについて以下に簡単に説明する。
[0114]入力データ解析ブロック９１０は、圧縮画像フレームを表現するビットストリームを受信する。圧縮画像フレームは、非フレームエッジブロックと共にフレームエッジを含んでいてもよい。特に、ビットストリームは、既に詳しく説明したように、対応する予測手法を用いて、少ないビット数を用いて表現される一部の非フレームエッジブロックと、比較的多くのビット数を用いて表現される他の一部の非フレームエッジブロックとを含んでいてもよい。
[0115]入力データ解析ブロック９１０はビットストリームを検査し、図８に関して上述したブロックに用いられる対応する予測モードを決定する。さらに、入力データ解析ブロック９１０は、上記の「圧縮されたビットストリーム」から予測手法（予測識別子）も決定する。入力データ解析ブロック９１０は、圧縮ブロック及びブロックに用いられる予測モードを表現するビットを、経路９１２を介して復号ブロック９２０に転送する。
[0116]復号ブロック９２０は、入力データ解析ブロック９１０から受信した入力を用いて圧縮ブロックに対応するソース（解凍された）ブロックと、記憶装置（図示せず）から取得可能である、以前に解凍されたブロックとを回復する。復号ブロック９２０は、図７のブロック７２０、７４０、７５０、及び７７０で実行された、ソースブロックを圧縮及び符号化するために用いられた対応する操作の逆の操作を十分に実行できる。復号ブロック９２０は、復号されたブロックを経路９２３を介してフォーマットブロック９３０に転送する。
[0117]フォーマットブロック９３０は、復号ブロック９２０から受信した様々な解凍済のブロックから完全な（又は部分的な）解凍された画像フレームを再作成する。解凍された画像フレームは、任意の適切なフォーマットで作成されてよい。
[0118]上記の画像フレーム及び符号化方法は輝度ブロック（輝度）に対応し、各ブロックは４×４のピクセルに対応することを理解できよう。しかし、これらの機能が、本発明の様々な態様の範囲及び精神から外れることなく、画像フレームを形成する他の種類のデータ（彩度など）及び他のブロックサイズを対象とするように改良可能なことは、本明細書で提供される開示を読むことによって当業者には自明となるであろう。さらに、彩度ブロックの場合には、一部の仕様（例えばＨ．２６４）によると、共通／既定の予測モードは適用可能でなく、そのためにそのようなブロックに対しては用いられない（ステップ２２０及び２４０）。
[0119]前述した複数の機能を実装する処理装置１１０Ａ／処理装置１１０Ｎは、ハードウェア、ソフトウェア、及びファームウェアの任意の組み合わせを用いて実装してよい。これらの機能が実質的にソフトウェアに実装される一実施形態を次に説明する。
[0120]１１．ソフトウェア実装
[0121]図１０は、一実施形態による処理装置１１０Ａの詳細を示すブロック図である。以下の記述は処理装置１１０Ｎにも当てはまる。処理装置１１０Ａは、中央処理装置（ＣＰＵ）１０１０のような１つ又は複数のプロセッサ、ランダムアクセスメモリ（ＲＡＭ）１０２０、補助記憶ユニット１０５０、表示制御装置１０６０、ネットワークインターフェース１０７０、及び入力インターフェース１０８０を含んでよい。すべての構成要素は通信路１０４０を介して互いに通信することができ、この通信路１０４０は、関連する技術分野において周知のように複数のバスを備えていてもよい。図１０の構成要素について以下に詳細に説明する。
[0122]ＣＰＵ１０１０は、ＲＡＭ１０２０に格納されている命令を実行することで本発明の複数の機能を提供可能である。ＣＰＵ１０１０は、特定タスク用にも対応するように設計された複数の処理装置を含んでいてもよい。あるいは、ＣＰＵ１０１０は単一の汎用処理装置だけを含んでいてもよい。ＲＡＭ１０２０は、通信路１０４０を用いて補助記憶ユニット１０５０から命令を受信できる。これに加えて、ＲＡＭ１０２０は、上記の符号化処理中にビデオカメラから受信したビデオフレームを格納できる。
[0123]表示制御装置１０６０は、ＣＰＵ１０１０から受信したデータ／命令に基づいて表示装置１３０Ａ（図１）に対して（例えばＲＧＢフォーマットの）表示信号を生成する。
[0124]ネットワークインターフェース１０７０は、（例えばインターネットプロトコルを用いて）ネットワークへの接続を提供し、また図１の経路１１５を介して、コード化されたビデオ／データフレームを受信／送信するために用いられる。入力インターフェース１０８０は、キーボード／マウスなどのインターフェース、及びビデオカメラ１２０Ａからビデオフレームを受信するためのインターフェースを含んでいてもよい。
[0125]補助記憶ユニット１０５０は、ハードドライブ１０５６、フラッシュメモリ１０５７、及び取り外し可能な記憶駆動装置１０５８を含んでいてもよい。一部又はすべてのデータ及び命令は、取り外し可能な記憶ユニット１０５９により提供されてもよいし、データ及び命令が、取り外し可能な記憶駆動装置１０５８によって読み込まれてＣＰＵ１０１０に提供されてもよい。フロッピードライブ、磁気テープ駆動機構、ＣＤ−ＲＯＭドライブ、ＤＶＤドライブ、フラッシュメモリ、取り外し可能なメモリチップ（ＰＣＭＣＩＡカード、ＥＰＲＯＭ）は、このような取り外し可能な記憶駆動装置１０５８の例である。あるいは、データ及び命令は、ＣＰＵ１０１０が実行できるＲＡＭ１０２０にコピーされてもよい。ソフトウェア命令のグループ（例えば、コンパイルされた形態／オブジェクトの形態、又はＣＰＵ１０１０での実行に適したリンク後の形態）は、コードと呼ばれる。
[0126]取り外し可能な記憶ユニット１０５９は、取り外し可能な記憶駆動装置１０５８がデータ及び命令を読み込むことができるように、取り外し可能な記憶駆動装置１０５８と互換性を持った媒体及び記憶フォーマットを用いて実装されてもよい。したがって、取り外し可能な記憶ユニット１０５９は、コンピュータソフトウェア及び／又はデータが格納された、コンピュータ可読記憶媒体を含んでいる。
[0127]一般に、コンピュータ（又は一般的には機械）で読み取り可能な媒体とは、プロセッサが命令を読み込んで実行することができる任意の媒体を指す。この媒体は、ランダムアクセス可能なもの（ＲＡＭ１０２０又はフラッシュメモリ１０５７など）、揮発性のもの、不揮発性のもの、取り外し可能なもの、又は取り外しできないものなどとすることができる。説明のために、コンピュータ可読媒体を処理装置１１０Ａの内部から設けるように示したが、当然ながらコンピュータ可読媒体は処理装置１１０Ａの外部に設けてもよい。
[0128]本明細書において、「コンピュータプログラム製品」という用語は、一般に取り外し可能な記憶ユニット１０５９又はハードドライブ１０５６に設置されたハードディスクを意味するために用いられる。これらのコンピュータプログラム製品は、ＣＰＵ１０１０にソフトウェアを提供するための手段である。ＣＰＵ１０１０はソフトウェア命令を取得して、上述した本発明の様々な機能を提供するための命令を実行できる。
[0129]１２．結論
[0130]本発明の様々な実施形態について記述したが、当然ながらこれらは例として挙げたものにすぎず、本発明を限定するものではない。したがって、本発明の広さ及び範囲は、上記の例示的な実施形態のいずれによっても限定されるものではなく、特許請求の範囲及びその均等物によってのみ定義されるものである。
本発明の複数の機能を実装可能な環境の例を示す図である。 本発明の一態様に係る、非フレームエッジブロックを表現する改良された圧縮を実現する方法を示すフローチャートである。 ２つのスライスグループを含む例示的フレーム内のブロックを表す図である。 （Ａ）〜（Ｉ）は、一実施形態において（輝度データに）利用可能な様々な予測モードを示す図である。 １つのスライスグループに複数のスライスを含む例示的フレーム内のブロックを表す図である。 多くの状況において一部の予測モードを利用できないことを示すために用いるブロックを含む例示的フレーム内のブロックを表す図である。 一実施形態におけるエンコーダの詳細を示すブロック図である。 本発明の一実施形態に係る、圧縮ブロックを回復する方法を示すフローチャートである。 一実施形態のデコーダの詳細を示すブロック図である。 適切なソフトウェア命令が実行されたときに本発明の複数の機能が動作するデジタル処理システムのブロック図である。
符号の説明
１１０Ａ，１１０Ｎ…処理装置
１２０Ａ，１２０Ｎ…ビデオカメラ
１４０Ａ，１４０Ｎ…終端システム
１１３，１１５，１２１，７１２，７１６，７２４，７３２，７４５，７５７，７６３，７６８，７７８，７８９，７９６，９１２，９２３…経路
３００，５００，６００…画像フレーム
３１０…スライスグループ
５１０，５２０…スライス
９００…デコーダ
１０４０…通信路
１０５０…補助記憶ユニット

Claims (9)

  1. 複数のソースのフレームエッジブロック及び複数のソースの非フレームエッジブロックを含む画像フレームを表現する方法であって、
    前記画像フレームを表現する第１の複数のピクセルを非圧縮フォーマットで受信するステップであって、該第１の複数のピクセルが前記複数のソースのフレームエッジブロック及び前記複数のソースの非フレームエッジブロックを表現する、ステップと、
    それぞれの対応する隣接ブロックに用いられる予測モードに基づいて、第１のソースの非フレームエッジブロック及び第２のソースの非フレームエッジブロックのそれぞれに対して共通の予測モードを用いるかどうかを判定するステップであって、該第１のソースの非フレームエッジブロック及び該第２のソースの非フレームエッジブロックのそれぞれに対して前記共通の予測モードを用いず、その代わりに、該第１のソースの非フレームエッジブロックには第１の予測手法を用い、該第２のソースの非フレームエッジブロックには第２の予測手法を用いることを決定するステップであり、該第１の予測手法が、前記画像フレームにおける前記第１のソースの非フレームエッジブロックの位置に基づいて複数の予測手法から選択された適用可能な予測手法から成る、第１の部分集合から選択され、該第２の予測手法が、前記画像フレームにおける前記第２のソースの非フレームエッジブロックの位置に基づいて前記複数の予測手法から選択された適用可能な予測手法から成る、第２の部分集合から選択され、該第１の部分集合に含まれる適用可能な予測手法の数が該第２の部分集合に含まれる適用可能な予測手法の数未満である、該ステップと、
    前記第１の予測手法及び前記第２の予測手法をそれぞれ用いて、第１の圧縮された非フレームエッジブロック及び第２の圧縮された非フレームエッジブロックを生成するステップと、
    前記第１の圧縮された非フレームエッジブロック、前記第２の圧縮された非フレームエッジブロック、第１のフィールド及び第２のフィールドを含めることにより圧縮データを形成するステップであって、該第１のフィールドが前記第１の予測手法を識別し、該第２のフィールドが前記第２の予測手法を識別する、ステップと、
    を含み、
    前記第１のソースの非フレームエッジブロック及び前記第２のソースの非フレームエッジブロックがそれぞれ等しいサイズを有し、
    前記第１のフィールドのビット数が前記第２のフィールドのビット数未満である、
    方法。
  2. 前記生成するステップでは、対応するソースの非フレームエッジブロックと対応する予測ブロックとの差分を計算することによって、圧縮された非フレームエッジブロックを生成し、該対応する予測ブロックが、対応する予測手法を用いて生成される、
    請求項１に記載の方法。
  3. 前記第１のソースの非フレームエッジブロック及び前記第２のソースの非フレームエッジブロックが前記画像フレームのスライスに含まれ、
    前記第１のソースの非フレームエッジブロックが前記スライスの境界に位置し、該スライスの外部に対応するピクセルデータが、該スライスに含まれるブロックを圧縮するために用いられず、
    前記第２のソースの非フレームエッジブロックが、前記スライスの境界に位置するピクセルを有さない、
    請求項１又は２に記載の方法。
  4. 前記スライスが、複数のスライスを含むスライスグループに含まれる、請求項３に記載の方法。
  5. 前記形成するステップでは、前記圧縮データに第３のフィールド及び第４のフィールドが含まれ、該第３のフィールド及び該第４のフィールドがそれぞれ、前記共通の予測モードが前記第１の圧縮された非フレームエッジブロック及び前記第２の圧縮された非フレームエッジブロックに用いられないことを示す、
    請求項１〜４のいずれか一項に記載の方法。
  6. 複数のフレームエッジブロック及び複数の非フレームエッジブロックを含む画像フレームを解凍する方法であって、
    前記画像フレームを表現するビット列を圧縮フォーマットで受信するステップと、
    それぞれの対応する隣接ブロックに用いられる予測モードの１つである共通の予測モードが第１の非フレームエッジブロック及び第２の非フレームエッジブロックのそれぞれに対して用いられないことを確認するために前記ビット列を検査するステップであって、該第１の非フレームエッジブロック及び該第２の非フレームエッジブロックが等しいサイズを有することを更に確認する、ステップと、
    第１の非フレームエッジブロックを符号化する際に使用する予測モードを示す第１のビット集合と、第２の非フレームエッジブロックを符号化する際に使用する予測モードを示す第２のビット集合とを決定するステップであって、該第１のビット集合が第１の予測手法を指定し、該第２のビット集合が第２の予測手法を指定し、該第１の予測手法が、前記画像フレームにおける前記第１の非フレームエッジブロックの位置に基づいて複数の予測手法から選択された適用可能な予測手法から成る、第１の部分集合から選択され、該第２の予測手法が、前記画像フレームにおける前記第２の非フレームエッジブロックの位置に基づいて前記複数の予測手法から選択された適用可能な予測手法から成る、第２の部分集合から選択され、該第１の部分集合に含まれる適用可能な予測手法の数が該第２の部分集合に含まれる適用可能な予測手法の数未満である、ステップと、
    前記第１の非フレームエッジブロック及び前記第２の非フレームエッジブロックを表現する各圧縮されたビットを識別するステップであって、前記第１の非フレームエッジブロック及び前記第２の非フレームエッジブロックが等しいサイズを有する、ステップと、
    前記第１の予測手法及び前記第２の予測手法をそれぞれ用いて、第１の圧縮されていない非フレームエッジブロック及び第２の圧縮されていない非フレームエッジブロックを生成するステップと、
    前記画像フレームを表現する非圧縮データに前記第１の圧縮されていない非フレームエッジブロック及び前記第２の圧縮されていない非フレームエッジブロックを含めるステップと
    を含み、
    前記第１のビット集合のビット数が前記第２のビット集合のビット数未満である、
    方法。
  7. 前記第１の非フレームエッジブロック及び前記第２の非フレームエッジブロックが前記画像フレームのスライスに含まれ、
    前記第１の非フレームエッジブロックが前記スライスの境界に位置し、前記スライスの外部に対応するピクセルデータがスライスに含まれるブロックを解凍するために用いられず、
    前記第２の非フレームエッジブロックが、前記スライスの境界に位置するピクセルを有さない、
    請求項６に記載の方法。
  8. 前記スライスが、複数のスライスを含むスライスグループに含まれる、請求項７に記載の方法。
  9. 前記ビット列が第３のフィールド及び第４のフィールドを含み、
    該第３のフィールド及び該第４のフィールドがそれぞれ、前記共通の予測モードが前記第１の圧縮された非フレームエッジブロック及び前記第２の圧縮された非フレームエッジブロックに用いられないことを示す、
    請求項６〜８のいずれか一項に記載の方法。
JP2008157064A 2007-07-18 2008-06-16 画像フレームの非フレームエッジブロックの表現における改良された圧縮 Active JP4895400B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/779,285 2007-07-18
US11/779,285 US8873625B2 (en) 2007-07-18 2007-07-18 Enhanced compression in representing non-frame-edge blocks of image frames

Publications (2)

Publication Number Publication Date
JP2009027698A JP2009027698A (ja) 2009-02-05
JP4895400B2 true JP4895400B2 (ja) 2012-03-14

Family

ID=40264819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008157064A Active JP4895400B2 (ja) 2007-07-18 2008-06-16 画像フレームの非フレームエッジブロックの表現における改良された圧縮

Country Status (5)

Country Link
US (1) US8873625B2 (ja)
JP (1) JP4895400B2 (ja)
KR (1) KR100968652B1 (ja)
CN (1) CN101350929B (ja)
TW (1) TWI439138B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330060B1 (en) 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
US8428125B2 (en) * 2006-12-22 2013-04-23 Qualcomm Incorporated Techniques for content adaptive video frame slicing and non-uniform access unit coding
KR101507344B1 (ko) * 2009-08-21 2015-03-31 에스케이 텔레콤주식회사 가변 길이 부호를 이용한 인트라 예측모드 부호화 방법과 장치, 및 이를 위한기록 매체
US8873617B2 (en) * 2010-07-15 2014-10-28 Sharp Laboratories Of America, Inc. Method of parallel video coding based on same sized blocks
CN103416065A (zh) 2010-09-24 2013-11-27 诺基亚公司 用于视频编码的方法、装置和计算机程序
JP2012142845A (ja) * 2011-01-05 2012-07-26 Canon Inc 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
JP2012169762A (ja) * 2011-02-10 2012-09-06 Sony Corp 画像符号化装置と画像復号化装置およびその方法とプログラム
JP2012191295A (ja) * 2011-03-09 2012-10-04 Canon Inc 画像符号化装置、画像符号化方法及びプログラム、画像復号装置、画像復号方法及びプログラム
US9948938B2 (en) * 2011-07-21 2018-04-17 Texas Instruments Incorporated Methods and systems for chroma residual data prediction
WO2013039676A1 (en) * 2011-09-13 2013-03-21 Mediatek Singapore Pte. Ltd. Method and apparatus for intra mode coding in hevc
UA125468C2 (uk) 2012-04-13 2022-03-23 ДЖ.І. ВІДІЕУ КЕМПРЕШН, ЛЛСі Кодування картинки з малою затримкою
CN115442625A (zh) 2012-06-29 2022-12-06 Ge视频压缩有限责任公司 视频数据流、编码器、编码视频内容的方法以及解码器
EP3713235B1 (en) 2019-03-19 2023-08-02 Axis AB Methods and devices for encoding a video stream using a first and a second encoder

Family Cites Families (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679821A (en) * 1970-04-30 1972-07-25 Bell Telephone Labor Inc Transform coding of image difference signals
US4177514A (en) 1976-11-12 1979-12-04 General Electric Company Graph architecture information processing system
US4583164A (en) * 1981-08-19 1986-04-15 Tolle Donald M Syntactically self-structuring cellular computer
JPS5936857A (ja) 1982-08-25 1984-02-29 Nec Corp プロセツサユニツト
US4644461A (en) 1983-04-29 1987-02-17 The Regents Of The University Of California Dynamic activity-creating data-driven computer architecture
US4755810A (en) * 1985-04-05 1988-07-05 Tektronix, Inc. Frame buffer memory
US4814978A (en) 1986-07-15 1989-03-21 Dataflow Computer Corporation Dataflow processing element, multiprocessor, and processes
US5225875A (en) * 1988-07-21 1993-07-06 Proxima Corporation High speed color display system and method of using same
WO1990001192A1 (en) * 1988-07-22 1990-02-08 United States Department Of Energy Data flow machine for data driven computing
US4992857A (en) * 1988-09-30 1991-02-12 Ampex Corporation System for distributing and recovering digitized composite SECAM samples in a two channel digital apparatus
US5130797A (en) * 1989-02-27 1992-07-14 Mitsubishi Denki Kabushiki Kaisha Digital signal processing system for parallel processing of subsampled data
US5369744A (en) * 1989-10-16 1994-11-29 Hitachi, Ltd. Address-translatable graphic processor, data processor and drawing method with employment of the same
US5212777A (en) * 1989-11-17 1993-05-18 Texas Instruments Incorporated Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation
US5522083A (en) * 1989-11-17 1996-05-28 Texas Instruments Incorporated Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors
US5267344A (en) * 1989-12-20 1993-11-30 Dax Industries, Inc. Direct current power control circuit for use in conjunction with regulated input signal
US5045940A (en) * 1989-12-22 1991-09-03 Avid Technology, Inc. Video/audio transmission systsem and method
US5233689A (en) * 1990-03-16 1993-08-03 Hewlett-Packard Company Methods and apparatus for maximizing column address coherency for serial and random port accesses to a dual port ram array
US5146324A (en) * 1990-07-31 1992-09-08 Ampex Corporation Data compression using a feedforward quantization estimator
JPH04162893A (ja) 1990-10-26 1992-06-08 Hitachi Ltd ハイブリッド符号化方式
AU657510B2 (en) * 1991-05-24 1995-03-16 Apple Inc. Improved image encoding/decoding method and apparatus
US5212742A (en) * 1991-05-24 1993-05-18 Apple Computer, Inc. Method and apparatus for encoding/decoding image data
US5689719A (en) * 1991-06-28 1997-11-18 Sanyo Electric O., Ltd. Parallel computer system including processing elements
US5706290A (en) * 1994-12-15 1998-01-06 Shaw; Venson Method and apparatus including system architecture for multimedia communication
US7095783B1 (en) 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
BE1007330A3 (nl) * 1993-07-16 1995-05-16 Philips Electronics Nv Inrichting voor het overdragen van een digitaal beeldsignaal.
US5598514A (en) * 1993-08-09 1997-01-28 C-Cube Microsystems Structure and method for a multistandard video encoder/decoder
US6073185A (en) * 1993-08-27 2000-06-06 Teranex, Inc. Parallel data processor
US5623311A (en) * 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5596369A (en) * 1995-01-24 1997-01-21 Lsi Logic Corporation Statistically derived method and system for decoding MPEG motion compensation and transform coded video data
US5790881A (en) * 1995-02-07 1998-08-04 Sigma Designs, Inc. Computer system including coprocessor devices simulating memory interfaces
EP0735538B1 (en) * 1995-03-31 2005-11-02 Sony Service Centre (Europe) N.V. A storage medium unit and video service system having a staggered recording
US5608652A (en) * 1995-05-12 1997-03-04 Intel Corporation Reducing blocking effects in block transfer encoders
US5768429A (en) * 1995-11-27 1998-06-16 Sun Microsystems, Inc. Apparatus and method for accelerating digital video decompression by performing operations in parallel
US5809538A (en) * 1996-02-07 1998-09-15 General Instrument Corporation DRAM arbiter for video decoder
DE69614500T2 (de) * 1996-02-27 2001-11-22 St Microelectronics Srl Speicherverminderung für das Grundprofil und die Hauptebene eines MPEG-2-Dekoders
US5845083A (en) * 1996-03-07 1998-12-01 Mitsubishi Semiconductor America, Inc. MPEG encoding and decoding system for multimedia applications
US5870310A (en) * 1996-05-03 1999-02-09 Lsi Logic Corporation Method and apparatus for designing re-usable core interface shells
CN1143551C (zh) * 1996-05-28 2004-03-24 松下电器产业株式会社 图像预测解码装置
US6101276A (en) 1996-06-21 2000-08-08 Compaq Computer Corporation Method and apparatus for performing two pass quality video compression through pipelining and buffer management
JPH10108143A (ja) * 1996-09-27 1998-04-24 Sony Corp 画像表示制御装置および方法
US6311204B1 (en) * 1996-10-11 2001-10-30 C-Cube Semiconductor Ii Inc. Processing system with register-based process sharing
US5889949A (en) * 1996-10-11 1999-03-30 C-Cube Microsystems Processing system with memory arbitrating between memory access requests in a set top box
US6088355A (en) * 1996-10-11 2000-07-11 C-Cube Microsystems, Inc. Processing system with pointer-based ATM segmentation and reassembly
US5821886A (en) * 1996-10-18 1998-10-13 Samsung Electronics Company, Ltd. Variable length code detection in a signal processing system
US5909224A (en) * 1996-10-18 1999-06-01 Samsung Electronics Company, Ltd. Apparatus and method for managing a frame buffer for MPEG video decoding in a PC environment
KR19980044990A (ko) * 1996-12-09 1998-09-15 양승택 휴대형 멀티미디어 데이터 입출력 처리기의 구조 및 그 구동 방법
EP0945001B1 (en) 1996-12-18 2003-04-23 Thomson Consumer Electronics, Inc. A multiple format video signal processor
US6338106B1 (en) 1996-12-20 2002-01-08 Pact Gmbh I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
US5883823A (en) * 1997-01-15 1999-03-16 Sun Microsystems, Inc. System and method of a fast inverse discrete cosine transform and video compression/decompression systems employing the same
US6188799B1 (en) * 1997-02-07 2001-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for removing noise in still and moving pictures
KR200158088Y1 (ko) * 1997-03-07 1999-10-15 윤종용 아날로그 및 디지탈 방송시청이 가능한 케이블 티브이(catv)
US6539120B1 (en) * 1997-03-12 2003-03-25 Matsushita Electric Industrial Co., Ltd. MPEG decoder providing multiple standard output signals
US5999220A (en) * 1997-04-07 1999-12-07 Washino; Kinya Multi-format audio/video production system with frame-rate conversion
CN1156171C (zh) * 1997-04-07 2004-06-30 松下电器产业株式会社 提高处理效率的图象声音处理装置
US5954786A (en) * 1997-06-23 1999-09-21 Sun Microsystems, Inc. Method for directing a parallel processing computing device to form an absolute valve of a signed valve
NL1006469C2 (nl) * 1997-07-04 1999-01-05 Oce Tech Bv Printsysteem voor het printen van beelden op vellen overeenkomstig elektrische beeld- en besturingssignalen alsmede besturingsmiddelen geschikt voor toepassing in een dergelijk printsysteem.
US5969728A (en) * 1997-07-14 1999-10-19 Cirrus Logic, Inc. System and method of synchronizing multiple buffers for display
US6360234B2 (en) * 1997-08-14 2002-03-19 Virage, Inc. Video cataloger system with synchronized encoders
JPH1196138A (ja) 1997-09-18 1999-04-09 Sony Corp 逆コサイン変換方法及び逆コサイン変換器
KR100269125B1 (ko) * 1997-10-25 2000-10-16 윤덕용 양자화효과감소를위한영상데이터후처리방법및장치
US6269174B1 (en) * 1997-10-28 2001-07-31 Ligos Corporation Apparatus and method for fast motion estimation
JPH11243551A (ja) 1997-12-25 1999-09-07 Mitsubishi Electric Corp 動き補償装置と動画像符号化装置及び方法
US6157751A (en) * 1997-12-30 2000-12-05 Cognex Corporation Method and apparatus for interleaving a parallel image processing memory
US6717578B1 (en) 1998-02-17 2004-04-06 Sun Microsystems, Inc. Graphics system with a variable-resolution sample buffer
DE19807872A1 (de) 1998-02-25 1999-08-26 Pact Inf Tech Gmbh Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
US6690835B1 (en) 1998-03-03 2004-02-10 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) System and method of encoding video frames
US6747645B1 (en) * 1998-03-13 2004-06-08 Hewlett-Packard Development Company, L.P. Graphics memory system that utilizes detached-Z buffering in conjunction with a batching architecture to reduce paging overhead
US6195389B1 (en) * 1998-04-16 2001-02-27 Scientific-Atlanta, Inc. Motion estimation system and methods
US6175594B1 (en) * 1998-05-22 2001-01-16 Ati Technologies, Inc. Method and apparatus for decoding compressed video
US6642956B1 (en) * 1998-05-29 2003-11-04 Agilent Technologies, Inc. Digital image processor for a digital camera
EP1114395A1 (en) 1998-06-19 2001-07-11 Equator Technologies, Inc. Decoding an encoded image having a first resolution directly into a decoded image having a second resolution
US20020015513A1 (en) * 1998-07-15 2002-02-07 Sony Corporation Motion vector detecting method, record medium on which motion vector calculating program has been recorded, motion detecting apparatus, motion detecting method, picture encoding apparatus, picture encoding method, motion vector calculating method, record medium on which motion vector calculating program has been recorded
RU2154918C1 (ru) 1998-08-01 2000-08-20 Самсунг Электроникс Ко., Лтд. Способ и устройство для цикл-фильтрации данных изображения
US6098174A (en) * 1998-08-03 2000-08-01 Cirrus Logic, Inc. Power control circuitry for use in a computer system and systems using the same
US6560629B1 (en) * 1998-10-30 2003-05-06 Sun Microsystems, Inc. Multi-thread processing
US6418166B1 (en) * 1998-11-30 2002-07-09 Microsoft Corporation Motion estimation and block matching pattern
US6222883B1 (en) * 1999-01-28 2001-04-24 International Business Machines Corporation Video encoding motion estimation employing partitioned and reassembled search window
GB2348559B (en) 1999-03-31 2001-06-06 Samsung Electronics Co Ltd High speed motion estimating method for real time moving image coding and apparatus therefor
US7072398B2 (en) * 2000-12-06 2006-07-04 Kai-Kuang Ma System and method for motion vector generation and analysis of digital video clips
JP2001184323A (ja) 1999-12-27 2001-07-06 Mitsubishi Electric Corp 符号化装置
US6459738B1 (en) * 2000-01-28 2002-10-01 Njr Corporation Method and apparatus for bitstream decoding
JP2001275116A (ja) * 2000-03-24 2001-10-05 Sharp Corp 画像処理装置
JP3983447B2 (ja) * 2000-03-24 2007-09-26 シャープ株式会社 データ駆動型情報処理装置
TW459203B (en) * 2000-04-07 2001-10-11 Welkin Technologies Inc System and method for clearing buffer in 3D rendering
TW477930B (en) * 2000-04-07 2002-03-01 Welkin Technologies Inc Buffer management method and system
US6876703B2 (en) * 2000-05-11 2005-04-05 Ub Video Inc. Method and apparatus for video coding
JP3907385B2 (ja) 2000-05-22 2007-04-18 シャープ株式会社 データ駆動型情報処理装置およびその実行制御方法
US6751721B1 (en) 2000-08-31 2004-06-15 Hewlett-Packard Development Company, L.P. Broadcast invalidate scheme
US6611608B1 (en) 2000-10-18 2003-08-26 Matsushita Electric Industrial Co., Ltd. Human visual model for data hiding
JP3495011B2 (ja) 2000-11-21 2004-02-09 株式会社ソニー・コンピュータエンタテインメント 情報処理方法及びプログラム実行装置、コンピュータに実行させるための情報処理プログラム及びコンピュータに実行させるための情報処理プログラムを記録した記録媒体
US6633612B2 (en) * 2000-12-13 2003-10-14 Genesis Microchip Inc. Method and apparatus for detecting motion between odd and even video fields
US6799192B1 (en) 2001-01-09 2004-09-28 Apple Computer, Inc. Method and apparatus for inverse discrete cosine transform
US20020118743A1 (en) * 2001-02-28 2002-08-29 Hong Jiang Method, apparatus and system for multiple-layer scalable video coding
US7581076B2 (en) 2001-03-05 2009-08-25 Pact Xpp Technologies Ag Methods and devices for treating and/or processing data
US6782052B2 (en) * 2001-03-16 2004-08-24 Sharp Laboratories Of America, Inc. Reference frame prediction and block mode prediction for fast motion searching in advanced video coding
US6993191B2 (en) * 2001-05-04 2006-01-31 Pts Corporation Methods and apparatus for removing compression artifacts in video sequences
US7457361B2 (en) 2001-06-01 2008-11-25 Nanyang Technology University Block motion estimation method
JP4145586B2 (ja) 2001-07-24 2008-09-03 セイコーエプソン株式会社 画像処理装置及び画像処理プログラム、並びに画像処理方法
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
EP1294194B8 (en) 2001-09-10 2010-08-04 Texas Instruments Incorporated Apparatus and method for motion vector estimation
US6950469B2 (en) 2001-09-17 2005-09-27 Nokia Corporation Method for sub-pixel value interpolation
KR100481067B1 (ko) * 2001-09-28 2005-04-07 브이케이 주식회사 분산 산술 처리장치 및 그를 이용한 이차원 이산여현변환 처리장치
US7403564B2 (en) 2001-11-21 2008-07-22 Vixs Systems, Inc. System and method for multiple channel video transcoding
WO2003058945A2 (en) 2002-01-14 2003-07-17 Nokia Corporation Coding dynamic filters
WO2003063502A1 (en) * 2002-01-18 2003-07-31 Kabushiki Kaisha Toshiba Moving picture coding method and apparatus and decoding method and apparatus
JP3902741B2 (ja) 2002-01-25 2007-04-11 株式会社半導体理工学研究センター 半導体集積回路装置
US7548586B1 (en) 2002-02-04 2009-06-16 Mimar Tibet Audio and video processing apparatus
US20030161400A1 (en) 2002-02-27 2003-08-28 Dinerstein Jonathan J. Method and system for improved diamond motion search
FI114679B (fi) 2002-04-29 2004-11-30 Nokia Corp Satunnaisaloituspisteet videokoodauksessa
EP1944977B1 (en) 2002-05-28 2014-12-31 Sharp Kabushiki Kaisha Method and Systems for Image intra-prediction mode estimation, communication, and organization
US7289672B2 (en) 2002-05-28 2007-10-30 Sharp Laboratories Of America, Inc. Methods and systems for image intra-prediction mode estimation
US6950473B2 (en) 2002-06-21 2005-09-27 Seiko Epson Corporation Hybrid technique for reducing blocking and ringing artifacts in low-bit-rate coding
US6925123B2 (en) 2002-08-06 2005-08-02 Motorola, Inc. Method and apparatus for performing high quality fast predictive motion search
KR100472476B1 (ko) 2002-08-31 2005-03-10 삼성전자주식회사 움직임 보상을 위한 보간 방법 및 그 장치
US7394284B2 (en) 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
CN1225126C (zh) 2002-10-09 2005-10-26 中国科学院计算技术研究所 用于视频编码的新型空间预测方法及其装置
US6807317B2 (en) 2002-10-25 2004-10-19 Motorola, Inc. Method and decoder system for reducing quantization effects of a decoded image
US7020201B2 (en) 2002-11-20 2006-03-28 National Chiao Tung University Method and apparatus for motion estimation with all binary representation
US6996645B1 (en) 2002-12-27 2006-02-07 Unisys Corporation Method and apparatus for spawning multiple requests from a single entry of a queue
US7218417B2 (en) 2003-01-30 2007-05-15 Xerox Corporation Resolution conversion using a morphological partial pixel mapping (MPPM) approach
US7720151B2 (en) 2003-02-11 2010-05-18 Texas Instruments Incorporated Motion estimation using early decision for goodness of estimation with quick convergence feedback
WO2004080084A1 (en) * 2003-03-03 2004-09-16 Agency For Science, Technology And Research Fast mode decision algorithm for intra prediction for advanced video coding
US20040174998A1 (en) 2003-03-05 2004-09-09 Xsides Corporation System and method for data encryption
US8516026B2 (en) 2003-03-10 2013-08-20 Broadcom Corporation SIMD supporting filtering in a video decoding system
US20040181811A1 (en) 2003-03-13 2004-09-16 Rakib Selim Shlomo Thin DOCSIS in-band management for interactive HFC service delivery
JP2004287663A (ja) 2003-03-20 2004-10-14 Fuji Xerox Co Ltd 画像処理装置およびその方法
US7646817B2 (en) 2003-03-28 2010-01-12 Microsoft Corporation Accelerating video decoding using a graphics processing unit
US6993639B2 (en) 2003-04-01 2006-01-31 Hewlett-Packard Development Company, L.P. Processing instruction addressed by received remote instruction and generating remote instruction to respective output port for another cell
JP2004334843A (ja) 2003-04-15 2004-11-25 Seiko Epson Corp 複数の画像から画像を合成する方法
US7551671B2 (en) 2003-04-16 2009-06-23 General Dynamics Decision Systems, Inc. System and method for transmission of video signals using multiple channels
KR100750110B1 (ko) * 2003-04-22 2007-08-17 삼성전자주식회사 ４×４인트라 휘도 예측 모드 결정방법 및 장치
KR100510137B1 (ko) 2003-04-30 2005-08-26 삼성전자주식회사 고속 움직임 추정을 위한 참조 픽쳐 및 블록 모드 결정방법, 그 장치, 블록 모드 결정 방법 및 그 장치
US7362810B2 (en) 2003-05-13 2008-04-22 Sigmatel, Inc. Post-filter for deblocking and deringing of video data
US8660182B2 (en) 2003-06-09 2014-02-25 Nvidia Corporation MPEG motion estimation based on dual start points
US20040257434A1 (en) 2003-06-23 2004-12-23 Robert Davis Personal multimedia device video format conversion across multiple video formats
US20040258147A1 (en) 2003-06-23 2004-12-23 Tsu-Chang Lee Memory and array processor structure for multiple-dimensional signal processing
US7827386B2 (en) 2003-06-30 2010-11-02 Intel Corporation Controlling memory access devices in a data driven architecture mesh array
US7038687B2 (en) 2003-06-30 2006-05-02 Intel Corporation System and method for high-speed communications between an application processor and coprocessor
US7581182B1 (en) 2003-07-18 2009-08-25 Nvidia Corporation Apparatus, method, and 3D graphical user interface for media centers
US20050047502A1 (en) 2003-08-12 2005-03-03 Mcgowan James William Method and apparatus for the efficient representation of interpolated video frames for motion-compensated coding
US7418606B2 (en) 2003-09-18 2008-08-26 Nvidia Corporation High quality and high performance three-dimensional graphics architecture for portable handheld devices
US7277101B2 (en) 2003-09-29 2007-10-02 Vixs Systems Inc Method and system for scaling images
US7548596B2 (en) 2003-10-01 2009-06-16 Realtek Semiconductor Corp. Ethernet channel estimation device and method
US7602849B2 (en) 2003-11-17 2009-10-13 Lsi Corporation Adaptive reference picture selection based on inter-picture motion measurement
NO320114B1 (no) 2003-12-05 2005-10-24 Tandberg Telecom As Forbedret utregning av interpolerte pixelverdier
KR100621137B1 (ko) 2004-02-27 2006-09-13 세이코 엡슨 가부시키가이샤 동화상 부호화 장치 및 동화상 처리장치
CN101626473B (zh) 2004-04-01 2013-07-10 松下电器产业株式会社 影像声音处理用集成电路
US20050238102A1 (en) 2004-04-23 2005-10-27 Samsung Electronics Co., Ltd. Hierarchical motion estimation apparatus and method
US7782951B2 (en) 2004-05-13 2010-08-24 Ittiam Systems (P) Ltd. Fast motion-estimation scheme
KR20050112445A (ko) * 2004-05-25 2005-11-30 경희대학교 산학협력단 예측 부호화/복호화 장치, 예측 부호화/복호화 방법 및 그방법을 수행하는 프로그램이 기록된 컴퓨터 판독가능한기록매체
KR20050114751A (ko) * 2004-06-01 2005-12-06 경희대학교 산학협력단 예측 부호화/복호화 장치 및 예측 부호화/복호화 방법
US20050276493A1 (en) 2004-06-01 2005-12-15 Jun Xin Selecting macroblock coding modes for video encoding
US8369402B2 (en) * 2004-06-17 2013-02-05 Canon Kabushiki Kaisha Apparatus and method for prediction modes selection based on image formation
US7792188B2 (en) * 2004-06-27 2010-09-07 Apple Inc. Selecting encoding types and predictive modes for encoding video data
US7721069B2 (en) 2004-07-13 2010-05-18 3Plus1 Technology, Inc Low power, high performance, heterogeneous, scalable processor architecture
US7382392B2 (en) 2004-07-20 2008-06-03 Samsung Electronics Co., Ltd. Method and apparatus for compensating for scanning skew
US7529384B2 (en) 2004-08-11 2009-05-05 The Trustees Of Stevens Institute Of Technology Robust hidden data extraction method for scaling attacks
US7558428B2 (en) 2004-09-13 2009-07-07 Microsoft Corporation Accelerated video encoding using a graphics processing unit
US7173631B2 (en) 2004-09-23 2007-02-06 Qualcomm Incorporated Flexible antialiasing in embedded devices
US7792192B2 (en) 2004-11-19 2010-09-07 Analog Devices, Inc. System and method for sub-pixel interpolation in motion vector estimation
US7924923B2 (en) 2004-11-30 2011-04-12 Humax Co., Ltd. Motion estimation and compensation method and device adaptive to change in illumination
US7653132B2 (en) 2004-12-21 2010-01-26 Stmicroelectronics, Inc. Method and system for fast implementation of subpixel interpolation
US20060146734A1 (en) 2005-01-04 2006-07-06 Nokia Corporation Method and system for low-delay video mixing
JP2006246431A (ja) * 2005-02-07 2006-09-14 Matsushita Electric Ind Co Ltd 画像符号化装置および画像符号化方法
US7720311B1 (en) 2005-03-03 2010-05-18 Nvidia Corporation Memory and compute efficient block-based two-dimensional sample-rate converter for image/video applications
US7706443B2 (en) * 2005-03-11 2010-04-27 General Instrument Corporation Method, article of manufacture, and apparatus for high quality, fast intra coding usable for creating digital video content
JP4889231B2 (ja) 2005-03-31 2012-03-07 三洋電機株式会社 画像符号化方法および装置、画像復号方法
TWI295540B (en) 2005-06-15 2008-04-01 Novatek Microelectronics Corp Motion estimation circuit and operating method thereof
KR100703200B1 (ko) * 2005-06-29 2007-04-06 한국산업기술대학교산학협력단 인트라 부호화 장치 및 방법
JP4559935B2 (ja) 2005-08-25 2010-10-13 株式会社東芝 画像記憶装置及び方法
KR100750128B1 (ko) * 2005-09-06 2007-08-21 삼성전자주식회사 영상의 인트라 예측 부호화, 복호화 방법 및 장치
US20070074007A1 (en) 2005-09-28 2007-03-29 Arc International (Uk) Limited Parameterizable clip instruction and method of performing a clip operation using the same
KR100750136B1 (ko) * 2005-11-02 2007-08-21 삼성전자주식회사 영상의 부호화, 복호화 방법 및 장치
ES2660663T3 (es) * 2005-11-08 2018-03-23 Sun Patent Trust Procedimiento de codificación de imágenes en movimiento, procedimiento de descodificación de imágenes en movimiento y aparatos de los mismos
US20070133689A1 (en) 2005-12-08 2007-06-14 Park Seong M Low-cost motion estimation apparatus and method thereof
JP2009060153A (ja) * 2005-12-21 2009-03-19 Panasonic Corp 面内予測モード決定方法及び装置及びプログラム
JP5415081B2 (ja) 2005-12-22 2014-02-12 トムソン ライセンシング フレキシブル・マクロブロック配列（ｆｍｏ）ビデオ符号化のためにフレーム選択を最適化する方法及び装置
US7693219B2 (en) 2006-01-04 2010-04-06 Freescale Semiconductor, Inc. System and method for fast motion estimation
US20070171981A1 (en) 2006-01-25 2007-07-26 Yingyong Qi Projection based techniques and apparatus that generate motion vectors used for video stabilization and encoding
KR100809296B1 (ko) * 2006-02-22 2008-03-04 삼성전자주식회사 타입이 일치하지 않는 하위 계층의 정보를 사용하여인터레이스 비디오 신호를 인코딩/디코딩 하는 방법 및장치
US8009923B2 (en) 2006-03-14 2011-08-30 Celestial Semiconductor, Inc. Method and system for motion estimation with multiple vector candidates
US8005140B2 (en) * 2006-03-17 2011-08-23 Research In Motion Limited Soft decision and iterative video coding for MPEG and H.264
US8340179B2 (en) 2006-03-21 2012-12-25 Canon Kabushiki Kaisha Methods and devices for coding and decoding moving images, a telecommunication system comprising such a device and a program implementing such a method
US20070230564A1 (en) 2006-03-29 2007-10-04 Qualcomm Incorporated Video processing with scalability
US7565077B2 (en) 2006-05-19 2009-07-21 Seiko Epson Corporation Multiple exposure regions in a single frame using a rolling shutter
JP4752631B2 (ja) 2006-06-08 2011-08-17 株式会社日立製作所 画像符号化装置、及び画像符号化方法
US8081187B2 (en) 2006-11-22 2011-12-20 Autodesk, Inc. Pencil strokes for vector based drawing elements
US20080137726A1 (en) 2006-12-12 2008-06-12 General Instrument Corporation Method and Apparatus for Real-Time Video Encoding
US8428125B2 (en) * 2006-12-22 2013-04-23 Qualcomm Incorporated Techniques for content adaptive video frame slicing and non-uniform access unit coding
EP2136564A1 (en) * 2007-01-09 2009-12-23 Kabushiki Kaisha Toshiba Image encoding and decoding method and device
CN101222641B (zh) * 2007-01-11 2011-08-24 华为技术有限公司 帧内预测编解码方法及其装置
US8391354B2 (en) 2007-05-14 2013-03-05 Broadcom Corporation Method and system for transforming uncompressed video traffic to network-aware ethernet traffic with A/V bridging capabilities and A/V bridging extensions
TW200926011A (en) 2007-09-04 2009-06-16 Objectvideo Inc Background modeling with feature blocks
US20100034268A1 (en) * 2007-09-21 2010-02-11 Toshihiko Kusakabe Image coding device and image decoding device
US8467451B2 (en) * 2007-11-07 2013-06-18 Industrial Technology Research Institute Methods for selecting a prediction mode
US8265158B2 (en) 2007-12-20 2012-09-11 Qualcomm Incorporated Motion estimation with an adaptive search range
EP2081386A1 (en) * 2008-01-18 2009-07-22 Panasonic Corporation High precision edge prediction for intracoding
KR101739580B1 (ko) * 2010-12-30 2017-05-25 에스케이 텔레콤주식회사 적응적 스캔 장치 및 그 스캔 방법
US20130170553A1 (en) * 2012-01-04 2013-07-04 Qualcomm Incorporated Coding motion vector difference

Also Published As

Publication number Publication date
US8873625B2 (en) 2014-10-28
KR20090009166A (ko) 2009-01-22
KR100968652B1 (ko) 2010-07-06
US20090022219A1 (en) 2009-01-22
JP2009027698A (ja) 2009-02-05
TWI439138B (zh) 2014-05-21
CN101350929B (zh) 2010-12-01
CN101350929A (zh) 2009-01-21
TW200917851A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP4895400B2 (ja) 画像フレームの非フレームエッジブロックの表現における改良された圧縮
CA2614016C (en) Moving image encoding device, moving image decoding device, moving image encoding method, and moving image decoding method
CN107087170B (zh) 编码设备、编码方法、解码设备和解码方法
CN110087083B (zh) 帧内色度预测模式的选择方法、图像处理设备及存储设备
US10785493B2 (en) Method of compressing and decompressing image data
US20170041623A1 (en) Method and Apparatus for Intra Coding for a Block in a Coding System
US20130163671A1 (en) Reduction of spatial predictors in video compression
CN111034198B (zh) 图像编码和解码方法、编码和解码设备及对应计算机程序
KR20200047723A (ko) 영상 코딩 시스템에서 블록 사이즈에 따른 변환을 사용하는 영상 디코딩 방법 및 그 장치
KR102267792B1 (ko) 이미지 블록에 관한 픽셀-도메인 전처리 동작들에 기초한 이미지 블록 코딩
US10728557B2 (en) Embedded codec circuitry for sub-block based entropy coding of quantized-transformed residual levels
US10045022B2 (en) Adaptive content dependent intra prediction mode coding
CN111541895B (zh) 用于残差电平数据的位置相关熵编码的嵌入式编解码器（ebc）电路***
CN116250240A (zh) 图像编码方法、图像解码方法及相关装置
US9219926B2 (en) Image encoding apparatus, image encoding method and program, image decoding apparatus, image decoding method and program
US8494293B2 (en) Image processor
JP2006165699A (ja) 画像符号化装置および画像符号化方法
US20160119649A1 (en) Device and Method for Processing Ultra High Definition (UHD) Video Data Using High Efficiency Video Coding (HEVC) Universal Decoder
US20230085006A1 (en) Intra Prediction
US10652543B2 (en) Embedded codec circuitry and method for frequency-dependent coding of transform coefficients
CN116347089A (zh) Jpeg图像处理方法及其装置、电子设备、存储介质

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4895400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250