JPH1196138A - 逆コサイン変換方法及び逆コサイン変換器 - Google Patents
逆コサイン変換方法及び逆コサイン変換器Info
- Publication number
- JPH1196138A JPH1196138A JP25384297A JP25384297A JPH1196138A JP H1196138 A JPH1196138 A JP H1196138A JP 25384297 A JP25384297 A JP 25384297A JP 25384297 A JP25384297 A JP 25384297A JP H1196138 A JPH1196138 A JP H1196138A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- cosine transform
- data
- inverse cosine
- inverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
(57)【要約】
【課題】 逆コサイン変換演算において、その総演算量
の削減を可能とし、高画素数化においても動作周波数の
大幅な増大や処理ブロックの並列化を必要とすることな
く、逆コサイン変換の演算を実現する。 【解決手段】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換演算に際し、係数データの２次元ブロック
内のゼロデータ（空欄）及び非ゼロデータ（★）の位置
を検出し、その位置検出結果に基づいて、２次元ブロッ
クの全ての行（Ｒ：Row）或いは列（Ｃ：Column）の係
数データがゼロ（空欄）である行或いは列の演算を省略
する。
の削減を可能とし、高画素数化においても動作周波数の
大幅な増大や処理ブロックの並列化を必要とすることな
く、逆コサイン変換の演算を実現する。 【解決手段】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換演算に際し、係数データの２次元ブロック
内のゼロデータ（空欄）及び非ゼロデータ（★）の位置
を検出し、その位置検出結果に基づいて、２次元ブロッ
クの全ての行（Ｒ：Row）或いは列（Ｃ：Column）の係
数データがゼロ（空欄）である行或いは列の演算を省略
する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばコサイン変
換を利用した画像圧縮伸張システム等のデコーダにて使
用される逆コサイン変換方法及び逆コサイン変換器に関
する。
換を利用した画像圧縮伸張システム等のデコーダにて使
用される逆コサイン変換方法及び逆コサイン変換器に関
する。
【０００２】
【従来の技術】画像圧縮などを行うシステムにおいて
は、コサイン変換などの算術演算と可変長符号による圧
縮などの技術が用いられる。これらの算術演算は、必要
な演算をパイプライン的に繋げて処理を行うハードワイ
ヤード方式によって実現するか、或いはディジタルシグ
ナルプロセッサなどによりソフトウエア（プログラム）
での処理により実現される。ハードワイヤード方式は、
種々の演算ブロックを設計するという手間はあるが、各
演算を並列に処理できるため、その動作周波数としては
データのレートと同等でよいというメリットがある。一
方、プログラム方式では単一の演算コアでさまざまな処
理が行えるというメリットがある反面、通常はその動作
周波数はデータのレートより高くなる。なお、画像圧縮
としては国際標準であるＭＰＥＧ（Moving Picture Ima
ge Coding Experts Group）が知られている。ＭＰＥＧ
とは、国際標準化機構／国際電機標準会議 合同技術委
員会１／専門部会 ２９（ISO/IEC JTC1/SC29(Internati
onal Organization for Stan-dardization/Internation
al Electrotechnical Commission, Joint Technical Co
mmitee 1/Sub Commitee 29：）の蓄積用動画像符号化の
検討組織の略称であり、ＭＰＥＧ１標準としてＩＳＯ１
１１７２が、ＭＰＥＧ２標準としてＩＳＯ１３８１８が
ある。これらの国際標準において、システム多重化の項
目でＩＳＯ１１１７２−１及びＩＳＯ１３８１８−１
が、映像符号化の項目でＩＳＯ１１１７２−２及びＩＳ
Ｏ１３８１８−２が、音声符号化の項目でＩＳＯ１１１
７２−３及びＩＳＯ１３８１８−３が、それぞれ標準化
されている。
は、コサイン変換などの算術演算と可変長符号による圧
縮などの技術が用いられる。これらの算術演算は、必要
な演算をパイプライン的に繋げて処理を行うハードワイ
ヤード方式によって実現するか、或いはディジタルシグ
ナルプロセッサなどによりソフトウエア（プログラム）
での処理により実現される。ハードワイヤード方式は、
種々の演算ブロックを設計するという手間はあるが、各
演算を並列に処理できるため、その動作周波数としては
データのレートと同等でよいというメリットがある。一
方、プログラム方式では単一の演算コアでさまざまな処
理が行えるというメリットがある反面、通常はその動作
周波数はデータのレートより高くなる。なお、画像圧縮
としては国際標準であるＭＰＥＧ（Moving Picture Ima
ge Coding Experts Group）が知られている。ＭＰＥＧ
とは、国際標準化機構／国際電機標準会議 合同技術委
員会１／専門部会 ２９（ISO/IEC JTC1/SC29(Internati
onal Organization for Stan-dardization/Internation
al Electrotechnical Commission, Joint Technical Co
mmitee 1/Sub Commitee 29：）の蓄積用動画像符号化の
検討組織の略称であり、ＭＰＥＧ１標準としてＩＳＯ１
１１７２が、ＭＰＥＧ２標準としてＩＳＯ１３８１８が
ある。これらの国際標準において、システム多重化の項
目でＩＳＯ１１１７２−１及びＩＳＯ１３８１８−１
が、映像符号化の項目でＩＳＯ１１１７２−２及びＩＳ
Ｏ１３８１８−２が、音声符号化の項目でＩＳＯ１１１
７２−３及びＩＳＯ１３８１８−３が、それぞれ標準化
されている。
【０００３】
【発明が解決しようとする課題】ところで、上記画像圧
縮の国際標準であるＭＰＥＧのビデオデコーダにおい
て、例えば処理画像のサイズが増大すると、上述したハ
ードワイヤード方式，プログラム方式の何れの方式にお
いても上記の算術演算の処理能力の増加が必要となる。
例えば、ＭＰＥＧのメインレベル（Main Level：ＭＬ）
からハイレベル（High Level）への変更では４倍から６
倍の演算能力が必要であり、動作周波数の飛躍的向上や
処理ブロックの並列化などが必要となる。特に、ＭＰＥ
Ｇ等の画像圧縮システムで用いられるコサイン変換は、
圧縮処理、伸張処理の中においても最も計算量が多く、
この計算量の削減のため様々な方式が提案されてきてい
る。
縮の国際標準であるＭＰＥＧのビデオデコーダにおい
て、例えば処理画像のサイズが増大すると、上述したハ
ードワイヤード方式，プログラム方式の何れの方式にお
いても上記の算術演算の処理能力の増加が必要となる。
例えば、ＭＰＥＧのメインレベル（Main Level：ＭＬ）
からハイレベル（High Level）への変更では４倍から６
倍の演算能力が必要であり、動作周波数の飛躍的向上や
処理ブロックの並列化などが必要となる。特に、ＭＰＥ
Ｇ等の画像圧縮システムで用いられるコサイン変換は、
圧縮処理、伸張処理の中においても最も計算量が多く、
この計算量の削減のため様々な方式が提案されてきてい
る。
【０００４】画像圧縮で使用されるコサイン変換は、８
×８画素サイズのブロックでの２次元の変換であり、そ
の逆コサイン変換は行列式によって下記式（１）のよう
に表される。
×８画素サイズのブロックでの２次元の変換であり、そ
の逆コサイン変換は行列式によって下記式（１）のよう
に表される。
【０００５】 Ｄ＝Ｆｔ×Ｃ×Ｆ ・・・（１） この式（１）においてＣは８×８サイズのコサイン係数
のマトリックスで、Ｄは逆コサイン変換された８×８の
画像データのマトリックスである。Ｆはコサイン変換の
係数マトリックスで、Ｆｔはその転地マトリックスを表
す。また、マトリックスＦの右からの掛け算は行の方向
（水平方向）の１次元の逆コサイン変換の演算で、マト
リックスＦｔの左からの掛け算は列の方向（垂直方向）
の１次元の逆コサイン変換の演算である。
のマトリックスで、Ｄは逆コサイン変換された８×８の
画像データのマトリックスである。Ｆはコサイン変換の
係数マトリックスで、Ｆｔはその転地マトリックスを表
す。また、マトリックスＦの右からの掛け算は行の方向
（水平方向）の１次元の逆コサイン変換の演算で、マト
リックスＦｔの左からの掛け算は列の方向（垂直方向）
の１次元の逆コサイン変換の演算である。
【０００６】この２次元の逆コサイン変換として上記の
マトリックス演算をそのまま計算すると、８×８のブロ
ック（６４画素）当たり、１０２４回の乗算と８９６回
の加算が必要となり、１画素当たり１６回の乗算＋加算
演算が必要となる。このためこの演算を単一の演算コア
を持つディジタルシグナルプロセッサで実現する際には
非常に高速な動作が要求される。
マトリックス演算をそのまま計算すると、８×８のブロ
ック（６４画素）当たり、１０２４回の乗算と８９６回
の加算が必要となり、１画素当たり１６回の乗算＋加算
演算が必要となる。このためこの演算を単一の演算コア
を持つディジタルシグナルプロセッサで実現する際には
非常に高速な動作が要求される。
【０００７】このようなことから、多くのＭＰＥＧのビ
デオデコーダにおいては、逆コサイン変換のブロックを
パイプライン演算処理を行うハードワイヤードロジック
のブロックとして実現している。しかしながらこのよう
な実現方法であっても必要とされる回路は依然大きく、
また動作周波数は画素の周波数と同等のものが必要とな
る。
デオデコーダにおいては、逆コサイン変換のブロックを
パイプライン演算処理を行うハードワイヤードロジック
のブロックとして実現している。しかしながらこのよう
な実現方法であっても必要とされる回路は依然大きく、
また動作周波数は画素の周波数と同等のものが必要とな
る。
【０００８】今後の高画素数化においても同様の手法を
適用するとすると、動作周波数の格段の向上や、複数ブ
ロックによる並列処理が必要となる。
適用するとすると、動作周波数の格段の向上や、複数ブ
ロックによる並列処理が必要となる。
【０００９】そこで、本発明はこのような状況に鑑みて
なされたものであり、逆コサイン変換演算において、そ
の総演算量の削減を可能とし、今後の高画素数化におい
ても動作周波数の大幅な増大や処理ブロックの並列化を
必要とすることなく、逆コサイン変換の演算を実現する
逆コサイン変換方法及び逆コサイン変換器を提供するこ
とを目的とする。
なされたものであり、逆コサイン変換演算において、そ
の総演算量の削減を可能とし、今後の高画素数化におい
ても動作周波数の大幅な増大や処理ブロックの並列化を
必要とすることなく、逆コサイン変換の演算を実現する
逆コサイン変換方法及び逆コサイン変換器を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】本発明は、２次元のコサ
イン変換が施された２次元ブロックの係数データに対し
て逆コサイン変換を行う逆コサイン変換方法及び逆コサ
イン変換器であり、係数データの２次元ブロック内のゼ
ロデータ及び非ゼロデータの位置を検出し、その位置検
出結果に基づいて、２次元ブロックの全ての行或いは列
の係数データがゼロである行或いは列の演算をスキップ
（省略）することにより、上述した課題を解決する。
イン変換が施された２次元ブロックの係数データに対し
て逆コサイン変換を行う逆コサイン変換方法及び逆コサ
イン変換器であり、係数データの２次元ブロック内のゼ
ロデータ及び非ゼロデータの位置を検出し、その位置検
出結果に基づいて、２次元ブロックの全ての行或いは列
の係数データがゼロである行或いは列の演算をスキップ
（省略）することにより、上述した課題を解決する。
【００１１】また、本発明は、上記２次元ブロック内の
ゼロデータ及び非ゼロデータの位置検出結果に基づい
て、２次元ブロックの各行或いは各列においてその値が
ゼロである係数データに係わる演算をスキップ（省略）
することにより、上述した課題を解決する。
ゼロデータ及び非ゼロデータの位置検出結果に基づい
て、２次元ブロックの各行或いは各列においてその値が
ゼロである係数データに係わる演算をスキップ（省略）
することにより、上述した課題を解決する。
【００１２】更に、本発明は、上記２次元ブロック内の
ゼロデータ及び非ゼロデータの位置検出結果に基づい
て、非ゼロデータの位置パターンに依存して、行に係わ
る変換或いは列に係わる変換の何れかを選択的に先に行
うことにより、上述した課題を解決する。
ゼロデータ及び非ゼロデータの位置検出結果に基づい
て、非ゼロデータの位置パターンに依存して、行に係わ
る変換或いは列に係わる変換の何れかを選択的に先に行
うことにより、上述した課題を解決する。
【００１３】すなわち、画像圧縮においてコサイン変換
が有効であるというのは、画像データにおいて隣接画像
同士の相関が強く、コサイン変換後のデータにおいて低
周波数領域に値が集中し、高周波数量域では値とし
て、”０”が多いということによる。コサイン変換の
後、量子化によりさらに高周波数成分を”０”として省
き、ゼロランレングス、可変長符号により圧縮を実現す
る。これに対して、逆コサイン変換においても、”０”
の出現頻度は高くなっている。したがって、本発明はこ
の性質を利用して、第１には逆コサイン変換演算におい
て”０”データによって構成される行或いは列の演算を
省くことにより、逆コサイン変換器での総演算量を削減
する。第２には”０”の値を持つデータに係わる演算を
省いてこのブロックでの総演算量を削減する。すなわち
本発明は、データ依存型の処理を基本思想としており、
必要のない演算は極力省くことにより、演算量を削減す
る。このように、データ依存の方式であるため、データ
の内容（”０”か否か）についての判定を行う付加機能
が必要となる。
が有効であるというのは、画像データにおいて隣接画像
同士の相関が強く、コサイン変換後のデータにおいて低
周波数領域に値が集中し、高周波数量域では値とし
て、”０”が多いということによる。コサイン変換の
後、量子化によりさらに高周波数成分を”０”として省
き、ゼロランレングス、可変長符号により圧縮を実現す
る。これに対して、逆コサイン変換においても、”０”
の出現頻度は高くなっている。したがって、本発明はこ
の性質を利用して、第１には逆コサイン変換演算におい
て”０”データによって構成される行或いは列の演算を
省くことにより、逆コサイン変換器での総演算量を削減
する。第２には”０”の値を持つデータに係わる演算を
省いてこのブロックでの総演算量を削減する。すなわち
本発明は、データ依存型の処理を基本思想としており、
必要のない演算は極力省くことにより、演算量を削減す
る。このように、データ依存の方式であるため、データ
の内容（”０”か否か）についての判定を行う付加機能
が必要となる。
【００１４】上述のようなことから、本発明によれば、
例えばＭＰＥＧデコーダの中で大きな領域を占める逆コ
サイン変換器において、動作周波数を大幅に上げること
もなく、また回路を複数個用意して並列に処理を行うな
どの必要性がなく、高画素数化が可能となる。
例えばＭＰＥＧデコーダの中で大きな領域を占める逆コ
サイン変換器において、動作周波数を大幅に上げること
もなく、また回路を複数個用意して並列に処理を行うな
どの必要性がなく、高画素数化が可能となる。
【００１５】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照しながら説明する。
態について、図面を参照しながら説明する。
【００１６】本発明実施の形態に係る逆コサイン変換方
法及び逆コサイン変換器は、コサイン変換を利用した画
像圧縮伸張システムのデコーダにて使用されるものであ
る。なお、本実施の形態の説明ではＭＰＥＧのビデオデ
コーダを例に挙げて説明を行っていくが、本発明の適応
はＭＰＥＧに限ることなく、コサイン変換を用いる他の
圧縮方式（例えばいわゆるＪＰＥＧ（Joint Photograph
ic Coding Experts Group）など）にも使用できる。ま
た同様に音声圧縮処理などへの適応も可能である。
法及び逆コサイン変換器は、コサイン変換を利用した画
像圧縮伸張システムのデコーダにて使用されるものであ
る。なお、本実施の形態の説明ではＭＰＥＧのビデオデ
コーダを例に挙げて説明を行っていくが、本発明の適応
はＭＰＥＧに限ることなく、コサイン変換を用いる他の
圧縮方式（例えばいわゆるＪＰＥＧ（Joint Photograph
ic Coding Experts Group）など）にも使用できる。ま
た同様に音声圧縮処理などへの適応も可能である。
【００１７】図１〜図３には、逆コサイン変換器に入力
される８×８画素のブロックのデータ（係数若しくは成
分データ）のパターン例を示す。これらの図に示す８×
８のマトリックスにおいて、各図中”★”はデータが非
ゼロ、空欄はそのデータが”０”であることを示す。ま
た、左上端がＤＣ成分で、右へ行くほど及び下へ行くほ
ど高周波数の成分となる。さらに各図中”Ｃ”は縦の列
（Column）を示し、”Ｒ”は横の列（すなわち行：Ro
w）を示し、これら”Ｃ”及び”Ｒ”に付随する番号は
行および列の番号（”０”が低周波数側、”７”が高周
波数側）を示す。
される８×８画素のブロックのデータ（係数若しくは成
分データ）のパターン例を示す。これらの図に示す８×
８のマトリックスにおいて、各図中”★”はデータが非
ゼロ、空欄はそのデータが”０”であることを示す。ま
た、左上端がＤＣ成分で、右へ行くほど及び下へ行くほ
ど高周波数の成分となる。さらに各図中”Ｃ”は縦の列
（Column）を示し、”Ｒ”は横の列（すなわち行：Ro
w）を示し、これら”Ｃ”及び”Ｒ”に付随する番号は
行および列の番号（”０”が低周波数側、”７”が高周
波数側）を示す。
【００１８】図１は１個のＤＣ成分のみをもつ場合で、
Ｃ０／Ｒ０のみが非ゼロ値でそれ以外のすべての成分に
おいて値はゼロ（図では空欄となっている）となってい
る。このようなブロックでは逆量子化演算を行うまでも
なくブロック全体において同一の値となる。
Ｃ０／Ｒ０のみが非ゼロ値でそれ以外のすべての成分に
おいて値はゼロ（図では空欄となっている）となってい
る。このようなブロックでは逆量子化演算を行うまでも
なくブロック全体において同一の値となる。
【００１９】図２の（ａ）には、低周波数成分の６個が
非ゼロでこれ以外の成分はすべてゼロとなっている場合
を示している。前記式（１）でこのような入力データに
対する計算を行う場合において、先ず水平方向（Row）
の計算を実行するときには、Ｒ０からＲ２の３列につい
ての計算のみを実行すれば良い。Ｒ３からＲ７では全係
数がゼロとなっており、計算するまでもなく結果が得ら
れる。この結果、一般には図２の（ｂ）に示すように上
３列の全データが非ゼロとなる。この水平方向に引き続
き、垂直方向の逆コサイン変換を行う。この場合には行
と列の総計算数（本数）は、 （３＋８）／（８＋８）＝１１／１６ ＝０．６８７５ に削減される。図２の（ａ）のＲ０においては３つの要
素のみが非ゼロであるため，マトリクス計算における掛
け算数は実際には３／８にすることができる。同様にＲ
１では２／８、Ｒ２では１／８の削減となる。一方、垂
直方向の計算では、上側の３つのデータのみが非ゼロと
なるため、各Ｃ０〜Ｃ７において３／８の乗算回数で計
算が終了する。これらすべての効果を考慮すると総計算
量（乗算数で考えて）は、本発明を適用しない場合の約
０．２３倍となり式（１）をそのまま計算した場合に比
較して１／４以下への削減となる。
非ゼロでこれ以外の成分はすべてゼロとなっている場合
を示している。前記式（１）でこのような入力データに
対する計算を行う場合において、先ず水平方向（Row）
の計算を実行するときには、Ｒ０からＲ２の３列につい
ての計算のみを実行すれば良い。Ｒ３からＲ７では全係
数がゼロとなっており、計算するまでもなく結果が得ら
れる。この結果、一般には図２の（ｂ）に示すように上
３列の全データが非ゼロとなる。この水平方向に引き続
き、垂直方向の逆コサイン変換を行う。この場合には行
と列の総計算数（本数）は、 （３＋８）／（８＋８）＝１１／１６ ＝０．６８７５ に削減される。図２の（ａ）のＲ０においては３つの要
素のみが非ゼロであるため，マトリクス計算における掛
け算数は実際には３／８にすることができる。同様にＲ
１では２／８、Ｒ２では１／８の削減となる。一方、垂
直方向の計算では、上側の３つのデータのみが非ゼロと
なるため、各Ｃ０〜Ｃ７において３／８の乗算回数で計
算が終了する。これらすべての効果を考慮すると総計算
量（乗算数で考えて）は、本発明を適用しない場合の約
０．２３倍となり式（１）をそのまま計算した場合に比
較して１／４以下への削減となる。
【００２０】図３の（ａ）は他の例で、垂直方向の成分
が高く、係数がＣ０において多く存在する場合の例であ
る。非ゼロのデータの総数は１１である。この場合、図
２で説明した場合と同様に、先ず水平方向の逆コサイン
変換を行うと図３の（ｂ）のように８×８の全ブロック
にデータが展開され、次の垂直方向の演算では全演算を
行う必要がある。式（１）をそのまま計算した場合に対
する、当該方法による演算量の削減は、上記と同様の計
算を行うと本発明を適用しない場合の０．５９倍とな
る。一方、図３の（ａ）の入力に対して、先ず始めに垂
直方向の逆コサイン変換を行うと、図３の（ｃ）のよう
にＣ０〜Ｃ２の３つの列にのみデータが展開され、それ
以外はゼロとなる。この後、水平方向の逆コサイン変換
を行う場合の総演算（乗算）量は本発明を適用しない場
合の０．２７倍となり、約１／４に削減される。このよ
うに入力マトリックスの非ゼロデータの位置のパターン
によって水平或いは垂直方向の演算のどちらかを選択的
に先行して行うことで、さらに総計算量が削減される。
が高く、係数がＣ０において多く存在する場合の例であ
る。非ゼロのデータの総数は１１である。この場合、図
２で説明した場合と同様に、先ず水平方向の逆コサイン
変換を行うと図３の（ｂ）のように８×８の全ブロック
にデータが展開され、次の垂直方向の演算では全演算を
行う必要がある。式（１）をそのまま計算した場合に対
する、当該方法による演算量の削減は、上記と同様の計
算を行うと本発明を適用しない場合の０．５９倍とな
る。一方、図３の（ａ）の入力に対して、先ず始めに垂
直方向の逆コサイン変換を行うと、図３の（ｃ）のよう
にＣ０〜Ｃ２の３つの列にのみデータが展開され、それ
以外はゼロとなる。この後、水平方向の逆コサイン変換
を行う場合の総演算（乗算）量は本発明を適用しない場
合の０．２７倍となり、約１／４に削減される。このよ
うに入力マトリックスの非ゼロデータの位置のパターン
によって水平或いは垂直方向の演算のどちらかを選択的
に先行して行うことで、さらに総計算量が削減される。
【００２１】上述したように、本発明の実施の形態のア
ルゴリズムでは、入力されたマトリックスの非ゼロのデ
ータ数が増加するに従って、総計算量も増大していく。
また、本発明の実施の形態を適用するシステムにおいて
は、コサイン変換器への入力マトリックス（コサイン係
数マトリックスと呼ぶ）の統計的性質を利用している。
有効な画像圧縮が行われている際には、このコサイン係
数での”０”の出現頻度が十分高く、本発明実施の形態
による削減が有効である。
ルゴリズムでは、入力されたマトリックスの非ゼロのデ
ータ数が増加するに従って、総計算量も増大していく。
また、本発明の実施の形態を適用するシステムにおいて
は、コサイン変換器への入力マトリックス（コサイン係
数マトリックスと呼ぶ）の統計的性質を利用している。
有効な画像圧縮が行われている際には、このコサイン係
数での”０”の出現頻度が十分高く、本発明実施の形態
による削減が有効である。
【００２２】また、本発明実施の形態では、ある決めら
れた時間内に必要なすべての計算が終了すれば良く、短
時間での処理能力より上記期間内の平均としての処理能
力が重量という考えに基づいている。例えば、ＭＰＥＧ
のビデオのデコーディングにおいては、１フレーム期間
内に１フレーム乃至２フィールドのデコーディングに係
わる演算が終了すれば良く、瞬間的な、短時間内での処
理能力（単位時間当たりの処理ブロック数）が揺らぎを
持っていても、本発明は問題なく実現することが可能で
ある。ただし、瞬間的な処理能力の高さは、ＭＰＥＧの
Ｂピクチャでのオンザフライ処理などでは有効であり、
これらの観点からも最大の演算能力は決定されるべきで
ある。本発明を適用する際、どの程度の最大演算能力を
持つかは適用するシステムでの動作品質、信頼性をもと
に決定され、より高い品質が要求する場合には演算能力
の増加によるマージンの確保や、万一の演算能力不足に
対するコンシールメント機能などが付加される。
れた時間内に必要なすべての計算が終了すれば良く、短
時間での処理能力より上記期間内の平均としての処理能
力が重量という考えに基づいている。例えば、ＭＰＥＧ
のビデオのデコーディングにおいては、１フレーム期間
内に１フレーム乃至２フィールドのデコーディングに係
わる演算が終了すれば良く、瞬間的な、短時間内での処
理能力（単位時間当たりの処理ブロック数）が揺らぎを
持っていても、本発明は問題なく実現することが可能で
ある。ただし、瞬間的な処理能力の高さは、ＭＰＥＧの
Ｂピクチャでのオンザフライ処理などでは有効であり、
これらの観点からも最大の演算能力は決定されるべきで
ある。本発明を適用する際、どの程度の最大演算能力を
持つかは適用するシステムでの動作品質、信頼性をもと
に決定され、より高い品質が要求する場合には演算能力
の増加によるマージンの確保や、万一の演算能力不足に
対するコンシールメント機能などが付加される。
【００２３】上記の説明では、式（１）の計算での演算
量の削減の場合について述べたが、本発明はいかなる逆
コサイン変換の演算アルゴリズムにおいても適用できる
もので、上記のマトリックス演算に限るものではない。
量の削減の場合について述べたが、本発明はいかなる逆
コサイン変換の演算アルゴリズムにおいても適用できる
もので、上記のマトリックス演算に限るものではない。
【００２４】次に、図４には、本発明の実施の形態の具
体的な構成例を示す。なお、この図４の例では、逆コサ
イン変換の演算ブロック１１を一つ或いは複数個もつデ
ィジタルシグナルプロセッサによって実現した例を示し
ている。
体的な構成例を示す。なお、この図４の例では、逆コサ
イン変換の演算ブロック１１を一つ或いは複数個もつデ
ィジタルシグナルプロセッサによって実現した例を示し
ている。
【００２５】この図４において、図示しない前段の構成
（逆量子化器）から供給されたデータ１は、ダブルバッ
ファとなっているブロックバッファ２によって一旦バッ
ファリングされる。このブロックバッファ２からの出力
であるコサイン係数４は、逆コサイン変換器３のレジス
タファイル１０に送られる。
（逆量子化器）から供給されたデータ１は、ダブルバッ
ファとなっているブロックバッファ２によって一旦バッ
ファリングされる。このブロックバッファ２からの出力
であるコサイン係数４は、逆コサイン変換器３のレジス
タファイル１０に送られる。
【００２６】また、ブロックバッファ２にはゼロデータ
検出回路５が付随しており、このゼロデータ検出回路５
では、ブロックバッファ２内のゼロデータ、非ゼロデー
タの値の位置を検出する。すなわち例えば８×８ブロッ
クの場合、当該ゼロデータ検出回路５では、上記ブロッ
クバッファ２内のゼロデータ、非ゼロデータの値の位置
が６４ビット（１ビット／１コサイン係数）のデータと
して検出され、逆コサイン変換器３内のパターン変換回
路６に送られる。
検出回路５が付随しており、このゼロデータ検出回路５
では、ブロックバッファ２内のゼロデータ、非ゼロデー
タの値の位置を検出する。すなわち例えば８×８ブロッ
クの場合、当該ゼロデータ検出回路５では、上記ブロッ
クバッファ２内のゼロデータ、非ゼロデータの値の位置
が６４ビット（１ビット／１コサイン係数）のデータと
して検出され、逆コサイン変換器３内のパターン変換回
路６に送られる。
【００２７】パターン変換回路６では、ゼロデータ検出
回路５にて検出されたゼロデータ、非ゼロデータの分布
に依存して演算を変化できるようにパターンが変換され
る。すなわち、逆コサイン変換器３の動作のフローコン
トロールに使用するコードに変換される。
回路５にて検出されたゼロデータ、非ゼロデータの分布
に依存して演算を変化できるようにパターンが変換され
る。すなわち、逆コサイン変換器３の動作のフローコン
トロールに使用するコードに変換される。
【００２８】制御回路９では、このコードをみて、演算
する行／列の選択、水平、垂直演算の順番、ゼロデータ
に係わる演算のスキップ（省略）などの制御が行われ
る。その他、図示しないプログラムメモリからの命令７
が命令デコーダ８にてデコードされた結果が入力され、
これらによって逆コサイン変換器３の動作シーケンスが
コントロールされる。
する行／列の選択、水平、垂直演算の順番、ゼロデータ
に係わる演算のスキップ（省略）などの制御が行われ
る。その他、図示しないプログラムメモリからの命令７
が命令デコーダ８にてデコードされた結果が入力され、
これらによって逆コサイン変換器３の動作シーケンスが
コントロールされる。
【００２９】上記レジスタファイル１０は多ポートに構
成されており、このため当該レジスタファイル１０から
演算ブロック１１への読み出し／書き込みは並列に動作
する。
成されており、このため当該レジスタファイル１０から
演算ブロック１１への読み出し／書き込みは並列に動作
する。
【００３０】演算ブロック１１は、乗算器や加算器など
からなる演算コア１２を有しており、前記逆コサイン変
換のための演算を行う。
からなる演算コア１２を有しており、前記逆コサイン変
換のための演算を行う。
【００３１】上記演算により得られたデータ１３が復元
された８×８の画素データとなり、後段の構成に送られ
ることになる。
された８×８の画素データとなり、後段の構成に送られ
ることになる。
【００３２】上述したように、本発明の実施の形態によ
れば、演算量の多い逆コサイン変換器において総演算量
の削減を実現することができ、演算ブロックの動作周波
数の低減や、他の処理とのハードウェア共用化が実現で
きる。また、ＭＰＥＧのハイレベル（ＨＬ）など高画素
数への適用においては、メインレベル（ＭＬ）のシステ
ムに比較してその動作周波数を格段に高くする必要がな
くシステムを実現することが可能である。
れば、演算量の多い逆コサイン変換器において総演算量
の削減を実現することができ、演算ブロックの動作周波
数の低減や、他の処理とのハードウェア共用化が実現で
きる。また、ＭＰＥＧのハイレベル（ＨＬ）など高画素
数への適用においては、メインレベル（ＭＬ）のシステ
ムに比較してその動作周波数を格段に高くする必要がな
くシステムを実現することが可能である。
【００３３】
【発明の効果】以上の説明で明らかなように、本発明に
おいては、係数データの２次元ブロック内のゼロデータ
及び非ゼロデータの位置を検出し、その位置検出結果に
基づいて、２次元ブロックの全ての行或いは列の係数デ
ータがゼロである行或いは列の演算をスキップすること
により、逆コサイン変換演算時に、その総演算量の削減
を可能とし、今後の高画素数化においても動作周波数の
大幅な増大や処理ブロックの並列化を必要とすることな
く、逆コサイン変換の演算を実現できる。
おいては、係数データの２次元ブロック内のゼロデータ
及び非ゼロデータの位置を検出し、その位置検出結果に
基づいて、２次元ブロックの全ての行或いは列の係数デ
ータがゼロである行或いは列の演算をスキップすること
により、逆コサイン変換演算時に、その総演算量の削減
を可能とし、今後の高画素数化においても動作周波数の
大幅な増大や処理ブロックの並列化を必要とすることな
く、逆コサイン変換の演算を実現できる。
【００３４】また、本発明においては、ゼロデータ及び
非ゼロデータの位置検出結果に基づいて、２次元ブロッ
クの各行或いは各列においてその値がゼロである係数デ
ータに係わる演算をスキップすることにより、逆コサイ
ン変換演算時に、その総演算量の削減を可能とし、今後
の高画素数化においても動作周波数の大幅な増大や処理
ブロックの並列化を必要とすることなく、逆コサイン変
換の演算を実現できる。
非ゼロデータの位置検出結果に基づいて、２次元ブロッ
クの各行或いは各列においてその値がゼロである係数デ
ータに係わる演算をスキップすることにより、逆コサイ
ン変換演算時に、その総演算量の削減を可能とし、今後
の高画素数化においても動作周波数の大幅な増大や処理
ブロックの並列化を必要とすることなく、逆コサイン変
換の演算を実現できる。
【００３５】さらに、本発明においては、ゼロデータ及
び非ゼロデータの位置検出結果に基づいて、非ゼロデー
タの位置パターンに依存して、行に係わる変換或いは列
に係わる変換の何れかを選択的に先に行うことにより、
逆コサイン変換演算時に、その総演算量の削減を可能と
し、今後の高画素数化においても動作周波数の大幅な増
大や処理ブロックの並列化を必要とすることなく、逆コ
サイン変換の演算を実現できる。
び非ゼロデータの位置検出結果に基づいて、非ゼロデー
タの位置パターンに依存して、行に係わる変換或いは列
に係わる変換の何れかを選択的に先に行うことにより、
逆コサイン変換演算時に、その総演算量の削減を可能と
し、今後の高画素数化においても動作周波数の大幅な増
大や処理ブロックの並列化を必要とすることなく、逆コ
サイン変換の演算を実現できる。
【００３６】すなわち本発明によれば、演算量の多い逆
コサイン変換器において総演算量の削減を実現すること
ができ、演算ブロックの動作周波数の低減や、他の処理
とのハードウェア共用化が実現できる。また、ＭＰＥＧ
のハイレベル（ＨＬ）など高画素数への適用において
は、メインレベル（ＭＬ）のシステムに比較してその動
作周波数を格段に高くする必要がなくシステムを実現す
ることが可能である。
コサイン変換器において総演算量の削減を実現すること
ができ、演算ブロックの動作周波数の低減や、他の処理
とのハードウェア共用化が実現できる。また、ＭＰＥＧ
のハイレベル（ＨＬ）など高画素数への適用において
は、メインレベル（ＭＬ）のシステムに比較してその動
作周波数を格段に高くする必要がなくシステムを実現す
ることが可能である。
【図１】８×８のコサイン係数のマトリックス例であ
り、ＤＣ成分のみが非ゼロである場合を示す図である。
り、ＤＣ成分のみが非ゼロである場合を示す図である。
【図２】６個の成分が非ゼロである８×８のコサイン係
数のマトリックス例と、水平方向の逆コサイン変換の計
算を行った場合の非ゼロ係数の分布例を示す図である。
数のマトリックス例と、水平方向の逆コサイン変換の計
算を行った場合の非ゼロ係数の分布例を示す図である。
【図３】垂直方向に高周波数成分が広がっている８×８
のコサイン係数のマトリックス例と、水平方向の逆コサ
イン変換を行った場合のコサイン変換の中間結果での非
ゼロ係数の分布例、及び垂直方向の逆コサイン変換を行
った場合の非ゼロ係数の分布例を示す図である。
のコサイン係数のマトリックス例と、水平方向の逆コサ
イン変換を行った場合のコサイン変換の中間結果での非
ゼロ係数の分布例、及び垂直方向の逆コサイン変換を行
った場合の非ゼロ係数の分布例を示す図である。
【図４】本発明の実施の形態の構成例を示すブロック回
路図である。
路図である。
２ ブロックバッファ、 ３ 逆コサイン変換器、 ５
ゼロデータ検出回路、 ６ パターン変換回路、 ８
命令デコーダ、 ９ 制御回路、 １０ レジスタフ
ァイル、 １１ 演算ブロック、 １２ 演算コア
ゼロデータ検出回路、 ６ パターン変換回路、 ８
命令デコーダ、 ９ 制御回路、 １０ レジスタフ
ァイル、 １１ 演算ブロック、 １２ 演算コア
Claims (6)
- 【請求項１】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換方法において、 上記係数データの２次元ブロック内のゼロデータ及び非
ゼロデータの位置を検出し、 上記ゼロデータ及び非ゼロデータの位置検出結果に基づ
いて、上記２次元ブロックの全ての行或いは列の係数デ
ータがゼロである行或いは列の演算をスキップすること
を特徴とする逆コサイン変換方法。 - 【請求項２】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換方法において、 上記係数データの２次元ブロック内のゼロデータ及び非
ゼロデータの位置を検出し、 上記ゼロデータ及び非ゼロデータの位置検出結果に基づ
いて、上記２次元ブロックの各行或いは各列においてそ
の値がゼロである係数データに係わる演算をスキップす
ることを特徴とする逆コサイン変換方法。 - 【請求項３】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換方法において、 上記係数データの２次元ブロック内のゼロデータ及び非
ゼロデータの位置を検出し、 上記ゼロデータ及び非ゼロデータの位置検出結果に基づ
いて、非ゼロデータの位置パターンに依存して、行に係
わる変換或いは列に係わる変換の何れかを選択的に先に
行うことを特徴とする逆コサイン変換方法。 - 【請求項４】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換器において、 上記係数データの２次元ブロック内のゼロデータ及び非
ゼロデータの位置を検出するゼロ／非ゼロ検出手段と、 上記ゼロ／非ゼロ検出器からの位置検出結果に基づい
て、上記２次元ブロックの全ての行或いは列の係数デー
タがゼロである行或いは列の演算をスキップする演算手
段とを有することを特徴とする逆コサイン変換器。 - 【請求項５】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換器において、 上記係数データの２次元ブロック内のゼロデータ及び非
ゼロデータの位置を検出するゼロ／非ゼロ検出手段と、 上記ゼロ／非ゼロ検出器からの位置検出結果に基づい
て、上記２次元ブロックの各行或いは各列においてその
値がゼロである係数データに係わる演算をスキップする
演算手段とを有することを特徴とする逆コサイン変換
器。 - 【請求項６】 ２次元のコサイン変換が施された２次元
ブロックの係数データに対して逆コサイン変換を行う逆
コサイン変換器において、 上記係数データの２次元ブロック内のゼロデータ及び非
ゼロデータの位置を検出するゼロ／非ゼロ検出手段と、 上記ゼロ／非ゼロ検出器からの位置検出結果に基づい
て、非ゼロデータの位置パターンに依存して、行に係わ
る変換或いは列に係わる変換の何れかを選択的に先に行
う演算手段とを有することを特徴とする逆コサイン変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25384297A JPH1196138A (ja) | 1997-09-18 | 1997-09-18 | 逆コサイン変換方法及び逆コサイン変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25384297A JPH1196138A (ja) | 1997-09-18 | 1997-09-18 | 逆コサイン変換方法及び逆コサイン変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1196138A true JPH1196138A (ja) | 1999-04-09 |
Family
ID=17256900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25384297A Pending JPH1196138A (ja) | 1997-09-18 | 1997-09-18 | 逆コサイン変換方法及び逆コサイン変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1196138A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005062622A1 (ja) * | 2003-12-15 | 2005-07-07 | Sony Corporation | 画像復号装置及び画像復号方法並びに画像復号プログラム |
| US6987811B2 (en) | 2000-06-02 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Image processor and image processing method |
| US20080285875A1 (en) * | 2007-05-18 | 2008-11-20 | Sony Corporation | Image processing apparatus, method thereof, and program |
| US7884742B2 (en) | 2006-06-08 | 2011-02-08 | Nvidia Corporation | System and method for efficient compression of digital data |
| US8599841B1 (en) | 2006-03-28 | 2013-12-03 | Nvidia Corporation | Multi-format bitstream decoding engine |
| US8873625B2 (en) | 2007-07-18 | 2014-10-28 | Nvidia Corporation | Enhanced compression in representing non-frame-edge blocks of image frames |
| US9118927B2 (en) | 2007-06-13 | 2015-08-25 | Nvidia Corporation | Sub-pixel interpolation and its application in motion compensated encoding of a video signal |
| US9330060B1 (en) | 2003-04-15 | 2016-05-03 | Nvidia Corporation | Method and device for encoding and decoding video image data |
-
1997
- 1997-09-18 JP JP25384297A patent/JPH1196138A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987811B2 (en) | 2000-06-02 | 2006-01-17 | Matsushita Electric Industrial Co., Ltd. | Image processor and image processing method |
| US9330060B1 (en) | 2003-04-15 | 2016-05-03 | Nvidia Corporation | Method and device for encoding and decoding video image data |
| WO2005062622A1 (ja) * | 2003-12-15 | 2005-07-07 | Sony Corporation | 画像復号装置及び画像復号方法並びに画像復号プログラム |
| US20060291556A1 (en) * | 2003-12-15 | 2006-12-28 | Shinji Watanabe | Image decoding device, image decoding method, and image decoding program |
| US8249147B2 (en) | 2003-12-15 | 2012-08-21 | Sony Corporation | Image decoding device, image decoding method, and image decoding program |
| US8599841B1 (en) | 2006-03-28 | 2013-12-03 | Nvidia Corporation | Multi-format bitstream decoding engine |
| US7884742B2 (en) | 2006-06-08 | 2011-02-08 | Nvidia Corporation | System and method for efficient compression of digital data |
| US20080285875A1 (en) * | 2007-05-18 | 2008-11-20 | Sony Corporation | Image processing apparatus, method thereof, and program |
| US9118927B2 (en) | 2007-06-13 | 2015-08-25 | Nvidia Corporation | Sub-pixel interpolation and its application in motion compensated encoding of a video signal |
| US8873625B2 (en) | 2007-07-18 | 2014-10-28 | Nvidia Corporation | Enhanced compression in representing non-frame-edge blocks of image frames |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818532A (en) | Micro architecture of video core for MPEG-2 decoder | |
| JP4554600B2 (ja) | グラフィックス処理ユニットを使用してビデオ復号化を加速すること | |
| US6385248B1 (en) | Methods and apparatus for processing luminance and chrominance image data | |
| US20090110077A1 (en) | Image coding device, image coding method, and image coding integrated circuit | |
| JPH08275160A (ja) | 離散余弦変換方法 | |
| JPH05268590A (ja) | 動画像符号化復号化回路 | |
| US20100321579A1 (en) | Front End Processor with Extendable Data Path | |
| JP2004521572A (ja) | 拡張可能なｍｐｅｇ−２復号器 | |
| US6901153B1 (en) | Hybrid software/hardware video decoder for personal computer | |
| JP2002515705A (ja) | ビデオデコーダのコストを低減させる方法および装置 | |
| JPH08275149A (ja) | データ符号化方法 | |
| JP2888288B2 (ja) | 画像符号化装置 | |
| US7076105B2 (en) | Circuit and method for performing a two-dimensional transform during the processing of an image | |
| JPH1196138A (ja) | 逆コサイン変換方法及び逆コサイン変換器 | |
| JP3123496B2 (ja) | 動き補償処理方法及びシステム並びにその処理プログラムを記録した記録媒体 | |
| Araki et al. | Video DSP architecture for MPEG2 codec | |
| US5748514A (en) | Forward and inverse discrete cosine transform circuits | |
| US7330595B2 (en) | System and method for video data compression | |
| JP2888292B2 (ja) | ２次元逆離散コサイン変換（ｉｄｃｔ）装置 | |
| JP2001145107A (ja) | Ｄｃｔを用いた信号処理装置及画像圧縮装置 | |
| JP2000165861A (ja) | 動画像復号装置 | |
| JPH10234036A (ja) | バッファに記憶するデジタル画像データ圧縮のためのツリー検索ベクトル量子化方法、及びメモリ必要量を減少させたｍｐｅｇデコーダ及びｓｑｔｖ処理装置 | |
| US5978033A (en) | Motion picture encoder | |
| JPH08307868A (ja) | 動画像復号装置 | |
| US20060129729A1 (en) | Local bus architecture for video codec |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050614 |