KR100945794B1 - 반도체 집적회로 및 그 어드레스/커맨드 처리방법 - Google Patents

반도체 집적회로 및 그 어드레스/커맨드 처리방법 Download PDF

Info

Publication number
KR100945794B1
KR100945794B1 KR1020080041280A KR20080041280A KR100945794B1 KR 100945794 B1 KR100945794 B1 KR 100945794B1 KR 1020080041280 A KR1020080041280 A KR 1020080041280A KR 20080041280 A KR20080041280 A KR 20080041280A KR 100945794 B1 KR100945794 B1 KR 100945794B1
Authority
KR
South Korea
Prior art keywords
internal
command
address
timing
clock signal
Prior art date
Application number
KR1020080041280A
Other languages
English (en)
Other versions
KR20090115424A (ko
Inventor
곽승욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080041280A priority Critical patent/KR100945794B1/ko
Priority to US12/345,275 priority patent/US7944771B2/en
Priority to JP2009089421A priority patent/JP2009272029A/ja
Publication of KR20090115424A publication Critical patent/KR20090115424A/ko
Application granted granted Critical
Publication of KR100945794B1 publication Critical patent/KR100945794B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 동일한 타이밍에 전송된 외부 어드레스와 외부 커맨드를 입력받기 위한 입력부; 상기 입력된 외부 어드레스의 타이밍을 기설정된 내부 신호처리 타이밍 마진에 상응하도록 조정하여 내부 어드레스를 출력하도록 구성된 내부 어드레스 발생부; 및 상기 입력된 외부 커맨드의 타이밍을 조정하여 상기 내부 어드레스와 기설정된 시간차를 갖는 내부 커맨드를 출력하도록 구성된 내부 커맨드 발생부를 구비한다.
커맨드, 어드레스

Description

반도체 집적회로 및 그 어드레스/커맨드 처리방법{SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로 및 그 어드레스/커맨드 처리방법에 관한 것이다.
그래픽 메모리 또는 메인 메모리와 같은 반도체 집적회로의 성능 지표는 제품에 따라 소비전력 또는 동작속도 등이 될 수 있다.
종래의 기술에 따른 반도체 집적회로는 고속동작 요구에 대응하기 위하여 커맨드(Command)와 어드레스(Address)를 액티브(Active), 라이트(Write) 또는 리드(Read) 동작시 동시에 처리하고 있다.
도 1은 종래의 기술에 따른 어드레스/커맨드 처리방법을 보여주는 파형도이다.
종래의 반도체 집적회로는 GPU(Graphic Processing Unit)과 같은 메모리 컨트롤러에서 어드레스와 커맨드를 동시에 입력받았다.
상기 동시에 입력받은 어드레스와 커맨드를 디코딩하고 라이트 레이턴시(Write Latency: WL)와 버스트 랭스(Burst Length: BL) 등 기설정된 타이밍 지연 시간을 고려하여 내부 커맨드와 내부 어드레스를 처리하였다.
예를 들어, 외부에서 입력된 커맨드가 라이트 커맨드인 경우, 도 1에 도시된 바와 같이, 클럭 신호(CLK)의 라이징 엣지에 맞도록 내부 라이트 커맨드(icas_WT)와 내부 어드레스(iADD)를 생성하였다. 상기 내부 라이트 커맨드(icas_WT)와 상기 내부 어드레스(iADD)의 조합에 따라 컬럼 선택신호(Yi)를 생성하였다.
도 2는 종래의 기술에 따른 어드레스/커맨드 처리 오류를 보여주는 파형도이다.
그러나 이러한 방식은 커맨드와 어드레스가 충분한 마진(Margin)을 갖지 못하므로 동작 불량을 초래할 수 있다.
즉, PVT(Process/Voltage/Temperature) 변동과 같은 원인에 의해 도 2와 같이, 내부 어드레스(iADD)의 딜레이가 발생될 수 있다. 이 경우 내부 라이트 커맨드(icas_WT)가 서로 다른 내부 어드레스(iADD)에 대해 중첩되므로 신호 생성 오류 예를 들어, 컬럼 선택신호(Yi)의 오류를 유발할 수 있고, 결국 반도체 집적회로의 오동작을 초래하게 된다.
본 발명은 어드레스와 커맨드가 동시에 입력되더라도 내부적으로 두 신호간의 마진을 확보하여 동작 오류를 방지할 수 있도록 한 반도체 집적회로 및 그 어드레스/커맨드 처리방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로는 동일한 타이밍에 전송된 외부 어드레스와 외부 커맨드를 입력받기 위한 입력부; 상기 입력된 외부 어드레스의 타이밍을 기설정된 내부 신호처리 타이밍 마진에 상응하도록 조정하여 내부 어드레스를 출력하도록 구성된 내부 어드레스 발생부; 및 상기 입력된 외부 커맨드의 타이밍을 조정하여 상기 내부 어드레스와 기설정된 시간차를 갖는 내부 커맨드를 출력하도록 구성된 내부 커맨드 발생부를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 어드레스/커맨드 처리방법은 동일한 타이밍에 전송된 외부 어드레스와 외부 커맨드를 입력받는 단계; 상기 외부 어드레스의 타이밍을 기설정된 내부 신호처리 타이밍 마진에 상응하도록 조정하여 내부 어드레스를 출력하는 단계; 및 상기 외부 커맨드의 타이밍을 조정하여 상기 내부 어드레스와 기설정된 시간차를 갖는 내부 커맨드를 출력하는 단계를 포함함을 특징으로 한다.
본 발명에 따른 반도체 집적회로 및 그 어드레스/커맨드 처리방법은 외부에 서 어드레스와 커맨드가 동시에 입력되더라도 내부적인 신호처리를 통해 두 신호간의 마진을 충분히 확보하므로 반도체 집적회로의 오동작을 방지하여 동작 성능을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로 및 그 어드레스/커맨드 처리방법의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명에 따른 반도체 집적회로의 블록도이다.
본 발명에 따른 반도체 집적회로(100)는 도 3에 도시된 바와 같이, 어드레스 입력부(110), 어드레스 디코더(120), 커맨드 입력부(130), 커맨드 디코더(140), 내부 어드레스 발생부(150) 및 내부 커맨드 발생부(160)를 구비한다.
상기 어드레스 입력부(110)와 상기 커맨드 입력부(130)는 외부 시스템 즉, GPU(10)에서 동시에 출력된 외부 어드레스(ADD)와 외부 커맨드(COM)를 입력받도록 구성된다. 상기 어드레스 입력부(110)와 상기 커맨드 입력부(130)는 각각 버퍼와 래치를 구비할 수 있다.
상기 어드레스 디코더(120)는 상기 어드레스 입력부(110)의 출력 신호를 디코딩하여 출력하도록 구성된다.
상기 커맨드 디코더(140)는 상기 커맨드 입력부(130)의 출력 신호를 디코딩하여 커맨드 디코딩 신호들(iWT, iRD, ...)을 출력하도록 구성된다.
상기 내부 어드레스 발생부(150)는 반도체 집적회로의 내부 신호처리 타이밍 마진을 적용하여 상기 어드레스 디코더(120)의 출력 신호의 타이밍을 조정한 내부 어드레스(iADD)를 출력하도록 구성된다. 상기 반도체 집적회로의 내부 신호처리 타이밍 마진은 라이트 레이턴시(Write Latency: WL)와 버스트 랭스(Burst Length: BL)를 포함할 수 있다.
상기 내부 커맨드 발생부(160)는 상기 내부 신호처리 타이밍 마진을 적용하여 상기 커맨드 디코딩 신호들(iWT, iRD, ...)의 타이밍을 조정한 내부 커맨드들을 출력하도록 구성된다. 상기 내부 커맨드 발생부(160)는 상기 내부 신호처리 타이밍 마진과는 별도로, 상기 내부 커맨드들 중에서 내부 라이트 커맨드(icas_WT) 및 내부 리드 커맨드(icas_RD)와 상기 내부 어드레스(iADD)가 기설정된 시간차를 갖도록 추가적인 타이밍 마진을 적용하여 상기 내부 라이트 커맨드(icas_WT) 및 내부 리드 커맨드(icas_RD)를 출력한다.
도 4는 도 3의 내부 커맨드 발생부의 내부 블록도이다.
상기 내부 커맨드 발생부(160)는 도 4에 도시된 바와 같이, 제 1 타이밍 제어기(161) 및 제 2 타이밍 제어기(162)를 구비한다.
상기 제 1 타이밍 제어기(161)는 상기 커맨드 디코딩 신호(iWT)의 타이밍을 조정하기 위한 구성으로서, 직렬 연결된 복수개의 플립플롭(F/F)을 구비한다. 상기 복수개의 플립플롭(F/F)은 상기 커맨드 디코딩 신호(iWT)를 순차적으로 입력받아 출력하는 방식으로 시프트시키도록 구성된다. 본 발명의 실시예는 상기 내부 라이트 커맨드(icas_WT)가 상기 내부 어드레스(iADD)에 비해 클럭 시간(tCK)의 절반에 해당하는 시간(tCK/2) 만큼 늦게 발생되도록 하기 위하여 클럭 신호(CLK)의 폴링 엣지(falling edge)에 동기되는 플립플롭(F/F)의 출력 신호를 내부 라이트 커맨 드(icas_WT)로서 출력하도록 구성하였다.
상기 제 2 타이밍 제어기(162)는 상기 커맨드 디코딩 신호(iRD)의 타이밍을 조정하기 위한 구성으로서, 직렬 연결된 복수개의 플립플롭(F/F)을 구비한다. 상기 복수개의 플립플롭(F/F)은 상기 커맨드 디코딩 신호(iRD)를 순차적으로 입력받아 출력하는 방식으로 시프트시키도록 구성된다. 본 발명의 실시예는 상기 내부 리드 커맨드(icas_RD)가 상기 내부 어드레스(iADD)에 비해 클럭 시간(tCK)의 절반에 해당하는 시간(tCK/2) 만큼 늦게 발생되도록 하기 위하여 클럭 신호(CLK)의 폴링 엣지(falling edge)에 동기되는 플립플롭(F/F)의 출력 신호를 내부 리드 커맨드(icas_RD)로서 출력하도록 구성하였다.
상기 내부 어드레스 발생부(150)는 상기 도 4와 동일하게 구성할 수 있으며, 다만 클럭 신호(CLK)의 라이징 엣지(rising edge)에 동기되는 플립플롭(F/F)의 출력 신호를 내부 어드레스(iADD)로서 출력하도록 구성된다.
상술한 본 발명은 내부 라이트 커맨드(icas_WT) 및 내부 리드 커맨드(icas_RD)가 각각 상기 내부 어드레스(iADD)에 비해 늦게 발생되도록 구성한 예를 설명한 것이다. 그러나 상기 제 1 타이밍 제어기(161)와 제 2 타이밍 제어기(162) 각각에서 플립플롭(F/F)의 수를 조정하거나, 복수개의 플립플롭(F/F) 중에서 내부 라이트 커맨드(icas_WT)와 내부 리드 커맨드(icas_RD)가 출력되는 플립플롭(F/F)를 선택함에 따라 상기 내부 어드레스(iADD)가 내부 라이트 커맨드(icas_WT) 및 내부 리드 커맨드(icas_RD)에 비해 늦게 발생되도록 하는 것도 가능하다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 어드레스/커맨드 처리방법을 설명하면 다음과 같다.
도 5는 본 발명에 따른 어드레스/커맨드 처리방법을 보여주는 파형도이다.
GPU(10)에서 외부 어드레스(ADD)와 외부 커맨드(COM)가 동일한 타이밍에 출력된다.
반도체 집적회로(100)의 어드레스 입력부(110)와 커맨드 입력부(130)가 상기 외부 어드레스(ADD)와 외부 커맨드(COM)를 입력받아 출력한다.
어드레스 디코더(120)가 상기 어드레스 입력부(110)의 출력 신호를 디코딩하여 출력한다.
커맨드 디코더(140)가 상기 커맨드 입력부(130)의 출력 신호를 디코딩하여 커맨드 디코딩 신호들(iWT, iRD, ...)을 출력한다.
내부 어드레스 발생부(150)가 상기 반도체 집적회로의 내부 신호처리 타이밍 마진에 상응하도록 상기 어드레스 디코더(120)의 출력 신호의 타이밍을 조정하여 클럭 신호(CLK)의 라이징 엣지에 동기시킨 내부 어드레스(iADD)를 출력한다.
내부 커맨드 발생부(160)가 내부 라이트 커맨드(icas_WT) 또는 내부 리드 커맨드(icas_RD)를 클럭 신호(CLK)의 폴링 엣지에 동기시킴으로써 상기 내부 어드레스(iADD)에 비해 기설정된 시간(tCK/2)만큼 지연된 내부 라이트 커맨드(icas_WT) 또는 내부 리드 커맨드(icas_RD)를 출력한다.
도 5에 도시된 바와 같이, 내부 어드레스(iADD)에 대비하여 보면, 내부 라이트 커맨드(icas_WT)의 좌측과 우축에 충분한 마진이 확보된 것을 확인할 수 있다. 물론 내부 리드 커맨드(icas_RD)의 경우에도 내부 라이트 커맨드(icas_WT)와 마찬가지로 충분한 마진이 확보된다.
따라서 본 발명은 내부 커맨드의 마진폭이 충분하므로 도 2에 도시된 바와 같이, 내부 어드레스(iADD)의 딜레이가 발생하더라도 컬럼 선택신호(Yi) 발생 오류와 같은 동작오류를 미연에 방지할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 어드레스/커맨드 처리방법을 보여주는 파형도,
도 2는 종래의 기술에 따른 어드레스/커맨드 처리 오류를 보여주는 파형도,
도 3은 본 발명에 따른 반도체 집적회로의 블록도,
도 4는 도 3의 내부 커맨드 발생부의 내부 블록도,
도 5는 본 발명에 따른 어드레스/커맨드 처리방법을 보여주는 파형도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
100: 반도체 집적회로 110: 어드레스 입력부
120: 어드레스 디코더 130: 커맨드 입력부
140: 커맨드 디코더 150: 내부 어드레스 발생부
160: 내부 커맨드 발생부

Claims (15)

  1. 어드레스와 커맨드를 입력받기 위한 입력부;
    상기 입력된 어드레스의 타이밍을 기설정된 내부 신호처리 타이밍 마진에 상응하도록 조정하여 내부 어드레스를 출력하도록 구성된 내부 어드레스 발생부; 및
    상기 입력된 커맨드의 타이밍을 조정하여 상기 내부 어드레스와 클럭 신호의 펄스의 반주기 시간차를 갖는 내부 커맨드를 출력하도록 구성된 내부 커맨드 발생부를 구비하며,
    상기 내부 어드레스 발생부는 상기 내부 어드레스를 상기 클럭 신호의 제 1 엣지에 동기시켜서 출력하고,
    상기 내부 커맨드 발생부는 상기 내부 커맨드를 상기 클럭 신호의 제 2 엣지에 동기시켜 출력하도록 구성되는 반도체 집적회로.
  2. 제 1 항에 있어서,
    상기 내부 어드레스 발생부는
    반도체 집적회로의 라이트 동작시 라이트 레이턴시(Write Latency: WL)와 버스트 랭스(Burst Length: BL)에 해당하는 타이밍 마진에 상응하도록 상기 어드레스의 타이밍을 조정하여 상기 내부 어드레스를 출력하도록 구성된 것을 특징으로 하는 반도체 집적회로.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 엣지는 상기 클럭 신호의 라이징 엣지인 반도체 집적회로.
  5. 제 1 항에 있어서,
    상기 내부 커맨드 발생부는
    상기 커맨드 중에서 라이트 커맨드와 리드 커맨드의 타이밍을 독립적으로 조정하도록 구성된 것을 특징으로 하는 반도체 집적회로.
  6. 삭제
  7. 제 4 항에 있어서,
    상기 제 2 엣지는 상기 클럭 신호의 폴링 엣지인 반도체 집적회로.
  8. 제 1 항 또는 제 5 항에 있어서,
    상기 내부 커맨드 발생부는 상기 내부 어드레스에 비해 상기 클럭 신호의 펄스의 반주기에 해당하는 시간 만큼 늦게 내부 라이트 커맨드를 발생시키는 제 1 타이밍 제어기, 및 상기 내부 어드레스에 비해 상기 클럭 신호의 펄스의 반주기에 해당하는 시간 만큼 늦게 내부 리드 커맨드를 상기 내부 라이트 커맨드와 독립적으로 발생시키는 제 2 타이밍 제어기를 더 포함하는 반도체 집적 회로.
  9. 외부 어드레스와 외부 커맨드를 입력받는 단계;
    상기 외부 어드레스의 타이밍을 기설정된 내부 신호처리 타이밍 마진에 상응하도록 클럭 신호의 제 1 엣지에 동기시켜 조정하여 내부 어드레스를 출력하는 단계; 및
    상기 클럭 신호의 제 2 엣지에 동기시켜 상기 외부 커맨드의 타이밍을 조정하여 상기 내부 어드레스와 기설정된 시간차를 갖는 내부 커맨드를 출력하는 단계를 포함하며,
    상기 내부 커맨드를 출력하는 단계는 상기 내부 어드레스에 비해 상기 기설정된 시간차 만큼 늦게 내부 커맨드를 발생하고,
    상기 기설정된 시간차는 상기 클럭 신호의 펄스의 반주기에 해당하는 반도체 집적회로의 어드레스/커맨드 처리방법.
  10. 제 9 항에 있어서,
    상기 기설정된 내부 신호처리 타이밍 마진은 반도체 집적회로의 라이트 동작시 라이트 레이턴시(Write Latency: WL)와 버스트 랭스(Burst Length: BL)에 따라 정해지는 것을 특징으로 하는 반도체 집적회로의 어드레스/커맨드 처리방법.
  11. 삭제
  12. 제 9 항에 있어서,
    상기 제 1 엣지는 상기 클럭 신호 펄스의 라이징 엣지인 것을 특징으로 하는 반도체 집적회로의 어드레스/커맨드 처리방법.
  13. 삭제
  14. 삭제
  15. 제 12 항에 있어서,
    상기 제 2 엣지는 상기 클럭 신호 펄스의 폴링 엣지인 것을 특징으로 하는 반도체 집적회로의 어드레스/커맨드 처리방법.
KR1020080041280A 2008-05-02 2008-05-02 반도체 집적회로 및 그 어드레스/커맨드 처리방법 KR100945794B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080041280A KR100945794B1 (ko) 2008-05-02 2008-05-02 반도체 집적회로 및 그 어드레스/커맨드 처리방법
US12/345,275 US7944771B2 (en) 2008-05-02 2008-12-29 Semiconductor integrated circuit and method of processing address and command signals thereof
JP2009089421A JP2009272029A (ja) 2008-05-02 2009-04-01 半導体集積回路及びそのアドレス／コマンド処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080041280A KR100945794B1 (ko) 2008-05-02 2008-05-02 반도체 집적회로 및 그 어드레스/커맨드 처리방법

Publications (2)

Publication Number Publication Date
KR20090115424A KR20090115424A (ko) 2009-11-05
KR100945794B1 true KR100945794B1 (ko) 2010-03-08

Family

ID=41256996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080041280A KR100945794B1 (ko) 2008-05-02 2008-05-02 반도체 집적회로 및 그 어드레스/커맨드 처리방법

Country Status (3)

Country Link
US (1) US7944771B2 (ko)
JP (1) JP2009272029A (ko)
KR (1) KR100945794B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040095962A (ko) * 2003-04-29 2004-11-16 주식회사 하이닉스반도체 칼럼 어드레스 디코딩 시스템
KR20060114737A (ko) * 2005-05-02 2006-11-08 삼성전자주식회사 어드레스 멀티플렉싱 입력구조를 갖는 반도체 메모리 장치
KR20070040745A (ko) * 2006-10-30 2007-04-17 주식회사 하이닉스반도체 로우 리던던트 스킴을 포함한 어드레스 패스회로
KR100718038B1 (ko) * 2005-11-29 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 뱅크 선택 회로

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3789173B2 (ja) * 1996-07-22 2006-06-21 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置のアクセス方法
JP2000137983A (ja) * 1998-08-26 2000-05-16 Toshiba Corp 半導体記憶装置
US6504780B2 (en) * 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division
JP2001195895A (ja) 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体記憶装置
JP2003077299A (ja) 2001-08-31 2003-03-14 Mitsubishi Electric Corp 半導体記憶装置
JP2003228978A (ja) * 2002-01-31 2003-08-15 Fujitsu Ltd 半導体記憶装置
KR100590855B1 (ko) * 2003-10-14 2006-06-19 주식회사 하이닉스반도체 전류 소모의 감소를 위한 반도체 메모리 소자
KR100596435B1 (ko) * 2003-12-17 2006-07-05 주식회사 하이닉스반도체 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치
KR100884604B1 (ko) * 2007-09-04 2009-02-19 주식회사 하이닉스반도체 충분한 내부 동작 마진을 확보하기 위한 반도체 메모리장치 및 그 방법
US7961541B2 (en) * 2007-12-12 2011-06-14 Zmos Technology, Inc. Memory device with self-refresh operations
KR101033464B1 (ko) * 2008-12-22 2011-05-09 주식회사 하이닉스반도체 반도체 집적 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040095962A (ko) * 2003-04-29 2004-11-16 주식회사 하이닉스반도체 칼럼 어드레스 디코딩 시스템
KR20060114737A (ko) * 2005-05-02 2006-11-08 삼성전자주식회사 어드레스 멀티플렉싱 입력구조를 갖는 반도체 메모리 장치
KR100718038B1 (ko) * 2005-11-29 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 뱅크 선택 회로
KR20070040745A (ko) * 2006-10-30 2007-04-17 주식회사 하이닉스반도체 로우 리던던트 스킴을 포함한 어드레스 패스회로

Also Published As

Publication number Publication date
US7944771B2 (en) 2011-05-17
KR20090115424A (ko) 2009-11-05
JP2009272029A (ja) 2009-11-19
US20090274002A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
US7710799B2 (en) Circuit for generating data strobe in DDR memory device, and method therefor
US8624647B2 (en) Duty cycle correction circuit for memory interfaces in integrated circuits
WO2014129438A1 (ja) 半導体装置
KR20140135371A (ko) 반도체 장치
JP2006309915A (ja) 半導体メモリ素子
KR102075497B1 (ko) 반도체 집적회로
JP4854258B2 (ja) 同期式メモリ装置のデータ出力時点調節方法
KR20080028617A (ko) 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법
KR101747885B1 (ko) 시프트 회로
US9331676B2 (en) Pulse signal generation circuit and operating method thereof
JP5042543B2 (ja) 出力制御装置
KR100748461B1 (ko) 반도체 메모리 장치의 데이터 입력 회로 및 방법
US9396774B1 (en) CAS latency setting circuit and semiconductor memory apparatus including the same
KR100945794B1 (ko) 반도체 집적회로 및 그 어드레스/커맨드 처리방법
KR101735085B1 (ko) 뱅크 선택 회로 및 이를 포함하는 메모리 장치
KR101575816B1 (ko) 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템
KR20150014611A (ko) 데이터 출력회로
US9043511B2 (en) Semiconductor memory device and operation method thereof
KR20080114405A (ko) 어드레스 동기 회로
KR100930413B1 (ko) 라이트 드라이버 제어 회로, 이를 포함하는 반도체 집적회로 및 라이트 드라이버 제어 신호 생성 방법
WO2014129386A1 (ja) コマンドｆｉｆｏ回路
JP2006277892A (ja) 半導体記憶装置
KR20070117248A (ko) 인풋 셋업/홀드 타임 마진을 확보할 수 있는 샘플링 클럭생성 회로, 샘플링 클럭 생성 방법, 동기형 반도체 메모리장치 및 메모리 시스템
KR20090047988A (ko) 반도체 집적회로의 데이터 입력 장치
KR20110012644A (ko) 반도체 메모리 장치의 명령어 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee